JP2922145B2 - 半導体基板の前処理方法 - Google Patents

半導体基板の前処理方法

Info

Publication number
JP2922145B2
JP2922145B2 JP7333447A JP33344795A JP2922145B2 JP 2922145 B2 JP2922145 B2 JP 2922145B2 JP 7333447 A JP7333447 A JP 7333447A JP 33344795 A JP33344795 A JP 33344795A JP 2922145 B2 JP2922145 B2 JP 2922145B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
titanium nitride
sih
thin film
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7333447A
Other languages
English (en)
Other versions
JPH0931625A (ja
Inventor
▲栄▼鍾 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH0931625A publication Critical patent/JPH0931625A/ja
Application granted granted Critical
Publication of JP2922145B2 publication Critical patent/JP2922145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、任意の物質を化学
蒸着する場合の半導体基板の前処理方法に係り、特に、
窒化チタンのように核生成の難しい材料の上に金属薄膜
を蒸着するとき、均一で速く核生成が行われるようにし
た、半導体基板の前処理方法に関するものである。
【0002】
【従来の技術】半導体素子の製造工程時に用いられる窒
化チタン(TiN)薄膜は、主に金属化(metallizatio
n )工程の拡散障壁層(diffusion barrier layer )と
して使用されている。このような窒化チタン薄膜を形成
する方法は二つに大別され、一つは物理蒸着法(physic
al vapor deposition;以下PVDと称する)で、他の一
つは化学蒸着法(chemical vapor deposition;以下CV
Dと称する)である。
【0003】前記PVD法は、反応器の中で加速された
アルゴン(Ar)原子がチタン(Ti)ターゲットをス
パッタリング(sputtering)し、窒素(N2 )との化学
反応により窒化チタンを形成する方法であって、その代
表的な方法には反応性(reactive)スパッタリング法が
ある。且つ、前記CVD法には、塩化チタン(TiCl
4 )とアンモニア(NH3 )との化学反応により窒化チ
タンを形成する低圧化学蒸着法(LPCVD)及びプラ
ズマ化学蒸着法(PECVD)があり、最近では金属有
機前駆体(metal organic precursor )を利用する金属
有機化学蒸着法(metal organic CVD;以下MOCVD
と称する)が広用されている。
【0004】そして、このようなPVD法及びCVD法
により蒸着された窒化チタンは、安定したチタン−窒素
間の結合のため、化学反応中において反応速度が遅く、
また、蒸着後空気に露出された窒化チタンの表面が自然
酸化(natural oxidation )して、その表面に10−1
5Åの厚さの薄い表面酸化層(oxynitride layer)が形
成される。従って、前記窒化チタン薄膜の上に金属薄膜
を化学蒸着する場合は、核生成速度(nucleation rate
)が非常に遅くなって、反応初期に正常蒸着(steady-
state deposition)が非常に難しくなる。
【0005】例えば、WF6 −H2 の化学作用によるタ
ングステン蒸着の場合は、正常蒸着までに450℃付近
の温度で7−10分程度の時間遅延(time delay)が発
生し、MOCVD法による銅蒸着の場合は窒化チタン表
面上で核生成が迅速に行われないため、アイランド(i
sland)形状の銅結晶粒が形成される。
【0006】このように窒化チタンの基板または窒化チ
タン薄膜上にタングステン薄膜と銅薄膜とを任意の温度
で夫々蒸着した時、外観上に観察された時間遅延の状態
を図4及び図5に示した。図4は前記基板または窒化チ
タン薄膜上にタングステン薄膜を蒸着したときの蒸着時
間に従うタングステン薄膜の厚さ変化を示したグラフで
あり、図5は前記基板または窒化チタン薄膜上に銅薄膜
を蒸着したときの蒸着時間に従う銅薄膜の厚さ変化を示
したグラフである。
【0007】図示されたように、核生成の速度が遅い
と、正常蒸着が行われるまでの時間遅延が長くなって薄
膜の厚さの均一性(thickness uniformity)が低下し、
スループット(throughput)が低くなる問題点がある。
且つ、成長された薄膜の密度が低くなるので、これを連
結配線(interconnection )として用いるとき非抵抗
(resistivity )が高くなって素子の信頼性が低下する
結果を招く問題点があった。
【0008】そこで、最近ではこれを改善した形態とし
てWF6 化学作用を適用し、窒化チタン薄膜上にタング
ステン薄膜を形成するとき、時間遅延を最小化しながら
密度の高い薄膜を形成するため、還元気体(H2 または
SiH4 )を同時に投入せずに、WF6 のみを一定時間
の間投入し窒化チタン薄膜表面上にWFX を堆積した
後、WF6 と還元気体とを同時に投入してタングステン
薄膜を蒸着する方法が報告されている。
【0009】即ち、窒化チタン膜によって覆われた基板
を反応器(reaction chamber)の中に装入し、1mTo
rr以下の圧力まで真空処理した後、任意の温度、例え
ば300℃−450℃で、設定時間の間WF6 を投入し
て核生成を行なってから、WF6 −H2 またはWF6
SiH4 (H2 )の混合気体を投入してタングステン薄
膜を形成する。すなわち、WF6 のみによってタングス
テン核が形成され、以後のタングステン薄膜の成長はH
2 またはSiH4 等の還元気体により行なわれる。
【0010】しかし、このような工程を適用して金属薄
膜を形成する場合、時間遅延をある程度減少させながら
薄膜形成の連続性(continuity)を確保し得るという長
所はあるが、窒化チタン膜表面がWF6 気体に露出され
るとき現れる反応に対しては、多様な提案が提起されて
いる。
【0011】即ち、窒化チタンは非常に安定した物質で
あって、WF6 との反応性が低いため、酸化膜(SiO
2 )上でWF6 からタングステンが蒸着されるのと同様
な核生成メカニズム(mechasism )により核生成が行わ
れるという提案があり、また、熱力学的計算によりWF
6 −TiN反応時にタングステン核及び固相(solidepha
se )のTiF3 が形成されるという提案もある。後者
の場合は未だ実験により証明されていない。
【0012】一方、別の例として、WF6 −TiN反応
により固相のTiF3 よりも揮発性のTiF4 が副産物
(byproduct )として生成され、表面から容易に揮発さ
れるため、タングステン蒸着後にタングステン/窒化チ
タン界面で反応副産物が検出されないという実験結果が
提示されている。その実験結果として下記のような核形
成反応式(1)が提示された。
【0013】 4WF6(g) +6TiN→4W+6TiF4(g) +3N2(g) …(1) しかし、この場合においても時間遅延現象及び窒化チタ
ン膜表面上に局部的なタングステンアイランドが形成さ
れる現象は説明することができなかった。更に、いまま
では窒化チタン膜表面上の自然酸化膜が核生成反応に及
ぼす影響は考慮されていなかった。
【0014】そこで、窒化チタン膜表面の酸化層が核生
成反応に及ぼす影響を探知するため、酸化層の化合物を
TiO2 (s)と仮定し、WF6 −TiO2 系を適用し
て熱力学的シミュレーション(simulation)を実施した
結果、図6に示すような結果を得た(このとき、WF6
=1mol、TiO2 =1mol、P=1Torr)。
この結果によると、図示されたように、450℃までは
下記式(2)の反応によりTiO2 (s)の酸素はWO
3 (s)に転移され、TiはTiF4 (g)になって揮
発されて除去される。
【0015】 2WF6 +3TiO22 →2WO3 (s)+3TiF4 …(2) しかし、450℃以上に温度が高くなると、反応器内の
WF6 の消耗量が多くなってTiF4 以外にタングステ
ンー酸化フッ化物(WOF4 )の生成量は増加し、WO
3 (s)は固相として界面に残留し界面特性を弱化させ
るという問題点がある。それで、WF6 だけを投入して
核生成を誘導することは好ましくない。且つ、前記WF
6 は長時間投入されると、窒化チタンの粒界に沿ってW
X が浸透(penetration )し前記窒化チタンの下部層
(layer )に影響を及ぼすという問題点が発生する。
【0016】
【発明が解決しようとする課題】このような問題点を解
決するため、本発明は、WFの含まれた反応気体を用い
て半導体基板表面を処理し、前記基板上に蒸着された物
質の核生成速度とサイト(site)の数とを増加し得
る半導体基板の前処理方法を提供する。
【0017】
【課題を解決するための手段】そして、このような目的
を達成するため本発明に係る半導体基板の前処理方法
は、窒化チタン膜を上面に有する半導体基板を反応器に
装入し該反応器を真空処理する工程と、N2 またはAr
若しくはHeを用いて前記反応器内をパージング(purg
ing )し反応器内の圧力を1mTorr以下に再真空処
理する工程と、WFの含有された反応気体を投入し前記
基板を表面処理する工程と、を行うようになっている。
【0018】
【発明の実施の形態】以下、本発明に係る半導体基板の
前処理方法に対し図面を参照して説明する。
【0019】先ず、窒化チタン膜の蒸着された基板を反
応器内に装入し、反応器を真空処理(evacuation)した
後1回ないし3回にわたって窒素(N2 )またはアルゴ
ン(Ar)若しくはヘリウム(He)気体を投入しパー
ジング(purging )を実施する。その後、反応器内の圧
力が1mTorr以下になるように再び真空処理を実施
し、WF6 −SiH4 を設定時間の間投入して窒化チタ
ン表面の酸化層を完全に除去した後、前記WF6 −Si
4 を遮断して、本発明の半導体基板の前処理工程を終
了する。その後、蒸着しようとする物質のソース気体
(source gas)及び還元気体を投入して前記窒化チタン
基板上に薄膜を蒸着することができる。
【0020】このとき、前記表面酸化層を除去する間基
板の温度は300〜600℃に維持し、反応器内の圧力
は10-3〜数十Torrの範囲内で一定圧力を維持する
ようにし、WF6 に対するSiH4 の分圧(partial pr
essure)比は0.1〜1.0程度になるように調節す
る。
【0021】ここで、表面酸化層を除去する前処理用混
合気体の組合せは、WF6 −SiH4 の他にH2 を添加
することもできるし、或いはWF6 −H2 だけを使用す
ることもできる。この場合重要な点は、WF6 に対する
SiH4 の分圧比として、前述したように、0.1〜
1.0の比率を維持するが、前記反応器の総圧力を10
-3〜数十Torrの範囲内で一定の圧力を維持し得るよ
うに、H2 の分圧を調節して投入しなければならないこ
とである。
【0022】且つ、その他の混合気体として、WF4
2 を基にしたWF4 Cl2 −SiH2 またはWF4
2 −H2 若しくはWF4 Cl2 −SiH2 −H2 を使
用することもできる。また、前記反応気体に包含される
SiH4 は、Si26 またはSi38 で代用するこ
ともできる。
【0023】また、一層前処理効果を高めるためには、
前処理工程の後、真空を維持するインサイチュ(in−
situ)工程を施して前処理した後直ちに所望物質の
蒸着を行うべきであり、このとき、蒸着の対象となる薄
膜としては、金属有機前駆体を用いMOCVD法により
蒸着される銅膜、またはアルミニウム膜及びWF6 ソー
スから蒸着されるタングステン膜、若しくは各種の金属
シリサイド、例えばWSix 、TiSix 等があげられ
る。
【0024】このようなWF6 −SiH4 の混合気体を
用いて窒化チタン表面の酸化層を除去し、蒸着しようと
する物質の核生成を向上させる表面前処理技術の効果に
ついて、具体的に説明すると次のようである。
【0025】先ず、前述の窒化チタンの表面に形成され
た酸化層をTiO2 と仮定し、WF6 −SiH4 の混合
気体を設定時間の間反応器内に投入した場合、WF6
SiH4 −TiO2 (s)系における反応を観察すると
次のようである。
【0026】該WF6 −SiH4 −TiO2 (s)系に
おける反応を熱力学的にシミュレーションして得られた
温度に対する反応生成物の濃度グラフが図1に表示され
ている。ここで、WF6 =1mol、SiH4 =0.5
mol、P=1Torrである。図示されたように、温
度には無関係にタングステンが形成されず、これは図6
のWF6 −TiO2 (s)系においても同様である。
【0027】且つ、TiO2 (s)からの酸素は一部が
300℃(573K)以下でWO3(g)の形態に転移
され、全温度範囲内で殆どWO2 (g)の形態に除去さ
れる。また、図6とは異なるように、2種類のチタンフ
ッ化物(titanium fluoride)が生成され、これらの生
成は温度に非常に敏感である。それで、低い温度の条件
では非揮発性(nonvolatile )のTiF3 が生成され、
温度が300℃に達すると前記TiF3 (s)の量は増
加し始め、320℃(593K)以上の温度条件ではT
iF4 だけ生成される。即ち、300℃(573K)以
上の基板温度でWF6 −SiH4 の混合気体を反応気体
内に投入して熱処理すると、フッ化物不純物は全てTi
4 の形態に除去され、窒化チタン基板の表面酸化層も
同様にWO2 の形態に除去されて、非常に奇麗な表面を
有する基板が得られる。
【0028】図2には、400℃でWF6 −SiH4
混合気体を投入し表面処理することにより、窒化チタン
基板の表面酸化層が除去される例の結果が図示されてい
る。ここで、aは反応性スパッタリングにより成長され
た窒化チタン薄膜のXPS(X-ray photoelectron spec
troscopy)により分析されたTi2P及びN1Sスペクトラ
ム結果を示したグラフである。Ti2Pスペクトラムの4
58.3eVで現れるTi2P3/2 ピーク(peak)は
TiO2 に該当し、455.0eVで現れるピークはT
iNのTiに該当する。反面、N1Sスペクトラムの39
5.7eVで現れるN1Sのピークは酸化窒化膜(oxynit
ride)に該当し、397.3eVで現れるピークは化合
物(stoichiometric)TiNのNピークである。即ち、
このような結果によると、前記TiNの表面には酸化層
が形成されていることがわかる。
【0029】また、bは1Torr、400℃の反応条
件で窒化チタン基板にWF6 −SiH4 /H2 の混合気
体を20秒の間反応させて表面処理をした後、XPS分
析にて得られたTi2P及びN1Sのスペクトラム結果を示
したグラフである。ここでは、反応後チタン酸化膜(ti
tanium oxide)に該当するTiピークは殆ど消滅し、4
56.4eVで現れるTiNのTiピーク強度は顕著に
大きくなる。且つ、N1Sスペクトラムも反応後に差異を
示すが、酸化窒化膜に該当する395.7eVでのピー
ク強度は顕著に減少する。従って、表面処理後窒化チタ
ンの酸化層は殆ど除去されるということがわかる。
【0030】しかし、この場合、前記WF6 −SiH4
の混合気体を用いて窒化チタンの表面処理をするとき、
処理時間が短過ぎると、表面酸化層を完全に除去するこ
とができないし、反対に長過ぎると、窒化チタンの粒界
に沿ったWFX が浸透し窒化チタン下部の他の層に影響
を及ぼして意外のタングステン層が形成される憂いがあ
る。そのため、それらWF6 、SiH4 の使用量に適合
する処理時間を取ることが重要である。適合な処理時間
を取る方法は、窒化チタン表面上にタングステンを蒸着
するとき、先ず、図4に示したように、任意の温度で蒸
着時間に従う薄膜厚さのプロット(plot)から線形
フィッティング(fitting )により外挿(extrapolatio
n )して外観上の時間遅延を調査し、これらを蒸着温度
別にプロッティング(plotting)することである。
【0031】その一例として、図3には、WF6 −Si
4 /H2 の混合気体を用い1Torrの圧力で前述し
たような方法にて調査した遅延時間を蒸着温度別に示し
たグラフが図示されている。前記図面では温度が増加す
るほど遅延時間が指数関数的(exponentially )に減少
することがわかる。ここでは、本発明で提示した表面処
理を具現するため、図3のように調査された遅延時間の
60〜80%程度の時間を表面処理適正時間と見なして
いる。
【0032】
【発明の効果】以上説明したように、本発明は、、反
応気体としてWF6 化合物を基にしWF6 −SiH4
たはWF6 −H2 若しくはWF6 −SiH4 −H2 等の
混合気体を使用して、WO3 のような酸化膜が半導体基
板の界面に形成されることを防止し、、表面処理時間
を適切に調節することが可能になって窒化チタン粒界へ
のWFX の浸透が抑制され、、適切な表面処理時間の
調節により窒化チタンの表面酸化層が完全に除去される
ため、蒸着される薄膜の核生成が容易になり、核生成の
サイトが均等に分布されて、均一な厚さを有する薄膜が
形成され、薄膜の密度が顕著に増加されるという効果が
ある。
【図面の簡単な説明】
【図1】本発明に係る酸化層化合物がTiO2 と仮定し
た場合のWF6 −SiH4 −TiO2 システムにおける
熱力学的シミュレーションの結果を示したグラフ(WF
6 =1mol、SiH4 =0.5mol、P=1Tor
r)である。
【図2】本発明に係る窒化チタン表面のTi2P及びN1S
XPSスペクトラムの結果を夫々示したグラフで、aは
反応性スパッタリングにより成長された窒化チタン薄膜
のXPSにより分析されたTi2P及びN1Sスペクトラム
の結果表示グラフ、bは400℃の窒化チタン基板上に
WF6 −SiH4 /H2 の混合気体を20秒間反応させ
表面前処理をした後、XPS分析にて得られたTi2P
びN1Sスペクトラムの結果表示グラフである。
【図3】本発明に係るWF6 −SiH4 /H2 の混合気
体を用い1Torrの圧力下で窒化チタンの表面上にタ
ングステンを蒸着する時、蒸着温度に従い指数的に減少
する外観上の時間遅延状態表示グラフである。
【図4】従来窒化チタン基板上にタングステン薄膜が任
意の温度で蒸着するときの蒸着時間に従うタングステン
薄膜の厚さ変化を示したグラフである。
【図5】従来窒化チタン基板上に銅薄膜が任意の温度で
蒸着されるときの蒸着時間に従う銅膜厚さ変化を示した
グラフである。
【図6】従来酸化層化合物がTiO2 と仮定したときに
WF6 −TiO2 システムでの熱力学的シミュレーショ
ンの結果を示したグラフ(WF6 =1mol、TiO2
=1mol、P=1Torr)である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) C23C 16/00 - 16/56 C23C 14/00 - 14/58 H01L 21/00 - 21/607

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の前処理方法であって、 窒化チタン膜を上面に有する半導体基板を反応器に装入
    し真空処理する工程と、 N2 、Ar、Heの中のいずれかを用い反応器内をパー
    ジングした後反応器内の圧力を1mTorr以下に再真
    空処理する工程と、 WFの含有された反応気体を前記反応器に投入し前記半
    導体基板を表面処理する工程と、 を行う、半導体基板の前処理方法。
  2. 【請求項2】 前記WFの含有された反応気体は、WF
    6 化合物を基にしたWF6 −SiH4 、WF6 −H2
    及びWF6 −SiH4 −H2 中いずれか一つを選択して
    形成する、請求項1記載の半導体基板の前処理方法。
  3. 【請求項3】 前記WFの含有された反応気体は、WF
    4 Cl2 を基にしたWF4 Cl2 −SiH4 、WF4
    2 −H2 、及びWF4 Cl2 −SiH2 −H2 中いず
    れか一つを選択して形成する、請求項1記載の半導体基
    板の前処理方法。
  4. 【請求項4】 前記反応気体に含有されたSiH4 は、
    Si26 またはSi38 を代用し得る、請求項2ま
    たは3記載の半導体基板の前処理方法。
  5. 【請求項5】 前記窒化チタン膜を上面に有する半導体
    基板の表面処理工程進行時の前記反応器内の圧力は、1
    -3Torr〜数十Torrの範囲内である、請求項1
    記載の半導体基板の前処理方法。
  6. 【請求項6】 前記反応気体は、WF6 に対するSiH
    4 の分圧比が0.1〜1.0の値を有するように形成さ
    れる、請求項2記載の半導体基板の前処理方法。
  7. 【請求項7】 前記表面処理工程進行時の前記窒化チタ
    ン膜を上面に有する半導体基板は、300〜600℃の
    温度に維持される、請求項1記載の半導体基板の前処理
    方法。
  8. 【請求項8】前記表面処理工程は、タングステン蒸着時
    の遅延時間を調査し、該遅延時間の範囲内で前記工程が
    行われる、請求項1記載の半導体基板の前処理方法。
  9. 【請求項9】前記表面処理工程は、前記遅延時間の60
    〜80%の間に行われる、請求項8記載の半導体基板の
    前処理方法。
JP7333447A 1995-07-24 1995-12-21 半導体基板の前処理方法 Expired - Fee Related JP2922145B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950021855A KR0167248B1 (ko) 1995-07-24 1995-07-24 반도체 기판의 전처리방법
KR95P21855 1995-07-24

Publications (2)

Publication Number Publication Date
JPH0931625A JPH0931625A (ja) 1997-02-04
JP2922145B2 true JP2922145B2 (ja) 1999-07-19

Family

ID=19421388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7333447A Expired - Fee Related JP2922145B2 (ja) 1995-07-24 1995-12-21 半導体基板の前処理方法

Country Status (3)

Country Link
US (1) US5834372A (ja)
JP (1) JP2922145B2 (ja)
KR (1) KR0167248B1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054396A (en) * 1996-05-09 2000-04-25 Micron Technology, Inc. Semiconductor processing method of reducing thickness depletion of a silicide layer at a junction of different underlying layers
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6242361B1 (en) 1999-12-13 2001-06-05 Industrial Technology Research Institute Plasma treatment to improve DUV photoresist process
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
TWI334888B (ja) * 2000-09-08 2010-12-21 Tokyo Electron Ltd
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
JP2005504885A (ja) 2001-07-25 2005-02-17 アプライド マテリアルズ インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7204886B2 (en) 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
JP4031704B2 (ja) * 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
US7018779B2 (en) * 2003-01-07 2006-03-28 International Business Machines Corporation Apparatus and method to improve resist line roughness in semiconductor wafer processing
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
TWI332532B (en) 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7585762B2 (en) 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
US11501999B2 (en) * 2018-09-28 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt fill for gate structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor

Also Published As

Publication number Publication date
KR970008361A (ko) 1997-02-24
US5834372A (en) 1998-11-10
KR0167248B1 (ko) 1999-02-01
JPH0931625A (ja) 1997-02-04

Similar Documents

Publication Publication Date Title
JP2922145B2 (ja) 半導体基板の前処理方法
JP3228746B2 (ja) シランを用いないcvdにより窒化チタン上にタングステンを核生成する方法
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
US5972179A (en) Silicon IC contacts using composite TiN barrier layer
TWI312172B (ja)
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
EP1292970B1 (en) Thin film forming method
US8048805B2 (en) Methods for growing low-resistivity tungsten film
US8409985B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6007684A (en) Process for forming improved titanium-containing barrier layers
JPS6345373A (ja) ケイ素高含有ケイ化タングステンを付着させる方法
JP2002525432A (ja) 金属およびケイ素を含有する3成分窒化物薄膜の形成方法
JP2004536960A (ja) フッ素を含まないタングステン核生成によるw−cvd
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
US20060088661A1 (en) Methods for chemical vapor deposition of titanium-silicon-nitrogen films
EP0791663B1 (en) Titanium nitride barrier layers
JP2002069642A (ja) バリア層へのcvd銅付着の改良
Mei et al. Characterization of TiN film grown by low-pressure-chemical-vapor-deposition
US6787466B2 (en) High throughout process for the formation of a refractory metal nucleation layer
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
JP2003531291A (ja) チタニウム−シリコン−窒素フィルムの化学的蒸着方法
JPH07221048A (ja) バリアメタル層の形成方法
JP2002217133A (ja) バリアメタル膜の形成方法
Valiev et al. Structure and properties of TiSi2 thin films and TiSi2-Si (111) interfaces
KR20000065373A (ko) 반도체 소자의 확산방지막 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees