KR20010030356A - ＴｉＮ 계 박막및 그의 성막방법 - Google Patents

ＴｉＮ 계 박막및 그의 성막방법 Download PDF

Info

Publication number
KR20010030356A
KR20010030356A KR1020000053681A KR20000053681A KR20010030356A KR 20010030356 A KR20010030356 A KR 20010030356A KR 1020000053681 A KR1020000053681 A KR 1020000053681A KR 20000053681 A KR20000053681 A KR 20000053681A KR 20010030356 A KR20010030356 A KR 20010030356A
Authority
KR
South Korea
Prior art keywords
thin film
gas
tin
containing gas
film
Prior art date
Application number
KR1020000053681A
Other languages
English (en)
Other versions
KR100758747B1 (ko
Inventor
오쓰키하야시
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010030356A publication Critical patent/KR20010030356A/ko
Application granted granted Critical
Publication of KR100758747B1 publication Critical patent/KR100758747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하여, 종래의 TiN 박막에서보다 우수한 배리어성을 가지며, TiN 계 박막은 적절하게는 배리어층으로서 사용된다. 부가적으로, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, N 및 P 를 함유하여 종래의 TiN 막보다 낮은 저항을 가지게 되며, 따라서 TiN 계 박막은 배리어층 또는 캐패시터 상부전극으로서 적절히 사용될 수 있다. 또한, Ti, O, N 및 P 를 함유하는 TiN 계 박막이 CVD 에 의하여 형성되면, TiN 계 박막은 고(高)배리어성및 저저항성의 양자의 특성을 가질 수 있다.

Description

ＴｉＮ 계 박막및 그의 성막방법{TIN-SERIES THIN FILM AND METHOD FOR DEPOSITING SAME}
본 발명은 반도체 장치에 있어서, 예를 들면 배리어층, 캐패시터 상부전극, 게이트전극 또는 콘택부로서 사용되는 TiN 계 박막및 그의 성막방법에 일반적으로 관계되는 것이다. 본 발명은 또한 TiN 계 박막, TiN 계 박막을 성막하기 위한 시스템 및 TiN 계 박막을 이용한 반도체장치에도 관계된다.
반도체 장치의 제조에 있어서, 회로의 구성은 더 높은 밀도 및 더 높은 집적율에 대한 최근의 요구때문에 다층 금속화 구조를 가지는 경향을 가진다. 따라서, 하부 반도체 장치층과 상부 배선층 사이의 접속부인 콘택홀, 상부및 하부 배선층 사이의 접속부인 비아홀과 같은, 층간 전기접속용의 매립기술이 중요하다. 부가적으로, 고밀도 집적과 더불어, 높은 커버리지의 DRAM 메모리부의 캐패시터 게이트재료의 상부전극을 성막하기 위한 기술이 중요하다. 최근에, Ta2O5와 같은 고유전률재료가 캐패시터 게이트재료로 사용되었다.
상술한 기술의 콘택홀 및 비아홀의 매립에 있어서, Al (알루미늄), W (텅스텐) 또는 주로 Al 또는 W 을 함유하는 합금이 일반적으로 사용된다. 그러한 금속 또는 합금이 바탕 Si 기판 또는 Al 배선에 직접 접촉하게 되면, 양 금속사이의 경계부에서의 Al 의 Si-흡입효과(카운터 디퓨전)때문에 양 금속의 합금이 형성될 가능성이 있다. 그와 같이 형성된 합금은 높은 저항치를 가지므로, 반도체 장치에서 최근에 요청되고 있는 고속 동작및 전력소비의 감소의 관점에서 볼 때 그러한 합금의 형성은 바람직하지 않다.
부가적으로, W 또는 W 합금이 콘택홀의 매립층으로서 사용될 때, 매립층을 형성하는데 사용된 WF6가스가 기판의 실리콘과 반응하는 경향이 있어서 전기적 특성을 열화하여 바람직하지 않은 결과를 얻게 된다.
따라서, 이러한 문제점을 해결하기 위하여, 콘택홀 또는 비아홀내에 매립층이 형성되기 전에, 배리어층을 그의 내벽상에 형성하고, 그 위에 매립층을 형성한다. 이 경우에, 배리어층으로서, Ti(티탄) 막과 TiN(질화 티탄)막의 복층구조가 일반적으로 사용된다.
통상적으로, 그러한 배리어층은 물리적 증착(PVD)을 사용하여 성막된다. 최근에, 장치의 크기축소및 고밀도 집적이 특히 요구되어, 설계규칙이 매우 엄격해졌다. 이와 관련하여, 선폭및 홀의 직경이 더욱 감소되고 어스펙트비가 증가하였다. 결과적으로, PVD 막의 매립성능이 악화되고, 따라서 충분한 콘택저항을 보장하는 것이 불가능해졌다.
따라서, 막의 보다 나은 성능을 기대할 수 있는 배리어층을 구성하는 TiN 막 및 TiN 막이 화학적 증착(CVD)에 의하여 성막되고 있다. CVD 에 의하여 Ti 막이 성막될 때는, TiCl4(4염화 티탄) 및 H2(수소)가 반응가스로 사용되어 막을 성막하기 위한 플라즈마로서 작용한다. TiN 막이 사용될 때, TiCl4및 NH3(암모니아) 또는 MMH (모노메틸 히드라진)이 반응가스로서 사용된다.
한편, 상술한 바와 같이, 고밀도 집적을 위하여 Ta2O5와 같은 고유전률 재료가 가변 스케일이 없는 높은 커패시턴스를 얻기 위하여 캐패시터 게이트재료로 사용된다. 그러나, 그러한 고유전 재료는 종전에 캐패시터 게이트재료로서 사용되어왔던 SiO2보다 안정된 것이 아니다. 따라서, 종래에 상부전극으로서 사용되어 왔던 폴리실리콘이 사용될 때, 캐패시터의 작성후의 열이력에 의하여 산화되어 안정된 장치를 형성하는 것이 불가능하였다. 따라서, 보다 산화되기 어려운 TiN 등이 상부전극으로서 요구되어 왔다.
또한, 이 기술의 경우에, TiN 막등은 통상적으로 상술한 PVD 에 의하여 성막되었다. 그러나, 높은 커버리지를 요하는 최근의 고집적 캐패시터 방식 예를 들면 크라운(crown) 형, 휜(fin)형이나, 또는 이들을 형성할 때에 캐패시터의 용량을 크게 하기 위하여 폴리실리콘층의 표면에 요철을 형성하는 RUG 폴리실리콘과 같은 고커버리지를 요하는 것의 상부전극으로서 성막하는 것은 불가능하였다.
따라서, 캐패시터 상부전극을 구성하는 TiN 막은 높은 커버리지로 막의 보다 나은 성능을 형성할 수 있는 것으로 기대되는 CVD 에 의하여 마찬가지로 성막될 수 있다. 이 경우에, TiCl4및 NH3또는 MMH 들이 TiN 막을 성막하는 반응가스로서 사용된다.
그런데, CVD 에 의하여 TiN 막이 성막될 때, 막내에는 Cl (염소)이 잔류하게 되고, 따라서 성막된 막은 높은 비저항치를 가진다. 만약 비저항치가 너무 높으면, 캐패시터 상부전극으로 적용될 때 충분한 특성을 얻는 것이 불가능하다. 부가적으로, 형성된 막은 고(高)스트레스막이 된다. 더구나, 원주형상 결정인 TiN 막은, 그의 내부에서 입자계 확산이 발생하기 쉽기 때문에 낮은 배리어성을 가진다. 특히, TiN 막이 Cu(구리) 배선용의 배리어층으로서 사용될 때, 또는 TiN 막이 산소확산배리어로서 사용될 때는, Ta2O5캐패시터 상부전극을 형성하는 경우에 낮은 배리어성은 문제점을 발생하게 된다. 즉, 잔류염소에 의거한 Cu 배선의 부식이나 O(산소)의 확산에 따른 Ta2O5의 캐패시티의 감소등이 Ta2O5의 두께를 증가시켜서, 문제를 야기하게 된다.
따라서, 본 발명의 목적은, 상술한 문제점을 없애고, CVD 에 의하여 형성되는 종래의 TiN 막의 배리어성보다 양호한 배리어성을 가지는 TiN 계 박막및, 그의 제조방법을 제공함에 있다.
본 발명의 다른 목적은, CVD 에 의하여 형성되는 종래의 TiN 막보다 낮은 저항을 가지는 TiN 계 박막 및, 그의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 그러한 TiN 계 박막을 형성할 수 있는 TiN 계 박막 성막시스템을 제공함에 있다.
본 발명의 또다른 목적은 그러한 TiN 계 박막을 포함하는 막구조및 그를 제조하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 그러한 TiN 계 박막을 사용한 반도체 장치를 제공함에 있다.
도 1 은 본 발명에 따른 TiN 계 박막을 성막하는 성막시스템의 단면도이다.
도 2 는 O2/NH3유량비와 TiON 박막의 비저항치와의 관계를 나타내는 그래프이다.
도 3 은 PH3유량과 TiN 계 박막의 비저항치와의 관계를 나타내는 그래프이다.
도 4 는 PH3가 사용될 때 및 사용되지 않을 때의 TiN 계 박막의 비저항치와 성막온도사이의 관계를 나타내는 그래프이다.
도 5 는 PH3가 사용될 때 및 사용되지 않을 때의 TiN 계 박막의 비저항치와 O2/NH3유량과의 관계를 나타내는 그래프이다.
도 6 은 본 발명에 따른 TiN 계 박막의 적층구조의 (a) 및 (b) 예 를 나타내는 단면도이다.
도 7 은 본 발명에 따른 TiN 계 박막을 사용한 막구조의 단면도이다.
도 8 은 금속배선측의 콘택부용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 내지 (c) 예를 나타내는 단면도이다.
도 9 는 DRAM 등의 캐패시터 구조등에 사용되는 본 발명에 따른 TiN 계 박막의 (a) 내지 (c) 예를 나타내는 단면도이다.
도 10 은 본 발명에 따른 TiN 계 박막및 기타막을 연속적으로 성막할 수 있는 성막시스템의 예를 나타내는 개략도이다.
도 11 은 게이트 전극용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 및 (b) 예를 나타내는 단면도이다.
도 12 는 게이트 전극용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 및 (b) 예를 나타내는 단면도이다.
도 13 은 배선이 반도체 기판의 주된 면에 형성된 확산영역내에 형성될 때 콘택구조로 사용되는 본 발명에 따른 TiN 계 박막의 예를 나타내는 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 처리용기 11a : 천정벽
12 : 서셉터 13 : 지지부재
14 : 안내링 15 : 히터
16 : 전원 17 : 콘트롤러
18 : 배기관 19 : 배기장치
20 : 샤워헤드 20a, 20b : 가스토출구멍
30 : 가스공급기구 31 : ClF3공급원
32 : N2공급원 33: TiCl4공급원
34 : PH3공급원 35 : NH3공급원
36 : O2공급원 39 내지 44 : 가스라인
45 : 배관 47 : 밸브
48 : 매스플로우 콘트롤러 51 : 제 1 의 박막
52 : 제 2 의 박막 54 : 제 1 층
55 : TiN 박막 56 : 제 2 층
60, 80 : Si 기판 60a, 80a : 불순물 확산영역
61 : 층간절연막 62 : 콘택홀
63 : Ti 박막 64 : TiN 계 박막
66 : 금속배선층 67 : TiNP 막
68 : TiON 막 69 : TiN 계 박막
70 : 매립배선층(플러그) 71 : TiON 배리어층
72 : 금속배선층 81 : 하부전극층
82 : SiN 배리어층 83 : 절연층
84 : 상부전극층 85 : 배리어층
86 : 하부전극 87 : 배리어층
90 : 반송실 91, 92 : 카세트 챔버
93 : 탈가스용 챔버 94, 96, 97 : 성막장치
95 : 프리크리닝 장치 98 : 냉각챔버
100 : 절연층 101 : 절연막
102 : 폴리실리콘층 103 : TiNP 층
104 : 게이트전극 105 : 스페이서
106 : W 배선층 107, 108 : 게이트전극
109 : 배리어층 111 : 게이트 전극
112 : 소스 113 : 드레인
120 : 실리콘 기판 122 : 콘택층
123 : 배리어층 124 : 배선층
125 : 게이트 전극
본 발명자등은 CVD 에 의하여 성막되며, Ti, O 및 N(질화물)을 함유하는 TiN 계 박막이 종래의 TiN 막보다 우수한 배리어성을 가지며, 배리어층으로서 적절한 것을 발견하였다. 부가적으로, 본 발명자등은 CVD 에 의하여 성막되며, Ti, N 및 P(황화물)을 함유하는 TiN 계 박막이 종래의 TiN 막보다 낮은 저항을 가지며, 배리어층및 캐패시터 상부전극으로서 적절한 것을 발견하였다. 더우기 본 발명자등은 상술한 기능을 가지며 O 및 P 를 동시에 함유하는 TiN 계 박막이 높은 배리어성및 낮은 저항특성을 가지는 것을 발견하였다.
따라서, 상술한 바및 기타의 목적을 달성하기 위하여, 본 발명의 제 1 실시형태에 따르면, CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하는 TiN 계 박막이 제공된다.
또한, CVD 에 의하여 형성되며, Ti, N 및 P를 함유하는 TiN 계 박막이 제공된다.
또한, CVD 에 의하여 형성되며, Ti, O, N 및 P를 함유하는 TiN 계 막이 제공된다.
또한, Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 형성된 제 2 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막이 제공된다. 이 경우에, 제 1 박막은 바람직하게는 P 를 더욱 함유하거나, 또는 제 2 박막은 O 를 더욱 함유한다.
또한, Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 형성되고 제 1 박막상에 형성되는 제 2 박막; 및 Ti, O 및 N 을 함유하며 CVD 에 의하여 제 2 박막상에 형성되는 제 3 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막이 제공된다. 이 경우에도, 제 1 박막 및 제 3 박막중의 적어도 하나는 바람직하게는 P 를 더욱 함유하거나, 또는 제 2 박막은 O 를 더욱 함유한다.
본 발명의 제 2 실시형태에 따르면, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, O 및 N 을 함유하는 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 상기 방법은 바람직하게는, Ti, O 및 N 을 함유하는 박막을 형성하는 단계의 전 및/또는 후에 처리용기로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성된다.
또한, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, O, N 및 P 를 함유하는 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스, O 함유 가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에도, 상기 방법은 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하는 단계의 전 및/또는 후에 처리용기로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성된다.
또한, CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과; CVD 에 의하여 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 제 1 박막이 형성될 때, 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 O 를 함유하는 가스가 도입된다.
또한, CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과; CVD 에 의하여 제 1 박막상에 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정 및; CVD 에 의하여 제 2 박막상에 Ti, O 및 N 을 함유하는 제 3 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 제 1 박막이 형성될 때, 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 O 를 함유하는 가스를 도입한다.
상술한 성막방법에 있어서, NH3가스가 N 함유가스및 H 함유가스로서 바람직하게 사용되며, O 함유가스의 체적을 O2에 대한 체적으로 변환하여 얻어진 NH3에 대한 체적비는 바람직하게는 0.0001 내지 0.001 의 범위내이다.
또한, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 TiCl4가스, N 함유가스, H 함유가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에도, 상기 방법은 Ti, N 및 P 를 함유하는 박막을 형성하는 공정의 전 및/또는 후에 처리용기내로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성된다. 상술한 성막방법에 있어서는, P 함유가스로서 PH3가 바람직하게는 사용되며, PH3의 공급율은 바람직하게는 0.04 내지 0.3 L/min 의 범위내이다. 이 경우에, PH3의 공급률은 형성된 박막이 비결정으로 되도록 바람직하게는 0.1 L/min 이상이 바람직하다.
본 발명의 제 3 실시형태에 따르면, 피처리기판을 수납하기 위한 처리용기와; 처리용기내에서 기판을 지지하기 위한 지지부재와; 처리용기내로 성막용 가스를 도입하기 위한 성막가스 도입기구; 및 지지부재상에 지지된 기판을 가열하기 위한 가열기구를 포함하여 구성되며, 성막가스 도입기구는 TiCl4가스와, N 함유가스 와 H 함유가스를 공급하기 위한 공급원 및 O 함유가스의 공급원과 P 함유가스의 공급원중의 적어도 하나를 가지는 것을 특징으로 하는 TiN 계 박막 성막시스템이 제공된다. 이 경우에, Ti, N 및 P 를 함유하는 박막및 Ti, O 및 N 을 함유하는 박막은 바람직하게는 O 함유가스 및 P 함유가스의 공급원으로부터의 가스공급을 조정함으로써 연속적으로 형성될 수 있다.
본 발명의 제 4 실시형태에 따르면, 제 1 층과; 제 2 층; 및 제 1 과 제 2 층의 사이에 마련된 TiN 계 박막을 포함하여 구성되며, TiN 계 박막은 CVD 에 의하여 형성된 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막중의 하나, 또는 이들 박막중의 2 이상의 적층을 포함하여 구성되는 막구조가 제공된다. 이 경우에, 제 1 층은 바람직하게는 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 제 2 층은 바람직하게는 금속층이다.
본 발명의 제 5 의 실시형태에 따르면, 제 1 층을 형성하는 공정과; CVD 에 의하여 처리용기내로 제 1 층상에 TiN 계 박막을 성막하며, 그 TiN 계 박막은 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막, 또는 이들 박막중의 2 이상의 적층된 층중의 하나를 포함하여 구성되는 공정과; TiN 계 박막상에 제 2 층을 형성하는 공정과; TiN 계 박막을 형성하는 공정의 전 및/또는 후에 처리용기내로 O 함유가스를 도입하는 공정을 포함하여 구성되는 막구조 제조용 방법이 제공된다. 이 경우에, 제 1 층은 바람직하게는 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 제 2 층은 바람직하게는 금속층이다.
이하에서, 본 발명은, 바람직한 실시예의 첨부된 도면을 참조하여 이하에서 상세히 기술함으로써 이해가능하다. 그러나, 이들 도면은 본 발명을 특정한 실시예로 한정함을 의도한 것은 아니며, 예시및 이해도모의 차원에서만 이용되는 것이다.
(실시예)
도 1 은 본 발명에 따른 TiN 계 박막을 성막하기 위한 성막시스템의 단면도이다. 이 성막시스템은 대략 원통형의 밀폐된 처리용기(11)를 가지며, 피처리체인 반도체 웨이퍼 W 를 수평으로 지지하기 위한 서셉터(12)가 원통형 지지부재(13)상에 지지된 채로 배열된다. 서셉터(12)의 바깥 둘레부에는, 반도체 웨이퍼 W 를 안내하기 위한 안내링(14)이 마련된다. 부가적으로 히터(15)가 서셉터(12)내에 매설된다. 전원(16)으로부터 전력이 히터(15)로 공급되면, 히터(15)는 피처리체인 반도체웨이퍼 W 를 소정온도로 가열한다. 전원(16)은 온도센서(도시않됨)로부터의 신호에 따라서 히터(15)의 출력을 제어하는 콘트롤러(17)에 접속된다.
처리용기(11)의 천정벽(11a)에는 샤워헤드(20)가 마련된다. 샤워헤드(20)내에는, 서셉터(12)를 향하여 가스를 배출하기 위한 다수개의 가스토출구멍(20a)및 (20b)이 교호로 형성된다. 샤워헤드(20)로는 가스 공급기구(30)의 배관들이 접속된다. 후술하는 바와 같이, TiCl4를 공급하기 위한 배관(45)들은 가스토출구멍 (20a)에, NH3를 공급하기 위한 배관(46)들은 가스토출구멍(20b)에 접속되어 있어서, 소정의 가스들이 샤워헤드(20)를 통하여 처리용기(11)내로 도입된다. 따라서, 샤워헤드(20)는 매트릭스방식 샤워헤드이며, 포스트 믹스 시스템(post mix system)을 채택하고 있어서, 반응가스로서 기능하는 TiCl4및 NH3가스들이 교호로 형성된 토출구멍(20a) 및 (20b)로부터 배출된 후에 혼합된다.
가스 공급기구(30)는 크리닝가스인 ClF3를 공급하기 위한 ClF3공급원(31)과, N2를 공급하기 위한 N2공급원(32)과, 반응가스인 TiCl4를 공급하기 위한 TiCl4공급원(33)과, P 함유가스로서 기능하는 PH3를 공급하기 위한 PH3공급원 (34)과, 반응가스이며 N 및 H 를 함유하는 NH3를 공급하기 위한 NH3공급원(35) 및, O 함유가스로서 기능하는 O2를 공급하기 위한 O2공급원(36)을 가진다. 부가적으로, 가스라인(39)이 ClF3공급원(31)으로 접속되며, 가스라인(40)은 N2공급원 (32)로 접속되고, 가스라인(41)은 TiCl4공급원(33)으로 접속되고, 가스라인 (42)은 PH3공급원(34)으로 접속되며, 가스라인(43)은 NH3공급원(35)으로 접속되며, 가스라인(44)은 O2가스 공급원(36)으로 접속된다. 라인(39) 내지 (44)의 각각에는 밸브(47)및 매스플로우 콘트롤러(48)가 마련된다.
N2공급원(32)으로부터 연장된 가스라인(40)은 TiCl4공급원(33)으로부터 연장되는 가스라인(41)과 합류하여 N2가스로 운반되는 TiCl4가스가 가스라인(40)을 통하여 흐르며, 배관(45)는 샤워헤드(20)의 가스토출구멍(20a)을 경유하여 처리용기(11)내로 도입된다.
ClF3공급원(31)으로부터 연장되는 가스라인(39)은 가스라인(40)에 합류하고 있고, 가스라인(39)에 설치된 밸브를 개방함으로써, 크리닝가스인 ClF3가 가스라인 (39),(40)및 배관(45)를 통하여 샤워헤드(20)에 도달하고, 가스토출구멍 (20a)으로부터 처리용기(11)내로 도입된다. 또한 NH3가스는, NH3공급원(35)으로부터 가스라인(43)및 배관(46)을 통하여 샤워헤드(20)로 도달하고, 가스토출구멍 (20b)으로부터 처리용기(11)로 도입된다. PH3공급원(34)에 접속된 가스라인(42)은 가스라인 (41)에 접속되어 있으며, PH3가스는, 가스라인(42),(41),(40)및 배관(45)을 통하여 샤워헤드(20)에 도달하고, 가스토출구멍(20a)으로부터 처리용기(11)내로 도입된다. O2가스원(36)에 접속된 가스라인(44)은 가스라인(43)에 접속되어 있으며, O2가스는 가스라인(44), (43)및 배관(46)을 통하여 샤워헤드에 달하여 토출구멍(20b)으로부터 처리용기(11)내로 도입된다.
또한, N 및 H 를 함유하는 가스로서는, NH3대신에 모노메틸히드라진(MMH)을 이용하여도 좋고, N2가스와 H2가스를 이용하여도 좋다. 또한, O 를 함유하는 가스로서는 O2가스의 대신에 NO 가스, N2O 가스를 이용하여도 좋다. 또한, N2의 대신에 Ar 을 이용하여도 좋다.
처리용기(11)의 바닥벽(11b)에는, 배기관(18)이 접속되어 있으며, 이 배기관에는 진공펌프를 포함하는 배기장치(19)가 접속되어 있다. 그리고 배기장치(19)를 작동시킴으로써 처리용기(11)내를 소정의 진공도까지 감압하는 것이 가능하다.
이와 같은 장치에 의하여 반도체웨이퍼 W 에 TiN 계 박막을 성막하는 방법에 대하여 이하에서 설명한다.
우선, 처리용기(11)내로 반도체웨이퍼 W 를 장입하고, 히터(15)에 의하여 웨이퍼 W 를 가열하면서 배기장치(19)에 의하여 처리용기(11)내를 배기하여 처리용기 (11)내를 고진공상태로 하고, 계속하여, N2가스 및 NH3가스를 소정의 유량비로 처리용기(11)내로 도입하고, 처리용기(11)내를 예를 들면 133 내지 1333 Pa 로 하여, 프리어닐을 행한다.
다음에, 처리용기(11)내를 13.3 내지 133 Pa 로 하고, N2가스 및 NH3가스의 유량을 유지한채, TiCl4가스와 O2가스및 PH3가스의 어느 하나 또는 양쪽을 소정유량비로 5 내지 20 초간 정도 프리플로우하고, 계속하여 프리플로우와 같은 조건으로 소정의 TiN 계 박막의 성막을 소정기간 행한다. 이 때 TiN 계 박막의 성막은, 400 내지 700 ℃ 정도의 온도로 행한다.
성막후, 처리용기(11)로부터 반도체웨이퍼가 반출되고, 처리용기(11)내로 크리닝가스인 ClF3가스가 도입되어 처리용기내가 크리닝된다.
상기 성막에 있어서, 처리가스로서 NH3가스, TiCl4가스 및 O2가스를 이용한 경우에는, Ti, N, O 를 함유하며, 비교적 낮은 저항치를 유지하면서 배리어성이 높은 TiN 계 막(TiON 막)이 형성된다. 즉, TiN 막은 원주형상결정이기 때문에 입자계확산이 생기기 쉽고, TiN 결정의 입자계를 통하여 금속이 확산할 우려가 있으나, O 를 함유시켜서 열 CVD 를 행함으로써, 입자계의 배리어성을 향상시키는 것이 가능하다. 이 경우에, NH3에 대한 O2의 체적비를 0.0001 내지 0.001 로 하는 것이 바람직하다. 이것에 의하여, 저항치를 바람직한 범위로 하는 것이 가능하다.
도 2 에, O2/NH3유량비와 TiON 막의 비저항치의 관계를 나타낸다. 여기에서는, 가스유량을 TiCl4는 0.02 L/min, NH3는 0.5L/min, N2는 0.15L/min 으로 하고, O2의 유량을 5 X 10-5내지 4 X 10-3L/min (O2/NH3유량비 0.00001 내지 0.008 의 범위) 까지 변화시켰다. 또한, 성막시의 기판온도를 550℃, 처리용기내 압력을 300 mTorr, 막두께를 50 nm 로 하였다. 도 2 에 나타낸 바와 같이, O2/NH3유량비가 상기 범위내에서 TiON 막의 비저항치가 360 내지 7500 μΩ·cm 이상이면 양호하게 되기 때문에, 도 2 에서, 배리어성을 양호하게 하기 위해서는 O2/NH3유량비가 0.0006 이상인 것이 바람직한 것을 알 수 있다.
처리가스로서 NH3가스, TiCl4가스 및 PH3가스를 이용한 경우에는, Ti, N, P 를 함유하며, 비교적 양호한 배리어성을 유지하면서 저항치가 낮은 TiN 계막 (TiNP 막)이 형성된다. PH3가스를 이용함으로써, 그 환원작용에 의하여 잔류염소를 제거하는 것이 가능하므로 TiN 계막의 저항치를 저하시키는 것이 가능하다. 이 경우에, PH3의 유량은 0.04 내지 0.5 L/min 인 것이 바람직하다. 0.04 L/min 미만에서는 별로 효과가 보이지 않았다. 또한, PH3의 유량을 0.1 L/min 이상으로 함으로써, 형성되는 박막이 아몰포스화되고, 치밀화되므로, 보다 저항을 저하시키는 것이 가능하고, 배리어성도 보다 양호하게 된다.
도 3 에, PH3유량비와 TiN 계막의 비저항치의 관계를 나타낸다. 여기에서는, 가스유량을 TiCl4은 0.02 L/min, NH3는 0.5 L/min, N2는 0.15 L/min 으로 하고, PH3는 0 내지 0.2 L/min 으로 변화시켰다. 또한, 성막시의 기판온도를 430℃ 및 550℃, 처리용기내 압력을 40Pa, 막두께를 50 nm 로 하였다. 도 2 에 나타낸 바와 같이, PH3의 유량이 0.04 L/min 이상에서 명확한 저항치의 저하가 보였다. 또한, 성막온도가 550℃ 인 쪽이 전체적으로 저항치가 낮은 경향이 보이고, 550℃ 성막의 PH3유량 0.2 L/min 에서는 70 μΩ·cm 으로 극히 낮은 값이 얻어졌다.
이 경우에 있어서의 성막온도와 TiN 계 막의 비저항치의 관계에 대해서는, 도 4 에 나타낸 바와 같이, PH3를 첨가한 경우의 쪽이 첨가하지 않은 경우보다 비저항치의 온도의존성이 작고, 안정하여 낮은 저항치로 된다. 또한, 도 4 에서는, 가스유량을 TiCl4은 0.02 L/min, NH3은 0.5 L/min, N2는 0.15 L/mkn, PH3는 0.2 L/min 으로 하며, 처리용기내 압력을 40 Pa, 막두께를 50nm 로 하였다.
다음에, Ti, N, O 및 P 를 함유하는 TiN 계 막 (TiONP막)을 형성하는 방법을 이하에서 설명한다.
막형성의 시에, 처리가스로서, 처리가스로서 NH3가스, TiCl4가스, O2가스및 PH3가스를 이용한 경우에는, Ti, N, O, P 를 함유하며, 상술한 고배리어성 및 저저항특성을 겸비한 TiN 계 박막(TiONP막)을 얻을 수가 있다. 즉, 성막시에 O2가스를 공급함으로써 배리어성이 향상하지만, 도 5 에 나타낸 바와 같이 O2량 (O2/NH3유량비)의 증가에 수반하여 저항치가 상승한다. 그러나, 도 5 에 나타난 바와 같이, PH3가스의 공급에 의하여 P 를 도입함으로써, P 를 도입하지 않은 경우에 비하여 저항치를 보다 저하시키는 것이 가능하며, 결과적으로 고배리어성및 저저항특성을 겸비한 TiN 계 박막을 얻을 수가 있다. 또한, 도 5 에는, 가스유량을 TiCl4는 0.02L/min, NH3는 0.5L/min, N2는 0.15 L/min, PH3는 0.2 L/min 및 0 L/min으로 하고, O2의 유량을 5 x 10-5내지 1 x 10-3L/min (O2/NH3유량비 0.0001 내지 0.001)까지 변화시키고, 처리용기내 압력을 40Pa, 막두께를 50 nm 로 하였다.
이상은, 성막시에, 가스의 전환을 행하지 않고 단독의 TiN 계 막을 형성하는 경우에 대하여 나타내었으나, 이하의 TiN 계막의 적층막을 구성함으로써, 종래보다도 얇은 막두께로, 보다 고배리어성을 얻는 것이 가능하다. 구체적으로는, 먼저, TiCl4가스, NH3가스 및 O2가스를 처리용기(11)내로 도입하고, 도 6 (a)에 나타낸 바와 같이, 바닥층(50)의 위에 Ti, O, N 을 함유하는 제 1 의 박막(51)을 형성하고, 그 후, O2라인(44)을 닫고, PH3가스라인(42)을 열어서, TiCl4가스, NH3가스 및 PH3가스를 처리용기(11)내로 도입하고, 제 1 의 박막(51)의 위에 Ti, N, P 를 함유하는 제 2 의 박막(52)을 형성한다.
이와 같이 2 층구조로 함으로써, 종래보다 얇은 막두께로, 종래와 마찬가지의 저항률을 가지면서 배리어성을 향상시키는 것이 가능하게 된다. 이 경우에, 제 1 의 박막(51)의 막두께는 1 내지 10 nm 로 하는 것이 바람직하고, 제 2 의 박막 (52)의 막두께는 3 내지 50 nm 으로 하는 것이 바람직하다.
특히, Cu 배선층의 배리어층으로 이용하는 경우에는, 종래의 TiN 막에서는 양호한 배리어효과를 얻기 위하여 50 nm 이상의 막두께가 필요하였으나, 이와 같은 적층구조로 함으로써, 고배리어 TiON 막인 제 1 의 박막을 1 내지 5nm, P 를 함유하는 저저항 TiN 계막인 제 2 의 박막을 5 내지 20nm 로 하면, 합계 막두께를 종래의 절반정도로 얇게 하여도, 종래의 TiN 막과 마찬가지의 배리어성및 저항치를 가지는 배리어층으로 할 수 있다. 또한, 상기 제 1 의 박막과 제 2 의 박막은 성막의 순서가 바뀌어도 좋다.
또한, 도 6 (b)에 나타낸 바와 같이 3층 구조의 TiN 계막이라도 좋다. 이 경우에는, 먼저, TiCl4가스, NH3가스 및 O2가스를 처리용기(11)내로 도입하고, 바닥(50)의 위에 Ti, O, N 을 함유하는 제 1 의 박막(51)을 형성하고, 그 후, O2라인 (44)을 닫고, PH3가스라인(45)을 열어, TiCl4가스, NH3가스 및 PH3가스를 처리용기(11)내로 도입하고, 제 1 의 박막(51)의 (9)상에 Ti, N, P 를 함유하는 제 2 의 박막(52)을 형성하고, 그 후, PH3가스라인(45)을 닫고, 다시 O2라인(44)을 열어서, TiCl4가스, NH3가스 및 O2가스를 처리용기(11)내로 도입하고, 제 2 의 박막 (52)의 위에 Ti, O, N 을 함유하는 제 3 의 박막을 형성한다.
이와 같은 3 층구조로 함으로써, 종래보다 얇은 막두께로, 종래와 같은 저항률을 가지며 양측의 막에 대한 배리어성을 향상시키는 것이 가능하게 된다. 이 경우에, 제 1 의 박막(51)및 제 3 의 박막(53)은 1 내지 10nm 인 것이 바람직하고, 제 2 의 박막(52)의 막두께는 3 내지 50nm 로 하는 것이 바람직하다. 이와 같은 3층구조는, 예를 들면, Ta2O5또는 RuO 로 이루어지는 절연층을 가지는 캐패시터부의 상부전극으로 하여 유효하다.
이와 같은 2층막 및 3층막의 어느 것도, 각 층을 동일한 장치에서 가스를 전환하는 것만으로 연속적으로 형성하는 것이 가능하므로, 곤란성을 수반하지 않고 단시간에 형성하는 것이 가능하다.
또한, 상기 2층막및 3층막의 어느 것에 있어서도, 제 1 의 박막(51)및/또는 제 3 의 박막(53)을 형성할 때에, 더욱 P 를 함유하는 가스를 처리용기내로 도입하고, Ti, O, N, P 를 함유하는 박막으로 하거나, 또는, 제 2 의 박막(52)을 형성할 때에, 더욱 O 를 함유하는 가스를 처리용기내로 도입하고, Ti, O, N, P 를 함유하는 박막으로 하는 것도 가능하다. 이것에 의하여, 얻고자 하는 막에 따라서 특성을 보다 향상시키는 것이 가능하게 된다.
이상과 같이, 본 발명에 의하여 얻어지는 TiN 계 박막은, 단층이거나 작층막이거나, 높은 배리어성및 저저항특성의 어느 것, 또는 양쪽을 가지고 있으며, 금속배선층의 배리어층이나 캐패시터 상부전극등으로 하기에 적절하다.
특히, 예를 들면 도 7 에서 나타낸 바와 같이, Ti, O 및 N 을 포함하는 박막, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 포함하는 박막중의 하나의 박막(55)가 다른 제 1 층(54)및 제 2 층(56)의 사이에 마련된다.
그러한 막구조는 반도체장치의 다양한 부분에 적용될 수 있다. 예를 들면, Ti 박막, TiSi 박막 또는 CoSi 박막과 같은 콘택층이 제 1 층(54)으로서 형성되며, 본 발명에 따른 TiN 박막(55)이 그 위에 형성된다. 그리고, 예를 들면 W, Al 또는 Cu 층이 배선층 또는 매립배선부로서 적용되고 제 2 층상에 형성된다. 부가적으로, 제 1 층(54)으로서 기능하는 CoSi 박막이 게이트전극으로 사용될 수 있으며, 배선층으로 기능하는 금속층이 배리어층으로 기능하는 본 발명에 따른 TiN 계 박막 전극을 통하여 형성될 수 있다. 또한, 그러한 막구조는 후술하는 바와 같이 DRAM 의 금속전극 게이트 또는 캐패시터부에 적용될 수 있다.
본 발명에 따른 TiN 계 박막이 CVD 에 의하여 형성될 때, 도 1 에서 나타낸 상술한 시스템에 의하여 TiN 계 박막이 형성되기 전 (즉, NH3가스, TiCl4가스 및 O2가스 및/또는 PH3가스가 도입되기전), 또는 NH3가스및 PH3가스의 공급이 정지되어 박막의 형성을 완료한 후에, 또는 양쪽 모두의 시간에, O 함유가스(도 1 에 나타낸 상술한 시스템에서는 O2가스)가 처리용기(11)내로 도입된다. 특히, 예를 들면 Ti 박막, TiSi 박막 또는 CoSi 박막과 같은 제 1 층이 Ti 박막이 PVD 또는 CVD (플라즈마 CVD 또는 열 CVD)에 의하여 먼저 형성된다. 그 후에, 예를 들면 Al, W 또는 Cu 등의 금속의 제 2 층이 PVD 또는 CVD (플라즈마 CVD 또는 열 CVD)로 형성된다. 또한, O2가스의 도입이 생략될 수 있다. 이 때의 산소의 도입에 의하여, 산화박막이 제 1 층 및/또는 TiN 계 박막에 형성되고, 따라서 인접한 제 1 층 및/또는 제 2 층에 대한 배리어성을 제고하는 것이 가능하다. 따라서, Ti, O 및 N 을 함유하는 박막및 Ti, O, N 및 P 를 함유하는 박막이 형성될 때, O 의 양을 감소하여 양호한 배리어성을 유지하는 것이 가능하다. 더우기, TiN 계 박막이 상술한 적층막일 때, O 함유가스를 박막이 처리용기(11)내에 연속적으로 성막되기 전 및/또는 후에 도입함으로써 그러한 효과가 얻어질 수 있다.
다음에, 본 발명에 관한 TiN 계 박막을 금속배선층의 콘택부로 이용한 예에 대하여 도 8(a) 내지 8(c) 를 참조하면서 설명한다.
도 8 의 (a)의 예에서는, Si 기판(60)상에 층간절연막(61)이 형성되어 있으며 층간 절연막(61)에는 Si 기판(60)의 불순물 확산영역(60a)에 달하는 콘택홀(62)가 형성되어 있다. 층간절연막(61)및 콘택홀(62)에는 Ti 박막(63)및 본 발명의 TiN 계 박막(64)가 형성되어 있다. 이 TiN 계 박막(64)의 위에는 예를 들면 Cu 또는 W 로 이루어지는 금속배선층(66)이 형성되어 있다. 이 금속배선층(66)은 콘택홀(62)내에도 충전되고, Si 기판(60)의 불순물 확산영역(60a)과 금속배선층(66)이 도통된다.
TiN 계 박막(64)은 종래의 TiN 박막보다 배리어성이 높기 때문에, TiN 계 박막(64)의 존재에 의하여, Cu 또는 W 와 Si 의 반응에 의한 화합물의 형성을 극히 유효하게 방지할 수 있다. 또한, TiN 계 박막(64)은 이와 같이 고배리어성을 가지는 것이므로, Cl2의 확산을 극히 유효하게 방지할 수 있다. TiN 계 박막(64)으로서는 고배리어성을 얻는 관점으로부터 TiON 막이나 TiONP 막이 바람직하다. 또한, TiNP 막도 아몰포스화함으로써 비교적 높은 배리어성을 가지는 것이므로 이용하는 것이 가능하다. 이 경우에, Ti 박막(63)은 반드시 설치할 필요는 없다.
도 8(b)의 예에서는, 도 8(a) 와 마찬가지로, Si 기판(60)의 위에 층간절연막(61)이 형성되어 있으며, 층간절연막(61)에는 Si 기판(60)의 불순물 확산영역 (60a)에 달하는 콘택홀(62)이 형성되어 있다. 그리고, 층간절연막(61)및 콘택홀 (62)에는 TiNP 막 (67)및 TiON 막 (68)의 2층 적층구조를 가지는 TiN 계 박막(69)이 형성되어 있다. 이 TiN 계 박막(69)의 위에는 예를 들면 Cu 또는 W 로 이루어지는 금속배선층(66)이 형성되어 있다. 이 금속 배선층(66)은 콘택홀(62)내에도 충전되고, Si 기판(60)의 불순물 확산영역(60a)과 금속배선층(66)이 도통된다. 이것에 의하여 TiNP 막(67)이 콘택층으로서, TiON 막(68)이 배리어층으로서 기능하고, 종래의 Ti/Ti 막 보다 한층 양호한 특성을 얻을 수 있다.
도 8(c)의 예에서는, 도 8(a)와 마찬가지로, Si 기판(60)상에 층간절연막 (61)이 형성되어 있으며, 층간절연막(61)에는 Si 기판(60)의 불순물 확산영역(60a)에 달하는 콘택홀(62)이 형성되어 있다. 콘택홀(62)내에는, TiNP 박막으로 이루어지는 매립 배선층(플러그)(70)가 형성되어 있고, 그 위에는 TiON 배리어층(71)을 통하여 Cu 또는 W 로 이루어지는 금속배선층(72)가 형성되어 있다. 상술한 바와 같이, TiNP 박막은 저저항이므로, 이와 같이 매립배선층으로서 이용할 수 있다.
또한, 금속배선층(66),(72)은 Cu 나 W 에 한하지 않고 다른 금속 또는 합금이라도 좋다. 부가적으로, 금속배선층(66),(72)은 이와같이 콘택홀부분에 한하지 않고 다른 도전층에 도통하는 비아홀부분에도 마찬가지로 적용하는 것이 가능하다.
다음에, 본 발명에 관한 TiN 계 박막을 DRAM 등의 캐패시터 구조에 적용한 예에 대하여 도 9(a) 내지 9(c)를 참조하면서 설명한다.
도 9(a)의 예에서는, Si 기판(80)의 불순물 확산영역(80a)에는, 아몰포스 실리콘 로 이루어지는 하부전극층(81)이 접속되어 있고, 이 하부전극층(81) 상에는, 실리콘에 급속 열적 질화 처리(Rapid Thermal Nitrization:RTN)를 실시하여 형성된 SiN 배리어층(82)을 통하여 Ta2O5또는 RuO 로 이루어지는 절연층(83)이 형성되며, 그 위에는 본 발명의 TiN 계 박막으로 이루어지는 상부전극층(84)이 형성되어 있다. 그리고, 상부전극층(84)의 위에는 금속배선층(도시않됨)이 형성되어 있다.
종래에는, 상부전극층(84)으로서는 TiN 막이 이용되고 있으나, 후공정의 열처리에 의하여 Ta2O5의 O 가 TiN 막으로 확산하여 TiO 로 변화하고, 그 결과 TiN 막의 막두께가 감소하여 Ta2O5의 막두께가 두꺼워지고, 용량이 저하한다고 하는 문제가 있었다. 이것에 대하여, 본 발명의 TiN 계 박막으로 이루어지는 상부전극 (84)을 이용함으로써, 이러한 문제를 해결할 수 있다. 이 경우에, 상부전극(84)을 구성하는 TiN 막으로서는, 높은 배리어성을 유지하는 관점으로부터, TiON 막 또는 TiONP 막이 바람직하다. 또한, 이들과 TiNP 막의 적층구조로 함으로써, 막두께가 얇아도 통상의 비저항을 유지하면서 양호한 배리어성을 얻을 수 있다. 또한, TiON 막 또는 TiONP막/TiNP막, /TiON 막또는 TiONP 막의 3층 적층구조로 함으로써, 상부전극층(84)의 양측에서 산소나 금속의 확산을 유효하게 방지할 수 있다.
도 9(b)의 예에서는, 기본구조는 도 9(a)와 마찬가지이나, 하부전극층(81)의 위에 SiN 배리어층(82)의 대신에, 본 발명의 TiN 계 박막으로 이루어지는 배리어층(85)이 형성되어 있다. 배리어층(85)을 구성하는 TiN 박막으로서는, 고배리어성을 유지하는 관점으로부터, TiON 막 또는 TiONP 막이 바람직하다. 도한, 이들과 TiNP 막의 적층구조라도 좋다.
이상은 금속분리 실리콘(Metal Isoration Silicon:MIS) 구조의 것에 대하여 설명하였으나, 하부전극으로서 아몰포스 Si 대신에 루테늄등의 금속을 이용한 금속분리금속 (Metal Isoration Metal:MIM)구조의 경우에 대하여도 마찬가지로 본 발명의 TiN 계 박막을 이용하는 것이 가능하다. 또한, MIM 구조의 하부전극으로서 본 발명의 TiN 계 박막을 이용하는 것도 가능하다. 그 예를 도 9(c)에 나타낸다. 이 예에서는, 아몰포스 실리콘으로 이루어지는 하부전극(81)의 대신에, TiNP 막으로 이루어지는 하부전극(86)이 형성되어 있다. 그리고 하부전극(86)의 상에 TiON 막 또는 TiONP 막으로 이루어지는 배리어층(87)이 형성되어 있다. 또한, 절연층(83)및 상부전극층(84)은, 도 9(a), 9(b)과 마찬가지로 구성된다.
도 8(a) 내지 8(c) 및 도 9(a) 내지 9(c)의 경우에는, 본 발명에 관한 TiN 계 박막과, 금속배선 또는 Ta2O5또는 RuO 로 이루어지는 절연층을 도 10 에 나타낸 클러스터 툴형의 처리시스템을 이용하여 연속적으로 성막할 수 있다. 이 시스템은, 중앙에 반송실(90)이 배치되고, 이 주위에, 2개의 카세트 챔버(91), (92), 탈가스용 챔버(93), 성막장치(94), 프리 크리닝장치(95), 성막장치(96), 성막장치 (97) 및 냉각챔버(98)가 형성되어 있다. 그리고, 반송실(90)에 설치된 반송아암 (99)에 의하여 각 챔버에 대한 반도체웨이퍼 W 의 반입및 반출이 행해진다.
이러한 성막 시스템에 있어서는, 성막장치(94), (96), (97)의 한개가 본 발명의 TiN 계 박막을 형성하기 위한 것이며, 다른 것은 금속배선 또는 Ta2O5또는 RuO 로 이루어지는 절연층을 형성하기 위한 것이다. 성막처리 동작에 대하여 도 9(b)의 캐패시터 구조를 형성하는 경우를 예로 들어 설명하면, 먼저 반송아암(99)에 의하여, 카세트 챔버(91)로부터 반도체웨이퍼 W 를 1장 취출하고, 프리 크리닝장치(95)로 장입하며, BrCl3에 의하여 표면산화물등을 제거한다. 다음에, 아암 (99)에 의하여 반도체웨이퍼 W 를 탈가스용 챔버(93)에 장입하고, 웨이퍼의 탈가스를 행한다. 그 후, 반도체웨이퍼 W 를 성막장치(94),(96),(97)의 어느 것에서 본 발명의 TiN 계 박막으로 이루어지는 배리어층을 성막하고, 그 후, 진공을 깨뜨리지 않고 아암(99)에 의하여 웨이퍼 W 를 다른 어느 것의 성막장치로 반입하여 Ta2O5로 이루어지는 절연층을 형성한다. 그 후, 다시 최초의 성막장치로 반입하여 본 발명의 TiN 계 박막으로 이루어지는 상부전극층을 성막한다. 또한, 경우에 따라서는, 웨이퍼 W 가 다시 다른 성막장치로 반입되고, 상부전극층의 위에 금속배선층이 형성된다. 여기까지 소정의 성막은 종료하고, 그 후 반도체웨이퍼 W 는 냉각챔버 (98)에서 냉각되고, 카세트 챔버(92)로 수납된다.
다음에, 본 발명에 관한 TiN 계 박막을 게이트전극에 이용한 예에 대하여 도 11(a), 11(b) 및 12 를 참조하면서 설명한다. 도 11(a)의 예에서는, Si 기판의 위에 절연막(101)을 통하여 폴리실리콘층(102)및 그 위에 TiNP 층 (103)으로 이루어지는 게이트전극(104)이 설치되어 있고, TiNP 층(103)상에는 W 배선층(106)이 형성되어 있다. 즉, 종래의 폴리실리콘 및 텅스텐 실리사이드(WSi)의 2층 구조의 게이트전극중 WSi 를 TiNP로 치환한 구조를 가지고 있다. 또한, 참조부호 (105)는 SiN 으로 이루어지는 스페이서를 나타낸다. 게이트전극으로서 사용되고 있는 TiNP 는 저저항이며, 또한 배리어성도 우수하고, 또한 열적으로 안정하고 있으므로, 도 11(a)의 구조는 종래의 폴리실리콘 및 WSi 의 2층구조의 게이트전극 보다 우수한 특성을 나타낸다. 또한, 아몰포스화 하는 것에 의하여, 배리어성을 한층 높이는 것이 가능하고, 또한 우수한 특성을 얻는 것이 가능하다. 구체적으로는, 보다 고속화가 가능하고, 또한 막두께를 얇게하는 것이 가능하다. 종래의 폴리실리콘 및 텅스텐 실리사이드(WSi)의 2층 구조의 게이트전극은, 어느 것도 100nm 이고 합계 200nm 이었으나, 폴리실리콘상의 TiNP 층의 두께는 10 내지 50nm 으로 좋고, 합계 110 내지 150nm 로서 종래의 2층구조의 게이트 전극보다 상당히 얇게 하는 것이 가능하다. TiNP 를 아몰포스화함으로써 배리어성을 향상시킨 경우에는, 특히 얇게 할 수 있다.
도 11(b)의 예에서는, 도 11(a)의 게이트전극 (104)의 대신에, TiNP 층만으로 이루어지는 게이트전극(107)을 형성하고 있다. 상술한 바와 같이, TiNP 층은 저저항으로 내열성도 높고, 배리어성도 우수하므로, TiNP 층 단독으로도 폴리실리콘/TiNP 의 2층구조와 마찬가지로, 게이트전극으로서 우수한 특성을 얻을 수 있다. 이 때의 TiNP 게이트 전극(107)의 두께는 20nm 내지 50nm 정도로 충분하고, 극히 얇은 게이트 전극을 실현할 수 있다. 그리고, 이러한 TiNP 층 단독의 경우에도, 아몰포스화함으로써 배리어성을 향상시킴으로써 특히 막두께를 얇게할 수 있다.
부가적으로, 도 12(a)의 실시예에서는, CoSi 박막의 게이트전극(108)이 사용되고, 본 발명에 따른 CVD 에 의하여 형성된 TiN 계 박막의 배리어층(109)을 통하여 그 위에 W 배선층(106)이 형성된다. CoSi 박막은 저저항이며 게이트전극으로서 우수한 성능을 얻을 수 있으므로, 게이트전극 자체의 두께를 감소하는 것이 가능하다. 부가적으로, 본 발명에 따른 TiN 계 박막의 배리어층(109)에 의하여, 우수한 배리어성을 얻을 수 있다.
도 12(b)의 실시예에 있어서, BST,PZT (Pb(Zr,Ti)O3:리드지르코네이트티타네이트), Ta2O5또는 RuO 의 고유전률 재료로 만들어진 절연층(100)이 실리콘 기판상에 형성된다. 그리고, 본 발명에 따른 CVD-TiN계 박막의 배리어층(101)이 그 위에 형성되며, Al, W 또는 Cu 로 만들어진 금속게이트 전극(111)이 그 위에 형성된다. 도 12(b)에 있어서, 참조부호 (112)및 (113)는 소스및 드레인을 각각 나타낸다. 이러한 구조는 가속에 응답가능한 구조이다. 본 발명에 따른 CVD-TiN 계 박막의 배리어층(11)은 고유전률 재료의 절연층(110)및 게이트전극(112) 사이의 상대적인 확산을 유효하게 방지할 수 있다.
반도체기판의 주된 면상에 형성된 확산영역내의 배선을 형성하기 위한 콘택구조에 적용되는 본 발명에 따른 TiN 계 박막의 예를 이하에서 설명한다. 도 13 의 예에서, TiSi 박막 또는 CoSi 박막의 콘택층(122)이 실리콘 기판(120)의 주된 면상에 형성된 확산영역(소스 또는 드레인)상에 형성된다. 그 후에, 본 발명에 따른 TiN 계 박막의 배리어층(123)이 그 위에 형성되고, Al, W 또는 Cu 의 배선층 (124)이 그 위에 형성된다. 이 경우에, TiSi 박막및 CoSi 박막은 저저항을 가지므로, 이들 박막은 콘택층으로서 우수한 특성을 가지며, 본 발명에 따른 TiN 계 박막에 의하여 양호한 배리어성을 얻는 것이 가능하므로, 매우 우수한 특성을 가지는 콘택구조를 얻을 수 있다. 또한, 참조부호 (125)는 게이트전극을 나타낸다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니고 여러가지 변형이 가능하다. 예를 들면, 각 공정의 조건은 일예에 지나지 않고, 프로세스에 따라서 적절히 조건설정을 행하면 좋다. 또한, 사용하는 기판으로서는, 반도체 웨이퍼에 한하지 않고 다른 것이라도 좋고, 또한 표면상에 다른 층을 형성한 기판이라도 좋다. 또한, 상기 실시형태에서는 TiN 계 박막을 열 CVD 로 성막한 예에 대하여 나타내었으나, 이것에 한하는 것이 아니고, 다른 CVD 라도 좋다. 단, 열 CVD 로 성막함으로써, 복잡한 처리를 행하지 않고 비교적 용이하게 TiN 계 박막을 형성하는 것이 가능하므로 CVD 로 성막하는 것이 바람직하다.
본 발명은 그의 이해를 보다 용이하게 하기 위하여 바람직한 실시예의 관점에서 기술되었으나, 본 발명은 그의 원리에서 일탈하지 않고서 다양한 방식으로 실시될 수 있음은 이해가능하다. 따라서, 본 발명은 첨부된 특허청구의 범위와 같이 본 발명의 원리로부터 일탈하지 않고서 실시될 수 있는 도시된 실시예들에 대한 변형및 모든 가능한 실시예를 모두 포함하고 있음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하여 종래의 TiN 막보다 우수한 배리어성을 가지므로, 이 TiN 계 박막은 배리어층으로 적절하다. 부가적으로, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, N 및 P 를 함유하므로, 종래의 TiN 막보다 우수한 낮은 저항을 가지므로, 그 TiN 계 박막은 캐패시터 상부전극 또는 배리어층으로서 적절하다.
부가적으로, CVD 에 의하여 형성되고 Ti, O, N 및 P 를 함유하는 TiN 계 박막은 우수한 배리어성및 낮은 저항특성을 가진다.
더구나, 만약 TiN 계 박막이, CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 1 층과 CVD 에 의하여 형성되며 Ti, N 및 P 를 함유하는 제 2 층의 적층구조를 가지면, 제 1 층의 높은 배리어성과 제 2 층의 낮은 저항특성은 두께가 종래의 배리어층보다 얇더라도 종래의 배리어층과 동등하거나 또는 더 우수한 특성을 제공할 수 있다.
부가적으로, 만약 만약 TiN 계 박막이, CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 1 층과, CVD 에 의하여 형성되고 Ti, N 및 P 를 함유하는 제 2 층및 CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 3 층의 적층구조를 가지면, 양쪽 벽에 대한 배리어성을 얻는 것이 가능하다.
또한, 반도체 장치에 있어서, 이들 TiN 계 박막은 ① 배선층과 반도체 기판 또는 그 위에 배치되는 도전층사이의 콘택부내의 매립 배선부 또는 배리어층, ② 상부 전극층, 배리어층 또는 Ta2O5또는 RuO 의 절연층을 가지는 캐패시터부의 바닥전극 ③ 적어도 게이트 전극의 일부, 및 ④ 반도체 기판의 주된 면상의 콘택구조로서 사용될 수 있으므로, 우수한 특성을 얻는 것이 가능하다.

Claims (31)

  1. CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하는 TiN 계 박막.
  2. CVD 에 의하여 형성되며, Ti, N 및 P를 함유하는 TiN 계 박막.
  3. CVD 에 의하여 형성되며, Ti, O, N 및 P를 함유하는 TiN 계 박막.
  4. Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 형성된 제 2 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막.
  5. 제 4 항에 있어서, 상기 제 1 박막은 P 를 더욱 함유하거나, 또는 제 2 박막이 O 를 더욱 함유하는 TiN 계 박막.
  6. Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 상기 제 1 박막상에 형성되는 제 2 박막; 및 Ti, O 및 N 을 함유하며 CVD 에 의하여 상기 제 2 박막상에 형성되는 제 3 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막.
  7. 제 6 항에 있어서, 상기 제 1 박막 및 제 3 박막중의 적어도 하나는 P 를 더욱 함유하거나, 또는 상기 제 2 박막은 O 를 더욱 함유하는 TiN 계 박막.
  8. 처리용기내에 기판을 배치하는 공정; 및,
    CVD 에 의하여 기판상에 Ti, O 및 N 을 함유하는 박막을 형성하도록 상기 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법.
  9. 제 8 항에 있어서, Ti, O 및 N 을 함유하는 박막을 형성하는 상기 단계의 전 및/또는 후에 상기 처리용기내로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성되는 TiN 계 박막의 성막방법.
  10. 제 8 항에 있어서, 상기 N 함유가스및 상기 H 함유가스로서 NH3가 사용되고, 상기 O 함유가스의 체적을 O2에 대한 체적으로 변환하여 얻어진 NH3에 대한 체적비가 0.0001 내지 0.001 의 범위내인 TiN 계 박막의 성막방법.
  11. 처리용기내에 기판을 배치하는 공정과;
    CVD 에 의하여 상기 기판상에 Ti, O, N 및 P 를 함유하는 박막을 형성하도록 상기 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스, O 함유 가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법.
  12. 제 11 항에 있어서, Ti, O, N 및 P 를 함유하는 박막을 형성하는 상기 단계의 전 및/또는 후에 상기 처리용기로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성되는 TiN 계 박막의 성막방법.
  13. 제 11 항에 있어서, 상기 N 함유가스및 상기 H 함유가스로서 NH3가 사용되고, 상기 O 함유가스의 체적을 O2에 대한 체적으로 변환하여 얻어진 NH3에 대한 체적비가 0.0001 내지 0.001 의 범위내인 TiN 계 박막의 성막방법.
  14. 제 11 항에 있어서, 상기 P 함유가스로서 PH3가 사용되며, 상기 PH3의 공급율은 0.04 내지 0.3 L/min 의 범위내인 TiN 계 박막의 성막방법.
  15. CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과;
    CVD 에 의하여 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법.
  16. 제 15 항에 있어서, 상기 제 1 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 상기 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 O 를 함유하는 가스가 도입되는 TiN 계 박막의 성막방법.
  17. 제 15 항에 있어서, 상기 N 함유가스및 상기 H 함유가스로서 NH3가 사용되고, 상기 O 함유가스의 체적을 O2에 대한 체적으로 변환하여 얻어진 NH3에 대한 체적비가 0.0001 내지 0.001 의 범위내인 TiN 계 박막의 성막방법.
  18. 제 15 항에 있어서, 상기 P 함유가스로서 PH3가 사용되며, 상기 PH3의 공급율은 0.04 내지 0.3 L/min 의 범위내인 TiN 계 박막의 성막방법.
  19. CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과;
    CVD 에 의하여 상기 제 1 박막상에 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 상기 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정 및;
    CVD 에 의하여 상기 제 2 박막상에 Ti, O 및 N 을 함유하는 제 3 박막을 형성하도록 상기 처리용기내로 TiCl4가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법.
  20. 제 19 항에 있어서, 제 1 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 상기 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 상기 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 상기 처리용기내로 O 를 함유하는 가스를 도입하는 공정을 더욱 포함하는 TiN 계 박막의 성막방법.
  21. 제 19 항에 있어서, 상기 N 함유가스및 상기 H 함유가스로서 NH3가 사용되고, 상기 O 함유가스의 체적을 O2에 대한 체적으로 변환하여 얻어진 NH3에 대한 체적비가 0.0001 내지 0.001 의 범위내인 TiN 계 박막의 성막방법.
  22. 제 19 항에 있어서, 상기 P 함유가스로서 PH3가 사용되며, 상기 PH3의 공급율은 0.04 내지 0.3 L/min 의 범위내인 TiN 계 박막의 성막방법.
  23. 처리용기내에 기판을 배치하는 공정과;
    CVD 에 의하여 상기 기판상에 Ti, N 및 P 를 함유하는 박막을 형성하기 위하여 상기 처리용기내로 TiCl4가스, N 함유가스, H 함유가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법.
  24. 제 23 항에 있어서, Ti, N 및 P 를 함유하는 박막을 형성하는 상기 공정의 전 및/또는 후에 상기 처리용기내로 O 함유가스를 도입하는 공정을 더욱 포함하여 구성되는 TiN 계 박막의 성막방법.
  25. 제 23 항에 있어서, 상기 P 함유가스로서 PH3가 사용되며, 상기 PH3의 공급율은 0.04 내지 0.3 L/min 의 범위내인 TiN 계 박막의 성막방법.
  26. 피처리기판을 수납하기 위한 처리용기와;
    상기 처리용기내에서 상기 기판을 지지하기 위한 지지부재와;
    상기 처리용기내로 성막용 가스를 도입하기 위한 성막가스 도입기구; 및
    상기 지지부재상에 지지된 상기 기판을 가열하기 위한 가열기구를 포함하여 구성되며,
    상기 성막가스 도입기구는 TiCl4가스와, N 함유가스 와 H 함유가스를 공급하기 위한 공급원 및 O 함유가스의 공급원과 P 함유가스의 공급원중의 적어도 하나를 가지는 TiN 계 박막 성막시스템.
  27. 제 26 항에 있어서, 상기 Ti, O 및 N 을 함유하는 박막 및 상기 Ti, N 및 P 를 함유하는 박막은 상기 O 함유가스를 공급하기 위한 상기 공급원으로부터의 가스공급 및 상기 P 함유가스를 공급하기 위한 상기 공급원으로부터의 가스공급을 조정함으로써 연속적으로 형성될 수 있는 TiN 계 박막 성막시스템.
  28. 제 1 층과;
    제 2 층; 및
    상기 제 1 층과 제 2 층의 사이에 마련된 TiN 계 박막을 포함하여 구성되며, 상기 TiN 계 박막은 CVD 에 의하여 형성되며 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막중의 하나, 또는 이들 박막중의 2 이상의 적층을 포함하여 구성되는 막구조.
  29. 제 28 항에 있어서, 상기 제 1 층은 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 상기 제 2 층은 금속층인 막구조.
  30. 제 1 층을 형성하는 공정과;
    CVD 에 의하여 처리용기내에서 상기 제 1 층상에 TiN 계 박막을 성막하며, 상기 TiN 계 박막은 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막중의 하나, 또는 이들 박막중의 2 이상의 적층을 포함하여 구성되는 공정과;
    상기 TiN 계 박막상에 제 2 층을 형성하는 공정 및;
    상기 TiN 계 박막을 형성하는 공정의 전 및/또는 후에 상기 처리용기내로 O 함유가스를 도입하는 공정을 포함하여 구성되는 막구조 생성방법.
  31. 제 30 항에 있어서, 상기 제 1 층은 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 상기 제 2 층은 금속층인 막구조 생성방법.
KR1020000053681A 1999-09-13 2000-09-09 ＴｉＮ 계 박막및 그의 성막방법 KR100758747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25860999 1999-09-13
JP258609 1999-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023038A Division KR100930428B1 (ko) 1999-09-13 2007-03-08 반도체 장치

Publications (2)

Publication Number Publication Date
KR20010030356A true KR20010030356A (ko) 2001-04-16
KR100758747B1 KR100758747B1 (ko) 2007-09-14

Family

ID=17322659

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020000053681A KR100758747B1 (ko) 1999-09-13 2000-09-09 ＴｉＮ 계 박막및 그의 성막방법
KR1020070023038A KR100930428B1 (ko) 1999-09-13 2007-03-08 반도체 장치
KR1020080065954A KR100919324B1 (ko) 1999-09-13 2008-07-08 반도체 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020070023038A KR100930428B1 (ko) 1999-09-13 2007-03-08 반도체 장치
KR1020080065954A KR100919324B1 (ko) 1999-09-13 2008-07-08 반도체 장치

Country Status (3)

Country Link
JP (1) JP2001156024A (ko)
KR (3) KR100758747B1 (ko)
TW (1) TW501191B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193237A (ja) * 2001-12-26 2003-07-09 Ulvac Japan Ltd 金属窒化物膜の形成方法
JP4111963B2 (ja) * 2004-06-10 2008-07-02 松下電器産業株式会社 キャパシタの製造方法
JP4267010B2 (ja) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
JP4552946B2 (ja) 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5824920B2 (ja) * 2011-07-06 2015-12-02 株式会社豊田中央研究所 透明導電膜、導電部材およびその製造方法
JP6086892B2 (ja) 2014-11-25 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
JP6785130B2 (ja) * 2016-07-06 2020-11-18 東京エレクトロン株式会社 ルテニウム配線およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153024A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05182928A (ja) * 1991-06-28 1993-07-23 Sony Corp ＴｉＯＮ膜形成方法
JP3211346B2 (ja) * 1992-02-29 2001-09-25 ソニー株式会社 半導体装置におけるバリアメタル層の形成方法
JPH05259108A (ja) * 1992-03-11 1993-10-08 Mitsubishi Electric Corp 酸素添加窒化チタン膜及びその製造方法
JP3449736B2 (ja) * 1992-03-19 2003-09-22 ソニー株式会社 メタルプラグの形成方法
JPH05304107A (ja) * 1992-04-24 1993-11-16 Sony Corp 配線構造、配線構造の形成方法、配線構造形成装置、及び半導体装置
JPH06120479A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置及びその製造方法
JP3063519B2 (ja) * 1994-03-25 2000-07-12 住友金属工業株式会社 薄膜の形成方法
DE69616195T2 (de) * 1995-07-20 2002-06-20 Sumitomo Chemical Co Verfahren zur Herstellung von 4-tert-Butylcyclohexanol
DE19649684C1 (de) * 1996-11-29 1997-09-11 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Titanmonophosphidschicht und ihre Verwendung
KR19990006058A (ko) * 1997-06-30 1999-01-25 김영환 반도체소자의 도전배선 형성방법
JPH1131669A (ja) * 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法
JPH1167686A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3082840B2 (ja) * 1997-08-29 2000-08-28 日本電気株式会社 半導体装置の製造方法
KR100464394B1 (ko) * 1997-09-08 2005-02-28 삼성전자주식회사 실리사이드층을이용한반도체장치의금속배선형성방법
JP3691958B2 (ja) * 1997-09-30 2005-09-07 富士通株式会社 半導体装置の製造方法
JPH11251587A (ja) * 1998-03-03 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP4009034B2 (ja) * 1999-02-17 2007-11-14 株式会社アルバック バリア膜製造方法
JP3938450B2 (ja) * 1999-07-06 2007-06-27 株式会社アルバック バリア膜製造方法

Also Published As

Publication number Publication date
JP2001156024A (ja) 2001-06-08
TW501191B (en) 2002-09-01
KR100758747B1 (ko) 2007-09-14
KR20080069943A (ko) 2008-07-29
KR20070032303A (ko) 2007-03-21
KR100930428B1 (ko) 2009-12-08
KR100919324B1 (ko) 2009-09-25

Similar Documents

Publication Publication Date Title
KR100930428B1 (ko) 반도체 장치
JP4074461B2 (ja) 成膜方法および成膜装置、半導体装置の製造方法
US20060231028A1 (en) Method for depositing metallic nitride series thin film
JP3976462B2 (ja) 半導体装置の製造方法
JP2786071B2 (ja) 半導体装置の製造方法
KR20010087296A (ko) 반도체 장치 및 그 제조 방법
JPH07161827A (ja) 半導体装置の製造方法
US20030186539A1 (en) Methods for forming metal interconnections for semiconductor devices having multiple metal depositions
US6613669B2 (en) Semiconductor device and method for manufacturing the same
JP4787020B2 (ja) 成膜方法
TWI232519B (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
US6649465B2 (en) Process for manufacturing a semiconductor memory device including a memory cell selecting transistor and a capacitor with metal electrodes
JP2003017488A (ja) 半導体装置およびその製造方法
US7259092B2 (en) Semiconductor device and method for fabricating the same
JP2000022105A (ja) 半導体装置の製造方法
JP2001144032A (ja) ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
JP2003163284A (ja) 半導体素子のキャパシタ及びその製造方法
KR100406546B1 (ko) 캐패시터의 제조 방법
JPH11145423A (ja) 半導体装置の製造方法
JP3196700B2 (ja) 半導体装置の製造方法
JP3563288B2 (ja) 半導体装置の製造方法
JPH11168200A (ja) キャパシタを有する半導体装置およびその製造方法
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법
JP2004071759A (ja) 半導体装置及びその製造方法
KR20020053550A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee