JPH1174458A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1174458A JPH1174458A JP23345697A JP23345697A JPH1174458A JP H1174458 A JPH1174458 A JP H1174458A JP 23345697 A JP23345697 A JP 23345697A JP 23345697 A JP23345697 A JP 23345697A JP H1174458 A JPH1174458 A JP H1174458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- tin
- constituent element
- ticl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＴｉＣｌ4 及びＮＨ3 を用いたＣＶＤ法によ
り、構造元素としてＯを含む誘電体製のキャパシタのＴ
ａ2 Ｏ5 等の電極にＴｉＮを成膜する際、Ｔａ2Ｏ5 等
とＴｉＮとの界面での反応を防ぐために、ステップカバ
レッジの優れた成膜方法を提供する。 【解決手段】 シリコン基板１上にキャパシタを形成す
るとき、構成元素としてＯを含む誘電体製のキャパシタ
のＴａ2 Ｏ5 ５等の電極に、まず、原料ガスとしてＴｉ
Ｃｌ4 及びＮＨ3 を、構成元素としてＯを含むガスをそ
れぞれ用いたＣＶＤ法によりＴｉＯＮ７を成膜する。次
に、ＴｉＯＮ７上に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を用いたＣＶＤ法によりＴｉＮ８を成膜する。
り、構造元素としてＯを含む誘電体製のキャパシタのＴ
ａ2 Ｏ5 等の電極にＴｉＮを成膜する際、Ｔａ2Ｏ5 等
とＴｉＮとの界面での反応を防ぐために、ステップカバ
レッジの優れた成膜方法を提供する。 【解決手段】 シリコン基板１上にキャパシタを形成す
るとき、構成元素としてＯを含む誘電体製のキャパシタ
のＴａ2 Ｏ5 ５等の電極に、まず、原料ガスとしてＴｉ
Ｃｌ4 及びＮＨ3 を、構成元素としてＯを含むガスをそ
れぞれ用いたＣＶＤ法によりＴｉＯＮ７を成膜する。次
に、ＴｉＯＮ７上に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を用いたＣＶＤ法によりＴｉＮ８を成膜する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法において、キャパシタの電極をＴｉＣｌ4 と
ＮＨ3 を用いたＣＶＤ−ＴｉＮで形成することに関する
ものである。
の製造方法において、キャパシタの電極をＴｉＣｌ4 と
ＮＨ3 を用いたＣＶＤ−ＴｉＮで形成することに関する
ものである。
【０００２】
【従来の技術】デバイスの微細化及び高集積化に伴い、
デバイスの横方向の設計サイズは縮小化が進む。しか
し、キャパシタのサイズを縮小化すると、蓄積電荷容量
ＱはＱ＝ε0 ε・ｓ／ｔ（ε0 ：真空透磁率、ε：透磁
率、ｔ：電極間距離、ｓ：電極面積）で表わされるよう
に、面積の縮小化とともに容量が減少する。このため、
デバイスの動作に必要な容量を確保するために、従来の
プレート型と呼ばれる二次元的な構造から、三次元的な
立体構造にして表面積を増加し、容量を確保してきた。
しかし、デバイスの縮小化がさらに進むと、表面積の増
加のみでは容量の確保が難しくなってきており、また、
構造の複雑化はその後の、層間膜の平坦化等にも悪影響
を及ぼす。そこで、これに変わる解決方法として、従来
電極間材料として用いられてきた窒化膜よりも高い誘電
率を有する強誘電体材料を用いたキャパシタ形成技術が
近年研究されてきている。
デバイスの横方向の設計サイズは縮小化が進む。しか
し、キャパシタのサイズを縮小化すると、蓄積電荷容量
ＱはＱ＝ε0 ε・ｓ／ｔ（ε0 ：真空透磁率、ε：透磁
率、ｔ：電極間距離、ｓ：電極面積）で表わされるよう
に、面積の縮小化とともに容量が減少する。このため、
デバイスの動作に必要な容量を確保するために、従来の
プレート型と呼ばれる二次元的な構造から、三次元的な
立体構造にして表面積を増加し、容量を確保してきた。
しかし、デバイスの縮小化がさらに進むと、表面積の増
加のみでは容量の確保が難しくなってきており、また、
構造の複雑化はその後の、層間膜の平坦化等にも悪影響
を及ぼす。そこで、これに変わる解決方法として、従来
電極間材料として用いられてきた窒化膜よりも高い誘電
率を有する強誘電体材料を用いたキャパシタ形成技術が
近年研究されてきている。
【０００３】強誘電体材料の代表例としては、図３に示
すように、Ｔａ2 Ｏ5 ５を用いたキャパシタ形成技術を
挙げることができる。シリコン基板１上に層間絶縁膜２
を堆積し、リソグラフィによるレジストパターン形成
後、ドライエッチングにより拡散層領域上にキャパシタ
用コンタクト孔３を形成する。レジスト剥離後、ＣＶＤ
法によりリンをドープしたポリシリコン４を成膜し、リ
ソグラフィとドライエッチングによりコンタクトプラグ
と下部電極を形成する。この場合、上部電極材料として
はＴｉＮ６が用いられている。従来、このＴｉＮ成膜方
法としては反応性スパッタ法が広く用いられてきた。し
かし、スパッタ法はステップカバレッジに乏しく、ま
た、スパッタ粒子に対して影になる部分では、シャドー
イング効果と呼ばれる現象が起こり、ＴｉＮの成膜がで
きないなどの問題を有する。そこで、スパッタ法にかわ
るＴｉＮ成膜方法として、カバレッジが優れ全面成膜が
可能なＣＶＤ法によるＴｉＮ成膜が検討されている。
すように、Ｔａ2 Ｏ5 ５を用いたキャパシタ形成技術を
挙げることができる。シリコン基板１上に層間絶縁膜２
を堆積し、リソグラフィによるレジストパターン形成
後、ドライエッチングにより拡散層領域上にキャパシタ
用コンタクト孔３を形成する。レジスト剥離後、ＣＶＤ
法によりリンをドープしたポリシリコン４を成膜し、リ
ソグラフィとドライエッチングによりコンタクトプラグ
と下部電極を形成する。この場合、上部電極材料として
はＴｉＮ６が用いられている。従来、このＴｉＮ成膜方
法としては反応性スパッタ法が広く用いられてきた。し
かし、スパッタ法はステップカバレッジに乏しく、ま
た、スパッタ粒子に対して影になる部分では、シャドー
イング効果と呼ばれる現象が起こり、ＴｉＮの成膜がで
きないなどの問題を有する。そこで、スパッタ法にかわ
るＴｉＮ成膜方法として、カバレッジが優れ全面成膜が
可能なＣＶＤ法によるＴｉＮ成膜が検討されている。
【０００４】
【発明が解決しようとする課題】代表的なＣＶＤによる
ＴｉＮ成膜方法としては、ＴｉＣｌ4 とＮＨ3 を用いた
ＬＰＣＶＤ法が広く検討されている。スパッタ法とこの
ＬＰＣＶＤ法を比較すると、例えば、これらの技術を用
いて、コンタクトのバリヤメタルに形成した場合、アス
ペクト比５のコンタクトでもＬＰＣＶＤ法ならば１００
％のカバレッジを得ることができる。これに対しスパッ
タ法では１０％以下のカバレッジしか得られない。ま
た、ＬＰＣＶＤ法は表面反応律速で成膜が進むため、パ
ターン形状によらない全面成膜が可能である。
ＴｉＮ成膜方法としては、ＴｉＣｌ4 とＮＨ3 を用いた
ＬＰＣＶＤ法が広く検討されている。スパッタ法とこの
ＬＰＣＶＤ法を比較すると、例えば、これらの技術を用
いて、コンタクトのバリヤメタルに形成した場合、アス
ペクト比５のコンタクトでもＬＰＣＶＤ法ならば１００
％のカバレッジを得ることができる。これに対しスパッ
タ法では１０％以下のカバレッジしか得られない。ま
た、ＬＰＣＶＤ法は表面反応律速で成膜が進むため、パ
ターン形状によらない全面成膜が可能である。
【０００５】しかし、ＴｉＣｌ4 とＮＨ3 を用いて成膜
したＴｉＮをＴａ2 Ｏ5 の上部電極に用いた場合、Ｔｉ
Ｎ膜中の残留ＣｌやＴｉＮ膜自身とＴａ2 Ｏ5 が反応す
ることにより、容量が減少したり、耐圧が劣化するなど
特性の劣化につながるという問題が生じる。この問題に
ついては、Ｍｙｏｕｎｇ−Ｂｕｍ Ｌｅｅ，Ｈｙｅｏｎ
−Ｄｅｏｋ Ｌｅｅ，Ｂｙｕｎｇ−Ｌｙｕｌ Ｐａｒ
ｋ，Ｕ−Ｉｎ Ｃｈｕｎｇ，Ｙｏｕｎｇ−Ｂｕｍ Ｋｏ
ｈ ａｎｄ Ｍｏｏｎ−Ｙｏｎｇ Ｌｅｅ，Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
ＭｅｅｔｉｎｇＴｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ
１９９６，ＩＥＥＥ，ｐｐ．６８３−６８６に記載され
ている。
したＴｉＮをＴａ2 Ｏ5 の上部電極に用いた場合、Ｔｉ
Ｎ膜中の残留ＣｌやＴｉＮ膜自身とＴａ2 Ｏ5 が反応す
ることにより、容量が減少したり、耐圧が劣化するなど
特性の劣化につながるという問題が生じる。この問題に
ついては、Ｍｙｏｕｎｇ−Ｂｕｍ Ｌｅｅ，Ｈｙｅｏｎ
−Ｄｅｏｋ Ｌｅｅ，Ｂｙｕｎｇ−Ｌｙｕｌ Ｐａｒ
ｋ，Ｕ−Ｉｎ Ｃｈｕｎｇ，Ｙｏｕｎｇ−Ｂｕｍ Ｋｏ
ｈ ａｎｄ Ｍｏｏｎ−Ｙｏｎｇ Ｌｅｅ，Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
ＭｅｅｔｉｎｇＴｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ
１９９６，ＩＥＥＥ，ｐｐ．６８３−６８６に記載され
ている。
【０００６】前述の問題を解決するためには、Ｔａ2 Ｏ
5 とＴｉＮの界面での反応を防ぐことが重要となってく
る。しかし、ＴｉとＯ、Ｃｌ又はＮの結合エネルギーを
比較するとＴｉ−Ｏ＞Ｔｉ−Ｃｌ≧Ｔｉ−Ｎの順序とな
り、ＴｉはＯと最も容易に結合しやすい。このため、Ｔ
ｉＮの結合が切れている最表面部では特に酸化が起こり
やすく、酸化物であるＴａ2 Ｏ5 と界面で容易に反応が
起こってしまう。
5 とＴｉＮの界面での反応を防ぐことが重要となってく
る。しかし、ＴｉとＯ、Ｃｌ又はＮの結合エネルギーを
比較するとＴｉ−Ｏ＞Ｔｉ−Ｃｌ≧Ｔｉ−Ｎの順序とな
り、ＴｉはＯと最も容易に結合しやすい。このため、Ｔ
ｉＮの結合が切れている最表面部では特に酸化が起こり
やすく、酸化物であるＴａ2 Ｏ5 と界面で容易に反応が
起こってしまう。
【０００７】本発明の目的は、半導体装置の製造方法に
おいて、ＴｉＣｌ4 及びＮＨ3 を用いたＣＶＤ法によ
り、構成元素としてＯを含む誘電体製のキャパシタのＴ
ａ2 Ｏ5 等の電極にＴｉＮを成膜する際、Ｔａ2 Ｏ5 等
とＴｉＮとの界面での反応を防ぐために、ステップカバ
レッジの優れた成膜方法を提供することである。
おいて、ＴｉＣｌ4 及びＮＨ3 を用いたＣＶＤ法によ
り、構成元素としてＯを含む誘電体製のキャパシタのＴ
ａ2 Ｏ5 等の電極にＴｉＮを成膜する際、Ｔａ2 Ｏ5 等
とＴｉＮとの界面での反応を防ぐために、ステップカバ
レッジの優れた成膜方法を提供することである。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
決するため、次の手段を採用する。
【０００９】（１）構成元素としてＯを含む誘電体製の
キャパシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を、構成元素としてＯを含むガスをそれぞれ用いた
ＣＶＤ法により成膜したＴｉＯＮ膜と、原料ガスとして
ＴｉＣｌ4 及びＮＨ3 を用いたＣＶＤ法により成膜した
ＴｉＮ膜とを、二層構造として用いる半導体装置の製造
方法。
キャパシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を、構成元素としてＯを含むガスをそれぞれ用いた
ＣＶＤ法により成膜したＴｉＯＮ膜と、原料ガスとして
ＴｉＣｌ4 及びＮＨ3 を用いたＣＶＤ法により成膜した
ＴｉＮ膜とを、二層構造として用いる半導体装置の製造
方法。
【００１０】（２）前記電極の材料としてＴａ2 Ｏ5 を
用いる前記（１）記載の半導体装置の製造方法。
用いる前記（１）記載の半導体装置の製造方法。
【００１１】（３）前記構成元素としてＯを含むガスと
して、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いる前記（１）記載
の半導体装置の製造方法。
して、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いる前記（１）記載
の半導体装置の製造方法。
【００１２】（４）前記（１）記載の半導体装置の製造
方法において、前記ＴｉＯＮ膜に代えて、ＴｉＣｌ4 と
構成元素としてＯを含むガスとの反応により生成される
ＴｉＯ2 膜を成膜する半導体装置の製造方法。
方法において、前記ＴｉＯＮ膜に代えて、ＴｉＣｌ4 と
構成元素としてＯを含むガスとの反応により生成される
ＴｉＯ2 膜を成膜する半導体装置の製造方法。
【００１３】（５）構成元素としてＯを含む誘電体製の
キャパシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を、構成元素としてＯを含むガスをそれぞれ用いた
ＣＶＤ法によりＴｉＯＮ膜と、原料ガスとしてＴｉＣｌ
4 及びＮＨ3 を用いたＣＶＤ法によりＴｉＮ膜とを、二
層構造に成膜するために、成膜室内に原料ガスとしてＴ
ｉＣｌ4 及びＮＨ3 を、構成元素としてＯを含むガスを
それぞれ供給できる半導体装置。
キャパシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮ
Ｈ3 を、構成元素としてＯを含むガスをそれぞれ用いた
ＣＶＤ法によりＴｉＯＮ膜と、原料ガスとしてＴｉＣｌ
4 及びＮＨ3 を用いたＣＶＤ法によりＴｉＮ膜とを、二
層構造に成膜するために、成膜室内に原料ガスとしてＴ
ｉＣｌ4 及びＮＨ3 を、構成元素としてＯを含むガスを
それぞれ供給できる半導体装置。
【００１４】（６）前記構成元素としてＯを含むガスと
して、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いる前記（５）記載
の半導体装置。
して、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いる前記（５）記載
の半導体装置。
【００１５】
【作用】ＴｉＣｌ4 とＮＨ3 が反応する場合、その反応
式は式１に示すとおりとなり、通常６００℃以上の成膜
温度が必要とされる。これに対しＴｉＣｌ4 とＨ2 Ｏは
常温でも容易に反応が起こり、式２に示すようにＴｉＯ
2 とＨＣｌが形成される。従って、ＴｉＮ成膜の際、微
小量のＨ2 Ｏを添加することにより、容易にＴｉＯＮ膜
が形成される。このようにしてＴａ2 Ｏ5 とＴｉＮの界
面にあらかじめＯを含んだＴｉＯＮ膜を成膜すること
で、Ｔａ2 Ｏ5 膜とＴｉＮ膜を防ぐことができ、Ｔａ2
Ｏ5 膜の還元を抑制できる。また、Ｈ2 Ｏを添加するこ
とで、ＴｉＣｌ4 の分解反応が進むため、ＴｉＯＮ膜中
の残留Ｃｌ濃度は通常のＴｉＮ膜より少なくなり、残留
Ｃｌによる影響も抑制することができる。
式は式１に示すとおりとなり、通常６００℃以上の成膜
温度が必要とされる。これに対しＴｉＣｌ4 とＨ2 Ｏは
常温でも容易に反応が起こり、式２に示すようにＴｉＯ
2 とＨＣｌが形成される。従って、ＴｉＮ成膜の際、微
小量のＨ2 Ｏを添加することにより、容易にＴｉＯＮ膜
が形成される。このようにしてＴａ2 Ｏ5 とＴｉＮの界
面にあらかじめＯを含んだＴｉＯＮ膜を成膜すること
で、Ｔａ2 Ｏ5 膜とＴｉＮ膜を防ぐことができ、Ｔａ2
Ｏ5 膜の還元を抑制できる。また、Ｈ2 Ｏを添加するこ
とで、ＴｉＣｌ4 の分解反応が進むため、ＴｉＯＮ膜中
の残留Ｃｌ濃度は通常のＴｉＮ膜より少なくなり、残留
Ｃｌによる影響も抑制することができる。
【００１６】 ６ＴｉＣｌ4 ＋８ＮＨ3 →６ＴｉＮ＋２４ＨＣｌ＋Ｎ2 （式１） ＴｉＣｌ4 ＋２Ｈ2 Ｏ→ＴｉＯ2 ＋４ＨＣｌ （式２）
【００１７】
【発明の実施の形態】本発明の実施の形態については実
施例の項で詳細に説明する。
施例の項で詳細に説明する。
【００１８】
【実施例】以下に本発明の第１実施例を説明する。ま
ず、図１（ａ）に示したように、シリコン基板１上に層
間絶縁膜２を１．０μｍ堆積し、リソグラフィによるレ
ジストパターン形成後、ドライエッチングにより拡散層
領域上に直径０．３μｍのキャパシタ用コンタクト孔３
を形成する。レジスト剥離後、ＣＶＤ法によりリンをド
ープしたポリシリコン４を成膜し、リソグラフィとドラ
イエッチングによりコンタクトプラグと下部電極を形成
する。次に図１（ｂ）に示したように、Ｔａ2Ｏ5 ５を
３０ｎｍ成膜する。その後ＴｉＮ８／ＴｉＯＮ７積層膜
を成膜する。ＴｉＮ８／ＴｉＯＮ７成膜方法は、ＬＰＣ
ＶＤ装置を用いて連続成膜を行なった。まず始めに成膜
温度６５０℃、成膜圧力２０Ｔｏｒｒ、ＴｉＣｌ4 ＝４
０ｓｃｃｍ、ＮＨ3 ＝６０ｓｃｃｍ、Ｈ2 Ｏ＝０．５ｓ
ｃｃｍの条件でＴｉＯＮを１０ｎｍ成膜する。次に、同
一成膜室内において、同一成膜温度、圧力で、ガス流量
をＴｉＣｌ4 ＝４０ｓｃｃｍ、ＮＨ3 ＝６０ｓｃｃｍと
し、ＴｉＮを４０ｎｍ成膜する。さらにこの場合、同一
成膜室内において、ＮＨ3 ＝３０００ｓｃｃｍの条件で
３０秒間アニールを行ない、ＴｉＮ膜中のＣｌの脱離を
促した。次にリソグラフィによるレジストパターン形成
後、ＴｉＮ／ＴｉＯＮ／Ｔａ2 Ｏ5 をドライエッチング
で加工し、キャパシタを形成した。
ず、図１（ａ）に示したように、シリコン基板１上に層
間絶縁膜２を１．０μｍ堆積し、リソグラフィによるレ
ジストパターン形成後、ドライエッチングにより拡散層
領域上に直径０．３μｍのキャパシタ用コンタクト孔３
を形成する。レジスト剥離後、ＣＶＤ法によりリンをド
ープしたポリシリコン４を成膜し、リソグラフィとドラ
イエッチングによりコンタクトプラグと下部電極を形成
する。次に図１（ｂ）に示したように、Ｔａ2Ｏ5 ５を
３０ｎｍ成膜する。その後ＴｉＮ８／ＴｉＯＮ７積層膜
を成膜する。ＴｉＮ８／ＴｉＯＮ７成膜方法は、ＬＰＣ
ＶＤ装置を用いて連続成膜を行なった。まず始めに成膜
温度６５０℃、成膜圧力２０Ｔｏｒｒ、ＴｉＣｌ4 ＝４
０ｓｃｃｍ、ＮＨ3 ＝６０ｓｃｃｍ、Ｈ2 Ｏ＝０．５ｓ
ｃｃｍの条件でＴｉＯＮを１０ｎｍ成膜する。次に、同
一成膜室内において、同一成膜温度、圧力で、ガス流量
をＴｉＣｌ4 ＝４０ｓｃｃｍ、ＮＨ3 ＝６０ｓｃｃｍと
し、ＴｉＮを４０ｎｍ成膜する。さらにこの場合、同一
成膜室内において、ＮＨ3 ＝３０００ｓｃｃｍの条件で
３０秒間アニールを行ない、ＴｉＮ膜中のＣｌの脱離を
促した。次にリソグラフィによるレジストパターン形成
後、ＴｉＮ／ＴｉＯＮ／Ｔａ2 Ｏ5 をドライエッチング
で加工し、キャパシタを形成した。
【００１９】次に、下部電極にもＴｉＮを用いた本発明
の第２実施例を説明する。図２に示したように、キャパ
シタ用コンタクト孔を開口後、コンタクト抵抗低減のた
め、ＣＶＤ法によりＴｉＳｉ2 ９をキャパシタ用コンタ
クト孔の底部に成膜する。その後、ＴｉＯＮ７／ＴｉＮ
８を成膜する。この場合は、まず始めにＴｉＮ８を２０
０ｎｍ成膜し、その上にＴｉＯＮ７を１０ｎｍ成膜す
る。成膜方法は、第１実施例と同様である。その次に、
リソグラフィとドライエッチングによりキャパシタの下
部電極を形成する。さらにその上にＴａ2 Ｏ5 ５を３０
ｎｍ成膜し、再度ＴｉＮ８／ＴｉＯＮ７を成膜する。成
膜方法及び膜厚は第１実施例と同じで、それから、リソ
グラフィとドライエッチングにより、ＴｉＮ／ＴｉＯＮ
／Ｔａ2 Ｏ5 のエッチングを行なった。
の第２実施例を説明する。図２に示したように、キャパ
シタ用コンタクト孔を開口後、コンタクト抵抗低減のた
め、ＣＶＤ法によりＴｉＳｉ2 ９をキャパシタ用コンタ
クト孔の底部に成膜する。その後、ＴｉＯＮ７／ＴｉＮ
８を成膜する。この場合は、まず始めにＴｉＮ８を２０
０ｎｍ成膜し、その上にＴｉＯＮ７を１０ｎｍ成膜す
る。成膜方法は、第１実施例と同様である。その次に、
リソグラフィとドライエッチングによりキャパシタの下
部電極を形成する。さらにその上にＴａ2 Ｏ5 ５を３０
ｎｍ成膜し、再度ＴｉＮ８／ＴｉＯＮ７を成膜する。成
膜方法及び膜厚は第１実施例と同じで、それから、リソ
グラフィとドライエッチングにより、ＴｉＮ／ＴｉＯＮ
／Ｔａ2 Ｏ5 のエッチングを行なった。
【００２０】ここではＯを含む誘導体材料をＴａ2 Ｏ5
としたが、その他の誘電体材料としてＢａＴｉＯ3 、Ｓ
ｒＴｉＯ3 、ＰｂＺｒＴｉＯ3 又はＳｒＢｉ2 Ｔａ2 Ｏ
9 などを用いることもできる。また、同様にここでは、
構成元素としてＯを含むＴｉＯＮ成膜ガスとしてＨ2 Ｏ
を用いたが、代わりにＯ2 やＮ2 Ｏなどを用いることも
できる。
としたが、その他の誘電体材料としてＢａＴｉＯ3 、Ｓ
ｒＴｉＯ3 、ＰｂＺｒＴｉＯ3 又はＳｒＢｉ2 Ｔａ2 Ｏ
9 などを用いることもできる。また、同様にここでは、
構成元素としてＯを含むＴｉＯＮ成膜ガスとしてＨ2 Ｏ
を用いたが、代わりにＯ2 やＮ2 Ｏなどを用いることも
できる。
【００２１】さらに、ＴｉＯＮ膜に代えて、ＴｉＣｌ4
と構成元素としてＯを含むガスとの反応により生成され
るＴｉＯ2 膜を用いることもできる。
と構成元素としてＯを含むガスとの反応により生成され
るＴｉＯ2 膜を用いることもできる。
【００２２】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、Ｔａ2 Ｏ5 等の上部電極としてＴｉＣｌ4 とＮＨ3
を用いたＣＶＤ方法によりＴｉＮを成膜する際、Ｔａ2
Ｏ5 等とＴｉＮとの界面での反応のないステップカバレ
ッジの優れたＴｉＮを成膜することができる。
ば、Ｔａ2 Ｏ5 等の上部電極としてＴｉＣｌ4 とＮＨ3
を用いたＣＶＤ方法によりＴｉＮを成膜する際、Ｔａ2
Ｏ5 等とＴｉＮとの界面での反応のないステップカバレ
ッジの優れたＴｉＮを成膜することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置の製造方法の
断面図であり、（ａ）は第１工程、（ｂ）は第２工程
を、それぞれ示す。
断面図であり、（ａ）は第１工程、（ｂ）は第２工程
を、それぞれ示す。
【図２】本発明の第２実施例の半導体装置の製造方法の
断面図である。
断面図である。
【図３】従来の半導体装置の製造方法の断面図である。
１ シリコン基板 ２ 絶縁膜層 ３ コンタクト孔 ４ リンをドープしたポリシリコン ５ Ｔａ2 Ｏ5 ６ ＴｉＮ ７ ＴｉＯＮ ８ ＴｉＮ ９ ＴｉＳｉ２
Claims (6)
- 【請求項１】 構成元素としてＯを含む誘電体製のキャ
パシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮＨ3
を、構成元素としてＯを含むガスをそれぞれ用いたＣＶ
Ｄ法により成膜したＴｉＯＮ膜と、原料ガスとしてＴｉ
Ｃｌ4 及びＮＨ3 を用いたＣＶＤ法により成膜したＴｉ
Ｎ膜とを、二層構造として用いることを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記電極の材料としてＴａ2 Ｏ5 を用い
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記構成元素としてＯを含むガスとし
て、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記ＴｉＯＮ膜に代えて、ＴｉＣｌ4 と構成元
素としてＯを含むガスとの反応により生成されるＴｉＯ
2 膜を成膜することを特徴とする半導体装置の製造方
法。 - 【請求項５】 構成元素としてＯを含む誘電体製のキャ
パシタの電極に、原料ガスとしてＴｉＣｌ4 及びＮＨ3
を、構成元素としてＯを含むガスをそれぞれ用いたＣＶ
Ｄ法によりＴｉＯＮ膜と、原料ガスとしてＴｉＣｌ4 及
びＮＨ3 を用いたＣＶＤ法によりＴｉＮ膜とを、二層構
造に成膜するために、成膜室内に原料ガスとしてＴｉＣ
ｌ4 及びＮＨ3 を、構成元素としてＯを含むガスをそれ
ぞれ供給できることを特徴とする半導体装置。 - 【請求項６】 前記構成元素としてＯを含むガスとし
て、Ｈ2 Ｏ、Ｏ2 又はＮ2 Ｏを用いることを特徴とする
請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09233456A JP3082840B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09233456A JP3082840B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174458A true JPH1174458A (ja) | 1999-03-16 |
| JP3082840B2 JP3082840B2 (ja) | 2000-08-28 |
Family
ID=16955327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09233456A Expired - Fee Related JP3082840B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082840B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| US6436820B1 (en) | 2000-02-03 | 2002-08-20 | Applied Materials, Inc | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å |
| US6482477B1 (en) * | 2000-11-28 | 2002-11-19 | Tokyo Electron Limited | Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto |
| US6762090B2 (en) | 2001-09-13 | 2004-07-13 | Hynix Semiconductor Inc. | Method for fabricating a capacitor |
-
1997
- 1997-08-29 JP JP09233456A patent/JP3082840B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| US6525364B1 (en) * | 1999-06-25 | 2003-02-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
| US6787414B2 (en) * | 1999-06-25 | 2004-09-07 | Hyundai Electronics Industries | Capacitor for semiconductor memory device and method of manufacturing the same |
| JP4486735B2 (ja) * | 1999-06-25 | 2010-06-23 | 株式会社ハイニックスセミコンダクター | 半導体メモリ素子のキャパシタの製造方法 |
| JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| US6436820B1 (en) | 2000-02-03 | 2002-08-20 | Applied Materials, Inc | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å |
| US6482477B1 (en) * | 2000-11-28 | 2002-11-19 | Tokyo Electron Limited | Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto |
| US6762090B2 (en) | 2001-09-13 | 2004-07-13 | Hynix Semiconductor Inc. | Method for fabricating a capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082840B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737192B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6893915B2 (en) | Semiconductor device having barrier layer between ruthenium layer and metal layer and method for manufacturing the same | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| US6897508B2 (en) | Integrated capacitor with enhanced capacitance density and method of fabricating same | |
| JP4046588B2 (ja) | キャパシタの製造方法 | |
| US6538272B2 (en) | Semiconductor storage device and method of producing same | |
| KR100390952B1 (ko) | 커패시터 제조 방법 | |
| JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH09139481A (ja) | 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法 | |
| JPH09321045A (ja) | 半導体装置およびその製造方法 | |
| JP3082840B2 (ja) | 半導体装置の製造方法 | |
| JP2000243951A (ja) | 半導体装置及びその製造方法 | |
| US20030003650A1 (en) | Method for fabricating capacitor containing zirconium oxide dielectric layer | |
| JP2936535B2 (ja) | 半導体素子の金属配線構造およびその形成方法 | |
| KR100424710B1 (ko) | 반도체 소자의 제조방법 | |
| US5990004A (en) | Method for forming a tungsten plug and a barrier layer in a contact of high aspect ratio | |
| JPH09199445A (ja) | 半導体装置の製造方法 | |
| KR100826978B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| US6407419B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6190994B1 (en) | Method for forming a tungsten upper electrode of a capacitor | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| JP2003174092A (ja) | 半導体装置及びその製造方法 | |
| JP3415476B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000531 |
|
| LAPS | Cancellation because of no payment of annual fees |