KR970003913A - 비트라인 제조 방법 - Google Patents
비트라인 제조 방법 Download PDFInfo
- Publication number
- KR970003913A KR970003913A KR1019950016024A KR19950016024A KR970003913A KR 970003913 A KR970003913 A KR 970003913A KR 1019950016024 A KR1019950016024 A KR 1019950016024A KR 19950016024 A KR19950016024 A KR 19950016024A KR 970003913 A KR970003913 A KR 970003913A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- groove
- forming
- contact hole
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 비트라인 제조 방법에 있어서, 비트라인 패턴 용 홈과 비트라인 콘택홀을 형성한 후에 비트라인폴리실리콘층을 증착하고, CMP 공정을 이용하여 평탄화시켜 폴리실리콘의 일정두께를 식각하여 비트라인을 형성하는 동시에 비트라인 상부면을 평탄화시켜 공정을 단순화하면서도 평탄화 정도가 종래 비트라인 형성방법보다 양호해지고, CMP 공정의 제어가 용이한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제 2E도는 본 발명의 제1실시예에 따라 평탄화되는 비트라인을 형성하는 단계를 도시한 단면도.
Claims (8)
- 반도체 장치의 비트라인 제조 방법에 있어서, 실리콘 기판위에 절연막을 증착하는 단계와, 비트라인용 마스크를 이용하여 건식식각으로 절연막의 일정두께를 식각하여 비트라인 패턴용 홈을 형성하는 단계와, 비트라인 콘택용마스크를 이용하여 건식식각으로 절연막을 식각하여 비트라인 콘택홀을 형성하는 단계와, 비트라인용 폴리실리콘을 충분히 증착하여 상기 홈과 콘택홀에 폴리 실리콘을 채우는 단계와, CMP,공정으로 비트라인용 폴리실리콘을 제거하여 상기 콘택홀과 홈에만 폴리실리콘이 남도록 비트라인을 형성하는 단계를 포함하는 비트라인 제조 방법.
- 제1항에 있어서, 상기 CMP공정의 완료점은 상기 절연막이 제거되는 시점인 것을 특징으로 하는 비트라인제조 방법.
- 제1항에 있어서, 상기 비트라인 패턴용 홈의 두께는 비트라인의 두께와 동일하거나 비슷한 것을 특징으로하는 비트라인 제조 방법.
- 반도체 장치의 비트라인 제조 방법에 있어서, 실리콘 기판위에 절연막을 증착하는 단계와, 비트라인 콘택용 마스크를 이용하여 예정된 콘택홀 영역의 절연막을 일정두께 식각하여 홈을 형성하는 단계와, 비트라인용 마스크를 사용하여 건식식각으로 절연막의 일정두께를 식각하여 비트라인 패턴용 홈을 형성하는 동시에 상기 홈 저부에 있는 절연막을 식각하여 비트라인 콘택홀을 형성하는 단계와, CMP공정으로 상기 비트라인용 폴리실리콘을 제거하여 상기 콘택홀과 홈에만 폴리실리콘이 남고 상부면이 평탄화된 비트라인을 형성하는 단계를 포함하는 비트라인 제조방법.
- 제4항에 있어서, 상기 CMP공정의 완료점은 상기 절연막이 제거되는 시점인 것을 특징으로 하는 비트라인제조 방법.
- 제4항에 있어서, 상기 비트라인 패턴용 홈의 두께는 바트라인의 두께와 동일하거나 비슷한 것을 특징으로하는 비트라인 제조 방법.
- 제4항에 있어서, 상기 콘택홀 영역에 홈을 형성할 때 홈 저부에 남아있는 절연막의 두께는 비트라인 두께와 동일하거나 비슷한 것을 특징으로 하는 비트라인 제조 방법.
- 반도체 장치의 도선배선 제조 방법에 있어서, 실리콘 기판위에 절연막을 증착하는 단계와, 도선배선 콘택용 마스크를 이용하여 예정된 콘택홀 영역의 절연막을 일정두께 식각하여 홈을 형성하는 단계와, 도전배선용 마스크를 사용하여 건식식각으로 절연막의 일정두께를 식각하여 도전배선 패턴용 홈을 형성하는 동시에 상기 홈 저부에 있는 절연막을 식각하여 도전배선 콘택홀을 형성하는 단계와, CMP공정으로 상기 도전배선용 도전층을 제거하여 상기 콘택홀과 홈에만폴리실리콘이 남고 상부면이 평탄화된 도전배선을 형성하는 단계를 포함하는 도전배선 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016024A KR0144377B1 (ko) | 1995-06-16 | 1995-06-16 | 비트라인 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016024A KR0144377B1 (ko) | 1995-06-16 | 1995-06-16 | 비트라인 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003913A true KR970003913A (ko) | 1997-01-29 |
| KR0144377B1 KR0144377B1 (ko) | 1998-07-01 |
Family
ID=66524511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016024A KR0144377B1 (ko) | 1995-06-16 | 1995-06-16 | 비트라인 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144377B1 (ko) |
-
1995
- 1995-06-16 KR KR1019950016024A patent/KR0144377B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144377B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015376A (ko) | 전자소자에 대한 전기적 접속방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003913A (ko) | 비트라인 제조 방법 | |
| KR100336770B1 (ko) | 커패시터 형성방법 | |
| KR970063677A (ko) | 멀티레벨 상호 접속 반도체 장치와 제조 방법 | |
| KR930011116A (ko) | 반도체장치의 제조방법 | |
| KR940016482A (ko) | 텅스텐 플러그 제조방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR970077654A (ko) | 반도체장치의 제조방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR950004413A (ko) | 반도체 소자의 콘택제조방법 | |
| KR960026240A (ko) | 반도체 소자의 금속 배선 방법 | |
| KR950025872A (ko) | 반도체 소자의 금속배선 접속공 충입방법 | |
| KR19980082864A (ko) | 반도체 장치의 금속배선층 형성방법 | |
| KR970003490A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20000004523A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
| KR970077208A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960043118A (ko) | 반도체 장치의 비트라인 형성방법 | |
| KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR980006383A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR980006350A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20030096481A (ko) | 반도체 소자의 컨택트 홀 형성 방법 | |
| KR980003883A (ko) | 반도체 소자에서 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060320 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |