KR980003883A - 반도체 소자에서 패턴 형성 방법 - Google Patents

반도체 소자에서 패턴 형성 방법 Download PDF

Info

Publication number
KR980003883A
KR980003883A KR1019960025805A KR19960025805A KR980003883A KR 980003883 A KR980003883 A KR 980003883A KR 1019960025805 A KR1019960025805 A KR 1019960025805A KR 19960025805 A KR19960025805 A KR 19960025805A KR 980003883 A KR980003883 A KR 980003883A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
forming
insulating film
layer
Prior art date
Application number
KR1019960025805A
Other languages
English (en)
Other versions
KR100403323B1 (ko
Inventor
김대영
김현곤
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025805A priority Critical patent/KR100403323B1/ko
Publication of KR980003883A publication Critical patent/KR980003883A/ko
Application granted granted Critical
Publication of KR100403323B1 publication Critical patent/KR100403323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 패턴을 형성하기 위해 먼저 패턴이 들어갈 부분에 홈을 형성하고 패턴할 물질을 전면적으로 증착하고 그 홈 속에서만 패턴할 물질이 남도록 하는 것으로 패턴이 어떤 물질 상부에 형성되는 것보다 외부의 여러가지 조건에서도 패턴이 떨어져 나가거나 끊어지는 현상은 억제된다.

Description

반도체 소자에서 패턴 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 제1실시예에 의해 홈에 패턴을 형성하는 방법을 도시한 단면도이다.
제6도 내지 제10도는 본 발명의 제2실시예에 의해 홈에 패턴을 형성하는 방법을 도시한 단면도이다.

Claims (9)

  1. 반도체소자의 패턴 형성 방법에 있어서, 제1절연막에 필요한 형태와 일정 깊이의 홈을 형성하는 단계와, 도전층을 전면적으로 중착한 후, 그 상부에 감광막을 도포하는 단계와, 상기 감광막을 일정 두께 제거하여 하여 홈의 요부에만 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 장벽으로 이용하여 도전층을 식각하여 도전층 패턴을 형성하는 단계와, 상기 감광막 패턴을 제거한 다음, 전체적으로 제2절연막을 증착하는 단계를 포함하는 반도체소자의 패턴 형성 방법.
  2. 제1항에 있어서, 상기 감광막 패턴을 형성하기 위해 전면 식각으로 상기 감광막의 일정 두께를 제거하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  3. 제1항에 있어서, 상기 감광막 패턴을 형성하기 위해 화학적 기계적 연마 방버으로 상기 감광막의 일정 두께를 제거하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  4. 제1항에 있어서, 상기 홈은 도전 배선이 형성될 위치에 길게 형성하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  5. 반도체소자의 패턴 형성 방법에 있어서, 제1절연막 상부에 식각선택비가 다른 제2절연막을 증착하는 단계와, 상기 제2절연막과 그하부의 제1절연막의 일정부분을 식각하여 필요한 형상의 홈을 형성하는 단계와, 도전층을 전면적으로 증착한 후, 그 상부에 감광막을 도포하는 단계와, 상기 감광막을 일정 두께 제거하여 하여홈의 요부에만 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 장벽으로 이용하여 도전층을 식각하여 도전층 패턴을 형성하는 단계와, 상기 감광막 패턴과 제2절연막을 제거한 다음, 전체적으로 제3절연막을 증착하는 단계를 포함하는 반도체소자의 패턴 형성 방법.
  6. 제5항에 있어서, 상기 감광막 패턴을 형성하기 휘해 전면 식각으로 상기 감광막의 일정 두께를 제거하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  7. 제5항에 있어서, 상기 감광막 패턴을 형성하기 위해 화학적 기계적 연마 방법으로 상기 감광막의 일정 두께를 제거하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  8. 제5항에 있어서, 상기 홈은 도전 배선이 형성될 위치에 길게 형성하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
  9. 제5항에 있어서, 상기 도전층은 금속층 또는 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자에서 패턴 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025805A 1996-06-29 1996-06-29 반도체 소자의 패턴 형성방법 KR100403323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025805A KR100403323B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025805A KR100403323B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR980003883A true KR980003883A (ko) 1998-03-30
KR100403323B1 KR100403323B1 (ko) 2004-05-10

Family

ID=37422528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025805A KR100403323B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100403323B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207055A (ja) * 1985-03-11 1986-09-13 Nec Corp 半導体記憶装置
KR950007358B1 (ko) * 1992-07-01 1995-07-10 현대전자산업주식회사 박막트랜지스터의 제조방법
KR960006428B1 (ko) * 1992-12-12 1996-05-15 현대전자산업주식회사 반도체 소자의 게이트전극 형성방법
KR950021584A (ko) * 1993-12-30 1995-07-26 김주용 반도체 기억소자 형성방법

Also Published As

Publication number Publication date
KR100403323B1 (ko) 2004-05-10

Similar Documents

Publication Publication Date Title
KR960026873A (ko) 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법
KR900000992A (ko) 반도체 소자 및 그 제조방법
KR960012328A (ko) 반도체 장치에 밀접하게 이격 배치된 금속 전극을 형성하는 방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR980003883A (ko) 반도체 소자에서 패턴 형성 방법
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR950034415A (ko) 반도체 소자의 미세패턴 제조방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR970008378A (ko) 반도체 소자의 식각방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR970072248A (ko) 반도체소자 제조방법
KR970077773A (ko) 반도체장치의 트렌치 소자분리방법
KR970003913A (ko) 비트라인 제조 방법
KR980005585A (ko) 반도체 소자의 금속층 형성방법
KR950014972A (ko) 반도체 장치의 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR980006060A (ko) 반도체 소자의 소자분리막 제조방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970003854A (ko) 다층 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee