CN110552006A - 薄膜蚀刻剂组合物及使用其形成金属图案的方法 - Google Patents

薄膜蚀刻剂组合物及使用其形成金属图案的方法 Download PDF

Info

Publication number
CN110552006A
CN110552006A CN201910427437.6A CN201910427437A CN110552006A CN 110552006 A CN110552006 A CN 110552006A CN 201910427437 A CN201910427437 A CN 201910427437A CN 110552006 A CN110552006 A CN 110552006A
Authority
CN
China
Prior art keywords
thin film
etchant composition
film etchant
silver
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910427437.6A
Other languages
English (en)
Inventor
金镇亨
郑周焕
金真淑
金学喆
李秉洙
金昌树
郑正植
金童基
金相泰
南基龙
朴英哲
沈庆辅
林大成
张晌勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongwoo Fine Chem Co Ltd
Samsung Display Co Ltd
Original Assignee
Dongwoo Fine Chem Co Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongwoo Fine Chem Co Ltd, Samsung Display Co Ltd filed Critical Dongwoo Fine Chem Co Ltd
Publication of CN110552006A publication Critical patent/CN110552006A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了用于防止被蚀刻的金属的再吸附并均匀地蚀刻薄膜的薄膜蚀刻剂组合物。薄膜蚀刻剂组合物包括基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸、约5wt％至约8wt％的硝酸、约10wt％至约17wt％的乙酸、约1wt％至约3wt％的硝酸铁(iron nitrate)、约0.7wt％至约1.5wt％的磷酸盐和作为剩余量的去离子水。

Description

薄膜蚀刻剂组合物及使用其形成金属图案的方法
相关申请的交叉引用
本申请要求于2018年5月30日提交到韩国知识产权局的第10-2018-0062134号韩国专利申请的优先权和权益，该韩国专利申请的公开通过引用以其整体地并入本文。
技术领域
本公开的示例性实施例涉及薄膜蚀刻剂组合物及通过使用该薄膜蚀刻剂组合物形成金属图案的方法，更具体地，涉及用于防止被蚀刻的金属的再吸附并且均匀地蚀刻薄膜的薄膜蚀刻剂组合物。
背景技术
随着信息时代的到来，近来，用于处理和显示大量信息的各种平板显示装置已得到了迅速发展。平板显示装置的示例包括液晶显示(LCD)装置、等离子显示面板(PDP)装置、场发射显示(FED)装置和有机发光装置(OLED)。
由于OLED本身可以在低电压下驱动同时发光，因此它已经迅速应用于小型便携式显示设备，并且即将在大型电视机上商业化。随着显示屏尺寸的增加，布线的长度增加，从而导致布线电阻增加。布线电阻的增加可导致信号延迟。因此，在制造这些大型显示装置时，需要用具有低电阻率的材料降低布线电阻。
由于银(Ag)与其它金属相比具有低电阻率、高亮度和高导电性，因此，通过将银(Ag)层(银具有约为1.59微欧·厘米(μΩ·cm)的电阻率)、银合金层或包括银层或银合金层的多层应用于滤色器的电极、布线以及反射层，已经努力实现具有大尺寸、高分辨率和低功耗的平板显示装置。另外，需要用于图案化含银(Ag)层的合适的蚀刻剂。
在图案化含银(Ag)层的工艺期间，由于蚀刻不良可能会发生残留物，或者含银(Ag)层可能被过度蚀刻或不均匀地蚀刻以引起布线的提升或剥离，并且布线的侧面轮廓可能会变差。因此，需要开发一种可以解决这些问题的新蚀刻剂。
发明内容
本公开的示例性实施例提供用于防止被蚀刻金属的再吸附并且均匀地蚀刻薄膜的薄膜蚀刻剂组合物，以及使用该薄膜蚀刻剂组合物形成金属图案的方法。然而，示例性实施例仅是示例，本公开的范围并不限于此。
另外的方面将部分地在下面的描述中阐述，并且部分地将从描述中显而易见，或者可以通过实践所呈现的示例性实施例来习得。
根据本公开的示例性实施例，薄膜蚀刻剂组合物包括：基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸；约5wt％至约8wt％的硝酸；约10wt％至约17wt％的乙酸；约1wt％至约3wt％的硝酸铁(iron nitrate)；约0.7wt％至约1.5wt％的磷酸盐；和作为剩余量的去离子水。
薄膜蚀刻剂组合物可为能够蚀刻包括银(Ag)或银合金的单层，或者包括该单层和含铟氧化物层的多层。
含铟氧化物层可包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)中的一种或更多种。
银合金可包括银(Ag)和选自钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)和钛(Ti)中的一种或更多种。
硝酸铁(iron nitrate)可包括选自硝酸亚铁和硝酸铁(Fe(NO3)3)中的至少一种。
磷酸盐可包括选自磷酸二氢钠(NaH2PO4)、磷酸氢二钠(Na2HPO4)、磷酸三钠(Na3PO4)、磷酸二氢钾(KH2PO4)、磷酸氢二钾(K2HPO4)、磷酸二氢铵((NH4)H2PO4)、磷酸氢二铵((NH4)2HPO4)和磷酸三铵((NH4)3PO4)中的一种或更多种。
薄膜蚀刻剂组合物在40℃的粘度可以为约5.0厘泊(cP)至约5.5厘泊(cP)的范围内。
薄膜蚀刻剂组合物可包括基于薄膜蚀刻剂组合物的总重量的45wt％的磷酸、6.5wt％的硝酸、15wt％的乙酸、2wt％的硝酸铁(iron nitrate)、1wt％的磷酸盐和作为剩余量的去离子水。
根据本公开的示例性实施例，形成导电层图案的方法包括：制备在其上定位有包括银(Ag)的导电层的基板；以及蚀刻导电层以形成导电层图案，其中导电层的蚀刻包括用包括有基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸、约5wt％至约8wt％的硝酸、约10wt％至约17wt％的乙酸、约1wt％至约3wt％的硝酸铁(iron nitrate)、约0.7wt％至约1.5wt％的磷酸盐和作为剩余量的去离子水的薄膜蚀刻剂组合物蚀刻该导电层。
根据本公开的示例性实施例，制造用于显示装置的阵列基板的方法，包括：在基板上形成半导体层；在半导体层上方形成栅电极；在栅电极上方形成源电极和漏电极；形成与源电极或漏电极电连接的薄膜，该薄膜包括银(Ag)；蚀刻薄膜以形成像素电极，其中，薄膜的蚀刻包括用包括基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸、约5wt％至约8wt％的硝酸、约10wt％至约17wt％的乙酸、约1wt％至约3wt％的硝酸铁(ironnitrate)、约0.7wt％至约1.5wt％的磷酸盐和作为剩余量的去离子水的薄膜蚀刻剂组合物蚀刻该薄膜。
栅电极、源电极和漏电极中的至少一个可以包括铝(Al)。
该方法还可以包括：在基板的一侧上形成焊盘部分，其中焊盘部分的焊盘电极可以包括铝(Al)。
焊盘部分的形成可以与栅电极的形成或者源电极及漏电极的形成同时执行。
在薄膜的蚀刻期间，焊盘电极可以暴露于薄膜蚀刻剂组合物。
根据本公开的示例性实施例，用于蚀刻薄膜的薄膜蚀刻剂组合物，薄膜包括银(Ag)，并且薄膜蚀刻剂组合物包括磷酸、硝酸、乙酸、硝酸铁(Fe(NO3)3)和磷酸二氢钠(NaH2PO4)。
薄膜蚀刻剂组合物可包括：基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸、约5wt％至约8wt％的硝酸、约10wt％至约17wt％的乙酸、约1wt％至约3wt％的硝酸铁(Fe(NO3)3)、约0.1wt％至约1.5wt％的磷酸二氢钠(NaH2PO4)和作为剩余量的去离子水。
薄膜蚀刻剂组合物在40℃的粘度可以为约5.0厘泊(cP)至约5.5厘泊(cP)的范围内。
薄膜蚀刻剂组合物可为能够蚀刻包括银(Ag)或银合金的单层，或者包括该单层和含铟氧化物层的多层。
含铟氧化物层可包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)中的一种或更多种。
银合金可包括银(Ag)和选自钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)和钛(Ti)中的一种或更多种。
根据本公开的示例性实施例，形成含银导电层图案的方法，包括：制备基板；在基板上形成含铝导电层图案；在基板上形成含银导电层并且暴露含铝导电层图案；以及用薄膜蚀刻剂组合物蚀刻含银导电层以形成含银导电层图案，其中，薄膜蚀刻剂组合物包括基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸、约5wt％至约8wt％的硝酸、约10wt％至约17wt％的乙酸、约1wt％至约3wt％的硝酸铁(Fe(NO3)3)、约0.7wt％至约1.5wt％磷酸盐和作为剩余量的去离子水。
在含银导电层的蚀刻期间，含铝导电层图案可以暴露于薄膜蚀刻剂组合物。
可以通过使用系统、方法或者系统、方法和计算机程序的组合来实现这些一般的和特定的示例性实施例。
附图说明
从以下结合附图对示例性实施例的描述中，这些和/或其他方面将变得显而易见并且更容易理解，附图中：
图1是通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻的银薄膜的截面图；
图2a至图2f是示意性地示出通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻银薄膜的工艺的概念图；
图3和图4是示意性地示出使用根据现有技术的薄膜蚀刻剂组合物蚀刻银薄膜的工艺的概念图；
图5是示出通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻薄膜的工艺的概念图；
图6是示出根据本公开的示例性实施例的用于显示装置的阵列基板的一部分的截面图；
图7a和图7b是用于检查在用蚀刻剂蚀刻电极层之后是否发生银(Ag)残留物的扫描电子显微镜(SEM)照片；以及
图8a和图8b是用于检查在用蚀刻剂蚀刻电极层之后在上部氧化铟锡(ITO)层中是否发生尖端缺陷的SEM照片。
由于图1至图6中的图旨在用于说明目的，因此图中的元件不一定按比例绘制。例如，为了清楚起见，可以放大或夸大一些元件。
具体实施例
由于本公开允许各种改变和许多实施例，因此，将在各图中示出特定示例性实施例并且在书面描述中详细描述。通过参照附图，在详细描述中将清楚地说明本公开的效果和特点以及实现这些目的的方法。然而，本公开不限于下文描述的特定的示例性实施例，并且可以以许多不同的形式实施。
在下文中，现将详细参考本公开的示例性实施例，其示例在附图中示出。在图中，相同的元件由相同的附图标记表示，并且将不给出其重复说明。
如本文所使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。在元素列表之前的诸如“至少一个”之类的表述，修改整个元素列表而不修改列表的各个元素。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应受这些术语的限制。这些组件仅用于区分一个组件与另一个组件。如本文所使用的，单数形式“一(a)”、“一个(an)”和“该(th e)”旨在也包括复数形式，除非上下文另有明确指示。
还应理解，本文所使用的术语“包含(comprises)”和/或“包含有(comprising)”指定所述特征或组件的存在，但不排除一个或更多个其他特征或组件的存在或增加。应当理解，当层、区域或组件被称为“形成在(formed on)”另一层、区域或组件“上”时，它可以直接或间接地形成在另一层、区域或组件上。也就是说，例如，可能存在介于中间的层、区域或组件。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义中解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
当以不同方式实施某个示例性实施例时，可以不同于所描述的顺序执行特定的工艺。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
图1是通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻的银薄膜的截面图。图2a至图2f是示意性地示出通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻银薄膜的工艺的概念图。
参照图1，像素电极10和焊盘电极20可以分别在基板S上的像素部P X和焊盘部分PD上被图案化。基板S可以包括具有耐久性和耐热性的各种材料中的一种。例如，基板S可包括金属材料、塑料材料、玻璃材料等。为了形成如上所述的像素电极10和焊盘电极20，可以在基板S上形成导电层，并且可以通过蚀刻来图案化导电层。导电层可包括金属，例如银(Ag)或铝(Al)。例如，在含银导电层的图案化之前，可以图案化含铝导电层以形成含铝导电层图案。含银导电层可以暴露含铝导电层图案。也就是说，在蚀刻含银导电层以形成含银导电层图案期间，含铝导电层图案可以暴露于蚀刻溶液。在此，焊盘电极20可以是含铝导电层图案，并且像素电极10可以是含银导电层图案。
将参考图2a至图2f描述根据本公开的示例性实施例的图案化含银薄膜10'的工艺。首先，如图2a中所示，可以在要形成含银薄膜10'的图案的区域上形成光致抗蚀剂(PR)层30。可以通过光刻工艺形成PR层30。在本示例性实施例中，在其上定位有PR层30的含银薄膜10'的一部分变成剩余图案，并且在其上没有定位有PR层30的含银薄膜10'的一部分被移除。而且，在本示例性实施例中，含银薄膜10'可以具有堆叠结构，其中，第三金属层13、第二金属层12和第一金属层11在垂直于基板S表面的方向上顺序堆叠在基板S上。例如，第一金属层11、第二金属层12和第三金属层13可以分别是氧化铟锡(ITO)层、银(Ag)层和氧化铟锡(ITO)层。含银薄膜10'可以是例如有机发光装置(OLED)的像素电极。然而，本公开不限于此。例如，含银薄膜10'可以是液晶显示(LCD)装置、等离子体显示面板(PDP)装置或场发射显示(FED)装置的电极。
如图2b至图2f中所示，在含银薄膜10'上形成PR层30之后，可以使用PR层30作为蚀刻掩模，通过薄膜蚀刻剂组合物顺序蚀刻第一金属层11和第二金属层12。根据本公开的示例性实施例的薄膜蚀刻剂组合物可包括硝酸(HNO3)和磷酸(H3PO4)。在本公开的示例性实施例中，当含银薄膜10'具有其中顺序堆叠ITO层、Ag层和ITO层的堆叠结构时，可以通过由反应式1表示的化学反应，用硝酸(HNO3)和磷酸(H3PO4)作为蚀刻剂蚀刻作为ITO层的第一金属层11。
[反应式1]
In2O3+6HNO3→2In(NO3)3+3H2O
SnO2+4HNO3→Sn(NO3)4+2H2O
In2O3+2H3PO4→2In(PO4)+3H2O
3SnO2+4H3PO4→Sn3(PO4)4+6H2O
然后，如图2c至图2f中所示，可以蚀刻作为Ag层的第二金属层12。首先，如图2c中所示，通过由反应式2表示的化学反应将第二金属层12氧化成银离子(Ag+)，并且然后通过由反应式3表示的化学反应蚀刻银离子(Ag+)，如图2d和图2e中所示。
[反应式2]
Ag+2HNO3→Ag++NO3 -+NO2+H2O
[反应式3]
Ag++H2PO4 -→AgH2PO4
此后，如图2f中所示，可以通过由反应式1表示的化学反应蚀刻作为ITO层的第三金属层13。
如图2d和2e中所示，由反应式3表示的化学反应表明银离子(Ag+)和磷酸二氢根离子(H2PO4 -)之间较强的离子相互作用可以帮助金属层12中新形成的银离子(Ag+)溶解到薄膜蚀刻剂组合物中。
返回参照图1，像素电极10可以定位在像素部PX上，并且可以通过上面参考图2a至图2f描述的图案化工艺获得像素电极10。如图2a至图2f中所示，首先蚀刻含银薄膜10'的第一金属层11的暴露部分(即没有被PR层30覆盖的部分)以暴露第二金属层12，蚀刻第二金属层12的暴露部分以暴露第三金属层13，然后蚀刻第三金属层13的暴露部分以形成类似于图1中所示的像素电极10的图案化含银薄膜10'。由于上面参照图2a至图2f描述的图案化工艺是各向同性湿法蚀刻工艺，因此在蚀刻工艺之后，像素电极10可以在PR层30下方略微向内凹陷。
在本公开的示例性实施例中，像素电极10可以包括银(Ag)，并且焊盘电极20可以包括铝(Al)。然而，本公开不限于此。在本示例性实施例中，像素电极10可以具有堆叠结构，其中第三金属层13、第二金属层12和第一金属层11顺序堆叠在基板S上。也就是说，第三金属层13最靠近基板S，并且第一金属层11离基板S最远。焊盘电极20可具有堆叠结构，其中第三金属层23、第二金属层22和第一金属层21顺序堆叠在基板S上的。在本公开的示例性实施例中，像素电极10的第一金属层11和第三金属层13可以包括相同的材料，并且焊盘电极20的第一金属层21和第三金属层23可以包括相同的材料。
像素电极10可以是(半)透明电极或反射电极。当像素电极10是(半)透明电极时，像素电极10可以包括例如ITO、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。当像素电极10是反射电极时，像素电极10可以包括反射层，该反射层包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物，以及包括例如ITO、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的层。然而，本公开不限于此，并且像素电极10可以包括各种其他材料。另外，像素电极10的结构可以是单层或多层结构，并且可以进行各种改变。具体而言，焊盘电极20可以包括单层或包括选自例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或更多种材料的多层。
如图1中所示，在像素电极10的蚀刻期间，焊盘电极20可以暴露于外部。在这种情况下，可以在像素电极10上形成PR层30。也就是说，焊盘电极20可以在像素电极10的蚀刻期间暴露于薄膜蚀刻剂组合物。通常，像素电极10中的金属离子可以在像素电极10的蚀刻期间通过暴露的焊盘电极20被还原，然后再吸附在像素电极10或焊盘电极20上。在本公开的示例性实施例中，当像素电极10具有顺序堆叠ITO层、Ag层和ITO层的堆叠结构，并且焊盘电极20具有顺序堆叠Ti层、Al层和Ti层的堆叠结构时，在像素电极10的蚀刻期间产生的银离子(Ag+)接收在Al层的蚀刻期间产生的电子并被还原为银(Ag)，从而形成银(Ag)颗粒。在这种情况下，被还原的银(Ag)颗粒被吸附在焊盘电极20或像素电极10上。在焊盘电极20周围形成的银(Ag)颗粒可在作为后续工艺的清洗工艺等期间，转移到像素电极10中，并因此，可能由银(Ag)颗粒引起诸如像素部PX的暗点缺陷或焊盘部分PD的连接故障等问题。
根据本公开的示例性实施例的薄膜蚀刻剂组合物可防止银离子(Ag+)被还原，并因此可以防止银(Ag)颗粒的再吸附。
根据本公开的示例性实施例的薄膜蚀刻剂组合物包括基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸(H3PO4)(A)、约5wt％至约8wt％的硝酸(HNO3)(B)、约10wt％至约17wt％的乙酸(CH3COOH)(C)、约1wt％至约3wt％的硝酸铁(iron nitrate)(D)、约0.7wt％至约1.5wt％的磷酸盐(E)和作为剩余量的去离子水(F)。
(A)磷酸
根据本示例性实施例的薄膜蚀刻剂组合物中的磷酸(H3PO4)用作主要的解离剂。例如，磷酸(H3PO4)离解金属层，该金属层介于金属氧化物层(例如，氧化铟层/银(Ag)层/氧化铟层)之间，被硝酸(HNO3)氧化。诸如氧化铟层的金属氧化物层可由磷酸(H3PO4)通过由上述反应式1表示的化学反应溶解到薄膜蚀刻剂组合物中。由硝酸(HNO3)氧化的诸如银(Ag)层的金属层可以由磷酸(H3PO4)通过由反应式3表示的化学反应溶解到薄膜蚀刻剂组合物中。
基于薄膜蚀刻剂组合物的总重量，根据本示例性实施例的薄膜蚀刻剂组合物可包括约43wt％至约46wt％的磷酸(H3PO4)。当薄膜蚀刻剂组合物中的磷酸(H3PO4)的量小于约43wt％时，银的蚀刻速率可能降低并且可能产生银残留物。另一方面，当薄膜蚀刻剂组合物中的磷酸(H3PO4)的量超过约46wt％时，氧化铟层的蚀刻速率可能降低，而银的蚀刻速率可能过度增加。因此，当这种情况应用于包括银或银合金和氧化铟的多层时，可能发生上部和下部氧化铟层的尖端或者可能发生过度蚀刻现象，并因此，可能在后续的工艺中引起问题。另外，当薄膜蚀刻剂组合物中的磷酸(H3PO4)的含量过高时，薄膜蚀刻剂组合物的粘度对于喷涂工艺而言可能过高。
(B)硝酸
根据本示例性实施例的薄膜蚀刻剂组合物中的硝酸(HNO3)用作主要氧化剂。例如，硝酸(HNO3)氧化并湿法蚀刻诸如包括氧化铟层/银(Ag)层/氧化铟层的薄膜的含银薄膜。含银薄膜可以由硝酸(HNO3)通过由上述反应式2表示的化学反应氧化以形成银离子(Ag+)。氧化铟层可以由硝酸(HNO3)通过由上述反应式1表示的化学反应溶解到薄膜蚀刻剂组合物中。
基于薄膜蚀刻剂组合物的总重量，根据本示例性实施例的薄膜蚀刻剂组合物可包括约5wt％至约8wt％的硝酸(HNO3)。当薄膜蚀刻剂组合物中的硝酸(HNO3)的量小于约5wt％时，银、银合金或氧化铟层的蚀刻速率降低，并因此基板中的蚀刻均匀性差，因此会发生污渍。另一方面，当薄膜蚀刻剂组合物中的硝酸(HNO3)的量超过约8wt％时，上部和下部氧化铟层的蚀刻速率可能加速并可能发生过度蚀刻现象，因此可能在后续工艺中引起问题。另外，当薄膜蚀刻剂组合物中的硝酸(HNO3)的含量过高时，PR层30可能被损坏并且可能无法正常用作蚀刻掩模。
(C)乙酸
根据本示例性实施例的薄膜蚀刻剂组合物中的乙酸(CH3COOH)用作辅助氧化剂。例如，乙酸(CH3COOH)氧化并湿法蚀刻诸如包括氧化铟层/银(Ag)层/氧化铟层的薄膜的含银薄膜。乙酸(CH3COOH)也可以增强薄膜蚀刻剂组合物对PR层30和对含银薄膜的润湿性。
基于薄膜蚀刻剂组合物的总重量，根据本示例性实施例的薄膜蚀刻剂组合物可包括约10wt％至约17wt％的乙酸(CH3COOH)。当薄膜蚀刻剂组合物中的乙酸(CH3COOH)的量小于约10wt％时，由于基板中的蚀刻速率的不均匀性，可能会发生污渍。当薄膜蚀刻剂组合物中的乙酸(CH3COOH)的量超过约17wt％时，可能会发生气泡，并且当这种气泡存在于基板中时，可能不会执行完全蚀刻，因此可能会在后续的工艺中引起问题。
(D)硝酸铁(iron nitrate)
根据本示例性实施例的薄膜蚀刻剂组合物中的硝酸铁(iron nitrate)防止可能由暗点缺陷或布线之间不必要的连接引起的电短路的发生，电短路可能由于蚀刻后产生的银离子(Ag+)或胶体银在不希望的位置再吸附而发生。例如，可以使用选自硝酸亚铁(Fe(NO3)2)和硝酸铁(Fe(NO3)3)中的至少一种材料作为硝酸铁(iron nitrate)。
(E)磷酸盐
根据本示例性实施例的薄膜蚀刻剂组合物中的磷酸盐降低湿法蚀刻期间薄膜的阈值偏差(临界尺寸(CD)偏差)并控制蚀刻速率从而均匀地执行蚀刻。例如，磷酸盐可包括选自磷酸二氢钠(NaH2PO4)、磷酸氢二钠(Na2HPO4)、磷酸三钠(Na3PO4)、磷酸二氢钾(KH2PO4)、磷酸氢二钾(K2HPO4)、磷酸二氢铵((NH4)H2PO4)、磷酸氢二铵((NH4)2HPO4)和磷酸三铵((NH4)3PO4)中的至少一种材料。由于大多数含有磷酸氢根离子(HPO4 2-)和磷酸二氢根离子(H2PO4 -)的化合物可溶于水，因此这些类型的离子可能比本示例性实施例的磷酸根离子(PO4 3-)更合适。然而，本公开不限于此。
(F)去离子水
根据本示例性实施例的薄膜蚀刻剂组合物中的去离子水不受特别限制，并且可以是用于半导体工艺的具有电阻率值为18毫欧·厘米(MΩ·cm)或更大的去离子水。基于薄膜蚀刻剂组合物的总重量，去离子水可以作为剩余量包括在薄膜蚀刻剂组合物中。
根据本公开的示例性实施例的薄膜蚀刻剂组合物，除了上述组分外，还可包括选自例如蚀刻控制剂、表面活性剂、多价螯合剂、腐蚀抑制剂、pH调节剂和其它添加剂中的一种或更多种。添加剂可以选自本领域常用的添加剂以在本公开的范围内进一步增强本公开的效果。另外，构成根据本公开的示例性实施例的薄膜蚀刻剂组合物的组分可具有用于半导体工艺的纯度。
根据本公开的示例性实施例的薄膜蚀刻剂组合物可以蚀刻包括银或银合金的单层，或者包括该单层和氧化铟层的多层。在本示例性实施例中，氧化铟层可以包括选自例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)的一种或更多种材料。银合金可包括银(Ag)和选自例如钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)和钛(Ti)中的一种或更多种。
参照图3，如上所述，焊盘电极20暴露于外部，例如暴露于薄膜蚀刻剂组合物，而像素电极10在基板S上被蚀刻和图案化。例如，当像素电极10包括银(Ag)并且焊盘电极20包括铝(Al)时，在蚀刻工艺期间发生由以下反应式表示的化学反应。
在蚀刻银(Ag)时：Ag+2HNO3→Ag++NO2+H2O+NO3 -
Ag++H2PO4 -→AgH2PO4
在蚀刻铝(Al)时：Al+3AgH2PO4→3Ag+Al(H2PO4)3
如图3和上述反应式中所示，通过蚀刻剂(例如，硝酸(HNO3))蚀刻包括银(Ag)的像素电极10，从而产生银离子(Ag+)，并且银离子(Ag+)被暴露于外部(例如，暴露于薄膜蚀刻剂组合物)的焊盘电极20中的铝(Al)还原，在像素电极10被蚀刻时，从而沉淀银(Ag)颗粒。同时，焊盘电极20中的一部分铝(Al)可被银离子(Ag+)氧化而形成铝离子(Al3+)并溶解在薄膜蚀刻剂组合物中。沉淀的银(Ag)颗粒被吸附在焊盘电极20的侧面或顶部上，然后通过在作为后续工艺的清洗工艺等期间注入的清洗液C将被吸附的银(Ag)颗粒与焊盘电极20分离，并转移到像素电极10。吸附在焊盘电极20上的银(Ag)颗粒和转移到像素电极10的银(Ag)颗粒可能引起诸如像素部PX中的暗点缺陷和/或焊盘部分PD中的连接故障的问题。
根据本公开的示例性实施例的薄膜蚀刻剂组合物可以防止硝酸铁(ironnitrate)与银离子(Ag+)配位结合而被还原成银(Ag)颗粒。在本实施例中，硝酸铁(Fe(NO3)3)可用作硝酸铁(iron nitrate)。硝酸铁(Fe(NO3)3)是一种强氧化剂。例如，类似于硝酸(HNO3)，可以使用硝酸铁(Fe(NO3)3)通过将银(Ag)氧化成银离子(Ag+)来蚀刻银(Ag)，并因此可以防止银离子(Ag+)还原为银(Ag)颗粒。然而，本公开不限于此。另外，在根据本公开的示例性实施例的薄膜蚀刻剂组合物中，可以减少相对于硝酸铁(iron nitrate)重量的磷酸(H3PO4)的含量，从而减少对焊盘电极20的损坏。
参照图4，使用根据现有技术的薄膜蚀刻剂组合物的蚀刻设备50通常具有与地面G约5°的倾角(θ)，并因此，当执行蚀刻工艺时，随着蚀刻剂ES向下流动，下部液膜变厚，因此，在定位在蚀刻设备50的下端部50B中的基板S上发生薄膜的浸渍现象。结果，在蚀刻设备50的上端部50A中，由于银颗粒P在含银薄膜10'侧的凝聚，蚀刻速率降低。另一方面，定位在蚀刻设备50的下端部50B中的基板S上的薄膜可能由于浸渍现象而发生的蚀刻加速引起的蚀刻量的增加而被过蚀刻(over-etched)。例如，含银薄膜10'可能在蚀刻设备50的下端部50B中的PR层30下方过度向内凹进。换句话说，定位在蚀刻设备50的下端部50B的基板S上的薄膜可被过蚀刻而获得更小的CD。蚀刻剂ES的这种不均匀性导致薄膜的上部和下部之间的CD偏差。
为解决上述问题，在本公开的示例性实施例中，提供了薄膜蚀刻剂组合物，其中，减少具有最高粘度的磷酸(H3PO4)的含量，以使蚀刻剂的流动顺滑。也就是说，磷酸(H3PO4)是银(Ag)的主要解离剂，并且当蚀刻剂中的磷酸(H3PO4)的含量减少时，银(Ag)薄膜可不被蚀刻并且蚀刻剂的作用减弱。因此，有必要确保能够替代磷酸(H3PO4)的新组分以减少蚀刻剂中的磷酸(H3PO4)含量。在根据本示例性实施例的薄膜蚀刻剂组合物中，硝酸铁(ironnitrate)可以用作磷酸(H3PO4)的替代解离剂以减少磷酸(H3PO4)的含量。根据本示例性实施例的薄膜蚀刻剂组合物，其中磷酸(H3PO4)的含量减少，可以降低蚀刻剂本身的粘度，因为具有高粘度的磷酸(H3PO4)的含量减少。也就是说，根据本示例性实施例的薄膜蚀刻剂组合物在40℃可具有约5.0至约5.5的范围内的粘度(单位为厘泊，cP)。因此，蚀刻剂的流动是顺滑的，从而减少了定位在蚀刻设备50的下端部50B处的基板S的薄膜浸渍现象。
图5是示出通过使用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻薄膜工艺的概念图。如图5中所示，当包括在焊盘电极20中的铝(Al)形成铝离子(Al3+)并释放电子(e-)时，根据本公开的示例性实施例的薄膜蚀刻剂组合物可以防止银离子(Ag+)通过铝(Al)结合释放的电子(e-)形成银(Ag)颗粒。例如，本示例性实施例的薄膜蚀刻剂组合物可以防止银离子(Ag+)还原为银(Ag)颗粒。
尽管上面主要描述了薄膜蚀刻剂组合物，但是本公开不限于此。例如，通过使用薄膜蚀刻剂组合物形成导电层图案的方法和通过使用薄膜蚀刻剂组合物制造用于显示装置的阵列基板的方法也在本公开的范围内。
根据本公开的示例性实施例，形成导电层图案的方法，包括在基板上覆盖包括银(Ag)的导电层以及蚀刻导电层以形成导电层图案。在这种情况下，根据上述实施例的薄膜蚀刻剂组合物可以用于蚀刻导电层以形成导电层图案。
根据本公开的示例性实施例，制造用于显示装置的阵列基板的方法包括(a)在基板上形成半导体层，(b)在半导体层上形成栅电极，(c)在栅电极上方形成源电极和漏电极，(d)形成电连接到源电极或漏电极并包括银(Ag)的薄膜，以及(e)蚀刻薄膜以形成像素电极。如上所述的步骤(a)至步骤(e)的顺序是优选的。然而，本公开不限于按照上述顺序或顺序执行这些步骤。在上述步骤之前、之间或之后，也可以将许多步骤应用于基板。在蚀刻薄膜以形成像素电极时，可以通过用根据上述示例性实施例的薄膜蚀刻剂组合物蚀刻薄膜来形成像素电极。
图6是示出根据本公开的示例性实施例的用于显示装置的阵列基板的一部分的截面图。
参照图6，用于显示装置的阵列基板的各种组件形成在基板S上。基板S可包括透明材料，例如玻璃材料、塑料材料或金属材料。
在基板S的整个表面上方可形成诸如缓冲层51、栅极绝缘层53、层间绝缘层55和保护层58等的公共层。在缓冲层51上可形成包括沟道区域52a、源极接触区域52b和漏极接触区域52c的图案化的半导体层52，并且在图案化的半导体层52上可形成作为薄膜晶体管的组件的栅电极54、源电极56和漏电极57。
在基板S的整个表面上方可形成覆盖薄膜晶体管并且具有平坦上表面的平坦化层59。在平坦化层59上可以定位有机发光装置(OLED)，其包括像素电极61，基本上对应于基板S的整个表面的相对电极63和具有多层结构的中间层62。中间层62设置在像素电极61和相对电极63之间并包括发射层。与图5中不同，中间层62中的一些层可以是基本上对应于基板S的整个表面的公共层，并且中间层62中的一些其他层可以是对应于像素电极61的图案化层。在图5中，像素电极10和焊盘电极20都是图案化层。像素电极61可以通过通孔电连接到薄膜晶体管。在平坦化层59上可形成覆盖像素电极61的边缘并且具有限定每个像素区域的开口的像素限定层60，以基本上对应于基板S的整个表面。
在本公开的示例性实施例中，图案化的半导体层52可以是氧化物半导体层或多晶硅层，并且栅电极54以及源电极56和漏电极57中的至少一个可以包括铝(Al)。
在本公开的示例性实施例中，包括步骤(a)至步骤(e)的方法还可以包括：(f)在基板S的一侧形成焊盘部分，并且焊盘部分中的焊盘电极可以包括铝(Al)。焊盘部分的形成可以与栅电极54的形成或源电极56和漏电极57的形成同时执行。
在本示例性实施例中，在形成焊盘部分期间，焊盘电极可以暴露于外部。而且，在像素电极61的蚀刻期间，焊盘电极可以暴露于外部。例如，在蚀刻薄膜以形成像素电极61期间，焊盘电极可暴露于根据上述示例性实施例的薄膜蚀刻剂组合物。
图7a和图7b是用于检查在用蚀刻剂蚀刻电极层之后是否发生银(Ag)残留物的扫描电子显微镜(SEM)照片，而且图8a和图8b是用于检查在用蚀刻剂蚀刻电极层之后上部ITO层中是否发生尖端缺陷的SEM照片。
图7a是用根据现有技术的蚀刻剂蚀刻的电极层的SEM照片，图7b是用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻的电极层的SEM照片。电极层包括银(Ag)。如图7a中所示，可以看出，在用根据现有技术的蚀刻剂蚀刻的电极层中发生银(Ag)残留物，并且银(Ag)残留物被吸附到电极层。被吸附的银(Ag)残留物中的银(Ag)颗粒可能导致像素中诸如暗点的缺陷。另一方面，可以看出，在用根据本示例性实施例的薄膜蚀刻剂组合物蚀刻的电极层中没有发生银(Ag)残留物。根据本示例性实施例的薄膜蚀刻剂组合物，可以例如通过包括硝酸铁(iron nitrate)来防止银离子(Ag+)被还原，并因此防止银(Ag)沉淀。
图8a是用根据现有技术的蚀刻剂蚀刻的电极层的SEM照片，并且图8b是用根据本公开的示例性实施例的薄膜蚀刻剂组合物蚀刻的电极层的SEM照片。在图8a和图8b中，以具有ITO层/Ag层/ITO层的堆叠结构的电极层为例。如图8a中所示，可以看出，在用根据现有技术的蚀刻剂蚀刻的电极层中的上部ITO层中发生尖端缺陷，而如图8b中所示，在用根据本示例性实施例的薄膜蚀刻剂组合物蚀刻的电极层中的上部ITO层中没有发生尖端缺陷。
表1示出了根据本公开的示例性实施例的薄膜蚀刻剂组合物的评价结果，表2示出了根据比较示例的薄膜蚀刻剂组合物的评价结果。
[表1]
表1示出了根据实施例1至9的薄膜蚀刻剂组合物。根据实施例1至9的薄膜蚀刻剂组合物中的每个包括，基于薄膜蚀刻剂组合物的总重量的约43wt％至约46wt％的磷酸(H3PO4)、约5wt％至约8wt％的硝酸(HNO3)、约10wt％至约17wt％的乙酸(CH3COOH)、约1wt％至约3wt％的硝酸铁(iron nitrate)、约0.7wt％至约1.5wt％的磷酸盐和作为剩余量的去离子水。在这种情况下，硝酸铁(Fe(NO3)3)用作硝酸铁(iron nitrate)，并且磷酸二氢钠(NaH2PO4)用作磷酸盐。
参照表1，银(Ag)蚀刻量、银(Ag)再吸附、上部ITO尖端的评价结果通常是优秀的。具体地，薄膜蚀刻剂组合物(实施例1)，基于薄膜蚀刻剂组合物的总重量，包括约45wt％的磷酸(H3PO4)、约6.5wt％的硝酸(HNO3)、约15wt％的乙酸(CH3COOH)、约2wt％的硝酸铁(Fe(NO3)3)和约1wt％的磷酸二氢钠(NaH2PO4)，关于银(Ag)蚀刻量、银(Ag)再吸附和上部ITO尖端显示出优秀的评价结果。
[表2]
另一方面，表2示出了根据比较示例1至10的薄膜蚀刻剂组合物。制备比较示例1至10中的每一个的组合物以偏离上述关于磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)、硝酸铁(iron nitrate)和磷酸盐中的至少一种的根据本公开的示例性实施例的薄膜蚀刻剂组合物的组成范围。参照表2，关于银(Ag)蚀刻量、银(Ag)再吸附、上部ITO尖端的每个评价结果为良好或不良。
根据本公开的示例性实施例的薄膜蚀刻剂组合物可以防止硝酸铁(ironnitrate)与银离子(Ag+)配位结合而被还原成银(Ag)颗粒。在本示例性实施例中，硝酸铁(Fe(NO3)3)可以用作硝酸铁(iron nitrate)。然而，本公开不限于此。另外，在根据本公开的示例性实施例的薄膜蚀刻剂组合物中，可以减少相对于硝酸铁(iron nitrate)的重量的磷酸(H3PO4)的含量，从而减少对焊盘电极20的损坏。
在根据本公开的示例性实施例的薄膜蚀刻剂组合物中，硝酸铁(iron nitrate)用作磷酸(H3PO4)的替代解离剂以减少磷酸(H3PO4)的含量。根据本示例性实施例的薄膜蚀刻剂组合物，其中磷酸(H3PO4)的含量减少，可以降低蚀刻剂本身的粘度，因为具有高粘度的磷酸(H3PO4)的含量减少。也就是说，根据本示例性实施例的薄膜蚀刻剂组合物，在40℃可具有约5.0至约5.5的范围内的粘度(单位为厘泊，cP)。因此，蚀刻剂的流动是顺滑的，从而减少了定位在蚀刻设备50的下端部50B处的基板S的薄膜浸渍现象。
根据上述本公开的示例性实施例，可以实现能够防止蚀刻金属的再吸附并且均匀地蚀刻薄膜的薄膜蚀刻剂组合物。
应当理解，本文描述的本公开的示例性实施例应仅被视为描述性意义而非出于限制的目的。通常应当认为每个示例性实施例中的特征或方面的描述可用于其他实施例中的其他类似特征或方面。
尽管已参照附图描述了示例性实施例，但是本领域普通技术人员将理解，在不脱离如权利要求所限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (22)

1.一种薄膜蚀刻剂组合物，包括：
基于所述薄膜蚀刻剂组合物的总重量的43wt％至46wt％的磷酸；
5wt％至8wt％的硝酸；
10wt％至17wt％的乙酸；
1wt％至3wt％的硝酸铁；
0.7wt％至1.5wt％的磷酸盐；以及
作为剩余量的去离子水。
2.根据权利要求1所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物能够蚀刻包括银(Ag)或银合金的单层，或包括所述单层和含铟氧化物层的多层。
3.根据权利要求2所述的薄膜蚀刻剂组合物，其中，所述含铟氧化物层包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)中的一种或更多种。
4.根据权利要求2所述的薄膜蚀刻剂组合物，其中，所述银合金包括银(Ag)和选自钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)和钛(Ti)中的一种或更多种。
5.根据权利要求1所述的薄膜蚀刻剂组合物，其中，所述硝酸铁包括选自硝酸亚铁和硝酸铁(Fe(NO3)3)中的至少一种。
6.根据权利要求1所述的薄膜蚀刻剂组合物，其中，所述磷酸盐包括选自磷酸二氢钠(NaH2PO4)、磷酸氢二钠(Na2HPO4)、磷酸三钠(Na3PO4)、磷酸二氢钾(KH2PO4)、磷酸氢二钾(K2HPO4)、磷酸二氢铵((NH4)H2PO4)、磷酸氢二铵((NH4)2HPO4)和磷酸三铵((NH4)3PO4)中的一种或更多种。
7.根据权利要求1所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物在40℃具有5.0cP至5.5cP范围内的粘度。
8.根据权利要求1所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物包括基于所述薄膜蚀刻剂组合物的总重量的45wt％的磷酸、6.5wt％的硝酸、15wt％的乙酸、2wt％的硝酸铁、1wt％的磷酸盐以及作为剩余量的去离子水。
9.一种形成导电层图案的方法，所述方法包含：
制备基板，在所述基板上定位有包含银(Ag)的导电层；以及
蚀刻所述导电层以形成所述导电层图案，
其中，所述导电层的所述蚀刻包括用薄膜蚀刻剂组合物蚀刻所述导电层，所述薄膜蚀刻剂组合物包括基于薄膜蚀刻剂的总重量的43wt％至46wt％的磷酸、5wt％至8wt％的硝酸、10wt％至17wt％的乙酸、1wt％至3wt％的硝酸铁、0.7wt％至1.5wt％的磷酸盐以及作为剩余量的去离子水。
10.一种制造用于显示装置的阵列基板的方法，所述方法包括：
在基板上形成半导体层；
在所述半导体层上方形成栅电极；
在所述栅电极上方形成源电极和漏电极；
形成与所述源电极或所述漏电极电连接的薄膜，所述薄膜包括银(Ag)；以及
蚀刻所述薄膜以形成像素电极，
其中，所述薄膜的所述蚀刻包括用薄膜蚀刻剂组合物蚀刻所述薄膜，所述薄膜蚀刻剂组合物包含基于薄膜蚀刻剂的总重量的43wt％至46wt％的磷酸、5wt％至8wt％的硝酸、10wt％至17wt％的乙酸、1wt％至3wt％的硝酸铁、0.7wt％至1.5wt％的磷酸盐以及作为剩余量的去离子水。
11.根据权利要求10所述的方法，其中，所述栅电极、所述源电极和所述漏电极中的至少一个包括铝(Al)。
12.根据权利要求11所述的方法，进一步包含：
在所述基板的一侧形成焊盘部分，其中，所述焊盘部分中的焊盘电极包含铝(Al)。
13.根据权利要求12所述的方法，其中，所述焊盘部分的所述形成与所述栅电极的所述形成或所述源电极和所述漏电极的所述形成同时执行。
14.根据权利要求12所述的方法，其中，在所述薄膜的所述蚀刻期间，所述焊盘电极暴露于所述薄膜蚀刻剂组合物。
15.一种用于蚀刻薄膜的薄膜蚀刻剂组合物，所述薄膜包含银(Ag)，以及所述薄膜蚀刻剂组合物包含磷酸、硝酸、乙酸、硝酸铁(Fe(NO3)3)和磷酸二氢钠(NaH2PO4)。
16.根据权利要求15所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物包含：
基于所述薄膜蚀刻剂组合物的总重量的43wt％至46wt％的所述磷酸；
5wt％至8wt％的所述硝酸；
10wt％至17wt％的所述乙酸；
1wt％至3wt％的所述硝酸铁(Fe(NO3)3)；
0.7wt％至1.5wt％的所述磷酸二氢钠(NaH2PO4)；以及
作为剩余量的去离子水。
17.根据权利要求15所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物在40℃具有5.0cP至5.5cP范围内的粘度。
18.根据权利要求15所述的薄膜蚀刻剂组合物，其中，所述薄膜蚀刻剂组合物能够蚀刻包含银(Ag)或银合金的单层，或包含所述单层和含铟氧化物层的多层。
19.根据权利要求18所述的薄膜蚀刻剂组合物，其中，所述含铟氧化物层包含选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)中的一种或更多种。
20.根据权利要求18所述的薄膜蚀刻剂组合物，其中，所述银合金包含银(Ag)和选自钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)和钛(Ti)中的一种或更多种。
21.一种形成含银导电层图案的方法，所述方法包含：
制备基板；
在所述基板上形成含铝导电层图案；
在基板上形成含银导电层并暴露所述含铝导电层图案；以及
蚀刻所述含银导电层以形成具有薄膜蚀刻剂组合物的所述含银导电层图案，
其中，所述薄膜蚀刻剂组合物包含基于所述薄膜蚀刻剂组合物的总重量的43wt％至46wt％的磷酸、5wt％至8wt％的硝酸、10wt％至17wt％的乙酸，1wt％至3wt％的硝酸铁(Fe(NO3)3)、0.7wt％至1.5wt％的磷酸盐以及作为剩余量的去离子水。
22.根据权利要求21所述的方法，其中，在所述含银导电层的所述蚀刻期间，所述含铝导电层图案暴露于所述薄膜蚀刻剂组合物。
CN201910427437.6A 2018-05-30 2019-05-22 薄膜蚀刻剂组合物及使用其形成金属图案的方法 Pending CN110552006A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0062134 2018-05-30
KR1020180062134A KR102223681B1 (ko) 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법

Publications (1)

Publication Number Publication Date
CN110552006A true CN110552006A (zh) 2019-12-10

Family

ID=68694462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910427437.6A Pending CN110552006A (zh) 2018-05-30 2019-05-22 薄膜蚀刻剂组合物及使用其形成金属图案的方法

Country Status (5)

Country Link
US (1) US11225721B2 (zh)
JP (1) JP7403966B2 (zh)
KR (1) KR102223681B1 (zh)
CN (1) CN110552006A (zh)
TW (1) TWI822787B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113637972A (zh) * 2020-05-11 2021-11-12 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102478164B1 (ko) * 2020-06-05 2022-12-14 한국항공대학교산학협력단 은 함유 막 식각액 조성물, 이를 이용한 금속 패턴 방법, 표시장치용 어레이 기판의 제조 방법
CN112420970B (zh) * 2020-11-19 2022-10-28 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件阳极侧壁保护刻蚀方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164961A (ja) * 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
CN101211930A (zh) * 2006-12-29 2008-07-02 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
US20090174834A1 (en) * 2008-01-07 2009-07-09 Seung-Ha Choi Liquid crystal display and method of fabricating the same
US20140038348A1 (en) * 2012-08-03 2014-02-06 Samsung Display Co., Ltd. Etchant composition and manufacturing method for thin film transistor using the same
CN105887091A (zh) * 2015-02-16 2016-08-24 东友精细化工有限公司 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
CN105951101A (zh) * 2015-03-09 2016-09-21 东友精细化工有限公司 含银薄膜的蚀刻液组合物和使用了其的显示装置用阵列基板的制造方法
CN106011861A (zh) * 2015-03-26 2016-10-12 东友精细化工有限公司 用于蚀刻含银薄层的蚀刻剂组合物和用其制造显示装置的阵列基板的方法
KR101738371B1 (ko) * 2016-04-26 2017-05-23 풍원화학(주) 은 및 니켈-크롬 적층형 금속층 식각액 조성물
CN108018558A (zh) * 2016-11-03 2018-05-11 三星显示有限公司 蚀刻液组合物以及有机发光显示装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004238656A (ja) 2003-02-04 2004-08-26 Kobe Steel Ltd 銀薄膜用エッチング液、そのエッチング液を用いた銀薄膜のエッチング方法及びパターン形成方法
KR20070017762A (ko) 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR20080009866A (ko) 2006-07-25 2008-01-30 동우 화인켐 주식회사 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
KR101323458B1 (ko) 2007-06-15 2013-10-29 동우 화인켐 주식회사 은 식각액 조성물
JP2009007634A (ja) 2007-06-28 2009-01-15 Ulvac Seimaku Kk 銀合金膜のエッチング方法およびエッチング溶液
JP5158339B2 (ja) 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
KR101406362B1 (ko) 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
JP4685180B2 (ja) 2009-07-09 2011-05-18 株式会社Ａｄｅｋａ 銅含有材料用エッチング剤組成物及び銅含有材料のエッチング方法
KR101953215B1 (ko) 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR102087791B1 (ko) 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
TWI631205B (zh) 2015-11-06 2018-08-01 東友精細化工有限公司 銀蝕刻液組合物和使用該組合物的顯示基板
KR102421116B1 (ko) * 2017-06-22 2022-07-15 삼성디스플레이 주식회사 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164961A (ja) * 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
CN101211930A (zh) * 2006-12-29 2008-07-02 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
US20090174834A1 (en) * 2008-01-07 2009-07-09 Seung-Ha Choi Liquid crystal display and method of fabricating the same
US20140038348A1 (en) * 2012-08-03 2014-02-06 Samsung Display Co., Ltd. Etchant composition and manufacturing method for thin film transistor using the same
CN105887091A (zh) * 2015-02-16 2016-08-24 东友精细化工有限公司 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
CN105951101A (zh) * 2015-03-09 2016-09-21 东友精细化工有限公司 含银薄膜的蚀刻液组合物和使用了其的显示装置用阵列基板的制造方法
CN106011861A (zh) * 2015-03-26 2016-10-12 东友精细化工有限公司 用于蚀刻含银薄层的蚀刻剂组合物和用其制造显示装置的阵列基板的方法
KR101738371B1 (ko) * 2016-04-26 2017-05-23 풍원화학(주) 은 및 니켈-크롬 적층형 금속층 식각액 조성물
CN108018558A (zh) * 2016-11-03 2018-05-11 三星显示有限公司 蚀刻液组合物以及有机发光显示装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113637972A (zh) * 2020-05-11 2021-11-12 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法
CN113637972B (zh) * 2020-05-11 2024-03-26 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法

Also Published As

Publication number Publication date
TWI822787B (zh) 2023-11-21
US20190368053A1 (en) 2019-12-05
KR102223681B1 (ko) 2021-03-08
TW202003922A (zh) 2020-01-16
JP2019212897A (ja) 2019-12-12
US11225721B2 (en) 2022-01-18
KR20190137193A (ko) 2019-12-11
JP7403966B2 (ja) 2023-12-25

Similar Documents

Publication Publication Date Title
TWI618818B (zh) 含銀薄膜的蝕刻液組合物和使用了其的顯示裝置用陣列基板的製造方法
JP2016167581A5 (zh)
KR102546803B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
KR102421116B1 (ko) 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법
CN110552006A (zh) 薄膜蚀刻剂组合物及使用其形成金属图案的方法
CN105755472B (zh) 银蚀刻液组合物和利用它的显示基板
TWI675939B (zh) 含銀薄膜用的蝕刻液組合物及利用其的顯示裝置用陣列基板的製造方法
CN110359049B (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
CN110359050B (zh) 含银薄膜蚀刻液组合物、用其制造的用于显示装置的阵列基板及其制造方法
KR102459693B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
CN109797397B (zh) 银蚀刻液组合物、利用它的蚀刻方法及金属图案形成方法
CN111155092B (zh) 银薄膜蚀刻液组合物、蚀刻方法及金属图案的形成方法
CN111172541B (zh) 银薄膜蚀刻液组合物、蚀刻方法及金属图案的形成方法
KR20230118059A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR102567796B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR102513168B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
KR20200054866A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
TWI665289B (zh) 用於銦氧化物層的蝕刻劑組合物、製作用於液晶顯示裝置的陣列基板的方法、用於液晶顯示裝置的陣列基板和導線
CN115679327A (zh) 用于含银金属膜的蚀刻液组合物
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190076494A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR20200053400A (ko) 은 박막 식각액 조성물, 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190109074A (ko) 은 박막 식각액 조성물, 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190076496A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination