KR20210095825A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20210095825A
KR20210095825A KR1020210097203A KR20210097203A KR20210095825A KR 20210095825 A KR20210095825 A KR 20210095825A KR 1020210097203 A KR1020210097203 A KR 1020210097203A KR 20210097203 A KR20210097203 A KR 20210097203A KR 20210095825 A KR20210095825 A KR 20210095825A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
layer
source electrode
drain electrode
Prior art date
Application number
KR1020210097203A
Other languages
English (en)
Inventor
김형민
김남준
윤재형
김장수
권세명
이강영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210097203A priority Critical patent/KR20210095825A/ko
Publication of KR20210095825A publication Critical patent/KR20210095825A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 위치하며 산화물 반도체로 형성된 제1 산화물 반도체층, 상기 게이트 절연막 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 산화물 반도체층을 포함하고, 상기 데이터 배선층은 구리 또는 구리합금을 포함한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line) 등의 신호선이 평판 표시 장치에 구비된다.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있는데, 이 때 산화물 반도체로 형성된 반도체층으로 구리 등의 물질이 확산되어 장치의 신뢰성이 떨어지는 문제가 있다.
본 발명이 해결하고자 하는 과제는 주배선층과 보호막 사이에 개재된 산화물 반도체층을 포함하는 박막 트랜지스터 표시판을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 주배선층 위에 산화물 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공하는데 있다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 위치하며 산화물 반도체로 형성된 제1 산화물 반도체층, 상기 게이트 절연막 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 산화물 반도체층을 포함하고, 상기 데이터 배선층은 구리 또는 구리합금을 포함한다.
상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 포함하는 상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측면이 노출되어 있고, 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 상기 제2 산화물 반도체층이 덮고 있을 수 있다.
상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함할 수 있다.
상기 보호막은 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 제2 산화물 반도체층과 접촉할 수 있다.
상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함할 수 있다.
상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일한 물질로 이루어질 수 있다.
상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층은 인듐-갈륨-아연 산화물일 수 있다.
상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함할 수 있다.
제2 산화물 반도체층은 상기 소스 전극 및 상기 드레인 전극 상부에만 형성되어 있을 수 있다.
상기 데이터 배선층은 주 배선층위에 위치하는 캐핑층을 포함하며, 상기 캐핑층은 금속 산화물을 포함할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 위치하며 산화물 반도체로 형성된 제1 산화물 반도체층, 상기 게이트 절연막 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 산화물 반도체층, 상기 드레인 전극과 접촉하고 있는 화소 전극, 제1 기판과 대응하는 제2 기판, 제1 기판과 제2 기판 사이에 개재된 액정층을 포함하고, 상기 데이터 배선층은 구리 또는 구리합금을 포함할 수 있다.
상기 제2 산화물 반도체층은 상기 소스 전극 및 상기 드레인 전극 상부에만 형성되어 있을 수 있다.
상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함할 수 있다.
상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 산화물 반도체를 포함하는 제1 산화물 반도체층을 형성하는 단계, 상기 제1 산화물 반도체층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 제2 산화물 반도체층을 형성하는 단계, 상기 제2 산화물 반도체층을 포함하는 상기 기판 위에 보호막을 형성히는 단계를 포함하고, 상기 데이터 배선층을 구리 또는 구리합금을 포함하도록 형성한다.
상기 제1 산화물 반도체층을 형성하는 단계와 상기 데이터 배선층을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행할 수 있다.
상기 제2 산화물 반도체층을 형성하는 단계에서 사용되는 마스크는 상기 데이터 배선층을 형성하는 단계에서 사용한 마스크와 동일할 수 있다.
상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함할 수 있다.
상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 추가로 형성되는 산화물 반도체층이 공정상 노출되는 주배선층 부분을 덮는 구조를 포함하여 주배선층을 형성하는 물질이 산화되는 것을 억제함으로써 신뢰성을 향상시킬 수 있다. 또한, 주배선층 위에 형성하던 캐핑막을 생략할 수 있기 때문에 공정 비용을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 8은 본 발명 비교예에 따른 박막 트랜지스터 표시판에서, 주배선층과 보호막 사이의 계면을 나타낸 사진이다.
도 9는 본 발명 실시예에 따른 박막 트랜지스터 표시판에서, 주배선층과 보호막 사이의 계면을 나타낸 사진이다.
도 10은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p), 제2층 (121r)으로 이루어진 이중막 구조를 가질 수 있다. 제1층(121p), 제2층 (121r)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(121p)은 티타늄을 포함하고, 제2층(121r)은 구리 또는 구리합금을 포함할 수 있다.
또한, 제1층(121p), 제2층(121r)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 이중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 삼중막 형태로 형성될 수 있다.
게이트 선(121)과 평행하게 유지 전극선(131)이 위치한다. 유지 전극선(131)은 화소 영역을 가로 질러 게이트선(121)과 평행하게 형성될 수 있다.
유지 전극선 또한 제1층(131p) 및 제2층(131r)으로 이루어진 이중막 구조를 가질 수 있다.
제1층(131p), 제2층 (131r)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(131p)은 티타늄을 포함하고, 제2층(131r)은 구리 또는 구리합금을 포함할 수 있다.
유지 전극선(131)은 게이트선(121)과 동일 공정으로 형성될 수 있으며, 유시 전극선(131)과 게이트선(121)의 구성 물질은 동일할 수 있다.
게이트선(121) 및 유지 전극선(131) 위에는 산화 규소 또는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다
게이트 절연막(140) 위에는 산화물 반도체로 형성된 복수의 반도체층(154)이 형성되어 있다. 반도체층(154)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(154)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(154)은 인듐-갈륨-아연 산화물일 수 있다.
즉, 반도체층(154)은 산화물 반도체로 이루어질 수 있으며, 본 발명에서 반도체층(154)은 제1 산화물 반도체층(154)이라는 용어와 혼용하여 사용한다.
반도체층(154) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 하부 배리어층(171p, 173p, 175p), 주배선층(171r, 173r, 175r)의 이중막 구조를 가진다. 하부 배리어층(171p, 173p, 175p)은 금속 산화물로 이루어져 있고, 주배선층(171r, 173r, 175r)은 구리 또는 구리 합금으로 형성되어 있다.
구체적으로, 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있다.
배리어층(171p, 173p, 175p) 반도체층(154)으로 구리 등의 물질이 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
주배선층(171r, 173r, 175r) 위에는 산화물 반도체층(155)이 위치한다. 이는 앞서 소스 전극(173) 및 드레인 전극(175) 하부에 형성된 반도체층(154)을 구성하는 산화물 반도체층과 구분하기 위하여, 제2 산화물 반도체 층(155)이라고 지칭하여 설명한다.
이러한 제2 산화물 반도체층(155)은 소스 전극(173) 및 드레인 전극(175)의 표면과 직접 접촉하면서 소스 전극(173) 및 드레인 전극(175)을 덮고 있고, 특히 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)을 덮는다. 더 나아가 제2 산화물 반도체층(155)은 반도체층(154)의 돌출부(154)에도 형성된다. 즉, 도 2에 도시된 바와 같이, 제2 산화물 반도체층(155)은 소스 전극(173)과 드레인 전극(175) 사이에 제1 산화물 반도체층(154)이 노출된 영역에도 형성되어, 제1 산화물 반도체층(154)과 접촉할 수 있다.
제2 산화물 반도체층(155)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 제2 산화물 반도체층(155)은 인듐-갈륨-아연 산화물일 수 있다.
즉, 제1 산화물 반도체층(154)과 제2 산화물 반도체층(155)이 동일한 물질로 이루어질 수 있다. 제1 산화물 반도체층(154) 및 제2 산화물 반도체층(155) 모두 인듐-갈륨-아연 산화물일 수 있다.
그러나, 제2 산화물 반도체층(155)의 물질은 제1 산화물 반도체층(154)의 물질과 동일하지 않을 수 있다. 즉, 제2 산화물 반도체층(155)의 물질로는 산소 함량을 높여 캐리어 농도(carrier concentration)를 줄인 Transparent conducting Oxide 물질이면 제한 없이 사용 가능하다.
이하, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)에 대해 구체적으로 설명하기로 한다.
도 2를 참고하면, 반도체층(154)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(154)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이러한 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 측면은 노출되어 있고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)은 제2 산화물 반도체층(155)으로 덮여 있다. 제2 산화물 반도체층(155) 없이 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)이 후속 공정에 의해 형성되는 산화 규소를 포함하는 보호막과 접촉하게 되거나, 채널 특성을 갖도록 열처리를 하면 주배선층(171r, 173r, 175r)에 포함된 구리 등의 물질이 산화물을 형성하게 되어 채널 영역에 확산될 수 있다. 본 실시예에서는 제2 산화물 반도체층(155)이 구리 등의 물질이 산화되는 것을 방지할 수 있다.
본 실시예에서 제2 산화물 반도체층(155)은 소스 전극(173) 및 드레인 전극(175) 형성시 사용된 마스크와 동일한 마스크를 사용하여 형성되므로, 별도의 마스크 추가 공정이 요구되지 않는다.
종래에는 주배선층(171r, 173r, 175r)의 상부에도 확산 방지막으로써 별도의 캐핑막을 형성하는 경우가 있었으나, 본 실시예에 따른 박막 트랜지스터 표시판에서는 제2 산화물 반도체층(155)이 형성되어 있기 때문에 별도의 캐핑막 형성을 생략할 수 있다. 따라서, 캐핑막 형성을 위해 필요한 스퍼터링 비용을 감소할 수 있고, 생산성을 높일 수 있다.
제2 산화물 반도체층(155) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(180)에는 드레인 전극(175)의 일단을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
본 실시예에서 보호막(180)은 하부 보호막과 상부 보호막을 포함하는 이중막 구조로 형성될 수 있다. 하부 보호막은 산화 규소로 형성되고, 상부 보호막은 질화 규소로 형성될 수 있다. 본 실시예에서 반도체층(154)이 산화물 반도체를 포함하기 때문에 반도체층(154)과 인접한 하부 보호막은 산화 규소로 형성되는 것이 바람직하다. 하부 보호막이 질화 규소로 형성되면 박막 트랜지스터의 특성이 나타나지 않는다.
보호막(180) 위에는 복수의 화소 전극 (191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
그러면, 이하 도 3 내지 도 6을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다. 도 3 내지 도 6은 도 1의 절단선 II-II를 따라 자른 단면도를 순서대로 나타낸 것이다.
도 3을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중 적어도 하나를 적층하고, 그 위에 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나를 적층하여 이중막을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)을 형성한다. 예를 들어, 하부막(121p, 124p, 131p)은 티타늄을 포함하고, 상부막(121r, 124r, 131r)은 구리 또는 구리합금을 포함할 수 있다.
구체적으로, 이중막을 형성한 후에 감광막(도시하지 않음)을 적층하고 패터닝한 후 패터닝된 감광막(도시하지 않음)을 마스크로 하여 하부막(121p, 124p, 131p) 및 상부막(121r, 124r, 131r)을 함께 식각한다. 이때 사용하는 식각액(etchant)은 하부막(121p, 124p, 131p) 및 상부막(121r, 124r, 131r)을 함께 식각할 수 있는 것을 사용할 수 있다.
다음, 게이트선(121), 게이트 전극(124), 및 유지 전극선(131) 위에 게이트 절연막(140)을 적층한다.
게이트 절연막(140)은 질화 규소를 포함하는 제1 절연막(미도시)을 증착한 후에 산화 규소를 포함하는 제2 절연막(미도시)을 증착할 수 있다.
이어, 제1 산화물 반도체층(154), 하부 배리어층(171p, 173p, 175p) 및 주배선층(171r, 173r, 175r)을 적층하고 패터닝하여, 도 2에 도시된 바와 같이 제1 산화물 반도체층(154) 및 소스 전극(173), 드레인 전극(175)을 형성한다.
제1 산화물 반도체층 (154)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 하부 배리어층(171p, 173p, 175p) 은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나를 포함하도록 형성하고, 주배선층(171r, 173r, 175r)은 구리 또는 구리 합금을 포함하도록 형성할 수 있다.
이때, 상기 제1 산화물 반도체층(154)과 하부 배리어층, 주배선층을 적층한 후 영역별로 두께가 상이한 감광막 패턴을 이용하여 제1 산화물 반도체층(154)의 채널 영역을 형성할 수 있다. 즉, 소스 전극(173) 및 드레인 전극(175) 사이에 노출된 반도체 층(154)을 형성하기 위하여, 반도체 층(154)이 노출되는 채널 영역 상부의 감광막 패턴은 다른 영역에 비하여 두께가 ?塚? 수 있다.
두께가 다른 감광막 패턴을 이용하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 하부막(171p, 173p, 175p)과 동일한 평면 패턴을 가지는 반도체층(154, 154)이 형성된다. 한편, 반도체층(154, 154)은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 데이터선(171), 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가진다.
다음, 도 4를 참고하면 소스 전극(173)과 드레인 전극(175) 상부 및 노출된 제1 산화물 반도체층(154) 상부에 제2 산화물 반도체층(155)을 형성한다. 제2 산화물 반도체층은 소스 전극(173) 및 드레인 전극(175) 표면을 따라 형성된다.. 이 때, 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 포함하는 반도체층(154) 돌출부(154)의 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175) 각각의 측면이 노출되어 있고, 노출된 소스 전극의 측면 및 노출된 드레인 전극의 측면을 산화물 반도체층(155)이 덮도록 형성한다.
이때, 제2 산화물 반도체층(155)의 형성은, 앞서 소스 전극(173) 및 드레인 전극(175) 형성시 사용하였던 마스크와 동일한 마스크를 이용하여 형성할 수 있다.
이때 제2 산화물 반도체층(155)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함할 수 있다. 제2 산화물 반도체층(155)은 제1 산화물 반도체층(154)과 동일한 물질로 이루어질 수 있다.
다음, 도 5를 참고하면 제2 산화물 반도체층(155) 위에 보호막(180)을 형성한다. 보호막(180)은 제2 산화물 반도체층(155) 위에 산화 규소를 포함하는 하부 보호막(미도시)을 형성하고, 하부 보호막 위에 질화 규소를 포함하는 상부 보호막(미도시)을 형성할 수 있다.
다음, 도 6에 도시된 바와 같이 보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 화소 전극(191)을 형성함으로써 도 2와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
도 7은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 7에서 나타내는 실시예는 도 2에서 설명한 실시예와 대부분 동일하다.
다만, 도 7의 실시예에 따른 박막 트랜지스터 표시판의 경우, 소스 전극 및 드레인 전극의 주 배선층(171r, 173r, 175r) 위에 캐핑막(171q, 173q, 175q)이 형성되어 있다. 이러한 캐핑막은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나를 포함하도록 형성될 수 있다.
도 7의 실시예에 따른 박막 트랜지스터 표시판은 소스 전극(173) 및 드레인 전극(175)을 구성하는 구리 등의 물질이 산화물을 형성하게 되어 채널 영역에 확산되는 것을 막기 위하여, 캐핑막(173q, 175q) 및 제2 산화물 반도체층(155)을 모두 형성한 구조이다.
도 8은 본 발명 비교예에 따른 박막 트랜지스터 표시판에서, 주배선층과 보호막 사이의 계면을 나타낸 사진이다. 도 9는 본 발명 실시예에 따른 박막 트랜지스터 표시판에서, 주배선층과 보호막 사이의 계면을 나타낸 사진이다.
도 8을 참고로 하면, 구리를 포함하는 주배선층과 보호막 사이의 계면에서, CuxO와 같은 구리 산화물이 형성된 것을 확인할 수 있다. 즉, 소스 전극 및 드레인 전극의 측면이 제2 산화물 반도체층(155)에 의하여 보호되지 않은 본 발명 비교예에 따른 박막 트랜지스터 표시판은, 소스 전극 및 드레인 전극과 보호막의 계면에서 소스 전극 및 드레인 전극을 구성하는 구리의 확산에 의해 구리 산화물이 형성되게 된다.
이렇게 구리 산화물이 형성되게 되면, 소스 전극 및 드레인 전극에는 확산되어 빠져나간 구리에 의한 보이드가 형성되고, 반도체가 위치하는 채널부가 구리 산화물로 오염되는 문제점이 발생한다. 이는 박막 트랜지스터 표시판의 품질 저하를 유발한다.
그러나 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 경우, 소스 전극 및 드레인 전극의 노출된 측면 및 상부면이 제2 산화물 반도체층(155)에 의하여 보호되어 있다. 따라서, 소스 전극 및 드레인 전극에 포함되는 구리 물질이 보호막으로 확산되지 않으며, 따라서 채널 영역에 구리 산화물이 형성되는 문제점이 발생하지 않는다. 따라서 도 9에 도시된 바와 같이 구리 배선과 보호막의 사이에서 구리 산화물이 형성되지 않는다.
그러므로 채널 영역의 오염을 방지할 수 있으며, 소스 전극 및 드레인 전극에서 구리의 확산에 의한 보이드 형성 또한 방지할 수 있다.
도 10은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 10을 참고하면, 제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
앞에서 차광 부재(220)와 색필터(230)가 대향 표시판(200)에 형성되는 것으로 설명했으나, 차광 부재(220)와 색필터(230) 중 적어도 하나는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
*데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
박막 트랜지스터 표시판(100)에 관한 설명은 도 2를 참고하여 설명한 실시예의 내용이 적용될 수 있다.
여기서, 본 실시예에 따른 박막 트랜지스터 표시판을 액정 표시 장치에 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 124: 게이트 전극
131: 유지 전극선 140: 보호막
154: 제1 산화물 반도체층 155: 제2 산화물 반도체층
171 데이터선 173 소스 전극
175: 드레인 전극 180: 보호막
191: 화소 전극

Claims (16)

  1. 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성된 게이트 절연막,
    상기 게이트 절연막 위에 위치하며 산화물 반도체로 형성된 제1 산화물 반도체층,
    상기 게이트 절연막 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층,
    상기 소스 전극 및 상기 드레인 전극을 덮는 제2 산화물 반도체층을 포함하고,
    상기 데이터 배선층은 구리 또는 구리합금을 포함하고,
    상기 제2 산화물 반도체층은 상기 소스 전극의 일 측면 및 상기 드레인 전극의 일 측면은 덮지 않고,
    상기 제1 산화물 반도체층의 일부 영역은 상기 제2 산화물 반도체층과 직접 접하고,
    상기 제2 산화물 반도체층과 직접 접하는 제1 산화물 반도체층의 영역은 다른영역보다 두께가 얇고,
    상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일한 물질로 이루어진 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 포함하는 상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측면이 노출되어 있고, 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 상기 제2 산화물 반도체층이 덮고 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    보호막을 더 포함하고,
    상기 보호막은 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 제2 산화물 반도체층과 접촉하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고,
    상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층은 인듐-갈륨-아연 산화물인 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  8. 제1항에서,
    제2 산화물 반도체층은 상기 소스 전극 및 상기 드레인 전극 상부에만 형성되어 있는 박막 트랜지스터 표시판.
  9. 제2항에서,
    상기 데이터 배선층은 주 배선층위에 위치하는 캐핑층을 포함하며,
    상기 캐핑층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  10. 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성된 게이트 절연막,
    상기 게이트 절연막 위에 위치하며 산화물 반도체로 형성된 제1 산화물 반도체층,
    상기 게이트 절연막 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층,
    상기 소스 전극 및 상기 드레인 전극을 덮는 제2 산화물 반도체층,
    상기 드레인 전극과 접촉하고 있는 화소 전극,
    제1 기판과 대응하는 제2 기판,
    제1 기판과 제2 기판 사이에 개재된 액정층을 포함하고,
    상기 데이터 배선층은 구리 또는 구리합금을 포함하고,
    상기 제2 산화물 반도체층은 상기 소스 전극의 일 측면 및 상기 드레인 전극의 일 측면은 덮지 않고,
    상기 제1 산화물 반도체층의 일부 영역은 상기 제2 산화물 반도체층과 직접 접하고,
    상기 제2 산화물 반도체층과 직접 접하는 제1 산화물 반도체층의 영역은 다른영역보다 두께가 얇고,
    상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일 물질로 이루어진 액정 표시 장치.
  11. 제10항에서,
    상기 제2 산화물 반도체층은 상기 소스 전극 및 상기 드레인 전극 상부에만 형성되어 있는 액정 표시 장치.
  12. 제10항에서,
    상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고,
    상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하는 액정 표시 장치.
  13. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 산화물 반도체를 포함하는 제1 산화물 반도체층을 형성하는 단계,
    상기 제1 산화물 반도체층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 제2 산화물 반도체층을 형성하는 단계,
    상기 제2 산화물 반도체층을 포함하는 상기 기판 위에 보호막을 형성하는 단계를 포함하고,
    상기 데이터 배선층을 구리 또는 구리합금을 포함하도록 형성하고,
    상기 제2 산화물 반도체층은 상기 소스 전극의 일 측면 및 상기 드레인 전극의 일 측면은 덮지 않고,
    상기 제1 산화물 반도체층의 일부 영역은 상기 제2 산화물 반도체층과 직접 접하고,
    상기 제2 산화물 반도체층과 직접 접하는 제1 산화물 반도체층의 영역은 다른영역보다 두께가 얇고,
    상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층이 동일 물질로 이루어진 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제1 산화물 반도체층을 형성하는 단계와 상기 데이터 배선층을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제2 산화물 반도체층을 형성하는 단계에서 사용되는 마스크는 상기 데이터 배선층을 형성하는 단계에서 사용한 마스크와 동일한 박막 트랜지스터 표시판의 제조 방법.
  16. 제13항에서,
    상기 제1 산화물 반도체층은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고,
    상기 제2 산화물 반도체층의 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020210097203A 2015-01-13 2021-07-23 박막 트랜지스터 표시판 및 그 제조 방법 KR20210095825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210097203A KR20210095825A (ko) 2015-01-13 2021-07-23 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150006320A KR20160087469A (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판 및 그 제조 방법
KR1020210097203A KR20210095825A (ko) 2015-01-13 2021-07-23 박막 트랜지스터 표시판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006320A Division KR20160087469A (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210095825A true KR20210095825A (ko) 2021-08-03

Family

ID=56368080

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150006320A KR20160087469A (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판 및 그 제조 방법
KR1020210097203A KR20210095825A (ko) 2015-01-13 2021-07-23 박막 트랜지스터 표시판 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150006320A KR20160087469A (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20160204135A1 (ko)
KR (2) KR20160087469A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9331165B2 (en) * 2012-11-02 2016-05-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer

Also Published As

Publication number Publication date
US20160204135A1 (en) 2016-07-14
KR20160087469A (ko) 2016-07-22

Similar Documents

Publication Publication Date Title
KR102166898B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8269220B2 (en) Transparent transistor with multi-layered structures and method of manufacturing the same
KR102148850B1 (ko) 박막 트랜지스터 및 이를 구비하는 표시 장치
TWI588996B (zh) 半導體裝置
KR20130126240A (ko) 박막 트랜지스터 표시판
US9754977B2 (en) Thin film transistor and method of manufacturing the same
CN104851888B (zh) 薄膜晶体管阵列面板
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140083136A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR102304103B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR20210095825A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US9828666B2 (en) Thin film transistor array panel having an oxide semiconductor including silicon
KR20150052685A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR101593395B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application