KR20160129160A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20160129160A
KR20160129160A KR1020150060544A KR20150060544A KR20160129160A KR 20160129160 A KR20160129160 A KR 20160129160A KR 1020150060544 A KR1020150060544 A KR 1020150060544A KR 20150060544 A KR20150060544 A KR 20150060544A KR 20160129160 A KR20160129160 A KR 20160129160A
Authority
KR
South Korea
Prior art keywords
insulating film
oxide
sub
forming
source electrode
Prior art date
Application number
KR1020150060544A
Other languages
English (en)
Inventor
최준환
전준혁
조승경
김장수
박재우
서기성
이수웅
이정영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150060544A priority Critical patent/KR20160129160A/ko
Priority to US15/137,476 priority patent/US20160322507A1/en
Publication of KR20160129160A publication Critical patent/KR20160129160A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 기재의 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 위치하는 게이트 전극; 상기 기판 위에 위치하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하고, 상기 반도체층과 접촉되는 제1 산화 절연막을 포함하는 게이트 절연막, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 소스 전극 및 상기 드레인 전극과 접촉되는 제2 산화 절연막을 포함하는 보호막을 포함하고, 상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나의 두께 방향 수소 함유량 분포는 불연속적으로 형성된다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선과 화소 전극에 인가될 신호를 전달하는 데이터선 등의 신호선이 표시 장치에 구비된다.
한편, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있으며, 상기 주배선층을 산화로부터 보호하기 위하여 상기 주배선층을 덮는 보호막이 제공될 수 있다. 이때, 상기 보호막에 다량의 수소 이온이 함유된 경우, 상기 수소 이온이 정공으로서 거동하기 때문에 상기 보호막에 덮여진 박막 트랜지스터의 성능이 저하될 수 있는 문제점이 있다.
본 발명은 상기한 바와 같은 기술적 배경을 바탕으로 안출된 것으로, 보호막의 수소 함유량을 적정한 수준으로 형성할 수 있는 박막 트랜지스터 표시판을 제공하고자 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 위치하는 게이트 전극; 상기 기판 위에 위치하는 반도체층, 상기 게이트 전극과 상기 반도체층 사이에 위치하고, 상기 반도체층과 접촉되는 제1 산화 절연막을 포함하는 게이트 절연막, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 소스 전극 및 상기 드레인 전극과 접촉되는 제2 산화 절연막을 포함하는 보호막을 포함하고, 상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나의 두께 방향 수소 함유량 분포는 불연속적으로 형성된다.
또한, 상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나의 두께 방향 수소 함유량 분포는 증가 및 감소가 반복적으로 이루어지는 패턴을 가질 수 있다.
또한, 상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나에는 복수의 부절연막을 포함하고, 각각의 상기 부절연막 내부의 수소 함유량은 상기 부절연막 계면의 수소 함유량보다 크게 형성될 수 있다.
또한, 상기 부절연막 내부의 수소 함유량은 기설정된 수준을 유지할 수 있다.
또한, 상기 부절연막의 두께는 10 nm 내지 50 nm 중 어느 하나 일 수 있다.
또한, 상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나에 포함되는 상기 부절연막은 5개 이상일 수 있다.
또한, 상기 제1 산화 절연막의 수소 함유량은 상기 제2 산화 절연막의 수소 함유량보다 작을 수 있다.
또한, 상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층을 더 포함하고, 상기 배리어층은 금속 산화물을 포함할 수 있다.
또한, 상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함할 수 있다.
본 발명의 다른 측면에 따른 박막 트랜지스터 표시판의 제조방법은, 기판 위에 게이트 전극을 형성하는 단계; 상기 기판 위에 반도체층을 형성하는 단계, 상기 게이트 전극과 상기 반도체층 사이에, 상기 게이트 전극과 접촉되는 제1 산화 절연막을 포함하는 게이트 절연막을 형성하는 단계, 상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 형성하는 단계, 및 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 소스 전극 및 상기 드레인 전극과 접촉되는 제2 산화 절연막을 포함하는 보호막을 형성하는 단계를 포함하고, 상기 게이트 절연막을 형성하는 단계 및 상기 보호막을 형상하는 단계 중 적어도 하나는, 상기 게이트 및 상기 소스 전극과 상기 드레인 전극 중 어느 하나를 덮는 부절연막을 형성하는 단계, 상기 부절연막을 플라즈마 처리하는 단계 및 상기 부절연막의 상면에 다른 부절연막을 형성하는 단계를 포함할 수 있다.
또한, 상기 부절연막을 플라즈마 처리하는 단계;는, 질화 산화물 플라즈마 처리, 질소 플라즈마 처리 및 수소 플라즈마 처리 중 어느 하나 일 수 있다.
또한, 상기 부절연막 내부의 수소 함유량은 상기 다른 부절연막과 접하는 상기 제1부절연막 계면의 수소 함유량보다 크게 형성될 수 있다.
또한, 상기 게이트 절연막을 형성하는 단계는, 섭씨 260 도 내지 섭씨 350 도 중 어느 하나의 온도에서 상기 제1 산화 절연막을 형성할 수 있다.
또한, 상기 보호막을 형성하는 단계는, 섭씨 150 도 내지 섭씨 250 도 중 어느 하나의 온도에서 상기 제1 산화 절연막을 형성할 수 있다.
또한, 상기 반도체층을 형성하는 단계와 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행할 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 표시 장치에 의하면, 산화 절연막의 형성과정에서 규소 산화물의 증착 및 플라즈마 처리를 교번하여 수행함으로써, 상기 산화 절연막의 수소 함유량을 감소시킬 수 있는 효과가 있다.
또한, 상기 산화 절연막에 포함되는 부절연막의 두께, 플라즈마의 성분 또는 플라즈마 처리 시간을 조정함으로써, 상기 산화 절연막 내부의 수소 함유량을 원하는 수준으로 조절할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
도 15는 본 실시예에 따른 박막 트랜지스터 표시판의 보호막의 수소 함유량을 보여주는 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 발명에 있어서 "~상에"라 함은 대상부재의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력방향을 기준으로 상부에 위치하는 것을 의미하는 것은 아니다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 박막 트랜지스터 표시판을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이며, 도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p, 124p), 제2층(121q, 124q)으로 이루어진 이중막 구조를 가질 수 있다. 제1층(121p, 124p), 제2층 (121q, 124q)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(121p, 124p)은 티타늄을 포함하고, 제2층(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
또한, 제1층(121p, 124p), 제2층(121q, 124q)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 이중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 삼중막 형태로 형성될 수 있다.
게이트선(121) 위에는 규소 산화물 또는 규소 질화물 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다.
게이트 절연막(140)은 게이트 전극(124)을 덮는 제1 질화 절연막(141) 및 제1 질화 절연막(141)의 상측에 형성되는 제1 산화 절연막(142)을 포함한다.
제1 질화 절연막(141)은 규소 질화물(SiNx)로 형성될 수 있고, 제1 산화 절연막(142)은 규소 산화물(SiOx)로 형성될 수 있다.
제1 산화 절연막(142)은 제1 산화 절연막(142)의 두께 방향을 기준으로 불연속적인 수소 함유량 분포를 갖도록 형성되며, 복수의 부절연막(142a~142n)을 포함한다.
적층된 복수의 부절연막(142a~142n) 내부의 수소 함유량은 기설정된 수준을 유지하며, 부절연막(142a~142n) 계면의 수소 함유량은 부절연막(142a~142n) 내부의 수소 함유량보다 작게 형성된다.
따라서, 제1 산화 절연막(142)의 두께 방향 기준 수소 함유량 분포는 부절연막(142a~142n) 내부에서는 기설정된 수준으로 유지되다가, 부절연막(142a~142n) 계면에서는 감소되는 패턴, 즉 수소 함유량의 증가 및 감소가 반복적으로 이루어지는 패턴으로 형성된다.
다른 실시예로 제1 질화 절연막(141)은 규소 산질화물(SiON)이고, 제1 산화 절연막(142)은 규소 산화물(SiOx)로 형성될 수 있다.
본 실시예에서는 게이트 절연막(140)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 반도체층(151)이 형성되어 있다. 이때, 게이트 절연막(140)의 제1 산화 절연막(142)은 반도체층(151)과 접촉된다.
반도체층(151)은 비정질 실리콘, 결정질 실리콘 또는 산화물 반도체로 형성할 수 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(151)을 산화물 반도체로 형성하는 경우에 반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.
반도체층(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)을 포함하는 데이터 배선층이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다. 하지만, 소스 전극(173) 및 드레인 전극(175)에 관한 구조는 변형 가능하다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 배리어층(171p, 173p, 175p), 주배선층(171q, 173q, 175q)의 이중막 구조를 가진다. 배리어층(171p, 173p, 175p)은 금속 산화물로 이루어져 있다. 구체적으로, 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있다. 배리어층(171p, 173p, 175p)은 구리 등의 물질이 반도체층(151)으로 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
주배선층(171q, 173q, 175q)은 제1 물질과 이에 첨가된 제2 물질을 포함하고, 예를 들어 제1 물질은 구리이고, 제2 물질은 Mn, Mg, Al, Mo, W, Ti, Ga, In, Ni, La, Nd, Sn, Ag, Cr, Zr, Zn, 및 Fe 중 적어도 하나를 포함할 수 있다. 주배선층(171q, 173q, 175q)은 구리합금일 수 있다. 제1 물질에 첨가되는 제2 물질은 전체 함량의 대략 20at% 이하일 수 있다.
주배선층(171q, 173q, 175q)의 표면에는 확산 금속층(170c)이 위치한다. 본 실시예에서 확산 금속층(170c)은 주배선층(171q, 173q, 175q)을 둘러싸고 있는 형상을 가질 수 있다. 확산 금속층(170c)은 주배선층(171q, 173q, 175q)에 합금된 물질(제2 물질)이 열처리에 의해 확산되어 형성될 수 있다.
본 실시예에서 확산 금속층(170c)의 노출된 표면을 따라 금속 산화물층(177)이 형성되어 있다. 금속 산화물층(177)은 확산 금속층(170c)이 외부로 노출된 상태에서 산화되어 형성될 수 있다. 확산 금속층(170c)은 질소 산화물 플라즈마 처리에 의해 산화될 수 있다.
본 실시예에서 금속 산화물층(177)은 소스 전극(173) 및 드레인 전극(175)의 표면에 위치하는 확산 금속층과 직접 접촉하면서 소스 전극(173) 및 드레인 전극(175)을 덮고 있고, 특히 소스 전극(173) 및 드레인 전극(175)의 노출된 측벽 부분(A, B)과 소스 전극(173) 및 드레인 전극(175)의 노출된 상부면을 덮는다. 여기서, 금속 산화물층(177)은 소스 전극(173) 및 드레인 전극(175)과 중첩하지 않는 게이트 절연막(140) 부분과 반도체층(151)의 채널 영역 위에는 형성되지 않을 수 있다.
이하, 반도체층(151)의 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 노출된 측벽 부분(A)에 대해 구체적으로 설명하기로 한다.
도 2를 참고하면, 반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다. 다시 말해, 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 반도체층(151)의 측벽은 데이터선(171)의 측벽, 소스 전극(173)의 측벽 및 드레인 전극(175)의 측벽과 동일하게 정렬될 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이러한 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 측벽은 노출되어 있고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)에는 확산 금속층(170c)이 위치하고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)을 금속 산화물층(177)이 덮고 있다.
확산 금속층(170c) 및 금속 산화물층(177) 없이 소스 전극(173) 및 드레인 전극(175)의 측벽 부분(A)이 노출된 상태에서 규소 산화물을 포함하는 보호막을 형성하는 후속 공정이 진행되거나, 반도체층의 돌출부(154)가 채널 특성을 갖도록 열처리를 하면 주배선층(171q, 173q, 175q)에 포함된 구리 등의 물질이 다공성의 산화물을 형성하게 되어 박막 트랜지스터 특성을 떨어뜨릴 수 있다. 본 실시예에서는 확산 금속층(170c) 및 확산 금속층(170c)이 산화되어 형성된 금속 산화물층(177)이 구리 등의 물질이 산화되는 것을 방지할 수 있다.
소스 전극(173), 드레인 전극(175) 및 금속 산화물층(177) 위에는 보호막(passivation layer)(180)이 형성된다.
본 실시예에 따른 보호막(180)은 규소 질화물이나 규소 산화물 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어지며, 제2 산화 절연막(181)과 제2 질화 절연막(182)을 포함한다.
제2 산화 절연막(181)은 규소 산화물(SiOx)로 형성될 수 있다. 제2 산화 절연막(181)은 소스 전극(173)과 드레인 전극(175)과 소스 전극(173) 및 드레인 전극(175) 사이의 반도체층(151)의 돌출부(154)와 접촉된 상태에서 소스 전극(173), 드레인 전극(175) 및 돌출부(154)를 덮는다.
제2 산화 절연막(181)은 두께 방향을 기준으로 불연속적인 수소 함유량 분포를 갖도록 형성되며, 복수의 부절연막(181a~181n)을 포함한다.
적층된 복수의 부절연막(181a~181n) 내부의 수소 함유량은 기설정된 수준을 유지하며, 부절연막(181a~181n) 계면의 수소 함유량은 부절연막(181a~181n) 내부의 수소 함유량보다 작게 형성된다.
따라서, 제2 산화 절연막(181)의 두께 방향 기준 수소 함유량 분포는 부절연막(181a~181n) 내부에서는 기설정된 수준으로 유지되다가, 부절연막(181a~181n) 계면에서는 감소되는 패턴, 즉 수소 함유량의 증가 및 감소가 반복적으로 이루어지는 패턴으로 형성된다.
한편, 제2 질화 절연막(182)은 제2 산화 절연막(181)의 상측에 형성되며, 규소 질화물(SiNx)로 형성될 수 있다.
그리고, 보호막(180)에는 드레인 전극(175)의 일단을 드러내도록, 제2 산화 절연막(181) 및 제2 질화 절연막(182)을 관통하는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 유기막(192)이 형성되며, 유기막(192)의 상면에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는 화소 전극(191)이 형성된다.
이하에서는 본 실시예에 따른 박막 트랜지스터 표시판의 게이트 절연막(140) 및 보호막(180)의 형성 과정을 상세하게 설명한다.
도 3 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
먼저, 도 3 내지 도 8을 참조하여, 본 실시예에 따른 박막 트랜지스터 표시판의 게이트 절연막(140)의 형성 과정을 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중 적어도 하나를 적층하고, 그 위에 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나를 적층하여 이중막을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 예를 들어, 하부막(121p, 124p)은 티타늄을 포함하고, 상부막(121q, 124q)은 구리 또는 구리합금을 포함할 수 있다.
구체적으로, 이중막을 형성한 후에 감광막(도시하지 않음)을 적층하고 패터닝한 후 패터닝된 감광막(도시하지 않음)을 마스크로 하여 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각한다. 이때 사용하는 식각액(etchant)은 하부막(121p, 124p) 및 상부막(121q, 124q)을 함께 식각할 수 있는 것을 사용할 수 있다.
그 다음, 게이트 전극(124) 위에 게이트 절연막(141) 중 제1 질화 절연막(141)을 적층한다.
그 다음, 제1 질화 절연막(141) 위에 제1산화 절연막(142)의 제1 부절연막(142a)를 적층한다. 제1 산화 절연막(142)의 증착 과정에서, 제1 산화 절연막(142)에는 수소(Hydrogen)가 유입된다.
그 다음, 제1 부절연막(142a)이 적층된 상태에서, 제1 부절연막(142a)을 N2O(아산화질소) 플라즈마 처리(Plasma treatment)한다.
제1 부절연막(142a)을 아산화질소(N2O) 플라즈마 처리(Plasma treatment)하면, 제1 부절연막(142a)에 함유된 수소(Hydrogen)와 아산화질소 플라즈마와 반응에 의하여, 수소가 제1 부절연막(142a)으로부터 제거된다.
이때, 제1 부절연막(142a) 계면에서의 수소와 아산화질소 플라즈마의 반응이 제1 부절연막(142a)의 내부에서의 반응보다 활발하게 이루어진다. 따라서, 제1 부절연막(142a)에 대한 플라즈마 처리가 완료된 상태에서, 제1 부절연막(142a) 계면의 수소 함유량은 제1 부절연막(142a) 내부의 수소 함유량 보다 작게 형성된다. 그리고 제1 부절연막(142) 내부의 수소 함유량은 두께 방향으로 기설정된 수준을 유지한다.
제1 부절연막(142a) 에 대한 플라즈마 처리가 완료되면, 제1 부절연막(142a) 위에 제2 부절연막(142b)을 적층하고, 제2 부절연막(142b)의 표면에 대하여 아산화질소(N2O) 플라즈마 처리를 한다.
동일한 방법으로, n번째 부절연막(142n)까지 부절연막(142a~142n)들의 적층과 부절연막(142a~142n)들의 표면에 대한 아산화질소(N2O) 플라즈마 처리를 교번하여 수행하여, 기설정된 두께의 제1 산화 절연막(142)을 형성한다.
부절연막(142a~142n)들의 두께는 10 nm 내지 50 nm 중 어느 하나의 두께로 형성되며, 본 실시예에 따른 부절연막(142a~142n)의 두께는 약 20 nm로 형성된다.
그리고, 제1 산화 절연막(142)은 5 개 이상의 부절연막(142a~142n)들을 포함할 수 있다. 예시적으로 본 실시예에서 제1 산화 절연막(142)이 10 개의 부절연막(142a~142n)들을 포함하는 경우, 제1 산화 절연막(142)의 두께는 200 nm로 형성된다.
제1 산화 절연막(142)의 적층은 예시적으로 섭씨 260 도 내지 섭씨 350 도의 중 어느 하나의 고온 분위기에서 이루어지며, 본 실시예에 따른 제1 산화 절연막(142)의 적층은 섭씨 약 280 도에서 이루어 진다.
수회 반복되는 제1 산화 절연막(142)의 부절연막(142a~142n)들에 대한 적층 및 아산화질소(N2O) 플라즈마 처리는 동일한 챔버(chamber) 내에서 이루어 진다.
본 실시예에 따른 제1 산화 절연막(142)의 플라즈마 처리는 아산화질소(N2O)를 이용하여 수행되는 것으로 설명되고 있으나, 상기 플라즈마 처리가 수소(H2), 질소(N2) 또는 아르곤(Ar) 플라즈마 처리로 수행되는 것 또한 가능하다.
이하에서는 본 실시예에 따른 박막 트랜지스터 표시판의 보호막(180)의 형성 과정을 상세하게 설명한다.
먼저, 도 9를 참조하면, 제1 산화 절연막(142)을 형성한 다음, 게이트 절연막(140)의 상측에 산화물막, 금속 산화물막(170p) 및 금속막(170q)을 적층하고, 적층된 상기 산화물막, 금속 산화물막(170p) 및 금속막(170q)을 식각하여 반도체층(151)과 데이터선(171), 소스 전극(173) 및 드레인 전극(175)을 형성한다.
이때, 하나의 마스크를 사용하여 동시에 반도체층(151)과 소스 전극(173) 및 드레인 전극(175)을 형성할 수 있다.
즉, 하나의 마스크에 순차적으로 복수의 패턴을 형성하고, 상기 패턴을 이용하여 동시에 반도체층(151)과 소스 전극(173) 및 드레인 전극(175)을 형성한다.
상기와 하나의 마스크에 순차적으로 형성된 복수의 패턴을 이용하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 배리어층(171p, 173p, 175p) 및 주배선층(171q, 173q, 175q)과 실질적으로 동일한 평면 패턴을 가지는 반도체층(151, 154)이 형성된다. 구체적으로, 반도체층(151, 154)의 측벽은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 데이터선(171)의 측벽, 소스 전극(173)의 측벽 및 드레인 전극(175)의 측벽과 실질적으로 동일하게 정렬된다.
그 다음 도 10 내지 도 14를 참조하면, 금속 산화물층(177), 게이트 절연막(140) 및 소스 전극(173)과 드레인 전극(175) 사이에 노출된 반도체층의 돌출부(154) 위에 보호막(180)의 제2 산화 절연막(181)의 제1 부절연막(181a)를 형성한다.
그 다음, 제1 부절연막(181a)이 적층된 상태에서, 제1 부절연막(181a)을 N2O(아산화질소) 플라즈마 처리(Plasma treatment)한다.
게이트 절연막(140)의 제1 산화 절연막(142)의 형성과정과 마찬가지로, 제1 부절연막(181a)을 아산화질소(N2O) 플라즈마 처리(Plasma treatment)하면, 제1 부절연막(181a)에 함유된 수소(Hydrogen)와 아산화질소 플라즈마와 반응에 의하여, 수소가 제1 부절연막(181a)으로부터 제거된다.
이때, 제1 부절연막(181a) 계면에서의 수소와 아산화질소 플라즈마의 반응이 제1 부절연막(181a)의 내부에서의 반응보다 활발하게 이루어진다. 따라서, 제1 부절연막(181a)에 대한 플라즈마 처리가 완료된 상태에서, 제1 부절연막(181a) 계면의 수소 함유량은 제1 부절연막(181a) 내부의 수소 함유량 보다 작게 형성된다. 그리고 제1 부절연막(181a) 내부의 수소 함유량은 두께 방향으로 기설정된 수준을 유지한다.
제1 부절연막(181a) 에 대한 플라즈마 처리가 완료되면, 제1 부절연막(181a) 위에 제2 부절연막(181b)을 적층하고, 제2 부절연막(181b)의 표면에 대하여 아산화질소(N2O) 플라즈마 처리를 한다.
동일한 방법으로, n번째 부절연막(142n)까지 부절연막(181a~181n)들의 적층과 부절연막(181a~181n)들의 표면에 대한 아산화질소(N2O) 플라즈마 처리를 교번하여 수행하여, 기설정된 두께의 제2 산화 절연막(181)을 형성한다.
부절연막(181a~181n)들의 두께는 10 nm 내지 50 nm 중 어느 하나의 두께로 형성되며, 본 실시예에 따른 부절연막(181a~181n)의 두께는 약 20 nm로 형성된다.
그리고, 제2 산화 절연막(181)은 5 개 이상의 부절연막(181a~181n)들을 포함할 수 있다. 예시적으로 본 실시예에서 제2 산화 절연막(181)이 10 개의 부절연막(181a~181n)들을 포함하는 경우, 제1 산화 절연막(142)의 두께는 200 nm로 형성된다.
제2 산화 절연막(181)의 적층은 예시적으로 섭씨 150 도 내지 섭씨 250 도의 중 어느 하나의 저온 분위기에서 이루어지며, 본 실시예에 따른 제1 산화 절연막(142)의 적층은 섭씨 약 220 도에서 이루어 진다.
즉, 제2 산화 절연막(181)은 제1 산화 절연막(142)보다 저온 분위기에서 형성되며, 이로 인하여 제1 산화 절연막(142)의 수소 함유량은 제2 산화 절연막(181)의 수소 함유량 보다 작게 형성된다.
수회 반복되는 제2 산화 절연막(181)의 부절연막(181a~181n)들에 대한 적층 및 아산화질소(N2O) 플라즈마 처리는 동일한 챔버(chamber) 내에서 이루어 진다.
본 실시예에 따른 제2 산화 절연막(181)의 플라즈마 처리는 아산화질소(N2O)를 이용하여 수행되는 것으로 설명되고 있으나, 상기 플라즈마 처리가 수소(H2), 질소(N2) 또는 아르곤(Ar) 플라즈마 처리로 수행되는 것 또한 가능하다.
제2 산화 절연막(181)이 형성되면, 제2 산화 절연막(181) 위에 제2 질화 절연막(182)을 형성한다.
그리고, 제2 산화 절연막(181) 및 제2 질화 절연막(182)이 형성된 보호막(180)을 패터닝하여, 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 유기막(192) 및 화소 전극(191)을 형성함으로써 도 2와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
한편, 도 3 내지 도 14에서는, 부절연막을 포함하는 게이트 절연막(140)의 제1 산화 절연막(142) 및 보호막(180)의 제2 산화 절연막(181)의 형성과정을 설명하기 위하여, 제1 산화 절연막(142) 및 제2 산화 절연막(181)의 두께를 과장되게 도시하였다. 실제로 제1 산화 절연막(142) 및 제2 산화 절연막(181)의 두께는, 도 1에 도시된 바와 같이, 제1 질화 절연막(141) 및 제2 질화 절연막(182)의 두께와 유사하게 형성될 수 있다.
도 15는 본 실시예에 따른박막 트랜지스터 표시판의 보호막의 수소 함유량을 보여주는 도면이다.
도 15를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판의 보호막(180)에 형성되는 제2 산화 절연막(181)의 수소 함유량 분포(S1)와 비교례의 수소 함유량 분포(S2)가 도시된다.
상기 비교례의 제2 산화 절연막은 본 실시예에 따른 제2 산화 절연막(181)과 달리, 규소 산화물(SiOx)이 상기 제2 산화 절연막의 두께만큼 한 번에 증착된 다음, 플라즈마 처리된다.
제2 산화 절연막(181)의 수소 함유량 분포(S1)는 제2 산화 절연막(181)의 전체 구간에서 상기 비교례의 수소 함유량 분포(S2)보다 낮은 수준으로 형성된다.
제2 산화 절연막(181)의 수소 함유량 분포(S1)는 각 부절연막(181a~181j)의 내부 구간에서는 기설정된 수준을 유지하며, 각 부절연막(181a~181j) 계면 구간에서의 수소 함유량은 상기 내부 구간에서의 수소 함유량보다 작게 형성된다.
즉, 전체 구간에서 수소 함유량이 일정한 상기 비교례의 수소 함유량 분포(S1)와 달리, 제2 산화 절연막(181)의 수소 함유량 분포(S1)는 증가 및 감소가 반복적으로 이루어지는 패턴을 갖는다.
한편, 본 실시예에 따른 박막 트랜지스터 표시판의 게이트 절연막(140)에 형성되는 제1 산화 절연막(142)의 수소 함유량 분포는 제2 산화 절연막(181)의 수소 함유량 분포와 유사하게 형성된다. 다만, 제1 산화 절연막(142)이 제2 산화 절연막(181)보다 고온 본위기에서 형성됨으로써, 제1산화 절연막(142)의 수소 함유량은 제2 산화 절연막(181)의 수소 함유량 보다 전체적으로 낮은 수준으로 형성된다.
제안되는 실시예에 의하면, 산화 절연막의 형성과정에서 규소 산화물의 증착 및 플라즈마 처리를 교번하여 수행함으로써, 상기 산화 절연막의 수소 함유량을 감소시킬 수 있는 효과가 있다.
또한, 상기 산화 절연막에 포함되는 부절연막의 두께, 플라즈마의 성분 또는 플라즈마 처리 시간을 조정함으로써, 상기 산화 절연막 내부의 수소 함유량을 원하는 수준으로 조절할 수 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100 : 박막 트랜지스터 표시판 110 : 절연 기판
121 : 게이트선 124 : 게이트 전극
140 : 게이트 절연막 141 : 제1 질화 절연막
142 : 제1 산화 절연막 151 : 반도체층
154 : 돌출부 171 : 데이터선
173 : 소스전극 175 : 드레인전극
177 : 금속 산화물층 180 : 보호막
181 : 제2 산화 절연막 182 : 제2 질화 절연막
185 : 접촉구멍 191 : 화소전극
192 : 유기막

Claims (15)

  1. 기판;
    상기 기판 위에 위치하는 게이트 전극;
    상기 기판 위에 위치하는 반도체층;
    상기 게이트 전극과 상기 반도체층 사이에 위치하고, 상기 반도체층과 접촉되는 제1 산화 절연막을 포함하는 게이트 절연막;
    상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 소스 전극 및 상기 드레인 전극과 접촉되는 제2 산화 절연막을 포함하는 보호막;을 포함하고,
    상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나의 두께 방향 수소 함유량 분포는 불연속적인 박막 트랜지스터 표시판.
  2. 제 1 항에 있어서,
    상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나의 두께 방향 수소 함유량 분포는 증가 및 감소가 반복적으로 이루어지는 패턴을 갖는 박막 트랜지스터 표시판.
  3. 제 2 항에 있어서,
    상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나에는 복수의 부절연막을 포함하고, 각각의 상기 부절연막 내부의 수소 함유량은 상기 부절연막 계면의 수소 함유량보다 크게 형성되는 박막 트랜지스터 표시판.
  4. 제 3 항에 있어서,
    상기 부절연막 내부의 수소 함유량은 기설정된 수준을 유지하는 박막 트랜지스터 표시판.
  5. 제 3 항에 있어서,
    상기 부절연막의 두께는 10 nm 내지 50 nm 중 어느 하나 인 박막 트랜지스터 표시판.
  6. 제 3 항에 있어서,
    상기 제1 산화 절연막 및 상기 제2 산화 절연막 중 적어도 하나에 포함되는 상기 부절연막은 5개 이상인 박막 트랜지스터 표시판.
  7. 제 1 항에 있어서,
    상기 제1 산화 절연막의 수소 함유량은 상기 제2 산화 절연막의 수소 함유량보다 작은 박막 트랜지스터 표시판.
  8. 제 1 항에서,
    상기 소스 전극 및 상기 드레인 전극 하단에 위치하는 배리어층을 더 포함하고, 상기 배리어층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  9. 제 8 항에서,
    상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하는 박막 트랜지스터 표시판.
  10. 기판 위에 게이트 전극을 형성하는 단계;
    상기 기판 위에 반도체층을 형성하는 단계;
    상기 게이트 전극과 상기 반도체층 사이에, 상기 게이트 전극과 접촉되는 제1 산화 절연막을 포함하는 게이트 절연막을 형성하는 단계;
    상기 반도체층 위에 위치하는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 형성하는 단계; 및
    상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 소스 전극 및 상기 드레인 전극과 접촉되는 제2 산화 절연막을 포함하는 보호막을 형성하는 단계;를 포함하고,
    상기 게이트 절연막을 형성하는 단계; 및 상기 보호막을 형상하는 단계; 중 적어도 하나는,
    상기 게이트 및 상기 소스 전극과 상기 드레인 전극 중 어느 하나를 덮는 부절연막을 형성하는 단계;
    상기 부절연막을 플라즈마 처리하는 단계; 및
    상기 부절연막의 상면에 다른 부절연막을 형성하는 단계;를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 부절연막을 플라즈마 처리하는 단계;는, 질화 산화물 플라즈마 처리, 질소 플라즈마 처리 및 수소 플라즈마 처리 중 어느 하나 인 박막 트랜지스터 표시판의 제조 방법.
  12. 제 10 항에 있어서,
    상기 부절연막 내부의 수소 함유량은 상기 다른 부절연막과 접하는 상기 제1부절연막 계면의 수소 함유량보다 크게 형성되는 박막 트랜지스터 표시판의 제조 방법.
  13. 제 10 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는, 섭씨 260 도 내지 섭씨 350 도 중 어느 하나의 온도에서 상기 제1 산화 절연막을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제 10 항에 있어서,
    상기 보호막을 형성하는 단계는, 섭씨 150 도 내지 섭씨 250 도 중 어느 하나의 온도에서 상기 제1 산화 절연막을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제10항에서,
    상기 반도체층을 형성하는 단계와 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020150060544A 2015-04-29 2015-04-29 박막 트랜지스터 표시판 및 그 제조 방법 KR20160129160A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150060544A KR20160129160A (ko) 2015-04-29 2015-04-29 박막 트랜지스터 표시판 및 그 제조 방법
US15/137,476 US20160322507A1 (en) 2015-04-29 2016-04-25 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150060544A KR20160129160A (ko) 2015-04-29 2015-04-29 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160129160A true KR20160129160A (ko) 2016-11-09

Family

ID=57205169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150060544A KR20160129160A (ko) 2015-04-29 2015-04-29 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20160322507A1 (ko)
KR (1) KR20160129160A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
WO2023028872A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US9464352B2 (en) * 2014-05-02 2016-10-11 Asm Ip Holding B.V. Low-oxidation plasma-assisted process

Also Published As

Publication number Publication date
US20160322507A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US10032803B2 (en) Thin film transistor array panel and method for manufacturing the same
CN104508808B (zh) 半导体装置及其制造方法
US9627548B2 (en) Thin film transistor array panel and method of manufacturing the same
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
US20150295092A1 (en) Semiconductor device
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2009124159A (ja) 薄膜トランジスタ
JP2004273614A (ja) 半導体装置およびその製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
KR20150043803A (ko) 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
KR20140081412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150109009A (ko) 박막 트랜지스터 및 그 제조 방법
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
CN114914305A (zh) 薄膜晶体管阵列面板及相关制造方法
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법
CN116207131B (zh) 薄膜晶体管及其制备方法
WO2016067585A1 (ja) 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
CN114678427A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板
KR100992131B1 (ko) 박막 트랜지스터 표시판