JP7294851B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP7294851B2
JP7294851B2 JP2019065924A JP2019065924A JP7294851B2 JP 7294851 B2 JP7294851 B2 JP 7294851B2 JP 2019065924 A JP2019065924 A JP 2019065924A JP 2019065924 A JP2019065924 A JP 2019065924A JP 7294851 B2 JP7294851 B2 JP 7294851B2
Authority
JP
Japan
Prior art keywords
layer
tinx
aluminum
metallic
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019065924A
Other languages
English (en)
Other versions
JP2020115201A (ja
Inventor
東 敏 李
尚 佑 孫
都 根 宋
相 原 申
鉉 億 申
受 京 楊
京 秀 高
湘 甲 金
俊 傑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020115201A publication Critical patent/JP2020115201A/ja
Application granted granted Critical
Publication of JP7294851B2 publication Critical patent/JP7294851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、表示装置およびその製造方法に関し、より具体的に金属性ＴｉＮｘでキャッピングされたアルミニウム配線を含む表示装置およびその製造方法に関する。
能動駆動型発光表示装置は、陽極（正孔注入電極）、発光層、陰極（電子注入電極）を備えた発光素子（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）と、この発光素子を駆動する薄膜トランジスターとを備える。陽極から注入された正孔と陰極から注入された電子とが有機発光層内で結合して生成された励起子（ｅｘｃｉｔｏｎ）が励起状態から基底状態に落ちる時に発生するエネルギーにより発光が行われる。このような発光を利用して表示装置で表示が行われる。表示装置は、ゲート線およびデータ線といった駆動配線を含む。このような駆動配線は、積層構造であってもよく、各層ごとに異なる物質を含んでもよい。
実施例の目的は、配線のヒロック、界面での拡散、および洗浄工程におけるアンダーカットの生成を防止し、製造工程中にパーティクル発生を減少させた表示装置およびその製造方法を提供することにある。
本発明の一実施例による表示装置は、基板、前記基板上に位置するゲート線、前記ゲート線の一部を含むトランジスター、前記トランジスターと連結された発光素子を含み、前記ゲート線は、アルミニウムまたはアルミニウム合金を含む第１層、窒化チタンを含む第２層、金属性窒化チタンを含む第３層を含み、前記金属性窒化チタンのＮ／Ｔｉモル比は０．２乃至０．７５である。
前記第２層の窒化チタンのＮ／Ｔｉモル比は、０．８乃至１．２であってもよい。
前記第１層のアルミニウム合金は、Ｎｉ、Ｌａ、ＮｄおよびＧｅのうちの少なくとも一つ以上を含むことができる。
前記アルミニウム合金中のアルミニウムでない物質の含有量は、１モル％未満であってもよい。
前記第２層の厚さは、５０Å乃至４００Åであってもよい。
前記第３層の厚さは、２００Å乃至１２００Åであってもよい。
前記第１層が前記第３層より前記基板に近く位置することができる。
前記第３層に含まれているチタンの含有量が前記第２層に含まれているチタンの含有量より大きく形成されてもよい。
前記ゲート線は、チタン単一物質からなる層を含まなくてもよい。
本発明の他の一実施例による表示装置は、基板、前記基板上に位置するゲート線、前記ゲート線の一部を含むトランジスター、前記トランジスターと連結された発光素子を含み、前記ゲート線は、アルミニウムまたはアルミニウム合金を含む第１層、金属性窒化チタンを含む第３層を含み、前記金属性窒化チタンのＮ／Ｔｉモル比は０．２乃至０．７５である。
前記第３層の厚さは、２００Å乃至１２００Åであってもよい。
前記第１層のアルミニウム合金は、Ｎｉ、Ｌａ、ＮｄおよびＧｅのうちの少なくとも一つ以上を含み、前記アルミニウム合金中のアルミニウムでない物質の含有量は１モル％未満であってもよい。
本発明の他の一実施例による表示装置は、基板、前記基板上に位置するゲート線、前記ゲート線と絶縁されて位置するデータ線、前記ゲート線およびデータ線の一部を含むトランジスター、前記トランジスターと連結された発光素子を含み、前記ゲート線およびデータ線のうちの一つ以上はアルミニウムまたはアルミニウム合金を含む第１層、窒化チタンを含む第２層、金属性窒化チタンを含む第３層を含み、前記金属性窒化チタンのＮ／Ｔｉモル比は０．２乃至０．７５であり、前記第３層に含まれているチタンの含有量が前記第２層に含まれているチタンの含有量より大きい。
前記第２層の窒化チタンのＮ／Ｔｉモル比は、０．８乃至１．２であってもよい。
前記第１層のアルミニウム合金は、Ｎｉ、Ｌａ、ＮｄおよびＧｅのうちの少なくとも一つ以上を含み、前記アルミニウム合金中のアルミニウムでない物質の含有量は１モル％未満であってもよい。
前記第２層の厚さは、５０Å乃至４００Åであってもよい。
前記第３層の厚さは、２００Å乃至１２００Åであってもよい。
前記第１層が前記第３層より前記基板に近く位置することができる。
前記ゲート線またはデータ線のうちの一つ以上は、チタンの単一物質からなる層を含まなくてもよい。
本発明の他の一実施例による表示装置は、アルミニウムまたはアルミニウム合金を蒸着して第１層を形成する段階、チャンバー内にＮ２を供給しながらＴｉターゲットを利用してＴｉＮｘを含む第２層を形成する段階、チャンバー内にＮ２を供給しながらＴｉターゲットを利用して金属性ＴｉＮｘを含む第３層を形成する段階を含み、前記第３層を形成する段階でＮ２の供給流量は１０ｓｃｃｍ（standard cc (cm3)/min）乃至４５ｓｃｃｍである。
なお、一具体例において、用いたバッチ式のマグネトロンスパッタは、最大基板サイズが８インチのものである。
前記第２層を形成する段階で、Ｎ２の供給流量は６０ｓｃｃｍ以上であってもよい。
前記第２層を形成する段階で、Ｎ／Ｔｉのモル比が０．８乃至１．２であるＴｉＮｘが形成されてもよい。
前記第３層を形成する段階で、Ｎ／Ｔｉのモル比が０．２乃至０．７５であるＴｉＮｘが形成されてもよい。
前記第２層を形成する段階と前記第３層を形成する段階は、連続的に行われてもよい。
実施例によれば、配線のヒロック、界面での拡散および洗浄工程でアンダーカットを防止し、製造工程中にパーティクル発生を減少させた表示装置およびその製造方法を提供する。
本実施例による表示装置におけるゲート線の積層断面を簡略に示したものである。 アルミニウム表面にヒロックが発生した状態を示す走査電子顕微鏡(SEM)の写真である。 Ａｌ／Ｔｉ構造（比較例１）の配線について熱処理前後の抵抗を比較した走査電子顕微鏡(SEM)写真である。 Ｔｉ／Ａｌ／Ｔｉ構造（比較例２）の配線の断面を示したものである。 図３の積層配線の厚み領域別にＴｉおよびＡｌなどの含有量を示したグラフである。 Ａｌ／Ｔｉ構造（比較例１）の配線に対してＨＦを利用した洗浄工程を行なった後の、接触孔の箇所を示す走査電子顕微鏡(SEM)写真である。 Ａｌ／非金属性ＴｉＮｘの構造（参考例）の配線に対してＨＦを利用した洗浄工程を行なった後の、接触孔の箇所を示す走査電子顕微鏡(SEM)写真である。 累積枚数増加によるチャンバー内のパーティクル数を示したものである。 不良を引き起こす種々の形状のパーティクルによる示した一組の走査電子顕微鏡(SEM)写真である。 Ａｌ／Ｔｉ構造（比較例１）を有する配線にＨＦ洗浄工程を進行した後の断面を示した走査電子顕微鏡(SEM)写真である。 Ａｌ／金属性ＴｉＮｘの構造（図１８の実施例）を有する配線に対してＨＦ洗浄工程を進行した後の断面を示した走査電子顕微鏡(SEM)写真である。 Ａｌ／金属性ＴｉＮｘの構造（図１８の実施例）を有する配線に対してＨＦ洗浄工程を進行した後の断面を示した走査電子顕微鏡(SEM)写真である。 Ａｌ／金属性ＴｉＮｘの構造（図１８の実施例）を有する配線に対してＨＦ洗浄工程を進行した後の断面を示した走査電子顕微鏡(SEM)写真である。 金属性ＴｉＮｘの形成過程におけるチャンバー内のＮ２ガス含有量に応じて変化するＴｉＮｘの特性を示したグラフである。 Ｔｉ単独で蒸着する場合（Ｔｉ）、ＴｉＮｘ層を蒸着する場合（ＴｉＮｘ）、そして金属性ＴｉＮｘを蒸着する場合（ｍｅｔａｌｌｉｃ－ＴｉＮｘ）についての、スパッタリング処理した基板の累積枚数によるパーティクル数の変動を示したグラフである。 Ａｌ（Ａｌ）／ＴｉＮｘ（ＴＮ）／金属性ＴｉＮｘ（ｍＴＮ）構造（図１の実施例）を有する配線で各層の厚さおよびＮの含有量を異ならせてシート抵抗を測定した結果を示したグラフである。 Ａｌ／ＴｉＮ構造を有する配線およびＡｌ／Ｔｉ構造の配線における、洗浄回数によるシート抵抗の変動を示したグラフである。 本発明の他の一実施例によるゲート線を示したものである。 本発明の他の一実施例による表示装置のデータ線を示したものである。 本発明の他の一実施例による表示装置のデータ線を示したものである。 本発明の一実施例による表示装置を概略的に示した平面図である。 図２１のＸＸＩＩ－ＸＸＩＩ’線に沿って切断した断面図である。
以下、添付した図面を参照して本発明の多様な実施例について本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。本発明は多様な異なる形態に実現することができ、ここで説明する実施例に限定されない。
本発明を明確に説明するために、説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付した。
また、図面において表示された各構成の大きさおよび厚さは、説明の便宜のために任意に示したため、本発明が必ずしも図示されたものに限定されるのではない。図面において複数の層および領域を明確に表現するために厚さを拡大して表示した。そして、図面において説明の便宜のために一部の層および領域の厚さを誇張して表示した。
また、層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという時には、中間にまた他の部分がないことを意味する。また、基準になる部分の「上」にあるということは、基準になる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「上」に位置することを意味するのではない。
また、明細書全体において、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができることを意味する。
また、明細書全体において、「平面上」というとき、これは対象部分を上方から見た時を意味し、「断面上」というとき、これは対象部分を垂直に切断した断面を側方から見た時を意味する。
本発明は、ゲート線またはデータ線が、アルミニウムまたはアルミニウム合金である第１層と、比較的Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層と、比較的Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層とによる三層構造（AL／N-rich TiNx／Ti-rich TiNx）、またはアルミニウムまたはアルミニウム合金である第１層と、比較Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第２層とによる二層構造（AL／Ti-rich TiNx）を有する、表示装置およびその製造方法に関する。
以下で図面を参照して本発明の一実施例による表示装置について説明する。
図１は、本実施例による表示装置におけるゲート線１２１だけを示したものである。図１を参照すると、本実施例によるゲート線１２１は、第１層１２１ａ、第２層１２１ｂおよび第３層１２１ｃをこの順に含む。第１層１２１ａは、第３層１２１ｃより基板に近く位置する。
第１層１２１ａは、アルミニウムまたはアルミニウム合金であってもよい。本実施例による表示装置は、５００ｐｐｉ以上の高解像度を有する表示装置であってもよい。このような高解像度の表示装置の場合、スキャンディレイ（ｓｃａｎ ｄｅｌａｙ；ゲートパルスのなまりによる立上り及び立下りのタイミングの遅延(ゲート遅延)）を減少させることが重要である。モリブデンを含むゲート線の場合、厚みが約190nmであるならば、シート抵抗（表面低効率Rs=抵抗ρ÷厚みt）が約０．５５Ω／ｓｑで、アルミニウムのシート抵抗である０．１５Ω／ｓｑに比べて高い。このようにゲート線１２１がモリブデンを含む場合、スキャンフルスイング（ｓｃａｎ ｆｕｌｌ ｓｗｉｎｇ；各映像フレームにて全ての走査線を駆動）が不可能であり、表示装置の画面にて横線（横すじ）が視認され、かつランダムな表示ムラが増加する。しかし、本実施例によるゲート線１２１は、モリブデンの代わりに抵抗が低いアルミニウムまたはアルミニウム合金を含むところ、スキャンフルスイング（ｓｃａｎ ｆｕｌｌ ｓｗｉｎｇ）が可能であり、ムラ補償時間を確保することができる。したがって表示品質を改善することができる。
第１層１２１ａは、アルミニウムまたはアルミニウム合金であってもよい。アルミニウム合金は、アルミニウムにＮｉ、Ｌａ、ＮｄおよびＧｅのうちの少なくとも一つ以上を含むことができる。ただし、アルミニウム合金中のアルミニウムでない物質のトータルの含有量は１モル％以下であってもよい。
例えば、0.05モル％～１モル％、特には0.1モル％～１モル％でありうる。また、アルミニウム以外の物質の含量が0.05モル％未満のもの、または0.1モル％のものを単体のアルミニウムということができる。
このように第１層１２１ａがアルミニウム合金を含む場合、アルミニウムだけを含む場合に比べてヒロックが発生することを防止することができる。
アルミニウムでゲート線を形成する場合、後続するアニーリング過程でヒロックが発生することがある。アニーリングは約４００℃乃至約５８０℃で行われるが、このような加熱によりアルミニウム表面に複数の突起（＝ヒロック）が形成される。図２はアルミニウム表面にヒロックが発生した状態を示す走査電子顕微鏡(SEM)のイメージである。しかし、アルミニウム合金を用いる場合、ゲート線の耐熱性が増加するようになり、ヒロックの発生を防止することができる。ただし、アルミニウム合金中におけるアルミニウムでない物質の含有量が１モル％超である場合、配線の抵抗が増加するのであり、好ましくない。
第２層１２１ｂは、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む。本明細書でＴｉＮｘの組成式に含まれているｘは、１乃至４であってもよい。本実施例において、第２層１２１ｂのＴｉＮｘにおけるＮ／Ｔｉのモル比は、０．８乃至１．２であってもよい。つまり、第２層１２１ｂのＴｉＮｘは、Ｔｉに比べてＮが比較的多く含まれてＮリッチな（Ｎ－ｒｉｃｈ）特性を有する。第２層１２１ｂの厚さは、５０Å乃至４００Åであってもよい。
第２層１２１ｂは、アルミニウムまたはアルミニウム合金からなる第１層１２１ａをキャッピングしてアルミニウムのヒロックが発生することを防止する。ただし、第２層１２１ｂがＴｉだけを含む場合、アルミニウムを含む第１層１２１ａとチタンを含む第２層１２１ｂの界面で拡散が発生して合金が形成される。したがって抵抗が増加する。
図３は、Ａｌ／Ｔｉ構造（比較例１）の配線について熱処理前後のシート抵抗（厚みが約190nm）を比較したものである。図３を参照すると、熱処理前に比べて熱処理後の配線の抵抗が顕著に増加することを確認することができる。これはアルミニウムとチタンの界面にアルミニウムとチタンの拡散による合金が形成されたためである。図４は、Ｔｉ／Ａｌ／Ｔｉ構造（比較例２）の配線の断面を示した電子顕微鏡(SEM)写真である。図４中、点線で示した部分は、界面にて相互の拡散がなされた部分である。つまり、図４から確認できるように、アルミニウムをチタンでキャッピングする場合、境界面で拡散が起こる。
図５は、Ａｌ／Ｔｉ構造の配線における厚み方向の領域別に、ＴｉおよびＡｌなどの含有量について、Ｘ線光電子分光分析装置（XPS）（ULVAC-PHI,INCORPORATEDのESCA 5800）による測定結果を示したものである。縦軸には、光電子のカウント数（光電子強度）を示す。図５を参照すると、アルミニウムとチタンの境界領域（点線による四角の囲み線で示した部分）で拡散が起こり、本来の界面の上下にて含有量比が相互に類似になることを確認することができた。つまり、アルミニウムからなる第１層１２１ａの上にチタンからなる第２層１２１ｂが位置する場合、アルミニウムとチタンの界面で相互に拡散が起こり、抵抗が増加することを確認することができる。
しかし、本実施例によるゲート線は、アルミニウムからなる第１層１２１ａの上にＴｉＮｘからなる第２層１２１ｂが位置する。このＴｉＮｘにおけるＮ／Ｔｉのモル比は０．８乃至１．２であってもよい。つまり、第２層１２１ｂは、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む。したがって、ＴｉＮｘとＡｌとの界面におけるチタンとアルミニウムとの相互の拡散を抑制することができる。チタンを単独で含む場合、金属であるチタンと、金属であるアルミニウムとの間の相互の拡散が発生するが、本実施例の場合、非金属であるＮの含有量が比較的多いＴｉＮｘを含むのであり、チタンとアルミニウムとの界面での拡散を抑制することができる。
また、Ａｌ／Ｔｉの構造を有する配線の場合、洗浄工程で、ＨＦ（フッ化水素）によりＡｌ／Ｔｉ配線の損傷が発生する。このようような積層配線の形成より後に、表面に形成された酸化物などを除去するために、洗浄液を利用した洗浄工程が行われる。このような洗浄液は、ＨＦを含んでいる。このようなＨＦ洗浄液は接触孔により露出したＴｉ／Ａｌ配線の表面をエッチングする。しかし、本実施例によるゲート線は、第２層１２１ｂとしてＴｉの代わりにＴｉＮを含むのであり、洗浄工程で配線が損傷することを防止することができる。
上記の洗浄工程は、特には、積層配線を覆う、酸化シリコン／窒化シリコンなどによる絶縁膜の形成、及び、エッチングによる接触孔（コンタクトホール）の形成後に行われる。この際に用いる洗浄液としては、典型的には、酸化物エッチング緩衝（ＢＯＥ）液が用いられる。酸化物エッチング緩衝（ＢＯＥ）液は、フッ化水素酸と、アンモニア（ＮＨ３）、または水酸化テトラメチルアンモニウム（（ＣＨ３)３Ｎ(ＯＨ）)などのアミン類化合物とを含む強酸性水溶液（例えば、ｐＨ＜３.５）である。以下の実験では、超高純度バッファードフッ酸(BHF; NH4FとHFとを純水に溶解した溶液)を用い、具体的には、フッ化水素アンモニウム（NH4HF2）12.8重量%とフッ化アンモニウム（NH4F）28.1重量%とを含む混合水溶液（Stella Chemifa Corporationの「BHF」）を用いた。
図６は、Ａｌ／Ｔｉ構造の配線に対してＨＦを利用して行なった洗浄工程の後における、接触孔（コンタクトホール）の箇所を上方より撮影して得られた走査電子顕微鏡(SEM)のイメージである。図７はＡｌ／ＴｉＮｘ構造の配線に対してＨＦを利用して行なった洗浄工程の後における同様のイメージである。図６および図７にて、円形の白色リングとして表示されたものは接触孔の縁部（内壁面）であり、接触孔を通じて、下層側にある配線の上面が露出している。図６を参照すると、Ａｌ／Ｔｉ構造の配線の場合、ＨＦを利用した洗浄工程の後、チタンおよびアルミニウムがエッチングされて損傷することを確認することができる。図６にて、損傷された部分は、まだらに視認された。しかし、図７を参照すると、Ａｌ／ＴｉＮｘ構造の配線は、ＨＦを利用した洗浄工程の後にも配線の表面が損傷されないということを確認することができた。
第２層１２１ｂの厚さは、５０Å乃至４００Å（５～４０ｎｍ）であってもよい。第２層１２１ｂの厚さが５０Å（５ｎｍ）未満である場合、ヒロック形成を十分に予防できないことがあり、第１層１２１ａと第２層１２１ｂとの境界で拡散が起こり得る。また第２層１２１ｂの厚さが４００Å（４０ｎｍ）を超える場合、生産性が減少して好ましくない。
次に、第３層１２１ｃは金属性ＴｉＮｘを含むことができる。本明細書において、金属性ＴｉＮｘはＴｉの含有量が高くて金属のような特性を示す物質をいう。金属性ＴｉＮｘにおけるＮ／Ｔｉの比率は０．２乃至０．７５であってもよい。または、より具体的に、第３層１２１ｃにおける金属性ＴｉＮｘ中のＮ／Ｔｉのモル比は０．２乃至０．５であってもよい。第３層１２１ｃにおけるチタンの含有量（モル含有量）が窒素の含有量より多いこともあり、この場合、金属性ＴｉＮｘは金属特性をより多く示すことができる。
配線形成のためのスパッタリング工程でＴｉターゲットを利用してＴｉＮｘ層を形成する。この際、Ｎ（窒素元素）は、非活性気体Ｎ２の形態でチャンバーの内部に供給される。つまり、Ｔｉターゲットから飛び出したＴｉ（チタン）原子は、チャンバーの内部に位置するＮ２と衝突して、ＴｉＮｘの状態で蒸着されるようになる。このように、チャンバーの内部にＮ２を供給する場合、配線の製造枚数が増加すのにしたがい、チャンバーの内部にパーティクルが多くなり、このことは不良を誘発し得る。
図８は、ＴｉＮｘ層を形成するための上記のスパッタリングの際の、累積枚数の増加に伴うチャンバー内のパーティクル数の変動を示したグラフである。図８を参照すると、累積枚数が２０を超える場合、パーティクルの数が急激に増加することを確認することができる。図９は、このようなパーティクルによる不良を示したものである。すなわち、スパッタリング後の基板上に見られた４つのパーティクルをそれぞれ拡大して示す一組の走査顕微鏡（SEM）写真である。これらのパーティクルのサイズ（最大径）は、約１０～１００μｍである。図９に示したように、内部にパーティクルが一定数以上存在する場合、パーティクルにより多様な形状の不良が現れることを確認することができた。
なお、本願での実験には、ULVAC,Inc.の「バッチ式スパッタリング装置 SX-200」（プレーナマグネトロン式、最大基板サイズが８インチ、成膜面が上向き）を用いた。
再び図８を参照すると、このようなチャンバー内のパーティクルを除去するためにＮの注入なしにＴｉだけを蒸着するＴｉ ｄｕｍｍｙ工程が行われてもよい。図８を参照すると、Ｔｉ ｄｕｍｍｙ工程を行った後に、チャンバー内のパーティクルが減少すること（６４→１３）を確認することができる。しかし、製造工程中にＴｉ ｄｕｍｍｙ工程を進行する場合、生産性が低下し、生産効率が低下するという問題点がある。
しかし、本実施例によるゲート線は、ＴｉＮｘを含む第２層１２１ｂの上に金属性ＴｉＮｘからなる第３層１２１ｃを含む。金属性ＴｉＮｘは、Ｎ／Ｔｉの比率が０．２乃至０．７５であり、Ｔｉの含有量が高いので金属のような特徴を示す。したがって、Ｔｉだけを蒸着するＴｉ ｄｕｍｍｙ工程を省略することができる。つまり、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１２１ｂを製造した後、金属性ＴｉＮｘを蒸着する場合、Ｔｉ ｄｕｍｍｙ工程とほぼ同様にチャンバー内のパーティクルが除去される。Ｔｉ ｄｕｍｍｙ工程の場合、工程中に生産が中断されて生産性が低下するが、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを蒸着する工程を含む場合、生産を中断せずにチャンバー内のパーティクルを除去することができる。したがって、生産性の低下を防止することができる。
また、金属性ＴｉＮｘを含む第３層１２１ｃを含むゲート線１２１は、ＨＦ洗浄工程によるアンダーカット発生を防止することができる。図１０は、Ａｌ／Ｔｉ構造を有する配線にＨＦ洗浄工程を進行した後の、接触孔（コンタクトホール）の箇所の断面を示した走査電子顕微鏡(SEM)写真である。図１１乃至図１３はＡｌ／金属性ＴｉＮｘ構造を有する配線に対してＨＦ洗浄工程を進行した後の断面を示したものである。なお、これらの電顕(SEM)写真には、包埋(embedding)用のエポキシ樹脂の層が、上段部、及び、接触孔の内部に現れている。
図１１乃至図１３は、ＴｉＮｘ中のＮの含有量が異なる互いに実施例であり、ＴｉＮｘの製造過程で投入されるＮ２気体の供給流量を、各イメージ（走査電子顕微鏡写真）の下段部に記載した。Ｎ２気体の供給流量が大きいほどＴｉＮｘにおけるＮの含有量が高いことを意味する。
図１０を参照すると知られるように、Ａｌ／Ｔｉ構造を有する配線にＨＦ洗浄工程を進行するようになると、洗浄液によるアンダーカットが発生する。図１０で、アンダーカットが発生した部分は、点線による楕円状の囲み線で図示した。つまり、接触孔の内部に洗浄液が浸透したのであり、このような洗浄液は、接触孔の側面（内壁面）に沿って浸透しながらＡｌ／Ｔｉ配線をエッチングする。したがって、接触孔でない部分でも配線がエッチングされるアンダーカットが発生する。
図１０に示された具体例によると、約８３～８４度のテーパー角を有する内壁面の下端から、図の左右へと、トンネル状のアンダーカット部が延びている。このように延びる長さは、約６７０ｎｍ～６８０ｎｍにも達している。このようなアンダーカット部が生成すると、この中にエッチング剤などが残留して、不純物の残留や、断線もしくは異物の発生などの工程不良の原因になりうる。
しかし、図１１乃至図１３を参照すると、金属性ＴｉＮｘでキャッピングされた配線の場合、アンダーカットが示されないことを確認することができた。
図１１を参照すると、チャンバー内にＮ２が１０ｓｃｃｍの流量で導入された場合、アンダーカットは発生しなかったが、配線の表面にＨＦによる軽微な損傷が示された。これは図１１にて、凸凹を有する表面として現れている。しかし、図１２および図１３を参照すると、チャンバー内にＮ２がそれぞれ２０ｓｃｃｍ、３０ｓｃｃｍの流量で導入された場合、いずれも、配線の表面が損傷されず、アンダーカットも発生しないことを確認することができた。
図１４は、金属性ＴｉＮｘの形成過程でチャンバー内のＮ２ガス含有量によるＴｉＮｘの特性を示したものである。図１４の横軸はチャンバー内に供給されるＮ２ガスの含有量であり、右側の縦軸は蒸着されるＴｉＮｘ膜のＮ／Ｔｉの比率である。左側の縦軸は１秒当たりの蒸着速度およびシート抵抗を示したものである。
図１４を参照すると、Ｎ２ガスの供給量が１０ｓｃｃｍ乃至４５ｓｃｃｍである時、Ｎ／Ｔｉモル比が０．２１乃至０．７６であることを確認することができた。また、Ｎ／Ｔｉモル比が０．２１乃至０．７６である時のシート抵抗が一定の数値を示すことを確認することができた。図１４中に陰影で示された領域が、金属性ＴｉＮｘに該当する領域である。つまり、図１４中、陰影で示した、Ｎ／Ｔｉのモル比が０．２１乃至０．７６である領域で、ＴｉＮｘが金属の特徴を示すことを確認することができる。
図１４のグラフから知られるように、Ｎ／Ｔｉのモル比がおよそ０．２乃至０．７５である金属性ＴｉＮｘの領域にて、電気抵抗が低く、蒸着レートも高い。なお、ここで、データは示さないが、金属性ＴｉＮｘの領域では、硬度(hardness)及びヤング率（剛性）も高く、加熱時にヒロックを効果的に防止できる。一方、Ｎ／Ｔｉのモル比が0.75あたりより大きくなると、蒸着レートが急激に低下する。また、電気抵抗は、一旦急激に増加した後、徐々に低下する。
図１５は、Ｔｉ単独で蒸着する場合（Ｔｉ）、ＴｉＮｘ層を蒸着する場合（ＴｉＮｘ）、そして金属性ＴｉＮｘを蒸着する場合（ｍｅｔａｌｌｉｃ－ＴｉＮｘ）についての、累積枚数（バッチ式の蒸着を繰り返した数）に応じて変化するパーティクル数を示したものである。これらのいずれの場合も、１０００Åとなるように蒸着した。図１５を参照すると、Ｔｉを単独で蒸着する場合（▲）、累積枚数が増加してもパーティクル数が増加しないことを確認することができた。また、ＴｉＮｘを蒸着する場合（◆）、累積枚数増加によりパーティクル数が急激に増加することを確認することができた。しかし、金属性ＴｉＮｘ（■）の場合、累積枚数が増加してもパーティクル数が急激に増加しないことを確認することができた。したがって、既存のＴｉ ｄｕｍｍｙ蒸着工程の代わりに金属性ＴｉＮｘを蒸着する工程を通じても、チャンバー内のパーティクルを安定的に除去可能であることを確認することができた。
第３層１２１ｃの厚さは２００Å乃至１２００Å（２０～１２０ｎｍ）であってもよい。第３層１２１ｃの厚さが２００Å未満である場合、ＨＦ洗浄液から下部の第２層１２１ｂおよび第１層１２１ａを十分に保護できないこともある。第３層１２１ｃの厚さが１２００Å以上である場合、生産性が減少して好ましくない。
図１６はＡｌ（Ａｌ）／ＴｉＮｘ（ＴＮ）／金属性ＴｉＮｘ（ｍＴＮ）構造を有する配線で各層の厚さおよびＮの含有量を異にして面抵抗を測定した結果を示したものである。図１６でＴＮの後に記載された数字はＴｉＮｘ層の厚さ（Å）を意味し、ｍＴＮの後に表示された数字はＮ２の注入量（ｓｃｃｍ）を示す。
図１６を参照すると、第３層１２１ｃである金属性ＴｉＮｘのＮ２含有量が１０ｓｃｃｍである場合、アニーリング前後の面抵抗が増加することを確認することができた。しかし、金属性ＴｉＮｘ中のＮ２含有量が３０ｓｃｃｍ以上である場合、第２層１２１ｂの厚さと関係なしにアニーリング後にシート抵抗が増加しないことを確認することができた。
図１７は、Ａｌ／ＴｉＮ構造を有する配線における、洗浄回数によるシート抵抗を示したものである。図１７で、ＴｉＮの後に記載された数字は、ＴｉＮの層の厚さ（Å）を意味する。図１７を参照すると、Ａｌ／Ｔｉ構造に比べ、Ａｌ／ＴｉＮ構造のものが、洗浄工程を繰り返してもシート抵抗が変わらないということを確認することができた。つまり、洗浄工程による配線の損傷を防止可能であることを確認することができた。しかし、Ａｌ／Ｔｉ構造のものは、洗浄工程が繰り返されることによってシート抵抗が顕著に増加した。
以上のように本実施例による表示装置のゲート線１２１は、アルミニウムまたはアルミニウム合金を含む第１層１２１ａ、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１２１ｂ、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１２１ｃを含む。アルミニウムまたはアルミニウム合金を含む第１層１２１ａによりゲート線の抵抗を減少させてスキャンディレイ（ゲート遅延）を予防することができ、アルミニウム合金を用いる場合、ヒロック発生を予防することができる。また、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１２１ｂによりアルミニウムのヒロック発生を予防することができ、第１層１２１ａと第２層１２１ｂとの境界面におけるアルミニウムおよびチタンの相互の拡散による抵抗の増加を予防することができる。また、洗浄液により第１層１２１ａが損傷する問題を予防することができる。また、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１２１ｃにより、洗浄液によりアンダーカットが発生する問題を予防することができ、配線蒸着過程で、スパッタリング処理の累積枚数が増加してもチャンバー内のパーティクルが増加せず、パーティクルによる不良を予防することができる。
以下で本発明の他の一実施例によるゲート線１２１について説明する。図１８は、本発明の他の一実施例によるゲート線１２１を示したものである。図１８を参照すると、本実施例によるゲート線１２１は、アルミニウムまたはアルミニウム合金を含む第１層１２１ａと、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１２１ｃを含む。つまり、図１８の実施例によるゲート線は、図１の実施例によるゲート線にて第２層１２１ｂが省略されたことを除いては、実質的に同一である。同一の構成要素についての具体的な説明は省略し、図１についての説明が準用される。
つまり、本実施例の第１層１２１ａは、アルミニウム合金である場合、アルミニウムにＮｉ、Ｌａ、Ｎｄ、Ｇｅのうちの少なくとも一つ以上を含むことができる。ただし、アルミニウム合金中のアルミニウムでない物質の含有量は１モル％以下であってもよい。また、第３層１２１ｃはＮ／Ｔｉの比率が０．２乃至０．７５である金属性ＴｉＮｘを含み、厚さが２００Å乃至１２００Åであってもよい。このように第２層１２１ｂを含まなくても第３層１２１ｃによりヒロック形成を防止することができ、洗浄液による損傷およびアンダーカットを防止することができる。本実施例は図１の実施例に比べて製造工程が簡単であり、第２層１２１ｂを含まないため、製造時にチャンバー内でパーティクルの数をより減少させることができる。したがって、パーティクルによる不良を予防することができる。
以上ではゲート線１２１がＡｌ／Ｎ－ｒｉｃｈ ＴｉＮｘ／Ｔｉ－ｒｉｃｈ金属性ＴｉＮｘの３層構造またはＡｌ／Ｔｉ－ｒｉｃｈ金属性ＴｉＮｘの２層構造からなる場合を説明したが、このような積層構造は、ゲート線１２１にだけに制限されるのではない。つまり、このような３層構造または２層構造は、データ線１７１にも適用可能である。
図１９は、本発明の他の一実施例による表示装置のデータ線１７１を示したものである。図１９を参照すると、データ線１７１はアルミニウムまたはアルミニウム合金を含む第１層１７１ａ、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１７１ｂおよびＴｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１７１ｃを含む。
図２０は他の一実施例による表示装置のデータ線１７１を示したものである。図２０を参照すると、データ線１７１はアルミニウムまたはアルミニウム合金を含む第１層１７１ａ、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１７１ｃを含む。
図１９および図２０で、データ線１７１の第１層１７１ａ、第２層１７１ｂおよび第３層１７１ｃについての説明は、図１でゲート線１２１の第１層１２１ａ、第２層１２１ｂおよび第３層１２１ｃについての説明と同一である。同一の内容についての具体的な説明は省略する。つまり、データ線１７１の第１層１７１ａは、アルミニウムまたはアルミニウム合金を含むことができる。アルミニウム合金は、アルミニウムにＮｉ、Ｌａ、Ｎｄ、Ｇｅのうちの少なくとも一つ以上を含むことができ、アルミニウム合金中のアルミニウムでない物質の含有量は１モル％以下であってもよい。第２層１７１ｂは、Ｎ／Ｔｉのモル比が０．８乃至１．２であるＴｉＮｘを含み、第２層１７１ｂの厚さは５０Å乃至４００Åであってもよい。第３層１７１ｃはＮ／Ｔｉの比率が０．２乃至０．７５である金属性ＴｉＮｘを含み、厚さが２００Å乃至１２００Åであってもよい。
このような図１９または図２０の構造を有するデータ線１７１の効果も前述と同一である。つまり、アルミニウムまたはアルミニウム合金を含む第１層１７１ａによりデータ線の抵抗を減少させて信号ディレイ（ｄｅｌａｙ）を予防することができる。また、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１７１ｂによりアルミニウムのヒロック発生を予防することができ、第１層１７１ａと第２層１７１ｂの境界面での拡散およびこれによる抵抗の増加を防止することができる。また、Ｔｉリッチな（Ｔ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１７１ｃにより、洗浄液によりアンダーカットが発生する問題を予防することができ、配線蒸着過程でスパッタリング処理の累積枚数が増加してもチャンバー内のパーティクルが増加せず、パーティクルによる不良を予防することができる。
以下で本発明一実施例によるゲート線１２１の製造方法について説明する。
本実施例によるゲート線１２１の製造方法は、アルミニウムまたはアルミニウム合金である第１層を形成する段階、チャンバー内にＮ２を供給しながらＴｉターゲットを利用してＴｉＮｘを含む第２層を形成する段階、およびチャンバー内にＮ２を供給しながらＴｉターゲットを利用して金属性ＴｉＮｘを含む第３層を形成する段階を含む。前記第２層を形成する段階で、Ｎ２の供給流量は６０ｓｃｃｍ以上であってもよい。また、前記第３層を形成する段階で、Ｎ２の供給流量は１０ｓｃｃｍ乃至４５ｓｃｃｍであってもよい。
前記第２層を形成する段階で、Ｎ／Ｔｉのモル比が０．８乃至１．２であるＮ－ｒｉｃｈ ＴｉＮｘ層が形成され、前記第３層を形成する段階でＮ／Ｔｉの比率が０．２乃至０．７５である金属性Ｔｉ－ｒｉｃｈ ＴｉＮｘ層が形成され得る。
本実施例において、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘ層とＴｉリッチな（Ｔｉ－ｒｉｃｈ）ＴｉＮｘ層は連続的な工程で形成される。Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘ層を形成する過程でチャンバー内にＮ２気体が高流量で導入され、このようなＮ２気体によりチャンバー内にパーティクルが増加し得る。しかし、本実施例によるゲート線の製造方法であると、ＮリッチなＴｉＮｘ層の形成に続いて、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）ＴｉＮｘ層を形成するのであり、このような工程により、チャンバー内のパーティクルの数を減少させることができる。したがって、パーティクルによる配線の不良を予防することができ、パーティクル数の減少のための別途のＴｉ－ｄｕｍｍｙ蒸着工程（本来、製造に不要な、Ｔｉのみの層をスパッタリングする工程）が要求されないので、生産性を増加させることができる。
以下で本発明の一実施例によるゲート線１２１またはデータ線１７１が適用された表示装置の具体的な構造について図面を参照して詳細に説明する。ただし、下記構造は一例示に過ぎず、本発明がこれに制限されるのではなく、本発明はゲート線１２１およびデータ線１７１を含む発光表示装置であれば制限なしに適用可能である。
図２１は本発明の一実施例による表示装置を概略的に示した平面図である。図２２は図２１のＸＸＩＩ－ＸＸＩＩ’線による断面図である。
図面では表示領域の各画素に二つの薄膜トランジスター（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｔ１、Ｔ２と、一つの蓄電素子Ｃ１を備えた２Ｔｒ－１Ｃａｐ構造の能動駆動（ａｃｔｉｖｅｍａｔｒｉｘ、ＡＭ）型発光表示装置を示しているが、本発明および本実施例がこれに限定されるのではない。
したがって、発光表示装置は、一つの画素に三つ以上のトランジスターと二つ以上の蓄電素子（キャパシタ）を備えることができ、別途の配線がさらに形成されて多様な構造を有することができる。ここで、画素は画像を表示する最小単位をいい、表示領域は複数の画素を通じて画像を表示する。
図２１および図２２を参照すると、本実施例による発光表示装置は、基板１１０に位置する複数の画素のそれぞれに形成されたスイッチング薄膜トランジスターＴ１、駆動薄膜トランジスターＴ２、蓄電素子Ｃ１、そして発光素子Ｅ１を含む。基板１１０には一方向に沿って配置されるゲート線１２１と、ゲート線１２１と絶縁交差するデータ線１７１および共通電源線１７２が位置する。ここで、各画素は、ゲート線１２１、データ線１７１および共通電源線１７２を境界として区画形成され得るが、必ずしもこれに限定されるのではない。
有機発光素子Ｅ１は、第１電極１９１と、第１電極１９１上に形成された発光素子層３７０と、この発光素子層３７０上に形成された第２電極２７０を含む。
ここで第１電極１９１が正孔注入電極である陽極であり、第２電極２７０が電子注入電極である陰極になる。しかし、本発明がこれに限定されるのではなく、発光表示装置の駆動方法により第１電極１９１が陰極になり、第２電極２７０が陽極になることもできる。第１電極１９１は画素電極であってもよく、第２電極２７０は共通電極であってもよい。
発光素子層３７０は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層のうちの一つ以上を含むことができる。このうち、発光層は、有機発光層を含むことができ、注入された正孔と電子が結合して生成されたエキシトン（ｅｘｃｉｔｏｎ）が励起状態から基底状態に落ちる時に発光が行われる。または、発光層は量子ドットを含むこともできる。
蓄電素子Ｃ１は、層間絶縁膜１６０を挟むように配置された一対の蓄電板１５８、１７８を含む。ここで、層間絶縁膜１６０は誘電体をなす。蓄電素子Ｃ１に蓄積された電荷と一対の蓄電板１５８、１７８間の電圧により蓄電容量が決定される。
スイッチング薄膜トランジスターＴ１は、スイッチング半導体層１５１、スイッチングゲート電極１２２、スイッチングソース電極１７６、およびスイッチングドレイン電極１７７を含む。駆動薄膜トランジスターＴ２は、駆動半導体層１５５、駆動ゲート電極１２４、駆動ソース電極１７３および駆動ドレイン電極１７５を含む。
スイッチング薄膜トランジスターＴ１は、発光させようとする画素を選択するスイッチング素子として用いられる。スイッチングゲート電極１２２はゲート線１２１に連結され、スイッチングソース電極１７６はデータ線１７１に連結される。スイッチングドレイン電極１７７はスイッチングソース電極１７６から離隔配置され、いずれか一つの蓄電板１５８と連結される。
駆動薄膜トランジスターＴ２は、選択された画素内の有機発光素子Ｅ１の発光素子層３７０を発光させるための駆動電源を第１電極１９１に印加する。駆動ゲート電極１２４は、スイッチングドレイン電極１７７と連結された蓄電板１５８に連結される。駆動ソース電極１７３および他の一蓄電板１７８は、それぞれ共通電源線１７２に連結される。
駆動ドレイン電極１７５が接触孔１８５を通じて第１電極１９１に連結される。
図２１と共に図２２を参照して、本発明の一実施例による有機発光表示装置をより詳細に説明する。
基板１１０の上にバッファー層１１１が位置する。基板１１０は、ガラス、石英、セラミック、プラスチックなどから形成されうる。バッファー層１１１は、シリコンナイトライド（ＳｉＮｘ）、シリコンオキサイド（ＳｉＯ２）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）などからなりうるが、これに制限されるのではない。前記ｘ、ｙは、それぞれ１乃至５であってもよい。
バッファー層１１１の上に駆動半導体層１５５が形成される。駆動半導体層１５５は、多結晶シリコン膜、非晶質シリコン膜などの多様な半導体物質からなることができる。駆動半導体層１５５は、ソース領域１５２、チャンネル領域１５３およびドレイン領域１５４を含むことができる。
駆動半導体層１５５の上にシリコンナイトライドまたはシリコンオキサイドなどからなるゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０の上に駆動ゲート電極１２４および第１蓄電板１５８が位置する。この時、駆動ゲート電極１２４は、駆動半導体層１５５の少なくとも一部、具体的にチャンネル領域１５３と重複して位置する。
駆動ゲート電極１２４は、ゲート線１２１と同一層に位置し、同一物質を含む。ゲート線１２１の構造は、前述したとおりである。同一の構成要素についての具体的な説明は省略する。つまり、ゲート線１２１は、図１に示すように、アルミニウムまたはアルミニウム合金を含む第１層１２１ａ、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１２１ｂ、Ｔｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１２１ｃを含むことができる。またはゲート線１２１は、図１８に示すように、アルミニウムまたはアルミニウム合金を含む第１層１２１ａおよびＴｉリッチな（Ｔｉ－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１２１ｃを含むことができる。
ゲート絶縁膜１４０上には駆動ゲート電極１２４を覆う層間絶縁膜１６０が位置する。層間絶縁膜１６０はゲート絶縁膜１４０と同様にシリコンナイトライドまたはシリコンオキサイドなどから形成されてもよい。ゲート絶縁膜１４０と層間絶縁膜１６０は駆動半導体層１５５のソース領域１５２およびドレイン領域１５４を露出する第１接触孔１６３および第２接触孔１６５を有する。
層間絶縁膜１６０の上に駆動ソース電極１７３および駆動ドレイン電極１７５、データ線１７１、共通電源線１７２、第２蓄電板１７８が位置する。駆動ソース電極１７３および駆動ドレイン電極１７５は、それぞれ第１接触孔１６３および第２接触孔１６５を通じて駆動半導体層１５５のソース領域１５２およびドレイン領域１５４と連結される。駆動ソース電極１７３および駆動ドレイン電極１７５は、データ線１７１と同一層に位置し、同一物質を含む。データ線１７１の構造は前述したとおりである。同一の構成要素についての具体的な説明は省略する。つまり、データ線１７１は、図１９に示すように、アルミニウムまたはアルミニウム合金を含む第１層１７１ａ、Ｎリッチな（Ｎ－ｒｉｃｈ）ＴｉＮｘを含む第２層１７１ｂ、および、Ｔiリッチな（Ｔi－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１７１ｃを含む三重層（三層膜）であってもよい。またはデータ線１７１は、図２０に示すように、アルミニウムまたはアルミニウム合金を含む第１層１７１ａ、およびＴiリッチな（Ｔi－ｒｉｃｈ）金属性ＴｉＮｘを含む第３層１７１ｃを含む二重層（二層膜）であってもよい。
層間絶縁膜１６０上には駆動ソース電極１７３、駆動ドレイン電極１７５を覆う絶縁膜１８０が位置する。絶縁膜１８０は、ポリアクリレート系、ポリイミド系などの樹脂といった有機物を含むことができる。
絶縁膜１８０は接触孔１８５を有する。第１電極１９１は絶縁膜１８０上に位置する。第１電極１９１は画素電極であってもよい。第１電極１９１は接触孔１８５を通じて駆動ドレイン電極１７５と連結されている。
画素ごとの開口領域を区画形成する隔壁３８０は、絶縁膜１８０上に位置する。第１電極１９１と重複して発光素子層３７０が位置し、発光素子層３７０と重複するように第２電極２７０が位置する。発光素子層３７０は正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層のうちの一つ以上を含むことができる。第２電極２７０は共通電極であってもよい。発光素子Ｅ１は第１電極１９１、発光素子層３７０および第２電極２７０を含む。
以上で本発明の実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。
好ましい一実施形態によると下記のとおりである。
液晶表示装置（liquid crystal display）を含む平面表示装置（flat panel display）において、画面サイズの大型化、及び精細化（PPIの増大）に伴い、寄生容量などに起因してゲートパルスがなまる（鈍る）ために、ゲートパルスの立上り及び立下りが遅延してしまうゲート遅延（scan delay)が問題になる。
ゲート線は、通常、データ線よりは多少抵抗が高くても良いため、データ線より下層の配線パターン中に配置し、繰り返しの熱処理などに耐えられるように、タングステンやチタンといった高融点金属などで形成していた。
特に有機発光表示装置であると、各画素に複数のトランジスタを配置し、駆動電力線や制御線などの多数の配線を配置する必要がある。また、特には、背面発光型（bottom emission）であると、ゲート線の幅をあまり大きくとれない。
アルミニウム配線とした場合、低抵抗であり、また、低コストであってエッチング残渣等の問題も少ない。ところが、アルミニウムは、低融点で剛性が低いために、熱処理時などに、配線に膨出部（ヒロック）が生じるといった問題がある。アルミニウムにタンタルなどの金属を多量に混ぜたアルミニウム合金を用いると、ヒロックは、ある程度抑えられるが、抵抗が増加してしまう。
アルミニウム配線にチタンをキャッピングすることが考えられるが、ゲート線を覆う絶縁膜にコンタクトホールを形成するためのフッ素含有エッチング液によるエッチング時に、チタンのキャッピング層にサイドエッチングが進み、アンダーカットが生じる（本願図１０）。
また、アルミニウムとチタンとの界面で、金属の相互拡散が生じて、抵抗が増加してしまう。
そこで、下記Ａ～Ｂとし、好ましくは、Ａ１～Ａ４及びＢ１の少なくともいずれかとする。
Ａ Ｎ／Ｔｉのモル比が０．２乃至０．７５（Ｎ含量が１７％～４３％）である「金属性」のＴｉＮｘの層を、キャッピング層とする。
この金属性ＴｉＮｘは、Ｎ含量がこれより多い非金属性のＴｉＮｘに比べて、電気抵抗が低く、蒸着レートも大きい（本願図１４）。また、硬度（hardness）及び剛性（rigidity; young modulus）も高い。
Ａ１ アルミニウム層の厚みは、100～300nm、特には120～250nmとすることができ、金属性ＴｉＮｘによるキャッピング層の厚みは、20～120nm、特には50～100nmとすることができ、例えば、アルミニウム層の厚みの10～80％、特には20～70％とすることができる。
Ａ２ アルミニウム層をなす材料としては、アルミニウムの含量が99モル％以上のもの、または、99.5モル％以上のものを用いる。これにより、抵抗を最大限、小さくする。
Ａ３ Ｎ／Ｔｉのモル比が0.37以上（Ｎ含量が２７％以上）のものが好ましい。
本願図１１～１３及び図１４によると、エッチングによる表面の凹凸形成を少なくする観点から、窒素流量20sccm以上の条件で製造したものが好ましい。
Ａ４ Ｎ／Ｔｉのモル比は、0.6以下、または、0.5以下であるのが、金属性（高硬度及び高剛性など）の観点から、好ましい。
Ｂ Ｎ／Ｔｉのモル比が０．８乃至１．２（Ｎ含量が４４％～５５％）である「非金属性」のＴｉＮｘの層を、アルミニウム層と、キャッピング層との間に、パッシベーション層（passivation layer）として配置する。
Ｂ１ 非金属性ＴｉＮｘによるパッシベーション層の厚みは、5nm～40nm、特には10～20nmとすることができ、キャッピング層の厚みの5～40％、特には10～30％とすることができる。

Claims (9)

  1. 基板と、
    前記基板上に位置するゲート線と、
    前記ゲート線の一部を含むトランジスターと、
    前記トランジスターと連結された発光素子とを含み、
    前記ゲート線は、アルミニウムまたはアルミニウム合金を含む第１層と、窒化チタンを含む第２層と、金属性窒化チタンを含む第３層とを含み、
    前記第１層、前記第２層、及び前記第３層は、前記基板の側から、この順で形成されており、
    前記金属性窒化チタンのＮ／Ｔｉモル比は０．２乃至０．７５であることを特徴とする表示装置。
  2. 前記第２層の窒化チタンのＮ／Ｔｉモル比は、０．８乃至１．２であることを特徴とする請求項１に記載の表示装置。
  3. 前記第１層のアルミニウム合金は、Ｎｉ、Ｌａ、ＮｄおよびＧｅのうちの少なくとも一つ以上を含むことを特徴とする請求項１に記載の表示装置。
  4. 前記アルミニウム合金中のアルミニウムでない物質の含有量は、１モル％未満であることを特徴とする請求項３に記載の表示装置。
  5. 前記第２層の厚さは、５０Å乃至４００Åであることを特徴とする請求項１に記載の表示装置。
  6. 前記第３層の厚さは、２００Å乃至１２００Åであることを特徴とする請求項１に記載の表示装置。
  7. 前記第３層に含まれているチタンの含有量が前記第２層に含まれているチタンの含有量より更に大きいことを特徴とする請求項１に記載の表示装置。
  8. 前記ゲート線は、チタンの単体からなる層を含んでいないことを特徴とする請求項１に記載の表示装置。
  9. 基板と、
    前記基板上に位置するゲート線と、
    前記ゲート線と絶縁されて位置するデータ線と、
    前記ゲート線及びデータ線の一部を含むトランジスターと、
    前記トランジスターと連結された発光素子とを含み、
    前記ゲート線及びデータ線のうちの一つ以上は、アルミニウムまたはアルミニウム合金を含む第１層と、窒化チタンを含む第２層と、金属性窒化チタンを含む第３層とを含み、
    前記第１層、前記第２層、及び前記第３層は、前記基板の側から、この順で形成されており、
    前記金属性窒化チタンのＮ／Ｔｉモル比は０．２乃至０．７５であり、
    前記第３層に含まれているチタンの含有量が、前記第２層に含まれているチタンの含有量より更に大きいことを特徴とする表示装置。
JP2019065924A 2019-01-17 2019-03-29 表示装置およびその製造方法 Active JP7294851B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0006374 2019-01-17
KR1020190006374A KR20200089789A (ko) 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2020115201A JP2020115201A (ja) 2020-07-30
JP7294851B2 true JP7294851B2 (ja) 2023-06-20

Family

ID=71608658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065924A Active JP7294851B2 (ja) 2019-01-17 2019-03-29 表示装置およびその製造方法

Country Status (4)

Country Link
US (2) US11793044B2 (ja)
JP (1) JP7294851B2 (ja)
KR (1) KR20200089789A (ja)
CN (1) CN111446275A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200355A (ja) 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
US20130001577A1 (en) 2011-06-29 2013-01-03 Samsung Mobile Display Co., Ltd. Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
US20130075833A1 (en) 2011-09-22 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielctric layer
US20140001565A1 (en) 2012-06-29 2014-01-02 Industry-University Cooperation Foundation Hanyang University Semiconductor device and method of manufacturing the same
JP2017522613A (ja) 2014-06-26 2017-08-10 フレックステッラ・インコーポレイテッド 光パターン化可能な組成物、パターン化高ｋ薄膜誘電体及び関連デバイス

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412100Y2 (ja) 1974-11-26 1979-05-29
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
KR100400280B1 (ko) * 1996-06-27 2003-12-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100720142B1 (ko) * 2005-11-25 2007-05-18 삼성전자주식회사 표시 장치와 표시장치의 제조방법
KR20080070327A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101458907B1 (ko) * 2008-04-18 2014-11-10 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20100075195A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101776044B1 (ko) * 2010-11-02 2017-09-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5176217B2 (ja) 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101967600B1 (ko) * 2012-11-09 2019-04-10 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR101986144B1 (ko) * 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR102044971B1 (ko) * 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101656307B1 (ko) * 2013-03-25 2016-09-12 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20140143545A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 발광소자, 이를 포함하는 유기발광 표시장치 및 그 제조방법
KR102276146B1 (ko) * 2013-09-10 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102247015B1 (ko) 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102304991B1 (ko) * 2015-04-21 2021-09-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US10032880B2 (en) * 2016-10-10 2018-07-24 Semiconductor Components Industries, Llc Method for forming ohmic contacts
KR20180061850A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102611794B1 (ko) * 2016-11-30 2023-12-07 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102656795B1 (ko) * 2016-11-30 2024-04-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180064704A (ko) * 2016-12-06 2018-06-15 엘지디스플레이 주식회사 유기발광 표시장치
CN108183120B (zh) * 2016-12-08 2022-04-26 乐金显示有限公司 显示装置及其制造方法
KR20180078669A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102413716B1 (ko) * 2017-09-25 2022-06-28 삼성디스플레이 주식회사 표시패널
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
US10283565B1 (en) * 2017-12-21 2019-05-07 International Business Machines Corporation Resistive memory with a plurality of resistive random access memory cells each comprising a transistor and a resistive element
KR20190083027A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200072890A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 플렉서블 유기발광표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200355A (ja) 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
US20130001577A1 (en) 2011-06-29 2013-01-03 Samsung Mobile Display Co., Ltd. Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
US20130075833A1 (en) 2011-09-22 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielctric layer
US20140001565A1 (en) 2012-06-29 2014-01-02 Industry-University Cooperation Foundation Hanyang University Semiconductor device and method of manufacturing the same
JP2017522613A (ja) 2014-06-26 2017-08-10 フレックステッラ・インコーポレイテッド 光パターン化可能な組成物、パターン化高ｋ薄膜誘電体及び関連デバイス

Also Published As

Publication number Publication date
US20200235196A1 (en) 2020-07-23
KR20200089789A (ko) 2020-07-28
JP2020115201A (ja) 2020-07-30
CN111446275A (zh) 2020-07-24
US20230422566A1 (en) 2023-12-28
US11793044B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US9312320B2 (en) Organic light emitting diode display and method for manufacturing the same
TW388855B (en) Active matrix display
US9620577B2 (en) Organic light emitting display device and method of manufacturing the same
US20150179719A1 (en) Organic light emitting display device and repair method thereof
US20150001500A1 (en) Organic light emitting diode display device
TWI415266B (zh) 薄膜電晶體及其製造方法
US8963134B2 (en) Display panel and method for manufacturing the same
US8415659B2 (en) Organic light emitting diode display device and method of fabricating the same
US20110215335A1 (en) Organic light emitting diode display and manufacturing method thereof
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
TWI572029B (zh) 製造有機發光顯示裝置之方法
CN110473983B (zh) 显示面板母板和显示面板母板的制备方法
US8592832B2 (en) Organic light emission diode display device and method of fabricating the same
US8097883B2 (en) Thin film transistors in pixel and driver portions characterized by surface roughness
CN105938843B (zh) 透明有机发光显示设备以及制造其的方法
KR102637849B1 (ko) 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
WO2019186805A1 (ja) 有機ｅｌ表示装置及びその製造方法
JP2009176495A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
US8270178B2 (en) Active device array substrate
JP7294851B2 (ja) 表示装置およびその製造方法
JP4763568B2 (ja) トランジスタ基板
US8823008B2 (en) Organic light emitting display device and method for manufacturing the same
KR20180049844A (ko) 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
US11488990B2 (en) Active matrix substrate and production method thereof
US20210104592A1 (en) Organic light emitting diode display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230608

R150 Certificate of patent or registration of utility model

Ref document number: 7294851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150