CN111446275A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111446275A
CN111446275A CN202010051417.6A CN202010051417A CN111446275A CN 111446275 A CN111446275 A CN 111446275A CN 202010051417 A CN202010051417 A CN 202010051417A CN 111446275 A CN111446275 A CN 111446275A
Authority
CN
China
Prior art keywords
layer
tin
aluminum
gate line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010051417.6A
Other languages
English (en)
Inventor
李东敏
孙尚佑
宋都根
申相原
申铉亿
杨受京
高京秀
金湘甲
李俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111446275A publication Critical patent/CN111446275A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种显示装置。所述显示装置包括：基底；在所述基底上设置的栅极线；包含所述栅极线的一部分的晶体管；以及连接到所述晶体管的发光元件，其中所述栅极线包括包含铝或铝合金的第一层、包含氮化钛的第二层以及包含金属氮化钛的第三层。所述金属氮化钛的N/Ti摩尔比可以在从约0.2至约0.75的范围内。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年1月17日向韩国知识产权局提交的第10-2019-0006374号韩国专利申请的优先权和其权益，其全部内容通过引用合并于此。
技术领域
本公开涉及一种显示装置及其制造方法，尤其涉及一种包括覆盖有金属TiNx的铝布线的显示装置及其制造方法。
背景技术
有源模式发射显示装置由包括阳极(空穴注入电极)、发射层和阴极(电子注入电极)的发光元件(发光二极管)以及驱动发光元件的薄膜晶体管构成。电子和空穴分别从阳极和阴极注入发射层，并且当通过将注入到发射层的空穴和电子耦合而形成的激子从激发态下降到基态时，发射光。通过光发射实现由显示装置显示的图像。显示装置包括诸如栅极线和数据线的驱动布线。这些驱动布线可以具有多层结构，并且可以针对每一层包括不同的材料。这些驱动布线的不适当的材料选择和/或结构设计可能降低显示装置的性能和/或使显示装置失去可靠性。
发明内容
本公开的示例性实施例提供了一种显示装置及其制造方法，其防止布线的小丘(hillock)中的底切(undercut)，防止在界面处的扩散以及对于清洁工艺的需要，并减少制造工艺期间的粒子产生。
根据本公开示例性实施例的显示装置包括：基底；在所述基底上设置的栅极线；包含所述栅极线的一部分的晶体管；以及连接至所述晶体管的发光元件；其中所述栅极线包含：包含铝或铝合金的第一层；包含氮化钛的第二层；以及包含金属氮化钛的第三层，其中所述金属氮化钛的N/Ti摩尔比在从约0.2至约0.75的范围内。
所述第二层的所述氮化钛的N/Ti摩尔比可以在从约0.8至约1.2的范围内。
所述第一层的所述铝合金可以包含Ni、La、Nd和Ge之中的至少一个。
所述铝合金中除铝以外的材料的含量可以为1摩尔％或以下。
所述第二层的厚度可以在从约50埃至约400埃的范围内。
所述第三层的厚度可以在从约200埃至约1200埃的范围内。
所述第一层可以比所述第三层更靠近所述基底。
所述第三层中包含的钛的含量可以大于所述第二层中包含的钛的含量。
所述栅极线可以不包括仅由钛制成的层。
根据本公开示例性实施例的显示装置包括：基底；在所述基底上设置的栅极线；包括所述栅极线的一部分的晶体管；以及连接至所述晶体管的发光元件，其中所述栅极线包括：包含铝或铝合金的第一层；包含金属氮化钛的第二层，其中所述金属氮化钛的N/Ti摩尔比在从约0.2至约0.75的范围内。
所述第二层的厚度可以在从约200埃至约1200埃的范围内。
所述第一层的所述铝合金可以包含Ni、La、Nd和Ge之中的至少一个，并且所述铝合金中除铝之外的材料的含量可以为1摩尔％或以下。
根据本公开示例性实施例的显示装置包括：基底；在所述基底上设置的栅极线；与所述栅极线绝缘并与所述栅极线交叉的数据线；包含所述栅极线的一部分和所述数据线的一部分的晶体管；以及连接至所述晶体管的发光元件，其中，所述栅极线和所述数据线中的至少一个包含：包含铝或铝合金的第一层；包含氮化钛的第二层；以及包含金属氮化钛的第三层，其中所述金属氮化钛的N/Ti摩尔比在从约0.2至约0.75的范围内，并且所述第三层中包含的钛的含量大于所述第二层中包含的钛的含量。
所述第二层的所述氮化钛的N/Ti摩尔比可以在从约0.8至约1.2的范围内。
所述第一层的所述铝合金可以包含Ni、La、Nd和Ge之中的至少一个，并且所述铝合金中除铝之外的材料的含量可以为1摩尔％或以下。
所述第二层的厚度可以在从约50埃至约400埃的范围内。
所述第三层的厚度可以在从约200埃至约1200埃的范围内。
所述第一层可以比所述第三层更靠近所述基底。
所述栅极线和所述数据线中的至少一个可以不包括仅由钛制成的层。
根据本公开示例性实施例的显示装置的制造方法包括：在基底上沉积铝或铝合金以形成第一层；在向腔室中供应N2的同时通过使用Ti靶在所述第一层上形成包含TiNx的第二层，其中x是小于4的实数；在向所述腔室中供应N2的同时通过使用Ti靶在所述第二层上形成包含金属TiNx的第三层，其中，在形成所述第三层中，N2的供应流速在从约10sccm至约45sccm的范围内。
在形成所述第二层中，N2的供应流速可以为约60sccm或更大。
在形成所述第二层中，可以形成其中N/Ti的摩尔比在从约0.8至约1.2的范围内的TiNx。
在形成所述第三层中，形成其中N/Ti的摩尔比可以在从约0.2至约0.75的范围内的金属TiNx。
所述第二层的所述形成和所述第三层的所述形成可以连续进行。
根据本公开示例性实施例的显示装置的制造方法包括：在基底上沉积铝或铝合金以形成第一层；在向腔室中供应N2的同时通过使用Ti靶在所述第一层上形成包含氮化钛的第二层；在向所述腔室中供应N2的同时通过使用Ti靶在所述第二层上形成包含金属氮化钛的第三层，以形成均包括所述第一层、所述第二层和所述第三层的栅极线或数据线；在从约400℃至约580℃的范围内的温度下对所述栅极线或所述数据线进行退火，而不会在所述第一层上形成小丘，并且不会增加所述栅极线或所述数据线的电阻；在所述栅极线或所述数据线上使用HF溶液执行清洁工艺，而不会在所述栅极线或所述数据线中形成底切。
在形成所述第二层中，形成其中N/Ti的摩尔比可以在从大约0.8至大约1.2的范围内的氮化钛，并且在形成所述第三层中，形成其中N/Ti的摩尔比可以在从约0.2至约0.75的范围内的金属氮化钛。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本公开的上述和其他方面以及特征，其中：
图1是示意性地示出根据本公开的示例性实施例的显示装置的栅极线的截面的图；
图2是示出其中在铝表面产生小丘的图像的图；
图3是示出热处理前后的Al/Ti结构的布线的电阻的比较的图；
图4是示出Ti/Al/Ti结构的布线截面的图；
图5是示出布线的各区域的Ti和Al等的含量的图；
图6是示出在使用HF的清洁工艺后的Al/Ti结构的布线的图像的图；
图7是示出在使用HF的清洁工艺后的Al/TiNx结构的布线的图像的图；
图8是示出腔室内的粒子数随着累积数增加的图；
图9是示出由粒子引起的缺陷的图；
图10是示出在HF清洁工艺后的具有Al/Ti结构的布线的截面的图；
图11至图13是各自示出HF清洁工艺后的具有Al/金属TiNx结构的布线的截面的图；
图14是示出取决于在金属TiNx形成过程中腔室内的N2气体含量的TiNx的特性的图；
图15是示出取决于仅沉积Ti(Ti)的情况、沉积TiNx层(TiNx)的情况以及沉积金属TiNx(金属TiNx)的情况的累积数的粒子数的图；
图16是示出通过对具有Al(Al)/TiNx(TN)/金属TiNx(mTN)结构的布线中的每个层的厚度和N的含量进行区分来测量方块电阻的结果的图；
图17是示出具有Al/TiN结构的布线和具有Al/Ti结构的布线中的取决于清洁次数的方块电阻的图；
图18是示出根据本公开示例性实施例的显示装置的栅极线的图；
图19是示出根据本公开示例性实施例的显示装置的数据线的图；
图20是示出根据本公开示例性实施例的显示装置的数据线的图；
图21是示意性示出根据本公开示例性实施例的显示装置的俯视图；以及
图22是沿图21的线XXII-XXII'截取的截面图。
由于图1至图22中的附图旨在用于说明性目的，附图中的元件不一定按比例绘制。例如，为了清楚起见，可以增大或夸大一些元件。
具体实施方式
在下文中将参考附图更全面地描述本公开，其中示出了本公开的示例性实施例。如本领域技术人员将认识到的，所描述的示例性实施例可以以各种不同的方式修改，而所有这些都不脱离本公开的精神或范围。
为了使本公开的描述清楚，省略了与描述无关的部分，并且在整个说明书中将使用相同的附图标记指代相同或相似的部分。
另外，为了更好地理解和易于描述，任意示出了附图中示出的每个配置的尺寸和厚度，但是本公开不限于此。
将理解的是，当诸如层、膜、区域或基底的元件称为“在”另一元件“上”时，其可以直接在另一元件上，或者也可以存在中间元件。相反，当元件称为“直接在”另一个元件“上”时，则不存在中间元件。此外，在说明书中，词语“在...上”或“在...上方”可意指位于物体部分之上或之下，并且不一定意味着基于重力方向位于物体部分的上侧。
考虑到所讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)，本文所用的“约”包括所述值和由本领域普通技术人员确定的特定值在可接受的偏差范围内的平均值。例如，“约”可以表示在一个或多个标准偏差之内，或在所述值的±30％、±20％、±10％、±5％之内。
另外，除非明确地相反地描述，否则词语“包括”和诸如“包含”或“含有”的变体将理解为暗示包括陈述的元件，但是不排除任何其他元件。
此外，在本说明书中，短语“俯视图”是指从顶部观察对象部分，并且短语“截面图”是指观看从侧面垂直切割对象部分的横截面。
本公开涉及一种显示装置及其制造方法，其中，栅极线或数据线具有包含铝(Al)或铝合金的第一层/包含富N的氮化钛(TiNx)的第二层/包含富Ti的金属氮化钛(金属TiNx)的第三层的结构，或包含铝或铝合金的第一层/包含富Ti的金属TiNx的第二层的结构。
现在，参考附图详细描述根据本公开示例性实施例的显示装置。
图1是示出根据本公开示例性实施例的显示装置中的栅极线121的图。参考图1，根据本示例性实施例的栅极线121包括顺序地堆叠在基底上的第一层121a、第二层121b和第三层121c。例如，第一层121a设置成比第三层121c更靠近基底。
第一层121a可以是铝或铝合金。根据本示例性实施例的显示装置可以是具有500ppi或更高的高分辨率的显示装置。对于这种高分辨率的显示装置，期望减小扫描延迟。换句话说，显示装置的栅极线121可能需要低电阻。对于栅极线包含钼(Mo)的情况，电阻约为0.55Ω/sq(欧姆/□)，高于铝的电阻，其是0.15Ω/sq(欧姆/□)。从而，当栅极线包含钼时，扫描全摆幅是不可能的，在显示装置中识别水平线，并且随机污点增加。然而，由于根据本示例性实施例的栅极线121包含低电阻的铝或铝合金而不是钼，因此扫描全摆幅是可能的，并且可以确保污点补偿时间。因此，可以提高显示质量。
第一层121a可以是铝或铝合金。铝合金可以包含例如带有铝的镍(Ni)、镧(La)、钕(Nd)和锗(Ge)之中的至少一个。但是，铝合金中除铝以外的材料的含量可以为1摩尔％或以下。
当第一层121a包含铝合金时，与在第一层121a中仅包含铝的情况相比，可以防止出现小丘。
当栅极线121由铝形成时，可能在随后的退火工艺中出现小丘。在从约400℃至约580℃范围内的温度执行退火。这个加热导致在铝表面上形成多个突起(＝小丘)。小丘形成可能对半导体装置的成品率(yield)和可靠性具有显著影响。例如，当由于大的山丘而在两个互连层之间形成短路时，可能会发生成品率损失。例如，栅极线121可以与相邻导体形成短路。对于较小的小丘，在小丘的尖端附近产生的高电场可能仍然缓慢地降低周围电介质的隔离特性，并且可能导致灾难性故障，从而导致半导体装置寿命内的可靠性损失。图2是示出其中在铝表面上出现小丘的图像的图。然而，当使用铝合金时，栅极线121的耐热性增加并且可以防止小丘。然而，如果铝合金中非铝材料的含量超过1摩尔％，则布线的电阻增加，这是不希望的。
第二层121b包含富N的TiNx。本说明书中的TiNx中包含的x可以为0.1至4，并且可以表示N/Ti的摩尔比。例如，TiNx中包括的x可以是小于4的实数。在本示例性实施例中，第二层121b中的TiNx的N/Ti的摩尔比可以在从大约0.8至大约1.2的范围内。也就是说，第二层121b的TiNx具有富N的特性，因为可以包含比Ti更多的N。例如，第二层121b中的富N的TiNx的N/Ti的摩尔比可以大于1。例如，第二层121b中的富N的TiNx的N/Ti的摩尔比可以在从大约1到大约1.2的范围内。第二层121b的厚度可以在从大约50埃到大约400埃的范围内。
第二层121b覆盖由铝或铝合金制成的第一层121a，以防止产生铝小丘。然而，当第二层121b仅包含Ti时，在包含铝的第一层121a和包含钛的第二层121b的界面处产生扩散，从而形成钛和铝的合金。因此，电阻增加。如上所述，铝具有低电阻，而钛的电阻约高十倍。因此，当钛扩散到第一层121a中以形成钛和铝的合金时，在第一层121a上可能出现电阻的显著增加。
图3是示出热处理前后的Al/Ti结构的布线的电阻的比较的图。参考图3，与热处理前相比，可以确认热处理后的布线的电阻显著增加。这是因为合金是由于铝和钛在铝和钛界面处的扩散而形成的。图4是示出Ti/Al/Ti结构的布线截面的图。在图4中，由虚线表示的部分是在界面处产生扩散的部分。即，如图4中确认的，当铝由钛覆盖时，在边界表面处产生扩散。
图5是示出布线的每个区域的Ti和Al等的含量的图。参考图5，扩散发生在铝和钛的边界区域(由虚线表示的部分)中，使得铝和钛的含量比变得相似。即，当将由钛制成的第二层设置在由铝制成的第一层121a上时，可以确认在铝和钛的界面处发生了扩散，使得电阻增大。如图3所示，与热处理之前相比，热处理后的Al/Ti结构的布线的电阻显著增加。
然而，在根据本示例性实施例的栅极线121中，由TiNx制成的第二层121b设置在由铝制成的第一层121a上。第二层121b的TiNx中的N/Ti的摩尔比可以在从约0.8至约1.2的范围内。即，第二层121b包含富N的TiNx。因此，可以抑制钛和铝在TiNx和Al的界面处的扩散。当第二层121b仅包含钛时，发生金属的钛与金属的铝之间的扩散，然而，本示例性实施例中的第二层121b包含TiNx，其中包含更大含量的非金属的N，使得可以抑制在钛和铝的界面处的扩散。另外，通过使用TiNx中的N/Ti的摩尔比在从约0.8至约1.2的范围内的层作为根据本示例性实施例的第二层121b，来代替使用N/Ti的摩尔比在约0.8以下的层，以便具有较低的钛含量，可以显著减少含钛和铝的合金的形成。因此，在随后的退火工艺之后，包含铝或铝合金的第一层121a的电阻可以保持较低。
此外，在具有Al/Ti结构的布线的情况下，在清洁工艺中由于氢氟酸(HF)而对Al/Ti布线造成损坏。为了在形成布线之后去除在表面上形成的氧化物等，执行使用清洁溶液的清洁工艺。清洁溶液包括HF。HF清洁溶液蚀刻由接触孔暴露的Al/Ti布线表面。然而，由于根据本示例性实施例的栅极线121包含TiNx而不是Ti作为第二层121b，因此可以防止在清洁工艺中损坏布线。氢氟酸(HF)是通常用于蚀刻钛的主要化学物质。另一方面，与钛不同，富N的TiNx对HF清洁溶液非常稳定，因此在清洁工艺中不会发生损坏。通常，除了硝酸(HNO3)外，氮化钛在包括HF在内的大多数酸中都是稳定的。
图6是示出在使用HF的清洁工艺之后的Al/Ti结构的布线的图像的图。图7是示出在使用HF的清洁工艺之后的Al/TiNx结构的布线的图像的图。在图6和图7中，接触孔用圆圈表示，并且布线的上表面通过接触孔暴露。参考图6，在Al/Ti结构的布线的情况下，可以确认在使用HF的清洁工艺之后，蚀刻并且损坏钛和铝。在图6中，损坏的部分认为是斑驳的。然而，参考图7，可以确认，对于Al/TiNx结构的布线，即使在使用HF的清洁工艺之后，布线的表面也没有损坏。
第二层121b的厚度可以在从约50埃至约400埃的范围内。如果第二层121b的厚度小于约50埃，则不能充分防止小丘的形成，并且可能在第一层121a和第二层121b之间的边界处发生扩散。而且，当第二层121b的厚度大于大约400埃时，不希望地降低了生产率。
接下来，第三层121c可以包含金属TiNx。在本说明书中，金属TiNx表示当Ti的含量高时呈现诸如金属的特性的材料。在金属TiNx中，N/Ti的摩尔比可以在从约0.2至约0.75的范围内。而且，详细地，第三层121c中的金属TiNx之中的N/Ti的摩尔比可以在从约0.2至约0.5的范围内。可选地，当第二层121b的TiNx中的N/Ti的摩尔比具有相对较低的值(例如，接近或约为0.8)并且第二层121b的厚度具有在上述值范围内的相对较低的值(例如，接近或约为50埃)时，第三层121c中的金属TiNx之中的N/Ti的摩尔比可以在从大约0.5至大约0.75的范围内，使得栅极线121的电阻不会在退火后增加。在第三层121c中，钛的含量可以大于氮的含量，并且在这种情况下金属TiNx可以表现出更多的金属特性。
在用于形成布线的溅射工艺中使用Ti靶形成TiNx层。N以惰性气体N2的形式供应到腔室内。换句话说，从Ti靶突出的Ti原子与设置在腔室内的N2碰撞并且以TiNx状态沉积。通过供应较大的N2流速，可以在TiNx中获得较高的N含量。当将N2供应到腔室中时，随着布线的制造步骤的累积数增加，腔室中的粒子数增加，这可能导致故障。
图8是示出腔室内的粒子数随着累积数增加的图。参考图8，可以确认当累积数超过20时，粒子数急剧增加。图9示出了由于这些粒子引起的故障。如图9所示，可以确认当其中存在多于一定数量的粒子时，由于粒子而观察到各种形状的缺陷。
参考图8，为了去除腔室中的粒子，可以执行仅沉积Ti而不注入N的Ti虚拟工艺。参考图8，可以确认在Ti虚拟工艺之后腔室中的粒子减少了(64→13)。然而，在制造过程中，当执行Ti虚拟工艺时，存在生产率下降并且生产效率下降的问题。
根据本示例性实施例的栅极线121包括在包含TiNx的第二层121b上的由金属TiNx制成的第三层121c。当N/Ti之比在从约0.2至约0.75的范围内时，当Ti的含量高时，金属TiNx具有金属的特性。因此，可以省略仅沉积Ti的Ti虚拟工艺。即，当在制造包含富N的TiNx的第二层121b之后沉积金属TiNx时，像Ti虚拟工艺一样去除腔室中的粒子。在本示例性实施例中，以连续工艺，在形成第二层121b的富N的TiNx之后，形成第三层121c的金属TiNx。在Ti虚拟工艺的情况下，在所述工艺期间停止生产，从而导致生产率下降，但是，在包括沉积富Ti的金属TiNx的工艺的情况下，可以减少腔室中的粒子数而无需停止生产。因此，可以防止生产率下降。
包括包含金属TiNx的第三层121c的栅极线121可以防止由于HF清洁工艺而引起的底切。图10是示出在HF清洁工艺之后具有Al/Ti结构的布线的截面的图。图11至图13是各自示出在HF清洁工艺之后具有Al/金属TiNx结构的布线的截面的图。
图11至图13是其中TiNx中的N含量不同的示例性实施例，并且在每个图像的底部示出了在TiNx制造工艺期间供应的N2气体的流速。N2的供应流速越大，意味着TiNx中的N含量越高。
参考图10，如果在具有Al/Ti结构的布线上执行HF清洁工艺，则发生由清洁溶液引起的底切。如上所述，HF清洁溶液蚀刻钛。在图10中，发生底切的部分用虚线表示。即，清洁溶液渗透接触孔，并且清洁溶液在沿着接触孔的侧面渗透的同时蚀刻Al/Ti布线。因此，甚至在接触孔以外的部分中，发生了蚀刻布线的底切。例如，根据本示例性实施例的栅极线121不包括仅由钛制成的层，从而不会发生由HF清洁溶液引起的栅极线121上的损坏。
参考图11至图13，在由金属TiNx覆盖布线的情况下，可以确认未示出底切。
参考图11，当N2以10sccm流入腔室中时，不会发生底切，但是由于布线表面上的HF会造成轻微损坏。这在图11中显示为粗糙表面。然而，参考图12和图13，当N2分别以20sccm和30sccm流入腔室时，可以确认布线的表面没有损坏并且没有发生底切。
图14是示出取决于在金属TiNx形成过程中腔室中的N2气体的供应流速的TiNx的特性的图。在图14中，水平轴表示在腔室内供应的N2气体的供应流速，并且右纵轴表示沉积的TiNx层的N/Ti比。左纵轴表示沉积速率和方块电阻(sheet resistance)Rs。
参考图14，当N2气体的供应流速在10sccm至45sccm的范围内时，可以确认N/Ti摩尔比在从0.21至0.76的范围内。另外，可以确认，当N/Ti摩尔比是在从0.21至0.76的范围内时的方块电阻Rs呈现定值。图14中的阴影区域是与金属TiNx相对应的区域。即，在N/Ti的摩尔比在从0.21至0.76的范围内的区域中，其是图14中的阴影区域，可以确认TiNx呈现金属的特性。
参考图11至图14，当N2分别以20sccm和30sccm流入腔室时，形成的金属TiNx膜不会被HF清洁溶液损坏。由于由以20sccm流入腔室中的N2形成的金属膜具有0.37的N/Ti摩尔比，所以，由TiNx制成的第二层121b(TiNx中具有在从大约0.8至大约1.2的范围内的N/Ti摩尔比，其高于0.37)，将更不可能被HF清洁溶液损坏。
图15是示出取决于仅沉积Ti(Ti)的情况、沉积TiNx(TiNx)的情况以及沉积金属TiNx(金属TiNx)的情况的累积数的粒子数的图。每层以1000埃沉积。参考图15，在仅沉积Ti的情况下，即使累积数增加，也可以确认粒子数没有增加。另外，在沉积TiNx的情况下，可以确认，随着累积数的增加，粒子数急剧增加。但是，在沉积金属TiNx的情况下，可以确认甚至在累积数增加时，粒子数也不会急剧增加。因此，确认了通过沉积金属TiNx的过程而不是传统的Ti虚拟沉积工艺可以阻碍腔室中的粒子。
第三层121c的厚度可以在从约200埃至约1200埃的范围内。如果第三层121c的厚度小于约200埃，则可能无法充分保护下面的第二层121b和第一层121a免受HF清洁溶液。如果第三层121c的厚度大于约1200埃，则生产率降低。
图16是示出通过对具有Al(Al)/TiNx(TN)/金属TiNx(mTN)结构的布线中的每个层的厚度和N的含量进行区分来测量方块电阻Rs的结果的图。在图16中，TN后面的数字表示TiNx层的厚度
Figure BDA0002371316350000111
并且mTN后面的数字表示N2的供应流速(sccm)。
参考图16，当在沉积作为第三层121c的金属TiNx时N2的供应流速为10sccm时，可以确认在退火之后方块电阻Rs增加。然而，当在沉积金属TiNx时N2的供应流速大于30sccm时，可以确认，不管第二层121b的厚度如何，在退火之后方块电阻Rs没有增加。参考图14，当在沉积金属TiNx时N2的供应流速为30sccm时，作为第三层121c的金属TiNx的N/Ti摩尔比为0.6。例如，在本公开的示例性实施例中，当作为第三层121c的金属TiNx的N/Ti摩尔比为0.6或更高时，可以确认当第二层121b的厚度为50埃或更高时，在退火之后方块电阻Rs没有增加。
图17是示出具有Al/TiN结构的布线和具有Al/Ti结构的布线中的取决于清洁次数的方块电阻Rs的图。在图17中，TiN后的数字表示厚度
Figure BDA0002371316350000121
参考图17，与Al/Ti结构相比，即使对Al/TiN结构重复清洁工艺，方块电阻Rs也不会变化。例如，如图17所示，用HF溶液对Al/TiN结构进行三次缓冲氧化物蚀刻(BOE)，并且对于具有厚度分别为50埃、100埃、300埃的TiN的Al/TiN结构，在每次BOE之后，方块电阻Rs不会改变。如上所述，氮化钛在HF溶液中是稳定的。即，可以确认可以防止由于清洁工艺导致的对布线的损坏。然而，随着重复清洁工艺，对于Al/Ti结构，方块电阻Rs显著增加。
如上所述，根据本示例性实施例的显示装置的栅极线121包括：包含铝或铝合金的第一层121a、包含富N的TiNx的第二层121b以及包含富Ti的金属TiNx的第三层121c。通过包含铝或铝合金的第一层121a来减小栅极线121的电阻，从而当使用铝合金时可以防止扫描延迟并且可以防止小丘产生。而且，可以通过包含富N的TiNx的第二层121b来防止铝的小丘产生，并且可以通过使铝和钛在第一层121a和第二层121b的边界表面中的扩散最小化来防止电阻增加。另外，可以防止第一层121a被清洁溶液损坏。此外，包含富Ti的金属TiNx的第三层121c可以防止出现由清洁溶液引起的底切，并且即使在布线沉积工艺期间累积数增加，腔室内的粒子也不会增加，因此，可以防止由于粒子引起的故障。
接下来，描述根据本公开示例性实施例的栅极线121。图18是示出根据本公开示例性实施例的栅极线121的图。参考图18，根据本示例性实施例的栅极线121包括包含铝或铝合金的第一层121a以及包含富Ti的金属TiNx的第三层121c。即，除了省略第二层121b以外，根据图18的示例性实施例的栅极线121与根据图1的示例性实施例的栅极线121基本相同。省略相同构成元件的详细描述，并且应用对图1的描述。
在本示例性实施例的第一层121a中，铝合金可以在铝中包含Ni、La、Nd和Ge之中的至少一个。但是，铝合金中不是铝的材料的含量可以为约1摩尔％或小于1摩尔％。而且，第三层121c可以包含金属TiNx，其中N/Ti的摩尔比在从大约0.2到大约0.75的范围内，并且其厚度可以在从大约200埃到大约1200埃的范围内。即使不包括第二层121b，也可以通过第三层121c防止小丘形成，并且可以防止由清洁溶液引起的损坏和底切。与图1的示例性实施例相比，在本示例性实施例中，由于不包括第二层121b，因此可以简化制造工艺，并且可以在制造期间进一步减少腔室中的粒子数。因此，可以防止由于粒子引起的缺陷。
在以上描述中，已经描述了栅极线121由Al/富N的TiNx/富Ti的金属TiNx的三层结构或Al/富Ti的金属TiNx的两层结构构成的情况，然而，本公开不限于此。例如，三层结构或两层结构可以应用于数据线171。
图19是示出根据本公开示例性实施例的显示装置的数据线171的图。参考图19，数据线171包括包含铝或铝合金的第一层171a、包含富N的TiNx的第二层171b以及包含富Ti的金属TiNx的第三层171c。
图20是示出根据本公开示例性实施例的显示装置的数据线171的图。参考图20，数据线171包括包含铝或铝合金的第一层171a以及包含富Ti的金属TiNx的第三层171c。
在图19和图20中，数据线171的第一层171a、第二层171b和第三层171c的描述与图1中的栅极线121的第一层121a、第二层121b和第三层121c的描述相同。省略相同内容的详细说明。即，数据线171的第一层171a可以包含铝或铝合金。铝合金可以在铝中包含Ni、La、Nd和Ge中的至少一个，并且铝合金中除铝之外的材料的含量可以为约1摩尔％或小于1摩尔％。第二层171b包含其中N/Ti的摩尔比在从约0.8至约1.2的范围内的TiNx，并且第二层171b的厚度可以在从约50埃至约400埃的范围内。即，第二层171b的TiNx具有富N的特征，因为可以包含比Ti更多的N。例如，第二层171b中的富N的TiNx的N/Ti的摩尔比可以大于1。例如，第二层171b中的富N的TiNx的N/Ti的摩尔比可以在从大约1至大约1.2的范围内。第三层171c包含金属TiNx，其中N/Ti的摩尔比在从大约0.2至大约0.75的范围内，并且其厚度可以在从大约
Figure BDA0002371316350000131
至约
Figure BDA0002371316350000132
的范围内。
具有图19或图20的结构的数据线171的效果也与上述相同。即，可以通过包含铝或铝合金的第一层171a来减小数据线171的电阻，从而防止信号延迟。而且，可以通过包含富N的TiNx的第二层171b来防止铝的小丘产生，并且可以防止在第一层171a和第二层171b的边界表面中的扩散以及由于扩散引起的电阻增加。而且，可以通过包含富Ti的金属TiNx的第三层171c来防止由于清洁溶液引起的底切的产生，并且即使在布线沉积工艺中累积数增加，腔室中的粒子也不会增加，使得可以防止由于粒子引起的故障。
根据本示例性实施例的数据线171不包括仅由钛制成的层，从而不会发生由HF清洁溶液引起的对数据线171的损坏。
接下来，描述根据本公开示例性实施例的包括栅极线121的显示装置的制造方法。
根据本示例性实施例的包括栅极线121的显示装置的制造方法包括：形成包含铝或铝合金的第一层121a的步骤，在腔室中供应N 2的同时通过使用Ti靶形成包含TiNx的第二层121b的步骤，以及在将N2供应到腔室中的同时通过使用Ti靶形成包含金属TiNx的第三层121c的步骤。在形成第二层121b的步骤中，N2的供应流速可以为约60sccm或更大。另外，在形成第三层121c的步骤中，N2的供应流速可以在从约10sccm至约45sccm的范围内。
在形成第二层121b的步骤中，可以形成其中N/Ti的摩尔比在从大约0.8至大约1.2的范围内的富N的TiNx层，并且在形成第三层121c的步骤中，可以形成其中N/Ti的摩尔比在从约0.2至约0.75的范围内的富Ti的金属TiNx层。然而，本公开不限于此。例如，第二层121b的TiNx可以具有富N的特征，因为可以包含比Ti更多的N，并且第二层121b中的富N的TiNx的N/Ti的摩尔比可以大于1。例如，第二层121b中的富N的TiNx的N/Ti的摩尔比可以在从约1至约1.2的范围内。
在本示例性实施例中，通过连续工艺形成富N的TiNx层和富Ti的金属TiNx层。在形成富N的TiNx层的过程中，大量的N2气体流入腔室中，并且由于N2气体，腔室内的粒子数可能增加。然而，在根据本示例性实施例的栅极线121的制造方法中，由于富Ti的金属TiNx层稍后形成，因此在本工艺中可以减少腔室中的粒子数。因此，由于不需要用于减少粒子数的单独的Ti-虚拟沉积工艺，因此可以防止由于粒子引起的布线缺陷并且可以提高生产率。
根据本示例性实施例的包括栅极线121的显示装置的制造方法可以进一步包括在从约400℃至约580℃范围内的温度对栅极线121进行退火的步骤。通过在包含铝或铝合金的第一层121a上形成第二层121b，即具有N/Ti的摩尔比为从约0.8至约1.2的范围内的富N的TiNx层，可以防止小丘形成，并且栅极线121的电阻可以不增加。
根据本示例性实施例的包括栅极线121的显示装置的制造方法可以进一步包括在栅极线121上执行HF清洁工艺的步骤。通过在包含铝或铝合金的第一层121a上形成第二层121b，即具有N/Ti的摩尔比为从约0.8至约1.2的范围内的富N的TiNx层，以及在第二层121b上形成第三层121c，即具有N/Ti的摩尔比为从约0.2至约0.75的范围内的富Ti的金属TiNx层，可以防止由于HF清洁溶液导致的底切的产生。
接下来，参考附图详细描述应用了根据本公开示例性实施例的栅极线121或数据线171的显示装置的详细结构。然而，以下结构仅是示例，本公开不限于此，并且本公开可以不受限制地应用于包括栅极线121和数据线171的任何发射显示装置。
图21是示意性示出根据本公开示例性实施例的显示装置的俯视图。图22是沿图21的线XXII-XXII'截取的截面图。
在图中，示出了2个晶体管-1个电容(2Tr-1Cap)结构的有源矩阵(AM)型发射显示装置，其中显示区域的每个像素包括两个薄膜晶体管(TFT)T1和T2和一个电容元件C1，但是本公开不限于此。
发射显示装置可在一个像素中具有三个或更多个晶体管和两个或更多个电容元件，并且可以形成附加布线以具有各种结构。在此，像素是用于显示图像的最小单位，并且显示区域通过多个像素显示图像。
参考图21和图22，根据本示例性实施例的发射显示装置包括开关薄膜晶体管T1、驱动薄膜晶体管T2、电容元件C1和诸如有机发光元件的发光元件E1，它们分别形成在设置在基底110上的多个像素中。沿一个方向设置的栅极线121以及与栅极线121绝缘并交叉的数据线171和公共电源线172设置在基底110上。这里，每个像素可以由作为边界的栅极线121、数据线171和公共电源线172来限定，但是本公开不限于此。
有机发光元件E1包括第一电极191、在第一电极191上形成的发光元件层370和在发光元件层370上形成的第二电极270。
在此，第一电极191成为作为空穴注入电极的阳极，并且第二电极270成为作为电子注入电极的阴极。然而，本公开不限于此，并且根据发射显示装置的驱动方法，第一电极191可以是阴极，并且第二电极270可以是阳极。第一电极191可以是像素电极，并且第二电极270可以是公共电极。
发光元件层370可以包括空穴注入层、空穴传输层、发射层、电子传输层和电子注入层之中的至少一个。发射层可以包括有机发射层，注入的空穴和电子彼此结合以形成激子，并且当激子从激发态下降到基态时，发生光的发射。而且，发射层可以包括量子点。
电容元件C1包括一对电容板158和178，其设置有介于其间的层间绝缘层160。在此，层间绝缘层160是电介质材料。电容由充入电容元件C1的电荷以及一对电容板158和178之间的电压差确定。
开关薄膜晶体管T1包括开关半导体层151、开关栅电极122、开关源电极176和开关漏电极177。驱动薄膜晶体管T2包括驱动半导体层155、驱动栅电极124、驱动源电极173和驱动漏电极175。
开关薄膜晶体管T1用作用于开启像素以发光的开关元件。开关栅电极122连接至栅极线121，并且开关源电极176连接至数据线171。开关漏电极177设置成与开关源电极176分离并且连接至一个电容板158。
驱动薄膜晶体管T2向第一电极191施加驱动电力，以使被开启的(switched)像素中的有机发光元件E1的发光元件层370发光。驱动栅电极124连接到电容板158，电容板158连接到开关漏电极177。驱动源电极173和另一个电容板178连接到公共电源线172。
驱动漏电极175通过接触孔185连接到像素电极191。
参考图21和图22更详细地描述根据本公开示例性实施例的有机发光装置。
缓冲层111设置在基底110上。基底110可以由例如玻璃、石英、陶瓷、塑料等制成。缓冲层111可以由例如氮化硅(SiNx)、氧化硅(SiO2)、氧氮化硅(SiOxNy)等制成，但是，本公开不限于此。x和y可以分别为1至5。
在缓冲层111上形成驱动半导体层155。驱动半导体层155可以由诸如例如多晶硅层和非晶硅层的各种半导体材料制成。驱动半导体层155可以包括源极区152、沟道区153和漏极区154。
由例如氮化硅或氧化硅制成的栅极绝缘层140位于驱动半导体层155上。驱动栅电极124和第一电容板158设置在栅极绝缘层140上。在这种情况下，驱动栅电极124定位成与驱动半导体层155的至少一部分重叠，具体地，与沟道区153重叠。
驱动栅电极124设置在与栅极线121相同的层上，并且包含与栅极线121相同的材料。栅极线121的结构如上所述。省略相同构成元件的详细描述。例如，如图1所示，栅极线121可以包括包含铝或铝合金的第一层121a、包含富N的TiNx的第二层121b和包含富Ti的金属TiNx的第三层121c。包含富N的TiNx的第二层121b的N/Ti的摩尔比可以在从约0.8至约1.2的范围内。包含富Ti的金属TiNx的第三层121c的N/Ti的摩尔比可以在从约0.2至约0.75的范围内。另外，如图18所示，栅极线121可以包括包含铝或铝合金的第一层121a和包含富Ti的金属TiNx的第三层121c。
覆盖驱动栅电极124的层间绝缘层160设置在栅极绝缘层140上。层间绝缘层160可以由例如氮化硅或氧化硅形成，类似于栅极绝缘层140。栅极绝缘层140和层间绝缘层160具有暴露驱动半导体层155的源极区152和漏极区154的第一接触孔163和第二接触孔165。
驱动源电极173、驱动漏电极175、数据线171、公共电源线172和第二电容板178设置在层间绝缘层160上。驱动源电极173和驱动漏电极175分别通过第一接触孔163和第二接触孔165连接到驱动半导体层155的源极区152和漏极区154。驱动源电极173和驱动漏电极175设置在与数据线171相同的层上，并且包含与数据线171相同的材料。数据线171的结构如上所述。省略相同构成元件的详细描述。即，如图19所示，数据线171可以包括包含铝或铝合金的第一层171a、包含富N的TiNx的第二层171b、以及包含富Ti的金属TiNx的第三层171c。包含富N的TiNx的第二层171b的N/Ti的摩尔比可以在从约0.8至约1.2的范围内。包含富Ti的金属TiNx的第三层171c的N/Ti的摩尔比可以在从约0.2至约0.75的范围内。而且，如图20所示，数据线171可以包括包含铝或铝合金的第一层171a、以及包含富Ti的金属TiNx的第三层171c。
覆盖驱动源电极173和驱动漏电极175的绝缘层180设置在层间绝缘层160上。绝缘层180可以包含有机材料，诸如，例如，丙烯酸基聚合物或酰亚胺基聚合物。
绝缘层180具有接触孔185。第一电极191设置在绝缘层180上。第一电极191可以是像素电极。第一电极191通过接触孔185连接到驱动漏电极175。
分隔件380设置在绝缘层180上。发光元件层370设置为与第一电极191重叠，并且第二电极270设置为与发光元件层370重叠。发光元件层370可以包括空穴注入层、空穴传输层、发射层、电子传输层和电子注入层之中的至少一个。第二电极270可以是公共电极。发光元件E1可以包括第一电极191、发光元件层370和第二电极270。
尽管已经结合当前认为是实际的示例性实施例描述了本公开，但是应当理解，本公开不限于所公开的示例性实施例。相反，其意图是覆盖包括在所附权利要求书所限定的本公开的精神和范围内的各种修改和等效布置。

Claims (10)

1.一种显示装置，包括：
基底；
在所述基底上设置的栅极线；
包含所述栅极线的一部分的晶体管；以及
连接到所述晶体管的发光元件，
其中，所述栅极线包含：
包含铝或铝合金的第一层；
包含氮化钛的第二层；以及
包含金属氮化钛的第三层，
其中所述金属氮化钛的N/Ti摩尔比在从0.2至0.75的范围内。
2.根据权利要求1所述的显示装置，其中，
所述第二层的所述氮化钛的N/Ti摩尔比在从0.8至1.2的范围内。
3.根据权利要求1所述的显示装置，其中，
所述第一层的所述铝合金包含Ni、La、Nd和Ge之中的至少一个。
4.根据权利要求3所述的显示装置，其中，
所述铝合金中除了铝以外的材料的含量为1摩尔％或以下。
5.根据权利要求1所述的显示装置，其中，
所述第二层的厚度在从50埃至400埃的范围内。
6.根据权利要求1所述的显示装置，其中，
所述第三层的厚度在从200埃至1200埃的范围内。
7.根据权利要求1所述的显示装置，其中，
所述第一层比所述第三层更靠近所述基底。
8.根据权利要求1所述的显示装置，其中，
所述第三层中包含的钛的含量大于所述第二层中包含的钛的含量。
9.根据权利要求1所述的显示装置，其中，
所述栅极线不包含仅由钛制成的层。
10.一种显示装置，包括：
基底；
在所述基底上设置的栅极线；
包含所述栅极线的一部分的晶体管；以及
连接到所述晶体管的发光元件，
其中，所述栅极线包含：
包含铝或铝合金的第一层；以及
包含金属氮化钛的第二层，
其中所述金属氮化钛的N/Ti摩尔比在从0.2至0.75的范围内。
CN202010051417.6A 2019-01-17 2020-01-17 显示装置 Pending CN111446275A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0006374 2019-01-17
KR1020190006374A KR20200089789A (ko) 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111446275A true CN111446275A (zh) 2020-07-24

Family

ID=71608658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010051417.6A Pending CN111446275A (zh) 2019-01-17 2020-01-17 显示装置

Country Status (4)

Country Link
US (2) US11793044B2 (zh)
JP (1) JP7294851B2 (zh)
KR (1) KR20200089789A (zh)
CN (1) CN111446275A (zh)

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412100Y2 (zh) 1974-11-26 1979-05-29
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
KR100400280B1 (ko) * 1996-06-27 2003-12-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100720142B1 (ko) * 2005-11-25 2007-05-18 삼성전자주식회사 표시 장치와 표시장치의 제조방법
KR20080070327A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
KR101458907B1 (ko) * 2008-04-18 2014-11-10 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20100075195A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101776044B1 (ko) * 2010-11-02 2017-09-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5176217B2 (ja) 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR101806405B1 (ko) * 2011-06-29 2017-12-08 삼성디스플레이 주식회사 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101913434B1 (ko) * 2012-06-29 2018-10-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101967600B1 (ko) * 2012-11-09 2019-04-10 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR101986144B1 (ko) * 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR102044971B1 (ko) * 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101656307B1 (ko) * 2013-03-25 2016-09-12 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20140143545A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 발광소자, 이를 포함하는 유기발광 표시장치 및 그 제조방법
KR102276146B1 (ko) * 2013-09-10 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
EP2960280A1 (en) 2014-06-26 2015-12-30 E.T.C. S.r.l. Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102247015B1 (ko) 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102304991B1 (ko) * 2015-04-21 2021-09-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US10032880B2 (en) * 2016-10-10 2018-07-24 Semiconductor Components Industries, Llc Method for forming ohmic contacts
KR20180061850A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102611794B1 (ko) * 2016-11-30 2023-12-07 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102656795B1 (ko) * 2016-11-30 2024-04-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180064704A (ko) * 2016-12-06 2018-06-15 엘지디스플레이 주식회사 유기발광 표시장치
CN108183120B (zh) * 2016-12-08 2022-04-26 乐金显示有限公司 显示装置及其制造方法
KR20180078669A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102413716B1 (ko) * 2017-09-25 2022-06-28 삼성디스플레이 주식회사 표시패널
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
US10283565B1 (en) * 2017-12-21 2019-05-07 International Business Machines Corporation Resistive memory with a plurality of resistive random access memory cells each comprising a transistor and a resistive element
KR20190083027A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200072890A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 플렉서블 유기발광표시장치

Also Published As

Publication number Publication date
US20200235196A1 (en) 2020-07-23
KR20200089789A (ko) 2020-07-28
JP7294851B2 (ja) 2023-06-20
JP2020115201A (ja) 2020-07-30
US20230422566A1 (en) 2023-12-28
US11793044B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US10971574B2 (en) Display device
JP3641342B2 (ja) 半導体装置及び有機ｅｌディスプレイ装置
KR100857482B1 (ko) 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치
TWI455322B (zh) 薄膜電晶體及其製造方法
TWI557894B (zh) 有機發光顯示裝置及其製造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
KR20020095791A (ko) 고온용 기판을 이용한 박막트랜지스터 및 그 제조방법과이를 이용한 표시장치의 제조방법
CN103258743A (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
US20210359059A1 (en) Oled display panel and manufacturing method thereof
TWI525702B (zh) The display device is configured with a wiring
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
JP2009176495A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JPH0862628A (ja) 液晶表示素子およびその製造方法
US8270178B2 (en) Active device array substrate
CN111029479A (zh) 显示面板、显示装置以及显示面板的制造方法
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
CN100405610C (zh) 在接触孔中形成的配线分层结构，配线分层结构的制作方法，以及具有该配线分层结构的显示装置
KR20180049844A (ko) 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
TW202044578A (zh) 顯示裝置及其製造方法
US11233071B2 (en) Electrode structure and array substrate
CN111446275A (zh) 显示装置
US20240049530A1 (en) Display panel
JP3895667B2 (ja) 有機ｅｌディスプレイ装置
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
KR100924140B1 (ko) 평판 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination