KR100857482B1 - 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치 - Google Patents
투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치 Download PDFInfo
- Publication number
- KR100857482B1 KR100857482B1 KR1020070064881A KR20070064881A KR100857482B1 KR 100857482 B1 KR100857482 B1 KR 100857482B1 KR 1020070064881 A KR1020070064881 A KR 1020070064881A KR 20070064881 A KR20070064881 A KR 20070064881A KR 100857482 B1 KR100857482 B1 KR 100857482B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- itzo
- layer
- electrode
- pixel electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 title claims description 25
- 229910006404 SnO 2 Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 31
- 238000002425 crystallisation Methods 0.000 claims description 17
- 230000008025 crystallization Effects 0.000 claims description 17
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 514
- 239000010410 layer Substances 0.000 description 156
- 239000000758 substrate Substances 0.000 description 53
- 238000005530 etching Methods 0.000 description 34
- 238000004544 sputter deposition Methods 0.000 description 34
- 229910001182 Mo alloy Inorganic materials 0.000 description 26
- 239000000126 substance Substances 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 22
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 21
- 239000007789 gas Substances 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 19
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 18
- 239000012528 membrane Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 16
- 239000007788 liquid Substances 0.000 description 15
- 229910052718 tin Inorganic materials 0.000 description 15
- 238000002834 transmittance Methods 0.000 description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 229910052738 indium Inorganic materials 0.000 description 14
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 14
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 12
- 229910001257 Nb alloy Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 229910052725 zinc Inorganic materials 0.000 description 11
- 239000000470 constituent Substances 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 7
- 239000002253 acid Substances 0.000 description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910017604 nitric acid Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 235000006408 oxalic acid Nutrition 0.000 description 6
- 238000005275 alloying Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000002378 acidificating effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000001579 optical reflectometry Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000013329 compounding Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004993 emission spectroscopy Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910002703 Al K Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/10—Screens on or from which an image or pattern is formed, picked up, converted or stored
- H01J29/18—Luminescent screens
- H01J29/28—Luminescent screens with protective, conductive or reflective layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physical Vapour Deposition (AREA)
- Conductive Materials (AREA)
- Non-Insulated Conductors (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Al 또는 Al합금막으로 형성된 전극이나 배선과 투명 전극층을 직접 접촉시킬 수 있고, 신뢰성, 생산성에 뛰어난 반도체 디바이스를 제공한다. 본 발명에 따른 투명성 도전막은, In203, SnO2 및 ZnO로 실질적으로 구성되는 투명도전성 막이며, 몰 비 In/(In+Sn+Zn)이 0.65∼0.8이며, 몰 비 Sn/Zn이 1이하인 것이다. 이 투명도전성 막은 Al 또는 Al합금막으로 형성된 전극이나 배선과 양호한 전기적 콘택 특성을 가진다. 또한 이 투명도전성 막과, Al 또는 Al합금막으로 형성된 전극이나 배선을 구비하는 선택하는 반도체 디바이스는. 신뢰성과 생산성에 뛰어나다.
투명 전극층, 반도체 디바이스, 콘택 특성
Description
도 1은 본 실시예 1에 따른 액티브 매트릭스형 TFT어레이 기판을 나타내는 평면도이다.
도 2는 본 실시예 1에 따른 액티브 매트릭스형 TFT어레이 기판을 나타내는 단면도이다.
도 3은 본 실시예 1에 따른 액티브 매트릭스형 TFT어레이 기판을 나타내는 단면도이다.
도 4는 본 실시예 1에 따른 ITZO/Al-Mo합금 적층막의 X선 광 전자분광분석에 의한 깊이 방향 프로파일을 나타내는 도면이다.
도 5는 본 실시예 1에 따른 ITZO/Al-Mo합금 적층막의 계면의 X선 광 전자스펙트럼을 나타내는 도면이다.
도 6은 본 실시예 1에 따른 ITZO/Al-Mo합금 적층막의 계면구조를 모식적으로 나타내는 도면이다.
도 7은 본 실시예 2에 따른 액티브 매트릭스형 TFT어레이 기판을 나타내는 단면도이다.
도 8은 본 실시예 3에 따른 캐소드 화소 전극을 나타내는 단면도이다.
도 9는 본 실시예 3에 따른 Al-Mo/ITZO/Al-Mo적층막의 X선 광전자 분광분석에 의한 깊이 방향 프로파일을 나타내는 도면이다.
도 10은 본 실시예 3에 따른 Al-Mo/ITZO/Al-Mo적층막의 계면의 X선 광 전자스펙트럼을 나타내는 도면이다.
도 11은 본 실시예 3에 따른 Al-Mo/ITZO/Al-Mo적층막의 계면 구조를 모식적으로 나타내는 도면이다.
도 12는 본 실시예 5에 따른 Mo-Nb/ITZO/Mo-Nb적층막의 X선 광전자 분광 분석에 의한 깊이 방향 프로파일을 나타내는 도면이다.
도 13은 본 실시예 5에 따른 Mo-Nb/ITZO/Mo-Nb적층막의 계면의 X선 광 전자스펙트럼을 나타내는 도면이다.
도 14는 본 실시예 5에 따른 Mo-Nb/ITZO/Mo-Nb적층막의 계면구조를 모식적으로 나타내는 도면이다.
도 15는 몰비 Sn/Zn에 대한 ITZO막의 광투과율의 변화를 나타내는 그래프이다.
도 16은 몰비 Sn/Zn에 대한 ITZO막의 결정화 온도의 변화를 나타내는 그래프이다.
[도면의 주요부분에 대한 부호의 설명]
1, 101 : 투명절연 기판 102 : 게이트 전극
3 : 보조용량 공통전극 4 : 게이트 배선
5 : 게이트 단자 6, 106 : 게이트 절연막
7 : 반도체 능동막 8 : 오믹콘택 막
9, 109 : 소스 전극 10, 110 : 드레인 전극
11 : 소스 배선 12 : TFT 채널부
13, 113 : 층간 절연막 14, 114 : 화소 드레인 콘택홀
15 : 게이트 단자 콘택홀 16 : 소스단자 콘택홀
17 : 화소 전극 18 : 게이트 단자 패드
19 : 소스단자 패드 20 : 보호 절연막
107 : p-Si막 107a : 채널 영역
107b : 소스 영역 107c : 드레인 영역
113a : 제1층간 절연막 113b : 제2층간 절연막
117 : 애노드 화소 전극 117a : 제1애노드
117b : 제2애노드 121 : 투과성 절연막
121a : 제1투과성 절연막 121b : 제2투과성 절연막
122 : 평탄화막 123 : 분리막
124 : 전계 발광층 124a : 홀 수송층
124b : 유기 EL층 124c : 전자 수송층
125 : 캐소드 화소 전극 125a : 제1의 캐소드 화소 전극
125b : 제2의 캐소드 화소 전극 126 : 밀봉층
127 : 대향 기판
본 발명은, 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형 표시장치에 관한 것이다.
최근, 반도체 디바이스 중에서도 화상을 표시하는 표시 디바이스의 분야에서는, 종래의 CRT를 대신하여, 에너지 절약, 공간 절약을 특징으로 한 액정표시장치, 전기루미네선스(EL)표시장치 등의 플랫 패널 디스플레이장치가 급속히 보급되고 있다. 이들의 표시 디바이스에 있어서는, 기판 위에 복수의 전극이나 배선 및 소자가 설치되어 있고, 구체적으로는 주사 배선이나 신호 배선, 게이트 전극이나 소스·드레인 전극을 가지는 박막 트랜지스터(TFT) 등의 스위칭 소자가 어레이 모양으로 설치되며, 각 표시 화소에 전극에 독립한 영상 신호를 인가하는 액티브 매트릭스형의 TFT어레이 기판이 널리 이용되도록 되어 있다.
특허문헌 1에는, 액정표시장치에 이용되는 액티브 매트릭스형 TFT어레이 기판이 개시되고 있다. 이 액티브 매트릭스형 TFT어레이 기판에서는, 전극이나 배선을 형성하는 금속막 및 화소 전극이나 영상신호의 입출력 단자부를 형성하는 투명 전극층이 설치된다. 투명 전극층에는, ITO, IZO등이 사용된다. 일반적으로, 이 금속막과 투명 전극층이 전기적으로 접속되는 접속부가 복수 개소 설치된다.
또한 액정표시장치의 대형화나 고선명화에 따라, 주사 배선이나 신호 배선의 장대화, 협배선폭화 등에 의한 신호 지연이 문제가 된다. 이를 방지하기 위해, 전극·배선의 재료에는, Al과 같이 전기적으로 저저항인 것이 요구되고 있다. 그러나, Al막을 사용했을 경우, ITO, IZO등으로 이루어지는 투명 전극층과의 양호한 전기적 콘택특성을 얻을 수 없다. 그 때문에 특허문헌 2에 개시되어 있는 바와 같이, Al막과 투명 전극층의 접속부에 Ti, Cr, Mo등의 고융점 금속막을 형성하고, 이 고융점 금속막을 통해 Al막과 투명 전극층간의 양호한 전기적 콘택특성을 얻는 방법이 일반적으로 이용되고 있었다.
또한, 빛을 반사시켜서 화상을 표시하기 위한 반사 전극으로서, Al 또는 Al합금막으로 이루어지는 화소 전극을 사용한 표시장치도 있다. 예를 들면 반사형 액정표시장치에서는, ITO막으로 이루어지는 대향 전극의 기준전위와 적합하도록 하기 위해, 반사 전극을 겸하는 Al 또는 Al합금막으로 이루어지는 화소 전극 위에, ITO막이나 IZO막이 형성되어 있다(특허문헌 3참조). 유기 EL표시장치에서는, 애노드 화소 전극으로부터 유기 EL발광소자로의 전하주입의 효율을 향상시키기 위해, 반사판을 겸하는 Al 또는 Al합금막으로 이루어지는 애노드 화소 전극 위에, 일함수값이 높은 ITO막이나 IZO막이 형성되어 있다. 이들 표시장치의 경우, Al 또는 Al합금막의 높은 광반사율을 이용하기 위해, Al 또는 Al합금막 위에, ITO막이나 IZO막을 직접 형성 할 필요가 있다.
[특허문헌 1] 일본국 공개특허공보 특개평10-268353호
[특허문헌 2] 일본국 공개특허공보 특개2000-77666호
[특허문헌 3] 일본국 공개특허공보 특개2004-294804호
그러나, 특허문헌 2와 같이, Al과 고융점 금속을 적층하여 형성할 경우, 고융점 금속막의 종류에 따라서는, 패터닝을 위한 에칭 공정에 있어서, 에칭액 안에서의 부식전위의 차이에 의해, 적층배선 패턴의 단부가 역 테이퍼 형상 혹은 차양 형상이 될 경우가 있어, 상층에 형성되는 막의 커버릿지 불량을 야기시키는 문제가 있다.
또한 통상, Al 또는 Al합금막 위에 직접 형성되는 ITO막은 다결정이다. 다결정 ITO는 화학적으로 안정되기 때문에, 왕수계의 강산성 약액을 사용해서 패터닝된다. 그러나, 이러한 강산성 약액을 사용했을 경우, 하층의 Al 또는 Al합금막까지 에칭된다는 문제가 있었다. 한편, 이것을 방지하기 위해, 약산성 약액을 사용하는 방법도 있다. 이 경우, ITO막은 비정질이다. 비정질 ITO막은, Ar에 H20 또는 H2를 혼합한 가스 중에서의 스퍼터링법으로 형성된다. 그러나, H20나 H2를 혼합하면, 스퍼터링 중에 더스트가 발생하여, ITO막에 이물질로서 혼입하므로, 제조 수율이 저하하는 문제가 있었다. 또한 비정질 ITO막은, 약 150℃의 가열로 결정화하므로, 포토리소그래피 프로세스의 레지스트 패터닝에 있어서의 포스트 베이크 공정(일반적으로, 140∼160℃)에서 부분적으로 결정화한다. 이 ITO결정입자가 에칭 잔사가 되어 제조 수율이 저하하는 문제가 있었다.
한편, Al 또는 Al합금막 위에 직접 성형되는 IZO막은, 비정질이다. 비정질 IZO막은, H20나 H2를 혼합하지 않고, Ar가스만을 사용한 스퍼터링법에 의해 형성되므로, 상기 더스트의 문제는 일어나지 않는다. 또한 포스트 베이크 공정 후도 결정화하지 않기 때문에, 상기 에칭 잔사의 문제는 생기지 않는다. 그러나, IZO막은, 반대로 결정화되기 어렵기 때문에 내산성(耐酸性)에 뒤떨어진다. IZO막 패턴 형성 후에, 산성약액에 의한 에칭이나 세정 공정이 있을 경우, 부식의 우려가 있어, 신뢰성에 뒤떨어지므로, IZO막의 장치로의 적용이 현저하게 제한되는 문제가 있었다.
본 발명은, 상기의 문제점을 해결하기 위한 것으로, Al 또는 Al합금막으로 형성된 전극이나 배선과 투명 전극층을 직접 접촉시킬 수 있고, 신뢰성과, 생산성에 뛰어난 반도체 디바이스을 제공하는 것을 목적으로 한다.
본 발명에 따른 투명성 도전막은, In203, SnO2 및 Zn0로 구성되는 투명도전성 막으로서, 몰 비 In/(In+Sn+Zn)이 0.65 ∼ 0.8이며, 또한 몰 비 Sn/Zn이 0.3 ~ 1인 것이다.
종래의 Al막과 ITO 또는 IZO막과의 전기적 접속부에 있어서, 양호한 콘택 특성을 얻을 수 없는 이유는, 양자의 계면에 전기적 절연성을 가지는 Al산화물(AlOx)이 형성되는 것이 주요한 이유라고 생각할 수 있다(예를 들면 「제47회 응용 물리 학 관계 연합 강연회 강연 예고집(2000.3 아오야마학원 대학) 31a-YA-9, pp866(2000). XPS 에 의한 ITO/AlN계면 반응층의 평가」). 본 발명자들은, 시험적으로 약 200nm두께의 Al막과, 두께 약 100nm의 ITO막을 스퍼터링법에 의해 성막하고, 계면부근을 오제전자 분광 분석법, X선 광 전자분광법 및 투과형 전자 현미경을 사용하여 상세하게 조사했다. 그 결과, 두께 5∼10nm정도의 AlOx가 일정한 층모양으로 형성되어, 이것이 전기적 전도를 저해하고 있음을 확인했다. 이러한 현상은, ITO막을 IZO막으로 한 경우에도 동일하다.
한편, ITZO막과 Al막의 접촉 저항값은 낮음을 알 수 있다. 양자의 계면구조를 조사한 결과, ITZO막을 구성하는 금속 원소가, Zn의 존재에 의해, 산화되지 않는 금속단체로서 존재하고, 이들의 금속 원소에 의해 전기적인 도전 패스가 형성되고 있음을 알 수 있다. 또한, ITZO막과 Al막에 한하지 않고, 투명성 전극막과 금속의 접촉 저항값이 낮을 경우, 같은 계면구조를 가지는 것을 알았다.
또한 본 발명자들은, 예의 연구한 결과, ITZO에 있어서의 In203, SnO2 및 ZnO의 배합비를 최적화함으로써, Ar가스만을 사용한 스퍼터링법에 의해 비정질로 성막할 수 있고, 또한, 상기 포스트 베이크 온도보다 높고, 반도체 디바이스의 내열온도보다 낮은 온도로 결정화시킬 수 있음을 알 수 있다.
이하, 본 발명에 따른 반도체 디바이스를 액정표시장치에 이용되는 액티브 매트릭스형 TFT어레이 기판에 적용한 실시예의 일 예에 대하여 설명한다. 단, 본 발명이 이하의 실시예에 한정되는 것은 아니다. 또한 설명을 명확히 하기 위해, 이 하의 기재 및 도면은, 적절히, 생략 및 간략화되고 있다.
[실시 형태 1]
도 1은, 본 실시예 1에 따른 액티브 매트릭스형 TFT어레이 기판에 있어서의 화상표시 영역의 1화소분의 평면도이다. 도 2는, 도 1의 X-X’단면도 및 액티브 매트릭스형 TFT어레이 기판의 화상표시 영역의 외측에 형성되는 신호 입력 단자부의 단면도(도 1에 있어서는, 이 부분은 도시하지 않음)이다. 신호 입력 단자부로서, 주사 신호가 입력되는 게이트 단자 및 영상신호가 입력되는 소스 단자를 도시하고 있다.
도 1 및 도 2에 따른 액티브 매트릭스형 TFT어레이 기판은, 투명절연 기판(1), 게이트 전극(2), 보조용량 공통전극(3), 게이트 배선(4), 게이트 단자(5), 게이트 절연막(6), 반도체 능동막(7), 오믹콘택 막(8), 소스 전극(9), 드레인 전극(10), 소스 배선(11), TFT채널부(12), 층간 절연막(13), 화소 드레인 콘택홀(14), 게이트 단자 콘택홀(15), 소스 단자 콘택홀(16), 화소 전극(17), 게이트 단자 패드(18), 소스 단자 패드(19)를 구비한다.
투명절연 기판(1)으로서는, 유리 기판, 석영 유리 등의 투명한 절연 기판을 사용할 수 있다. 절연성 기판(1)의 두께는 임의이지만, 액정표시장치의 두께를 얇게 하기 위해서 1.1mm두께의 것이 바람직하다. 절연성 기판(1)이 지나치게 얇으면, 프로세스의 열이력에 의해 기판의 변형이 일어나므로, 패터닝 정밀도가 저하한다. 그 때문에 절연성 기판(1)의 두께는 사용하는 프로세스를 고려하여 선택할 필요가 있다. 또한 절연성 기판(1)이 유리 등의 취성재료로 이루어질 경우, 단면으로부터의 칩핑에 의한 이물질의 혼입을 방지하기 위해, 기판의 단면을 모따기 해 두는 것이 바람직하다. 또한, 각 프로세스에서의 기판처리의 방향을 특정하기 위해, 투명절연 기판(1)의 일부에 홈을 설치해 두는 것이, 프로세스 관리상 바람직하다.
게이트 전극(2), 보조 용량전극(3), 게이트 배선(4) 및 게이트 단자(5)는, 투명절연 기판(1) 위에 형성되어 있다. 게이트 전극(2), 보조 용량전극(3), 게이트 배선(4) 및 게이트 단자(5)는, 동일한 금속막으로 구성되어 있다. 이 금속막으로서는, 두께 100∼500nm정도의 Al합금을 사용할 수 있다.
게이트 절연막(6)은, 투명 절연 기판(1) 및 게이트 전극(2), 보조용량 전극(3), 게이트 배선(4), 게이트 단자(5) 위에 형성되어 있다. 게이트 절연막(6)으로서는, 두께 3OO∼600nm정도의 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 실리콘 산화 질화막(SiOxNy)이나 이들의 적층막을 사용할 수 있다. 막두께가 얇을 경우에는, 게이트 배선과 소스 배선의 교차부에서 단락을 일으키기 쉽기 때문에, 게이트 배선(4)이나 보조 용량전극(3)등의 막두께 이상으로 하는 것이 바람직하다. 한편, 막두께가 두꺼울 경우에는, TFT의 ON전류가 작아지고, 표시 특성이 저하한다.
반도체 능동막(7)은, 게이트 절연막(6) 위에 형성되어 있다. 반도체 능동막(7)으로서는, 두께 100∼300nm정도의 아모퍼스 실리콘(a--Si)막 또는 다결정 실리콘(p-Si)막을 사용할 수 있다. 막이 얇을 경우에는, 후술하는 오믹콘택 막(8)의 드라이에칭시에 소실이 발생하기 쉽다. 한편, 막이 두꺼울 경우에는, TFT의 ON전류 가 작아진다.
또한, 반도체 능동막(7)으로서 a-Si막을 사용할 경우에는, 게이트 절연막(6)의 a-Si막과의 계면은 SiNx 또는 SiOxNy로 하는 것이, TFT가 전도상태가 되는 게이트 전압인 TFT의 임계값 전압(Vth)의 제어성 및 신뢰성의 관점에서 바람직하다. 한편, 반도체 능동막(7)으로서 p-Si막을 사용할 경우에는, 게이트 절연막(6)의 p-Si막과의 계면은 SiOx 또는 SiOxNy로 하는 것이 TFT의 Vth의 제어성 및 신뢰성의 관점에서 바람직하다.
오믹콘택 막(8)은, 반도체 능동막(7) 위에 형성되어 있다, 오믹콘택 막(8)로서는, 두께 20∼70nm정도의 a-Si 또는 p-Si에 P를 미량으로 도핑한 n형 a-Si막, n형 p-Si막을 사용할 수 있다.
소스 전극(9) 및 드레인 전극(10)은, 오믹콘택 막(8) 위에 형성되어, 이것을 통해, 반도체 능동막(7)과 접속되어 있다. 또한 소스 전극(9)은 소스 배선(11)을 통해, 소스 단자(도시하지 않음)까지 연장하고 있다. 소스 전극(9), 드레인 전극(10) 및 소스 배선(11)은, 동일한 금속막으로 구성되어 있다. 이 금속막으로서는, 두께 100∼500nm정도의 Al합금을 사용할 수 있다.
층간 절연막(13)은 소스 전극(9), 드레인 전극(10), 소스 배선(11)등 위에 형성되어 있다. 층간 절연막(13)으로서는, 게이트 절연막(6)과 같은 재료를 사용할 수 있다.
화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)는 층간 절연 막(13) 위에 형성되어 있다. 화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)는, 동일한 투명도전성 박막으로 구성되어 있다. 화소 전극(17)은, 화소 드레인 콘택홀(14)을 통해, 드레인 전극(10)과 전기적으로 접속된다. 게이트 단자 패드(18)는, 게이트 단자 콘택홀(15)을 통해, 게이트 단자(5)와 전기적으로 접속된다. 소스 단자 패드(19)는, 소스 단자 콘택홀(16)을 통해, 소스 단자(11)와 전기적으로 접속된다. 투명도전성 박막으로서는, 후술하는 이유로부터 In203과 SnO2와 ZnO의 혼합물인 ITZO를 사용하는 것이 바람직하다.
다음에 본 실시예 1에 따른 액티브 매트릭스형 TFT어레이 기판의 제조 방법에 대해서 설명한다. 또한, 이하에 설명하는 예는 전형적인 것이며, 본 발명의 취지에 합치하는 한 다른 제조 방법을 채용할 수 있는 것은 물론이다.
표면을 청정화한 절연성 기판(1) 위에, 스퍼터링, 진공증착 등의 방법으로 게이트 전극(2), 보조 용량전극(3), 게이트 배선(4), 게이트 단자(5)등을 형성하기 위한 제1의 Al합금막을 성막한다.
다음에 제1의 포토리소그래피 프로세스(사진공정)에서 상기 Al합금막을 패터닝하고, 게이트 전극(2), 보조 용량전극(3), 게이트 배선(4) 및 게이트 단자(5)등을 형성한다. 포토리소그래피 프로세스는 아래와 같다. 액티브 매트릭스형 TFT어레이 기판을 세정후, 감광성 레지스트를 도포·건조한다. 다음에 소정의 패턴이 형성된 마스크 패턴을 통해 노광하고, 현상하는 것으로, 사진 제판적으로 액티브 매트릭스형 TFT 어레이 기판 위에 마스크 패턴을 전사한 레지스트를 형성한다. 그리고, 감광성 레지스트를 가열경화시킨 후에 에칭을 행하고, 감광성 레지스트를 박리한다. 감광성 레지스트와 액티브 매트릭스형 TFT어레이 기판과의 흡습성이 나쁠 경우에는, 도포전에 UV세정 또는 HMDS(헥사메틸 디실라잔)의 증기도포 등의 처리를 행한다.
또한 감광성 레지스트와 액티브 매트릭스형 TFT어레이 기판과의 밀착성이 좋지 않아, 박리가 생길 경우에는, 가열경화 온도의 고온화 또는 가열경화시간의 장시간화 등의 처리를 적절히 행한다. 상기 Al합금막의 에칭은, 에천트를 사용하여 에칭할 수 있다. 또한 이 Al합금막의 에칭은 패턴 엣지가 테이퍼 형상이 되도록 에칭하는 것이, 다른 배선과의 단차에서의 단락을 방지하는 데 바람직하다. 여기에서, 여기에서 테이퍼 형상이라 함은 단면이 사다리 형상이 되도록 패턴 엣지가 에칭되는 것을 말한다. 동 공정에 있어서는, 게이트 전극(2)은, 게이트 배선(4), 보조 용량전극(3), 게이트 단자부(5)를 형성한다고 설명했지만, 이것에 한정되는 것은 아니고, 그 밖에 액티브 매트릭스형 TFT어레이 기판을 제조하는 데 필요한 각종의 마크류나 배선을 형성해도 좋다.
다음에 SiNx, SiOx, SiOxNy등으로 이루어지는 게이트 절연막(6), a-Si 또는 p-Si로 이루어지는 반도체 능동막(7), n형 a-Si 또는 n형 p-Si로 이루어지는 오믹콘택 막(8)을 형성하기 위한 박막을, 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 연속으로 성막한다. 반도체 능동막(7)으로서 a-Si막을 사용할 경우, 게이트 절연막(6)의 계면부근의 성막 레이트를 작게하고, 상층부의 성막 레이트를 크게 함으로써, 짧은 성막 시간에, 이동도가 크고, OFF시의 리크 전류가 작은 TFT를 얻을 수 있다. 상기 SiNx막, SiOx막, SiOxNy막, a-Si막, p-Si막, n형 a-Si막, n형 p-Si막은 공지한 가스(SiH4, NH3, H2, NO2, PH3, N2나 이들의 혼합 가스)를 사용하여, 드라이에칭에 의해 패턴을 형성할 수 있다.
다음에 제2의 포토리소그래피 프로세스에서, 적어도 TFT부가 형성되는 부분에, 반도체 능동막(7) 및 오믹콘택 막(8)을 패터닝 한다. 게이트 절연막(6)은, 전체에 걸쳐 잔존한다. 반도체 능동막(7) 및 오믹콘택 막(8)은, TFT부가 형성되는 부분 외에, 소스 배선과 게이트 배선(4) 및 보조 용량전극(3)이 평면적으로 교차하는 부분에도 패터닝하여 잔존시키는 것이, 교차부에서의 내전압이 커지는 관점에서 바람직하다. 또한 TFT부의 반도체 능동막(7) 및 오믹콘택 막(8)을 소스 배선의 하부까지 연속 형상으로 잔존시키는 것이, 소스 전극이 반도체 능동막(7) 및 오믹콘택 막(8)의 단차를 넘지 않고, 단차부에서의 소스 전극의 단선이 발생하기 어려우므로 바람직하다. 반도체 능동막(7) 및 오믹콘택 막(8)의 에칭은, 공지한 가스 조성(예를 들면 SF6과 02의 혼합 가스 또는 CF4와 02의 혼합 가스)로 드라이 에칭할 수 있다.
다음에 스퍼터링 등의 방법으로 소스 전극(9) 및 드레인 전극(10)을 형성하기 위한 Al합금막을 성막한다. 제3의 포토리소그래피 프로세스에 의해, 이 Al합금막으로 소스 배선(11)(도 1참조), 소스 단자(도시하지 않음), 소스 전극(9) 및 드레인 전극(10)을 형성한다.
다음에 오믹콘택 막(8)의 에칭을 행한다. 이 프로세스에 의해 TFT부의 오믹콘택 막(8)의 중앙부가 제거되어, 반도체 능동막(7)이 노출한다. 오믹콘택 막(8)의 에칭은, 공지한 가스 조성(예를 들면 SF6과 02의 혼합 가스 또는 CF4와 02의 혼합 가스)으로 드라이에칭 할 수 있다.
다음에 SiNx, SiOx, SiOxNy등으로 이루어지는 층간 절연막(13)을 형성하기 위한 막을, 플라즈마 CVD법에 의해 형성한다. 제4의 포토리소그래피 프로세스에 의해, 이 막으로부터 층간 절연막(13)을 형성한다. 도 2에 나타내는 화소 드레인 콘택홀(14), 게이트 단자 콘택홀(15) 및 소스 단자 콘택홀(16)에 대응하는 부분을 개구한 차광 마스크(도시하지 않음)를 사용하여 균일하게 노광을 행한다. 상기 노광 공정후, 현상액을 사용하여 현상을 행한다. 그 후에 콘택홀에 대응하는 영역에서는, 에칭 공정에 의해 개구부가 형성되어 드레인 전극(10)등이 노출한다.
다음에 화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)등을 형성하기 위한 투명도전성 박막을, 스퍼터링법, 진공증착법, 도포법 등에 의해 형성한다. Al합금막과의 접촉저항을 저감하기 위해서는, 스퍼터링법이 바람직하다. 제5의 포토리소그래피 프로세스에 의해, 투명도전성 박막으로부터 화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)등을 형성한다.
이와 같이 제조된 액티브 매트릭스형 TFT어레이 기판은, 컬러 필터나 대향 전극을 가지는 대향 기판(도시하지 않음)과 스페이서를 통해, 한 쌍의 기판으로서 붙여지고, 그 간극에 액정이 주입된다. 이 액정층이 끼워진 액정 패널을 백라이트 유닛에 부착함으로써, 액정표시장치가 제조된다.
상기 한 쌍의 기판 사이에 금속 등의 도전성 이물질이 혼입하면, 화소 전극(17)과 대향 전극이 이 도전성 이물질을 통해 전기적으로 단락하고, 해당하는 화소 전극의 화소표시에 불량(점결함)을 발생시킬 수 있다. 이것을 방지하여, 제조 수율을 향상시키므로, 도 3에 나타내는 바와 같이, 적어도 이 화소 전극(17)을 덮도록, 보호 절연막(20)을 형성해도 좋다. 보호 절연막(20)의 적합한 실시예로서, 플라즈마 CVD법에 의한 SiOx막이나 SiNx막이 있다.
종래의 IT0막 위에, 상기 플라즈마 CVD에 의한 SiOx막이나 SiNx막을 형성했을 경우, 화소 전극(17)의 패턴 사이에 남는 에칭 잔사 위에서, 막이 이상성장하여, 표면 요철이 커진다. 이 요철에 의해 표시가 백탁화하여, 불량이 되는 문제가 있었다. 이것은, CVD법의 반응 가스로서 모노실란(SiH4)이나 암모니아(NH3)를 사용하므로, 성막 초기에 수소를 포함하는 환원성 가스의 플라즈마에 노출된 에칭 잔사의 ITO가 환원되어, SiNx막의 성장에 영향을 주기 때문이라고 생각할 수 있다. 그러나, 본 실시예 1에 따른 ITZO막의 경우, 에칭 잔사가 거의 발생하지 않기 때문에, 상기 문제를 방지할 수 있다. 또한, 상기 보호 절연막(20)의 상층에, 또한 절연성의 유기수지막을 도포법에 의해 형성해도 좋다.
(실시예 1)
본 실시예 1의 구체적인 실시예를 설명한다. 본 실시예 1에 따른 제1의 금속막(게이트 전극(2), 보조 용량전극(3), 게이트 배선(4), 게이트 단자(5)) 및 제2의 금속막(드레인 전극(9), 소스 전극(10))으로서, 순 Al에, 5mol%Mo를 첨가한 Al-5mol％Mo합금막을 사용했다. 투명도전성 막(화소 전극(17), 게이트 단자 패드(18), 소스 단자 패드(19))으로서, 질량비가 In203:SnO2:ZnO=89:7:4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰 비는, In=30.8mol%, Sn=3.6mol%, Zn=6.Omol％ 및 0=59.6mol％이다. 즉, 몰 비 In/(In+Sn+Zn)=0.76, 몰 비 Sn/Zn= 0.6이다. 몰 비는, 성막전의 배합시에 각 산화물의 질량을 측정하여 질량비를 구하고, 각 원소의 원자량으로부터 몰 비를 산출했다. 또한 ITZO막 안의 금속 원소의 몰 비는 ICP(Inductively Coupled Plasma)발광분광 분석법에 의해서도 측정하고, 성막전의 배합비로부터 산출한 몰 비와 ICP발광분광 분석법에 의해 측정한 결과로부터 얻어지는 몰 비가 거의 일치하는 것을 확인했다.
ITZO막은, Ar가스만을 사용한 공지한 스퍼터링법에 의해 성막했다. 성막된 ITZO막을 X선 회절법에 의해 분석한 결과, 회절 피크는 볼 수 없으며, 비정질임을 알 수 있었다. 다음에 포토리소그래피 프로세스에 의해 레지스트 패턴을 형성하고, 공지한 옥살산 약액으로 에칭했다. 그 후에 레지스트 패턴을 제거하고, 화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)를 형성했다. 또한, 대기중, 온도 250℃로 약 30분의 열처리를 행했다. 본 열처리 후의 ITZO막을 X선 회절법에 의해 분석한 결과, 회절 피크를 볼 수 있으며, 결정화임를 확인했다.
본 실시예 1에 따른 투명성 도전막인 ITZO막은, ITO막과 달리, H20나 H2를 혼합하지 않고, Ar가스만을 사용한 스퍼터링법에 의해 비정질로 성막할 수 있다. 이 때문에, 스퍼터링중에 더스트가 발생하지 않아, 막으로의 이물질의 혼입을 1/10이하로까지 저감할 수 있다. 또한 에칭액으로서 약산인 옥살산 약액을 사용할 수 있기 때문에, 에칭시에, 하층의 제1 및 제2의 금속막인 Al합금막까지 부식되어, 단선하는 것을 방지할 수 있다. 또한, ITZO막은, 포토리소그래피 프로세스의 레지스트 패터닝에 있어서의 포스트 베이크 공정에서 부분적으로 결정화하는 경우도 없기 때문에, 에칭 잔사도 거의 발생하지 않는다. 또한, 패터닝 후에는, 열 처리에 의해 결정화 시켜, 화학적으로 안정되게 내산성에 뛰어난 막으로 함으로써, 신뢰성을 향상시킨다.
화소 드레인 콘택홀(14)에 있어서의 화소 전극(17)과 드레인 전극(10)의 접촉 저항값, 게이트 단자부 콘택홀(15)에 있어서의 게이트 단자 패드(18)와 게이트 단자(5)의 접촉 저항값 및 소스 단자부 콘택홀(16)에 있어서의 소스 단자 패드(19)와 소스 단자(11)의 접속부의 접촉 저항값은 모두, 콘택홀 개구 면적 50㎛2당 약 1kΩ이었다.
종래의 ITO막과 순 Al막의 접촉 저항값은, 콘택홀 개구 면적 50㎛2당 약 100MΩ이다. 본 실시예 1에 따른 ITZO막과 Al-5mol%Mo합금막의 접촉 저항값은, 종래의 1/105로서, 매우 양호한 값이다.
다음에 상기 Al-Mo막과 ITZO막의 계면구조를 상세하게 조사했다. 구체적으로는, X선 광전자 분광분석을 사용하여, 깊이 방향 프로파일을 조사했다. X선 광전자 분광 분석장치로서는, ULVAC-PHI회사제 Quantum2000을 사용했다. 분석 조건은, 선 원 Al-K알파선, 빔 지름 100㎛, 출력 20kV-100W로 했다. 이하, 설명의 편의상, 상층의 1TZO막과 하층의 Al-Mo막으로 이루어지는 박막을 ITZO/Al-Mo라고 적는다.
도 4에, 상기 분석 시료 ITZO/Al-Mo의 계면근방에 있어서의 Al(2p궤도성분), 0(1s궤도성분), In(3d궤도성분), Sn(3d궤도성분) 및 Zn(2p궤도성분)의) X선 광전자 분광분석에 의한 깊이 방향 프로파일을 나타낸다. 또한, Mo의 분석은 생략했다. 도 4안의 가로축은 스퍼터링 시간을, 세로축은 상기 원소의 mol％농도를 나타내고 있다. 본 실시예 1에서의 X선 광전자 분광분석에서는, Ar+이온을 사용한 스퍼터링에 의해 시료를 에칭하고, 그 표면분석을 행함으로써 깊이 프로파일을 얻고 있다. 따라서, 가로축의 스퍼터링시간은, 상층에 있는 ITZO표면에서의 깊이에 대응한다.
도 4에 나타내는 바와 같이, 스퍼터링 시간이 짧은 영역에서는, 상층의 ITZO막의 구성 원소인 0, In, Zn 및 Sn이 많이 존재하고, 스퍼터링시간이 길어짐에 따라 하층의 Al-Mo막의 구성 원소인 Al이 많이 존재한다.
In의 최대농도의 절반이 되는 깊이(도면 중 A)와 Al의 최대농도의 절반이 되는 깊이(도면 중 B) 사이의 영역을, 계면층으로 정의한다. 또한 도면 중 A보다 상층의 영역을 ITZO막, 도면 중 B보다 하층의 영역을 Al-Mo막으로 정의한다. 또한 계면층의 ITZO막측의 영역을 ITZO근방 계면층, 마찬가지로 계면층의 Al-Mo막측의 영역을 Al-Mo근방면층으로 정의한다.
도 4에 의해, 계면층에서는, 0농도가 증가하고 있음을 알 수 있다. 이것은, 계면층에 AlOx가 존재하는 것을 시사하고 있다. AlOx는 절연체이기 때문에, AlOx가 계면 전체에 존재하면, 전기적 전도가 저해될 것이다. 그러나, 실제로는 상기한 바와 같이, 본 실시예 1에 따른 화소 드레인 콘택홀(14)에 있어서의 화소 전극(17)과 드레인 전극(10)과의 접속부 등의 접촉 저항값은, 종래예에 비해 현저히 낮은 접촉 저항값을 얻을 수 있었다.
그래서, 깊이 방향의 4점(ITZO막, ITZO근방 계면층, Al-Mo근방 계면층 및 Al-Mo막)에 있어서의 Al(2p궤도성분), Zn(2p궤도성분), I(2p궤도성분) 및 Sn(3d궤도성분)의 결합 상태를, X선 광 전자스펙트럼을 사용하여 조사했다. 그 결과를 도 5a∼ 도 5d에 나타낸다. 도 5a는 ITZO막, 도 5b는 ITZO근방 계면층, 도 5c는 Al-Mo근방 계면층, 도 5d는 Al-Mo막의 상기 각 원소의 결합 상태를 나타낸 것이다.
ITZO막에서는, ITZO만이 검출되었다(도 5a참조). ITZO 근방 계면층에서는, AlOx, Al, ITZO 및 In이 검출되었다(도 5b참조). Al-Mo근방 계면층에서는, AlOx, Al, ITZO 및 In이 검출되었다(도 5c참조). Al-Mo막에서는, Al만이 검출되었다(도 5d참조). 또한, 도 5안에서는, AlOx을 편의적으로 AlO로 표시하고 있다.
도 6은, 도 5에 나타내는 결과로부터, ITZO막, ITZO근방 계면층, Al-Mo근방 계면층 및 Al-Mo막의 구조를 모식적으로 나타낸 것이다. 도 6에 나타내는 바와 같이, Al-Mo막과 ITZO을 접촉시켰을 경우, 계면층에는, 절연체인 AlOx 이외에, 도전성이 있는 Al, In, ITZO가 존재한다. 즉, AlOx는 계면 전체에는 존재하지 않고, 그 AlOx가 존재하지 않는 개소에서는, 상기 도전성 물질이 계면층의 깊이 방향으로 연 속적으로 존재함으로써, ITZO막과 Al-Mo막 사이에 도전 경로가 형성되어, 양호한 전기적 콘택 특성을 얻을 수 있는 것으로 생각할 수 있다. 또한, Zn의 존재에 의해, In203이 환원되고, 또한 AlOx의 형성이 억제되는 것으로 추측할 수 있다.
[실시형태 2]
다음에 본 발명에 따른 실시예 2에 대해서, 도 7을 사용하여 설명한다. 실시예 2는, 유기 EL발광소자를 사용한 유기전계 발광형 표시장치를 구성하는 액티브 매트릭스형 TFT어레이 기판에 본 발명을 적용한 것이다. 이 유기전계 발광형 표시장치는, 윗면 발광형(톱 이미션형)구조의 애노드 화소 전극을 가진다.
도 7은, 본 실시예 2에 따른 유기전계 발광형 표시장치를 구성하는 액티브 매트릭스형 TFT어레이 기판 및 그 상부에 형성되어 있는 유기 EL소자를 나타내는 화소부의 단면도이다. 본 실시예 2에 따른 액티브 매트릭스형 TFT어레이 기판은, 투명절연 기판(101), 게이트 전극(102), 게이트 절연막(106). p-Si막(107), 소스 전극(109), 드레인 전극(110), 층간 절연막(113), 화소 드레인 콘택홀(114), 애노드 화소 전극(117), 투과성 절연막(121), 평탄화막(122), 분리막(123), 전계 발광층(124), 캐소드 화소전극(125), 밀봉층(126) 및 대향 기판(127)을 구비한다.
투명절연 기판(101), 게이트 전극(102), 게이트 절연막(106), 소스 전극(109), 드레인 전극(110)은 실시예 1의 구성요소와 공통이기 때문에, 설명을 생략한다.
p-Si막(107)은, 투과성 절연막(121) 위에 형성되어 있다. p-Si막(107)은, 채 널 영역(107a), 소스 영역(107b), 드레인 영역(107)을 가진다.
층간 절연막(113)은, 제1의 층간 절연막(113a) 및 제2의 층간 절연막(113b)으로 이루어진다. 제1의 층간 절연막(113a)은, 게이트 절연막(106) 및 그 위에 형성된 게이트 전극(102)을 덮도록 형성되어 있다. 제2의 층간 절연막(113b)은, 제1의 층간 절연막(113a)과, 그 제1의 층간 절연막(113a) 위에 형성된 소스 전극(109) 및 드레인 전극(110)을 덮도록 형성되어 있다. 층간 절연막(113)으로서는, 실시예 1에 따른 층간 절연막(13)과 동일한 재료를 사용할 수 있다. 이 층간 절연층(113)을 관통하는 콘택홀을 통해, 소스 전극(109) 및 드레인 전극(110)은, 각각 소스 영역(107b) 및 드레인 영역(107c)과 접속되어 있다.
애노드 화소 전극(117)은, 제1의 애노드(117a) 및 제2의 애노드(117b)로 이루어진다. 제1의 애노드(117a)는 평탄화 막(122) 위에 형성되고 있고, 제2애노드(117b)는 제1의 애노드(117a) 위에 형성되어 있다. 본 실시예 2에 따른 제1의 애노드(117a)에는, Al합금막을 사용하고, 제2의 애노드(117b)에는 투명성 도전막인 ITZO막을 사용했다. 애노드 화소 전극(117)은 평탄화 막(122) 및 제2의 층간 절연막(113b)을 관통하는 화소 드레인 콘택홀(114)을 통해 하층의 드레인 전극(110)과 접속되어 있다.
투과성 절연막(121)은, 제1의 투과성 절연막(121a) 및 제2의 투과성 절연막(121b)으로 이루어진다. 제1의 투과성 절연막(121a)은 투명절연 기판(101) 위에 형성되고 있으며, SiNx막이 적합하다. 제2의 투과성 절연막(121b)은 그 제1의 투과 성 절연막(121a) 위에 형성되고 있으며, SiOx 막이 적합하다.
평탄화 막(122)은 제2의 층간 절연막(113b) 위에 형성되어 있다. 평탄화 막(122)에는, 평탄한 것이 요구되므로, 코팅법 등에 의해 형성된 절연성 수지를 사용할 수 있다.
분리 막(123)은 평탄화 막(122) 위에 형성되어, 인접하는 화소(도시하지 않음) 사이를 전기적으로 분리하므로, 애노드 화소 전극(117)주위에 액틀과 같이 제방모양으로 형성되어있다.
전계 발광층(124)은, 분리 막(123)으로 주위를 둘러싸인 제2의 애노드(117b) 위에 형성되어 있다. 전계 발광층(124)은 유기 EL재료이다. 전계 발광층(124)은, 기본적으로는, 애노드 화소 전극(117)측으로부터 홀 수송층(124a), 유기 EL층(124b), 전자 수송층(124c)의 순으로 적층되는 3층을 구비한다. 또한, 홀 수송층(124a)과 애노드 화소 전극(117) 사이에 끼워지는 홀 주입층(도시하지 않음), 전자 수송층(124c)의 바로 위에 적층되는 전자 주입층(도시하지 않음)의 적어도 어느 하나의 층을 추가하는 공지한 구조라도 된다. 즉, 전계 발광층(124)은 4층 또는 5층 구조라도 된다.
캐소드 화소 전극(125)은, 전계 발광층(124) 및 분리 막(123)을 덮도록 하여 형성되어 있다. 캐소드 화소 전극(125)은, ITO, IZO, ITZO등으로 이루어지는 투명성 도전막이다. 또한 캐소드 화소 전극(125)은 애노드 화소 전극(117)과의 전위차에 의해 전계 발광층(124)에 전류를 흐르게 하는 대향 전극이다.
밀봉층(126)은, 캐소드 화소 전극(125)에 형성되어 있다. 밀봉층(126)은, 전계 발광층(124)을 수분이나 불순물로부터 차단하기 위한 층이다. 대향 기판(127)은, 밀봉층(126)위에 절연성 기판(101)과 대향하도록 형성되어 있다.
도 7에 나타내는 유기전계 발광형 표시장치에서는, 소스 전극(109)으로부터 전달되는 신호 전압이 드레인 전극(110)을 통해 애노드 화소 전극(117)에 인가되어, 캐소드 화소 전극(125)과의 전압차에 의해 전계 발광층(124)에 전류가 흐르고, 유기 EL층(124b)이 발광한다. 유기 EL층(124b)에서 발생한 빛은, 광반사성을 가지는 애노드 화소 전극(117)에서 반사되어, 캐소드 화소 전극(125)을 투과하여 기판의 상부로 방사되어 시인된다.
이 때문에, 애노드 화소 전극(117)에는, 유기 EL층(124b)으로의 전하 주입 효율을 높이기 위한 높은 일함수값과, 높은 광반사율이 구해진다. 예를 들면 공지한 Cr(약 4.5eV)막이나 Mo(약 4.6eV)막은, 높은 일함수값을 가지지만, 광반사율은 낮다. 조사한 결과, 파장 550nm의 광반사율은, Cr이 67％, Mo가 60％이었다. 한편, 예를 들면 공지한 Al막은, 90％이상의 높은 광반사율을 가지지만, 일함수값이 바람직한 4.OeV보다 낮다. 그래서, 광반사율이 높은 Al막의 상층에, 일함수가 높고(약 4.7eV이상) 광 투과성이 높은 ITO, IZO등의 투명성 도전막을 형성한 적층구조의 애노드가 공지기술로서 알려져 있다. 그러나, 전술한 바와 같이, Al막과 ITO막과의 조합에서는, 계면에 절연층 AlOx가 형성되어, 전기적 전도가 저해되므로 실용화할 수 없었다.
(실시예 2)
본 실시예 2의 구체적인 실시예를 설명한다. 본 실시예 2에서는, 상기 문제를 해소하기 위해, 제1의 애노드(117a)로서, 순 Al에 5mol％Mo를 첨가한 Al-5mol%Mo합금막을 사용하고, 제2의 애노드(117b)로서 질량비가 In203:SnO2:ZnO=89:7:4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰 비는, In = 30.8mol%, Sn = 3.6molW%, Zn=6.Omol％ 및 0=59.6mol%이다. 즉 몰 비 In/(In+Sn+Zn)=0.76, 몰 비 Sn/Zn = 0.6이다.
애노드 화소 전극(117)은, 이하의 공정에 의해 형성할 수 있다. 우선, Ar가스를 사용한 공지한 스퍼터링법에 의해, 제1의 애노드(117a)가 되는 Al-Mo합금막을 약 50nm의 두께로 성막했다. 다음에 마찬가지로 Ar가스를 사용한 공지한 스퍼터링법에 의해, 제2의 애노드(117b)가 되는 비정질 ITZO막을 약 20nm의 두께로 성막한다. 계속해서, 포토리소그래피법에 의해 레지스트 패턴을 형성하고, 공지한 인산+질산+아세트산을 포함하는 약액으로 Al-Mo합금막과 ITZO막을 동시에 일괄 에칭했다. 그 후에 레지스트 패턴을 제거함으로써, 애노드 화소 전극(117)을 형성했다. 마지막으로, 대기중, 온도 250℃에서 약 30분의 열처리를 행하고, 제2의 애노드 (116b)인 ITZO막을 결정화시켰다.
본 실시예 2에 사용한 조성의 비정질 ITZO막은, 공지한 Al에칭액인 인산+질산+아세트산계의 약액으로 에칭할 수 있기 때문에, Al막과 적층 했을 경우, Al막과 동시에 일괄하여 에칭할 수 있는 점이 바람직하다. 또한 막안에 결정화한 영역이 없기 때문에, 에칭 잔사가 거의 발생하지 않는다. 또한, 결정화시킴으로써, ITZO막의 약액에 대한 내식성을 높일 수 있다. 그 때문에 후공정인 기판의 세정, 전계 발광층(124)이나 캐소드 화소 전극(125) 형성 등에 사용하는 약액이 ITZO막에 침투하여 부식되는 것을 방지할 수 있다.
애노드 화소 전극(117)을 구성하는 제1의 애노드(117a)인 Al-Mo합금막과 제2의 애노드(117b)인 ITZO막과의 접촉 저항값은, 50㎛2당 약 1kΩ였다. 이것은, 종래의 Al막과 ITO막의 접촉 저항값의 약 1/105이며, 매우 양호한 값이다.
본 발명에 의해, Al합금막이 가지는 높은 광반사율과, ITZO막이 가지는 높은 일함수값을 겸비한 애노드 화소 전극(117)을 얻을 수 있다. 따라서, 발광 효율이 높고, 밝은 표시 화상을 가지는 유기전계 발광형 표시장치를 얻을 수 있다.
본 실시예 2에 있어서의 애노드 화소 전극(117)을 구성하는 제1의 애노드(117a)인 Al-Mo합금막과 제2의 애노드(117b)인 ITZO막의 계면에 대해서도 X선 광전자 분광분석법에서 분석한 바, 상기 실시예 1과 동일한 계면 구조가 형성되어 있었다.
본 실시예 2에서는, Ai-Mo합금막의 두께는 50nm이었지만, 10∼200nm으로 배열되면 된다. 두께가 10nm미만에서는, 빛의 투과 성분이 증가하여, 소위 반투과 상태가 되므로, 반사율이 저하한다. 한편, 두께가 200nm을 초과하면, 결정 입자가 조대화하고, 애노드 화소 전극(117)의 표면 요철이 커진다. 구체적으로는, 애노드 화소 전극(117)의 평균 거칠기 Ra가 1.Onm을 초과하면, 애노드 화소 전극(117) 위에 형성되는 전계 발광층(124)의 피복 불량이 일어나기 쉬워, 캐소드 화소 전극(125)과의 쇼트 모드 고장 등을 초래한다.
또한 ITZO막의 두께는 20nm으로 했지만, 3.5nm이상의 막두께로 배열되면 된다. 3.5nm이상의 막두께로 배열되면, 층모양으로 성장한 균일한 막을 형성할 수 있다. 즉, 막 결손에 의한 표시 불량을 방지할 수 있다.
[실시 형태 3]
다음에 본 발명에 따른 실시예 3에 대하여 설명한다. 상기 실시예 2에서는, 도 7에 나타내는 유기전계 발광형 표시장치의 캐소드 화소 전극(125)에, ITO막, IZO막, ITZO막 등을 사용했다. 캐소드 화소 전극(125)은, 화소 마다의 애노드 화소 전극(117)에 대한 공통의 대향 전극으로서, 표시 영역 전체에 형성되어, 연장 형성되는 외부입력 단자를 통해 공통의 캐소드 전위가 공급된다. 따라서, 표시 화면이 대형화되는 만큼, 저저항의 캐소드 화소 전극(125)을 기대할 수 있다.
그래서, 본 실시예 3에서는, 캐소드 화소 전극(125)으로서, 도 8에 나타내는 바와 같은 제1의 캐소드(125a)인 Al합금막과 제2의 캐소드(125b)인 ITZO막을 교대로 복수회 적층한 다층 구조막을 사용했다. 캐소드 화소 전극(125)이외의 구성은, 도 7에 나타내는 상기 실시예 2의 구성과 동일하다.
제1의 캐소드(125a)로서, 순 Al에, 5mol％Mo를 첨가한 Al-5mol％Mo합금막을 사용하고, 제2의 캐소드(125b)로서, 질량비가 In203:SnO2:ZnO=89:7:4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰 비는, In=30.8mol％, Sn=3.6mol％, Zn=6.0mol％ 및 0=59.6mol％이다. 즉, 몰 비 In/(In+Sn+Zn)=0.76, 몰 비 Sn/Zn=0.6이다.
캐소드 화소 전극(125)은, 예를 들면 이하의 공정에 의해 형성할 수 있다. 우선, Ar가스를 사용한 공지한 스퍼터링법을 사용하여, 제2의 캐소드(125b)인 비정질 ITZO막을 약 5nm의 두께로 성막했다. 다음에 동일한 스퍼터링법에 의해, Al-Mo합금막을 약 5nm의 두께로 연속적으로 성막했다. 이 성막 스텝을 4회 반복한 후, 최상층에 ITZO막(119b)을 형성하여, 총 9층으로 전체 막두께 약 85nm의 다층막을 성막했다. 계속해서, 포토리소그래피법으로 레지스트 패턴을 형성하고, 공지한 인산+질산+아세트산을 포함하는 약액으로 상기 ITZO막과 Al-Mo막의 다층막을 동시에 일괄 에칭했다. 그 후에 레지스트 패턴을 제거함으로써, 캐소드 화소 전극(125)을 형성했다.
본 실시예 3에 사용한 조성의 비정질 ITZO막은, 공지한 Al에칭액인 인산+질산+아세트산계의 약액으로 에칭할 수 있기 때문에, Al막과 적층했을 경우, Al막과 동시에 일괄로 에칭할 수 있는 점이 바람직하다. 또한 막 안에 결정화한 영역이 없기 때문에, 에칭 잔사가 거의 발생하지 않는다. 또한, 결정화시킴으로써, ITZO막의 약액에 대한 내식성을 높일 수 있다. 그 때문에 후공정인 기판의 세정 등에 사용하는 약액이, ITZO막에 침투하여 부식되는 것을 방지할 수 있다.
이상과 같이 형성된 다층막으로 이루어지는 캐소 화소 전극(125)의 광투과율은, 파장 550nm에 있어서 약85％이며, ITZO막 단층 막의 값과 동등했다. 또한 막면에 평행한 방향의 비저항값은 약 2μΩ·m이며, ITZO막 단층 막의 약 5μΩ·m에 비하여, 절반 이하로 감소할 수 있었다. 한편, 이 다층막구조에 있어서의 Al-Mo합금막과 ITZO막과의 접촉 계면에 있어서의 콘택 부의 저항값에 대해서는, 직접 측정은 하지 않지만, 양호한 표시 특성임을 확인할 수 있기 때문에, 상기 실시예 1 및 실시예 2와 거의 동등한 값으로 되어 있는 것으로 추측할 수 있다.
거기에서, Al-Mo합금막/ITZO막/Al-Mo합금막의 적층접속 계면부의 구조를 상세하게 조사했다. 이하, 설명의 편의상, Al-Mo합금막/ITZO막/Al-Mo합금막을 Al-Mo/ITZO/Al-Mo라고 적는다.
도 9에, 상기 Al-Mo/ITZO/Al-Mo의 계면 근방에 있어서의 Al(2p궤도성분), 0(1s궤도성분), In(3d궤도성분), Zn(2p궤도성분) 및 Sn(3d궤도성분)의 X선 광전자 분광분석에 의한 깊이 방향 프로파일을 나타낸다. 분석 조건은 실시예 1과 같다.
도 9에 나타내는 바와 같이 스퍼터링시간의 짧은 영역에서는, 상층Al-Mo막의 구성 원소인 Al이 많이 존재하고, 스퍼터링시간이 길어짐에 따라서 중간층의 ITZO막의 구성 원소인 0, In, Zn 및 Sn이 많이 존재하고, 또한 스퍼터링시간이 길어지면 하층 Al-Mo막의 구성 원소인 Al이 많이 존재한다.
도 9에 나타내는 바와 같이 상층 Al-Mo막과 ITZO막의 계면에 있어서, In의 최대농도의 절반이 되는 깊이(도면 중 A)와 상층의 Al-Mo막안의 Al의 최대농도의 절반이 되는 깊이(도면 중 B) 사이의 영역을, 제1의 계면층으로 정의한다. 마찬가지로, ITZO막과 하층 Al-Mo막의 계면에 있어서, In의 최대농도의 절반이 되는 깊이(도면 중 A')와 하층 Al-Mo막안의 Al의 최대농도의 절반이 되는 깊이(도면 중 B’） 사이의 영역도, 제2의 계면층으로 정의한다. 또한 도면 중 B보다 상층 및 도 면 중 B’보다 하층의 영역을 각각 상층 Al-Mo막, 하층 Al-Mo막과, 도면 중 A와 A’ 사이의 영역을 ITZO막으로 정의한다. 또한, 제1 및 제2의 계면층의 ITZO막 측의 영역을 각각 제1의 ITZO근방 계면층, 제2의 ITZO근방 계면층과, 제1 및 제2의 계면층의 Al-Mo막 측의 영역을 각각 상층 Al-Mo근방 계면층, 하층 Al-Mo근방 계면층으로 정의한다.
도 9에 의해, 2개의 계면층에서는, 0농도가 증가하고 있음을 알 수 있다. 이것은 계면층에 AlOx가 존재하는 것을 시사하고 있다. AlOx 또는 절연체이기 때문에, AlOx가 계면 전체에 존재하면, 전기적 전도가 저해될 것이다. 그러나, 실제로는 상기한 바와 같이, 접촉 저항값은 양호했다.
그래서, 깊이 방향의 7점(상층 Al-Mo막, 상층 Al-Mo근방 계면층, 제1의 ITZO근방 계면층, ITZO막, 제2의 ITZO근방 계면층, 하층 Al-Mo근방 계면층 및 하층 Al-Mo막)에 있어서의 Al(2p궤도성분), In(3d궤도성분), Sn(3d궤도성분) 및 Zn(2p궤도성분)의 결합 상태를, X선 광전자 스펙트럼을 사용하여 조사했다. 그 결과를 도 10a∼ 도 10g에 나타낸다. 도 10a는 상층 Al-Mo막, 도 10b는 상층 Al-Mo근방 계면층, 도 10c는 제1의 ITZO근방 계면층, 도 10d는 ITZO막, 도 10e는 제2의 ITZO근방 계면층, 도 10f는 하층 Al-Mo근방 계면층, 도 10g는 하층 Al-Mo막의 상기 각 원소의 결합 상태를 나타낸 것이다.
상층 Al-Mo막에서는, AlOx, Al, In 및 Sn이 검출되었다(도 10a참조). 상층Al-Mo근방 계면층에서는, AlOx, A1, In 및 Sn이 검출되었다(도 10b참조). 제1의 ITZO근방 계면층에서는, AlOx, Al, In, Sn 및 ITZO가 검출되었다(도 10c 참조). ITZO막에서는, ITZO만이 검출되었다(도 10d참조). 제2의 ITZO근방 계면층에서는, AlOx, Al 및 ITZO가 검출되었다(도 10e참조). 하층 Al-Mo근방 계면층에서는, AlOx、 Al, In 및 ITZO가 검출되었다(도 10f참조). 하층 Al-Mo막에서는, Al만이 검출되었다(도 10g참조). 또한, 도 10안에서는, AlOx를 편의적으로 AlO로 표시하고 있다.
도 11은, 도 10에 나타내는 결과로부터, 상층 Al-Mo막, 상층 Al-Mo근방 계면층, 제1의 ITZ()근방 계면층, ITZO막, 제2의 ITZO근방 계면층, 하층 Al-Mo근방 계면층 및 하층 Al-Mo막의 구조를 모식적으로 나타낸 것이다. 도 11에 나타내는 바와 같이, Al-Mo막과 ITZO막을 접촉시켰을 경우, 계면층에는, 절연체인 AlOx 이외에, 도전성이 있는 Al, In, Sn 및 ITZO가 존재한다. 즉, AlOx는 계면 전체에는 존재하지 않으며, 그 AlOx가 존재하지 않는 개소에서는, 상기 도전성 물질이 계면층의 깊이 방향으로 연속적으로 존재함으로써, ITZO막과 Al-Mo막 사이에 도전 경로가 형성되어, 양호한 전기적 콘택 특성을 얻을 수 있다고 생각할 수 있다. 또한, Zn의 존재에 의해, In203 및 SnO2가 환원되고, 또한 AlOx의 형성이 억제된다고 생각할 수 있다.
본 실시예 3에 따른 캐소드 화소 전극(125)은, 제1의 캐소드(125a)인 Al-Mo합금막과 제2의 캐소드(125b)인 ITZO막을 교대로 적층한 9층의 다층막이었지만, 이것에 한정되지 않고, 2층 이상으로 배열하면 된다. 또한 적층 순서가 반대라도 된 다. 단, 전계 발광층(124)으로의 전하주입 및 전하수송효율을 높이기 위해, 전계 발광층(124)에 ITZO막이 접촉하는 것이 더욱 바람직하다. 또한, ITZO막과 Al-Mo합금막의 두께는 각각 5nm이었지만, 이것에 한정되지 않고, 요구되는 캐소드 화소 전극(125)의 비저항값 및 광투과율에 의해, 임의의 값으로 설정할 수 있다. 단, 높은 광투과율을 확보하기 위해서는, Al-Mo합금막의 두께는 10nm을 넘지 않는 것이 바람직하다.
전술한 바와 같이, 본 실시예 3에 의해, 저저항과 높은 광투과율을 겸비한 캐소드 화소 전극(125)을 얻을 수 있다. 저저항화에 의해, 표시 화면이 대형화해도, 화면전체에 균일한 캐소드 전위를 공급할 수 있다. 그 때문에 발광 효율이 높고, 표시 얼룩이 없는 밝은 표시 화상을 가지는 유기전계 발광형 표시장치를 얻을 수 있다.
상기의 실시예 1∼3에서는, Al합금막으로서 Mo를 불순물로서 첨가한 Al-Mo막을 사용했다. Al에 Mo를 첨가함으로써, Al막과 ITZO막이 전기적으로 접속한 상태라도, 포토리소그래피 프로세스의 레지스트 현상시의 유기 알칼리 현상액안에서, Al과 ITZO가 전기화학적인 반응(전지반응)에 의해 부식되는 현상을 방지할 수 있다. 또한 열처리시의 응력에 의한 히록이라고 부르는 표면 요철의 발생을 억제할 수 있다. 이 표면 요철의 발생 억제는, 높은 평활성이 요구되는 애노드 화소 전극으로의 적용에 있어서, 특히 유익하다. 또한, ITZO막과의 계면부에 Mo가 석출하여, 계면부의 접촉저항을 저감시키는 효과도 가진다고 생각할 수 있다. Al에 첨가하는 Mo의 조성비는 2∼10mol％로 하는 것이 바람직하다. 2mol％ 미만에서는, 유기 알칼리 현 상액 안에서의 ITZO막과의 전지반응을 방지하는 효과가 충분하지 않다. 한편, 10mol％을 넘으면, Al합금막이 가지는 저저항 및 고반사율이 손상된다.
Al에 첨가하는 합금원소는, Mo에 한정되지 않고, 예를 들면 W에서도 상기 효과를 얻을 수 있다. 또한 Fe, Co, Ni로부터 선택되는 1종류 이상의 합금원소를 첨가해도 된다. 이 경우, 상기 전지반응 억제 효과에 더하여, ITZO막과의 계면부의 접촉저항을 보다 저감할 수 있다.
또한, 상기 Mo, W, Fe, Co, Ni로부터 선택되는 1종류 이상의 합금원소에 더하여, Y, La, Ce, Nd, Sm, Gd, Tb, Dy등의 희토류 금속으로부터 선택되는 1종류 이상의 원소를 첨가해도 된다. 이 경우, 상기 히록 억제 효과가 향상된다. 또한 N, C, Si로부터 선택되는 1종류 이상의 합금원소를 첨가해도 된다. 이 경우, ITZO막과의 계면에서의 AlOx의 형성을 억제하므로, 접촉저항을 보다 저감할 수 있다. 단, Al 이 가지는 저저항 및 고반사율을 얻기 위해, 이들의 합금원소의 첨가량은, 총 10mol％이하로 하는 것이 바람직하다.
[실시 형태 4]
실시예 4는, 상기 실시 형태 1의 실시예 1에 따른 제1의 금속막 및 / 또는 제2의 금속막에, Mo막이나 Mo합금막을 사용한 것이다. 이 경우도, Al막이나 Al합금막을 사용했을 경우와 마찬가지로 제조할 수 있으며, 동일한 효과를 얻을 수 있다.
도 1을 사용하여 설명한다. 본 실시예 4에 따른 제1의 금속막(게이트 전극(2), 보조 용량전극(3), 게이트 배선(4), 게이트 단자(5)) 및 제2의 금속막(드레 인 전극(9), 소스 전극(10))으로서, 순 Mo막을 사용했다. 투명도전성 막(화소 전극(17), 게이트 단자 패드(18), 소스 단자 패드(19))으로서, 질량비가 In203:SnO2:ZnO=89:7:4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰 비는, In=30.8mol％, Sn=3.6mol％, Zn=6.Omol％ 및 0=59.6mol％이다. 즉, 몰 비 In/(In+Sn+Zn)=0.76, 몰 비 Sn/Zn=0.6이다.
ITZ0막은, Ar가스만을 사용한 공지한 스퍼터링법에 의해 성막했다. 성막된 ITZO막을 X선 회절법에 의해 분석한 결과, 회절 피크는 볼 수 없으며, 비정질임을 확인했다. 다음에 포토리소그래피 프로세스에 의해 레지스트 패턴을 형성하고, 공지한 옥살산 약액으로 에칭했다. 그 후에 레지스트 패턴을 제거하고, 화소 전극(17), 게이트 단자 패드(18) 및 소스 단자 패드(19)를 형성했다. 또한, 대기중, 온도 250℃로 약 30분의 열처리를 행했다. 본 열처리 후의 ITZO막을 X선 회절법에 의해 분석한 결과, 회절 피크를 볼 수 있으며, 결정화를 확인했다.
본 실시예 4에 따른 투명성 도전막인 ITZO막은, ITO막과 달리, H2O나 H2를 혼합하지 않고, Ar가스만을 사용한 스퍼터링법에 의해, 비정질로 성막할 수 있다. 이 때문에, 스퍼터링 중에 더스트가 발생하지 않아, 막으로의 이물질의 혼입을 1/10이하로 까지 저감할 수 있다. 또한 에칭액으로서 약산인 옥살산 약액을 사용할 수 있기 때문에, 에칭시에, 하층의 제 1 및 제 2의 금속막인 순 Mo막까지 부식되어 단선되는 것을 방지할 수 있다. 또한 ITZO막은, 포토리소그래피 프로세스의 레지스트 패터닝에 있어서의 포스트 베이크 공정에서 부분적으로 결정화되는 경우도 없기 때문에, 에칭 잔사도 거의 발생하지 않는다. 또한 패터닝 후에는, 열처리에 의해 결정화시켜, 화학적으로 안정되게 내산성에 뛰어난 막으로 함으로써, 신뢰성도 향상된다.
화소 드레인 콘택홀(14)에 있어서의 화소 전극(17)과 드레인 전극(10)의 접촉 저항값, 게이트 단자부 콘택홀(15)에 있어서의 게이트 단자 패드(18)와 게이트 단자(5)의 접촉 저항값 및 소스 단자부 콘택홀(16)에 있어서의 소스 단자 패드(19)와 소스 단자(11)의 접속부의 접촉 저항값은 모두, 콘택홀 개구면적 50㎛2당 약 10Ω이었다.
종래의 ITO막과 순 Al막의 접촉 저항값은, 콘택홀 개구면적 50㎛2당 약 100MΩ이다. 본 실시예 4에 따른 ITZO막과 순 Mo막의 접촉 저항값은 종래의 1/107이며, 극히 양호한 값이다.
[실시의 형태 5]
실시예 5는, 상기 실시예 3에 따른 제1의 캐소드(125a)에, Mo막이나 Mo합금막을 사용한 것이다(도 8참조). 이 경우도, Al막이나 Al합금막을 사용한 경우와 마찬가지로 제조할 수 있고, 동일한 효과를 얻을 수 있었다.
본 실시예 5에서는, 캐소드 화소 전극(125)으로서, 도 8에 나타내는 제 1캐소드(125a)인 Mo합금막과 제2의 캐소드(125b)인 ITZO막을 교대로 복수회 적층한 다층 구조막을 사용했다. 캐소드 화소 전극(125)이외의 구성은, 도 7에 도시하는 상기 실시에 2의 구성과 동일하다.
제1의 캐소드(125a)로서, 순 Mo에 5mol% Nb를 첨가한 Mo-5mol%Nb합금막을 사용하고, 제2의 캐소드(125b)로서, 질량비가 In2O3 : SnO2 : ZnO = 89 : 7 : 4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰비는 In = 30.8mol%, Sn=3.6mol%, Zn=6.0mol% 및 O=59.6mol%이다. 즉 몰비 In/(In+Sn+Zn)=0.76, 몰 비Sn/Zn=0.6이다.
캐소드 화소 전극(125)은, 예를 들면 이하의 공정에 의해 형성할 수 있다. 우선, Ar가스를 사용한 공지한 스퍼터링법을 사용하여, 제2의 캐소드(125b)인 비정질 ITZO막을 약 5nm의 두께로 성막했다. 다음에 동 스퍼터링법에 의해, Mo-Nb합금막을 약 5nm의 두께로 연속적으로 성막했다. 이 성막 스텝을 4회 반복한 후, 최상층에 ITZO막(119b)을 형성하여, 모두 9층으로 전체 막두께 약 85nm의 다층막을 성막했다. 계속해서, 포토리소그래피법으로 레지스트 패턴을 형성하고, 공지한 인산+질산+아세트산을 포함하는 약액으로 상기 ITZO막과 Mo-Nb막의 다층막을 동시에 일괄 에칭했다. 그 후에 레지스트 패턴을 제거함으로써, 캐소드 화소 전극(125)을 형성했다.
본 실시예 5에 사용한 조성의 비정질 ITZO막은, 공지한 Mo에칭액인 인산+질산+아세트산계의 약액으로 에칭할 수 있기 때문에, Mo막과 적층 했을 경우, Mo막과 동시에 일괄하여 에칭할 수 있는 점이 바람직하다. 또한 막 안에 결정화한 영역이 없기 때문에, 에칭 잔사가 거의 발생하지 않는다. 또한, 결정화시킴으로써, ITZO막의 약액에 대한 내식성을 높일 수 있다. 그 때문에 후공정인 기판의 세정 등에 사 용하는 약액이 ITZ막으로 침투하여 부식되는 것을 방지할 수 있다.
이상과 같이 형성된 다층막으로 이루어지는 캐소드 화소 전극(125)의 광투과율은, 파장 550nm에 있어서 약 85％이며, ITZO막 단층 막의 값과 동등했다. 또한 막 면에 평행한 방향의 비저항값은 약 2.5μΩ·m이며, ITZO막 단층 막의 약 5μΩ·m에 비하여, 대략 절반으로 저감할 수 있었다. 한편, 이 다층막구조에 있어서의 Mo-Nb합금막과 ITZO막과의 접촉 계면에 있어서의 콘택부의 저항값에 대해서는, 직접 측정은 하지 않지만, 양호한 표시 특성인 것이 확인되었기 때문에, 상기 실시예 4와 거의 동등한 값으로 되어 있다고 추측할 수 있다.
거기에서, Mo-Nb합금막/ITZO막/Mo-Nb합금막의 적층접속 계면부의 구조를 상세하게 조사했다. 이하, 설명의 편의상, Mo-Nb합금막/ITZO막/Mo-Nb합금막을 Mo-Nb/ITZO/Mo-Nb라고 적는다.
도 12에, 상기 Mo-Nb/ITZO/Mo-Nb의 계면근방에 있어서의 Mo(3d궤도성분), 0(1s궤도성분), In(3d궤도성분), Zn(2p궤도성분) 및 Sn(3d궤도성분)의 X선 광전자 분광분석에 의한 깊이 방향 프로파일을 나타낸다. 분석 조건은 실시예 1과 같다.
도 12에 나타내는 바와 같이 스퍼터링시간이 짧은 영역에서는, 상층 Mo-Nb막의 구성 원소인 Mo가 많이 존재하고, 스퍼터링시간이 길어짐에 따라서 중간층의 ITZO막의 구성 원소인 0, In, Zn 및 Sn이 많이 존재하고, 또한 스퍼터링시간이 길어지면 하층 Mo-Nb막의 구성 원소인 Mo가 많이 존재한다.
도 12에 나타내는 바와 같이 상층 Mo-Nb막과 ITZO막의 계면에 있어서, In의 최대농도의 절반이 되는 깊이(도면 중 A)와 상층의 Mo-Nb막 안의 Mo의 최대농도의 절반이 되는 깊이(도면 중 B) 사이의 영역을, 제1의 계면층으로 정의한다. 마찬가지로, ITZO막과 하층 Mo-Nb막의 계면에 있어서, In의 최대농도의 절반이 되는 깊이(도면 중A’）과 하층Mo-Nb막중의 Mo의 최대농도의 반 정도를 하게되는 깊이(도면 중 B’）사이의 영역도, 제2의 계면층으로 정의한다. 또한 도면 중 B보다 상층 및 도면 중 B’보다 하층의 영역을 각각 상층 Mo-Nb막, 하층 Mo-Nb막과, 도면 중 A와 A’사이의 영역을 ITZO막으로 정의한다. 또한, 제1 및 제2의 계면층의 ITZO막 측의 영역을 각각 제1의 ITZO근방 계면층, 제2의 ITZO근방 계면층과, 제1 및 제2의 계면층의 Mo-Nb막 측의 영역을 각각 상층 Mo-Nb근방 계면층, 하층 Mo-Nb 근방 계면층으로 정의한다.
도 12에 의해, 2개의 계면층에서는, Mo과 0가 공존하고 있기 때문에, Mo산화물(MoOx)이 존재할 수 있다. MoOx는 절연체이기 때문에, MoOx가 계면 전체에 존재하면, 전기적 전도가 저하될 것이다. 그러나, 실제로는 상기한 바와 같이, 접촉 저항값은 양호했다.
그래서, 깊이 방향의 7점(상층 Mo-Nb막, 상층 Mo-Nb근방 계면층, 제1의 ITZO근방 계면층, ITZO막, 제2의 ITZO근방 계면층, 하층 Mo-Nb근방 계면층 및 하층 Mo-Nb막)에 있어서의 Mo(3d궤도성분), In(3d궤도성분), Sn(3d궤도성분) 및 Zn(2p궤도성분)의 결합 상태를, X선 광전자 스펙트럼을 사용하여 조사했다. 그 결과를 도 12a∼도 12g에 나타낸다. 도 12a는 상층 Mo-Nb막, 도 12b는 상층 Mo-Nb근방 계면층, 도 12c는 제1의 ITZO근방 계면층, 도 12d는 ITZO막, 도 12e는 제2의 ITZO근방 계면층, 도 12f는 하층 Mo-Nb근방 계면층, 도 12g는 하층 Mo-Nb막의 상기 각 원소의 결합 상태를 나타낸 것이다.
상층 Mo-Nb막에서는, Mo만이 검출되었다(도 12a참조). 상층 Mo-Nb근방 계면층에서는, Mo, In 및 Sn이 검출되었다(도 12b참조). 제1의 ITZO근방 계면층에서는, Mo 및 ITZO가 검출되고, MoOx가 약간 검출되었다(도 12c참조). ITZO 막에서는, ITZO만이 검출되었다(도 12d참조). 제2의 ITZO근방 계면층에서는, Mo 및 ITZO가 검출되고, MoOx가 조금 검출되었다(도 12e참조). 하층 Mo-Nb근방 계면층에서는, Mo 및 ITZO가 검출되었다(도 12f참조). 하층 Mo-Nb막에서는 Mo만이 검출되었다(도 12g참조). 또한, 도 12안에서는, MoOx를 편의적으로 MoO로 표시하고 있다.
도 13은, 도 12에 나타내는 결과로부터, 상층 Mo-Nb막, 상층 Mo-Nb근방 계면층, 제1의 ITZO근방 계면층, ITZO막, 제2의 ITZO근방 계면층, 하층 Mo-Nb근방 계면층 및 하층 Mo-Nb막의 구조를 모식적으로 나타낸 것이다. 도 13에 나타내는 바와 같이, Mo-Nb막과 ITZO막을 접촉시켰을 경우, 계면층에는, 절연체인 MoOx가 약간 존재하지만, 도전성이 있는 Mo, ITZO, In 및 Sn이 대부분이 된다. 즉, MoOx는 계면 전체에는 존재하지 않고, 그 MoOx가 존재하지 않는 개소에서는, 상기 도전성 물질이 계면층의 깊이 방향으로 연속적으로 존재함으로써, ITZO막과 Mo-Nb막 사이에 도전 경로가 형성되어, 양호한 전기적 콘택 특성을 얻을 수 있다고 생각할 수 있다.
본 실시예 5에 따른 캐소드 화소 전극(125)은, 제1의 캐소드(125a)인 Mo-Nb 합금막과 제2의 캐소드(125b)인 ITZO막을 교대로 적층한 9층의 다층막이지만, 이것에 한정되지 않고, 2층 이상으로 배열하면 된다. 또한 적층 순서가 반대라도 좋다. 단, 전계 발광층(124)으로의 전하주입 및 전하수송효율을 높이기 위해, 전계 발광층(124)에 ITZO막이 접촉하는 것이 보다 바람직하다. 또한, ITZO막과 Mo-Nb합금막의 두께는 각각 5nm이지만, 이것에 한정되지 않고, 요구되는 캐소드 화소 전극(125)의 비저항값 및 광투과율에 의해 임의의 값으로 설정할 수 있다. 단, 높은 광투과율을 확보하기 위해서는, Mo-Nb합금막의 두께는 10nm을 넘지 않는 것이 바람직하다.
또한 제1의 캐소드(125a)인 Mo-Nb합금막, 이것에 한정되지 않고, 순 Mo막이나 다른 합금원소를 첨가한 Mo합금막을 사용해도 된다. Mo에 Nb를 첨가함으로써, 특히, 물이나 습기에 대한 내식성이 개선되어, 신뢰성이 향상한다. Nb 이외에도 Ti, Cr, W, Zr등을 합금원소로서 첨가한 Mo합금막을 사용해도 된다. 그 첨가량은 0.5∼25mol％로 하는 것이 바람직하다. 0.5mol％미만에서는, 내식성이 충분하지 않고, 25at％를 넘으면, 공지한 인산+질산+아세트산계 약액에서의 에칭이 곤란하게 되기 때문이다.
전술한 바와 같이, 본 실시예 5에 의해, 저저항과 높은 광투과율을 겸비한 캐소드 화소 전극(125)을 얻을 수 있다. 저저항화에 의해, 표시 화면이 대형화되어도, 화면 전체에 균일한 캐소드 전위를 공급할 수 있다. 그 때문에 발광 효율이 높고, 표시 얼룩이 없는 밝은 표시 화상을 가지는 유기전계 발광형 표시장치를 얻을 수 있다.
상기 실시예 1∼5에서는, 투명성 도전막으로서, 질량비가 In203:SnO2:Zn0=89:7:4인 ITZO막을 사용했다. 이 ITZO막에 있어서의 각 원소의 몰 비는 In=30.8mol％, Sn=3.6mol％, Zn=6.Omol％ 및 O=59.6mol％이다. 즉, 몰 비 In/ (In+Sn+Zn) = 0.76, 몰 비 Sn/Zn=0.6이다.
그러나, 본 발명에 따른 ITZO막의 조성비는 상기 조성비에 한정되지 않는다. 본 발명에 따른 ITZO막에는, 높은 광투과율 특성을 가지는 것이 요구된다. 그 때문에 In2O3를 질량비로 85∼95mass％함유하는 것이 바람직하다.
또한 본 발명에 따른 ITZO막의 조성비를 최적화하기 위해, 상기의 질량비 범위로 조성비를 변화시킨 ITZO막에 대하여, 파장 550nm(녹색)의 광투과율을 측정했다. 그 결과를 도 15에 나타낸다. 도 15안의 가로축은 몰 비 In/(In+Sn+Zn)을, 세로축은 광투과율을 나타내고 있다. 종래의 IZO막이 가지는 광투과율 80％을 가진다. 이 이상의 광투과율을 가지는 ITZO막으로 하기 위해서는, 몰 비 In/(In+Sn+Zn)이 0.65∼0.8의 범위에 있을 필요가 있다.
도 16은, ITZO막이 비정질에서 결정으로 상(相)변화하는 온도, 소위 결정화 온도의, 몰 비 Sn/Zn에 대한 의존성을 나타내는 그래프이다. 몰 비 Sn/Zn이 작은 만큼, 결정화 온도가 높아진다. 포토리소그래피 프로세스에 있어서의 레지스트의 베이크 온도가, 일반적으로, 90∼160℃의 범위 내에 있다. 그 때문에 포토리소그래피 프로세스를 필요로 하는 반도체 디바이스로의 적용에는, 결정화 온도가 160℃를 넘는 조성, 즉 몰 비 Sn/Zn이 1이하의 ITZO막을 사용하는 것이 바람직하다. 이 비 정질 ITZO막을 사용하면, 포토리소그래피 프로세스에서 부분적으로 결정화되는 경우도 없다. 그 때문에 옥살산계의 약산성 약액을 사용한 에칭에서도, 에칭 잔사가 거의 발생하지 않는다. 또한 도 4, 도 9 및 도 12에 나타내는 깊이 방향 프로파일로부터 알 수 있는 바와 같이, 상기의 각 실시예에 있어서, 몰 비 Sn/Zn이 ITZO막 본체로부터 Al막이나 Mo막과의 계면부근에 이를 때까지 1이하로 되어 있다(즉, Zn의 강도 쪽이 Sn의 강도보다 크다). ITZO 막에 포함되는 Zn원자는, 전술한 바와 같이, Al이나 In을 산화물 상태가 아닌 금속상태로 존재시키는 역할을 하는 것으로 생각할 수 있으며, 계면에 있어서의 양호한 전기적 콘택 특성을 얻는 점에서도 몰 비 Sn/Zn이 1이하의 ITZO막을 사용하는 것이 바람직하다.
한편, 에칭 후는, 약액에 대한 부식성을 높이기 위해, ITZO막을 결정화 할 필요가 있다. 도 16에 나타내는 바와 같이, ITZO막은 결정화 온도이상의 온도로 열처리함으로써 결정화시킬 수 있다. 단, 열처리 온도는, 반도체 디바이스의 내열 온도 이하로 할 필요가 있다. 예를 들면 실시예 2 및 3의 유기전계 발광형 표시장치의 경우, 적어도 본 발명에 따른 애노드 화소 전극(117)을 형성한 후는, 그 하층에 이미 형성된 절연성 수지로 이루어지는 평탄화 막(122)의 내열 온도를 넘는 열처리는 할 수 없다. 일반적으로, 공지한 절연성 수지막 재료의 내열온도는, 최고 250℃정도이다. 내열온도를 초과하는 온도로 열처리하면, 이 수지가 탄화나 열분해 할 수 있다. 그 때문에 ITZO막은, 약 250℃이하의 온도로 결정화하는 것이 바람직하다. 따라서, 도 16에 나타내는 바와 같이, ITZO막의 몰 비 Sn/Zn은 0.3이상인 것이 바람직하다.
이상과 같이, 투명성 도전막으로서 본 발명에 따른 ITZO막을 사용하면, H20나 H2를 혼합하지 않고, Ar가스만의 스퍼터링법에 의해, 비정질 ITZO막을 제조할 수 있다. 이 스퍼터링법에서는, 더스트가 거의 발생하지 않기 때문에, 이물질 혼입이 없는 균일한 비정질막으로 할 수 있다. 또한 포토리소그래피 프로세스의 레지스트 패터닝에 있어서의 포스트 베이크 공정에서, ITZO막이 부분적으로 결정화하는 경우도 없기 때문에, 약산인 옥살산 약액을 사용한 에칭에서도, 에칭 잔사가 거의 발생하지 않고 양호하게 에칭할 수 있다. 에칭 후에는, 250℃정도의 열처리에 의해 결정화하여, 화학적으로 안정화시킬 수 있기 때문에, 신뢰성이 향상한다. 또한, Al계 합금막과의 접촉 저항값을 저감할 수 있다.
상기의 실시예 1∼5에 따른 반도체 디바이스는, 액정표시장치 및 유기 EL표시장치용의 액티브 매트릭스형 TFT어레이 기판이지만, 본 발명은 이것에 한정되지 않고, 금속막과 투명도전성 막과의 전기적 접속부를 가지는 다른 반도체 디바이스에도 적용할 수 있다.
본 발명에 의하면, Al 또는 Al합금막으로 형성된 전극이나 배선과 투명 전극층을 직접 접촉시킬 수 있으며, 생산성에 뛰어난 반도체 디바이스를 제공할 수 있다.
Claims (9)
- In2O3, SnO2 및 ZnO로 구성되는 ITZO 투명도전성 막으로서, 몰 비 In/(In+Sn+Zn)이 0.65∼0.8이고, 몰 비 Sn/Zn이 0.3~1인 것을 특징으로 하는 투명성 도전막.
- 삭제
- 제 1항에 있어서,결정화 온도가 160∼250℃인 것을 특징으로 하는 투명성 도전막.
- 삭제
- 청구항 1에 기재한 투명성 도전막과, 상기 투명성 도전막에 직접 접촉하는 금속막을 구비한 것을 특징으로 하는 반도체 디바이스.
- 제 5항에 있어서,상기 투명성 도전막과 상기 금속막이 교대로 여러번 적층 된 것을 특징으로 하는 반도체 디바이스.
- 제 5항에 있어서,상기 금속막은 Al을 주성분으로 하는 금속막인 것을 특징으로 하는 반도체 디바이스.
- 제 5항에 있어서,상기 금속막은 Mo를 주성분으로 하는 금속막인 것을 특징으로 하는 반도체 디바이스.
- 청구항 5에 기재된 반도체 디바이스를 구비한 것을 특징으로 하는 액티브 매트릭스형 표시장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006181061A JP5000937B2 (ja) | 2006-06-30 | 2006-06-30 | 半導体デバイスの製造方法 |
| JPJP-P-2006-00181061 | 2006-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002659A KR20080002659A (ko) | 2008-01-04 |
| KR100857482B1 true KR100857482B1 (ko) | 2008-09-08 |
Family
ID=38948350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070064881A KR100857482B1 (ko) | 2006-06-30 | 2007-06-29 | 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7420215B2 (ko) |
| JP (1) | JP5000937B2 (ko) |
| KR (1) | KR100857482B1 (ko) |
| CN (1) | CN101097948A (ko) |
| TW (1) | TW200811882A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099438B2 (en) | 2012-05-11 | 2015-08-04 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5213458B2 (ja) * | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| KR101250191B1 (ko) * | 2008-03-28 | 2013-04-05 | 히타치 긴조쿠 가부시키가이샤 | 전자부품용 박막 배선 및 박막 배선 형성용 스퍼터링 타겟재 |
| TWI500159B (zh) | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| KR101499227B1 (ko) | 2008-08-20 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| WO2011099343A1 (en) | 2010-02-12 | 2011-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| WO2011114595A1 (ja) * | 2010-03-16 | 2011-09-22 | シャープ株式会社 | 表示パネル用基板、その製造方法、表示パネル及び表示装置 |
| KR101056431B1 (ko) | 2010-06-04 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법 |
| KR101447638B1 (ko) | 2010-08-26 | 2014-10-07 | 연세대학교 산학협력단 | 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자 |
| CN102453869A (zh) * | 2010-10-28 | 2012-05-16 | 海洋王照明科技股份有限公司 | 铝掺杂氧化锌导电膜制备方法和应用 |
| WO2012089201A2 (de) | 2010-12-27 | 2012-07-05 | Uwe Zimmer | Armbanduhr |
| JP5717546B2 (ja) * | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| US20130146875A1 (en) | 2011-12-13 | 2013-06-13 | Universal Display Corporation | Split electrode for organic devices |
| CN102709156B (zh) * | 2012-05-25 | 2016-09-07 | 中山大学 | 一种ZnO基透明导电薄膜湿法刻蚀方法 |
| CN102881357B (zh) * | 2012-09-06 | 2014-12-17 | 广州新视界光电科技有限公司 | 一种复合透明导电薄膜 |
| JP2014095795A (ja) * | 2012-11-09 | 2014-05-22 | Japan Display Inc | 液晶表示装置およびその製造方法 |
| WO2016063169A1 (en) * | 2014-10-23 | 2016-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element |
| US10680017B2 (en) | 2014-11-07 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device |
| CN104618813B (zh) * | 2015-01-20 | 2018-02-13 | 腾讯科技（北京）有限公司 | 弹幕信息处理方法、客户端及服务平台 |
| JP6565517B2 (ja) * | 2015-09-09 | 2019-08-28 | 凸版印刷株式会社 | 配線基板、半導体装置、および液晶表示装置 |
| CN105296813A (zh) * | 2015-11-03 | 2016-02-03 | 任静儿 | 一种用于液晶显示器配线铝合金 |
| KR102491880B1 (ko) | 2016-06-16 | 2023-01-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US11462711B2 (en) | 2017-06-26 | 2022-10-04 | Samsung Display Co., Ltd. | Light-emitting device and method of fabricating display panel therewith |
| KR20190001629A (ko) * | 2017-06-26 | 2019-01-07 | 삼성디스플레이 주식회사 | 발광소자 및 표시패널의 제조방법 |
| KR102450337B1 (ko) * | 2018-07-13 | 2022-10-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 검사 방법 |
| CN111613634B (zh) * | 2020-05-26 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000155341A (ja) * | 1991-03-25 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2000330134A (ja) * | 1999-03-16 | 2000-11-30 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2001318389A (ja) * | 2000-05-11 | 2001-11-16 | Idemitsu Kosan Co Ltd | 透明電極基板とその製造法および液晶素子 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318406A (ja) * | 1992-12-16 | 1994-11-15 | Idemitsu Kosan Co Ltd | 導電性透明基材およびその製造方法 |
| JP3943617B2 (ja) * | 1995-12-07 | 2007-07-11 | 出光興産株式会社 | 透明導電積層体およびこれを用いたタッチパネル |
| JP3208658B2 (ja) | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| US6297519B1 (en) | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| JP3288637B2 (ja) | 1998-08-28 | 2002-06-04 | 富士通株式会社 | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
| EP2610230A2 (en) | 1998-08-31 | 2013-07-03 | Idemitsu Kosan Co., Ltd. | Target for transparent electroconductive film, transparent electroconductive material, transparent electroconductive glass, and transparent electroconductive film |
| JP4233641B2 (ja) | 1998-08-31 | 2009-03-04 | 出光興産株式会社 | 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム |
| JP2000185968A (ja) | 1998-12-22 | 2000-07-04 | Tosoh Corp | 導電性金属酸化物焼結体およびその用途 |
| JP4559553B2 (ja) | 1999-03-05 | 2010-10-06 | 出光興産株式会社 | スパッタリング、エレクトロンビーム、イオンプレーティング用焼結体、透明導電ガラス及び透明導電フィルム |
| JP4230594B2 (ja) * | 1999-03-05 | 2009-02-25 | 出光興産株式会社 | スパッタリング用ターゲット及び透明導電ガラス並びに透明導電フィルム |
| JP4560149B2 (ja) | 1999-03-05 | 2010-10-13 | 出光興産株式会社 | 透明導電材料、透明導電ガラス及び透明導電フィルム |
| JP3961172B2 (ja) | 1999-11-26 | 2007-08-22 | アルプス電気株式会社 | 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置 |
| JP2003107523A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Ltd | 液晶表示装置 |
| EP1443527A4 (en) * | 2001-10-19 | 2007-09-12 | Asahi Glass Co Ltd | SUBSTRATE WITH TRANSPARENT CONDUCTIVE OXIDE FILM AND METHOD OF MANUFACTURING THEREOF AND PHOTOELECTRIC IMPLEMENTATION ELEMENT |
| TWI230304B (en) | 2002-03-04 | 2005-04-01 | Sanyo Electric Co | Display device with reflecting layer |
| JP2003255378A (ja) | 2002-03-05 | 2003-09-10 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3940385B2 (ja) | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| JP4219717B2 (ja) | 2003-03-27 | 2009-02-04 | 三菱電機株式会社 | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 |
| JP4293592B2 (ja) * | 2003-03-28 | 2009-07-08 | Ｔｄｋ株式会社 | 有機ｅｌ素子及び有機ｅｌディスプレイ |
| SG141472A1 (en) * | 2003-12-19 | 2008-04-28 | Idemitsu Kosan Co | Organic electroluminescent device, conductive multilayer body, and display |
| JP4464715B2 (ja) * | 2004-03-09 | 2010-05-19 | 三菱電機株式会社 | 液晶表示装置およびこれらの製造方法 |
| JP2006134789A (ja) * | 2004-11-09 | 2006-05-25 | Idemitsu Kosan Co Ltd | 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法 |
| JP4596977B2 (ja) * | 2005-05-20 | 2010-12-15 | 株式会社 日立ディスプレイズ | 有機発光表示装置 |
-
2006
- 2006-06-30 JP JP2006181061A patent/JP5000937B2/ja active Active
-
2007
- 2007-06-04 TW TW096119916A patent/TW200811882A/zh unknown
- 2007-06-22 US US11/767,217 patent/US7420215B2/en active Active
- 2007-06-29 KR KR1020070064881A patent/KR100857482B1/ko not_active IP Right Cessation
- 2007-07-02 CN CNA2007101273311A patent/CN101097948A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000155341A (ja) * | 1991-03-25 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2000330134A (ja) * | 1999-03-16 | 2000-11-30 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2001318389A (ja) * | 2000-05-11 | 2001-11-16 | Idemitsu Kosan Co Ltd | 透明電極基板とその製造法および液晶素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099438B2 (en) | 2012-05-11 | 2015-08-04 | Samsung Display Co., Ltd. | Thin film transistor array panel |
| US9245906B2 (en) | 2012-05-11 | 2016-01-26 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080002659A (ko) | 2008-01-04 |
| JP5000937B2 (ja) | 2012-08-15 |
| US20080012016A1 (en) | 2008-01-17 |
| JP2008010342A (ja) | 2008-01-17 |
| US7420215B2 (en) | 2008-09-02 |
| CN101097948A (zh) | 2008-01-02 |
| TW200811882A (en) | 2008-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100857482B1 (ko) | 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치 | |
| US7923729B2 (en) | Active matrix substrate and its manufacturing method | |
| CN100550397C (zh) | 有源矩阵型tft阵列基板及其制造方法 | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| KR101065413B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| US8040054B2 (en) | Organic electroluminescence type display apparatus and method of manufacturing the same | |
| US20060192481A1 (en) | Organic electroluminescence type display apparatus | |
| JP2009070956A (ja) | 半導体デバイス、表示装置及び半導体デバイスの製造方法 | |
| US20060261335A1 (en) | Liquid crystal display device | |
| JP2006041161A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100857480B1 (ko) | 반도체 디바이스 및 액티브 매트릭스형 표시장치 | |
| US20140377952A1 (en) | Wiring film and active matrix substrate using the same, and method for manufacturing wiring film | |
| JP2006351844A (ja) | 電気光学表示装置およびその製造方法 | |
| JP4763568B2 (ja) | トランジスタ基板 | |
| KR101200949B1 (ko) | 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판 | |
| JP2006126255A (ja) | 電気光学装置、液晶表示装置及びそれらの製造方法 | |
| JP2011243605A (ja) | 薄膜トランジスタとその製造方法、及びアクティブマトリックス基板 | |
| US8546804B2 (en) | Semiconductor device including a region containing nitrogen at an interface and display device | |
| CN111446275A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170823 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |