TW202044578A - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TW202044578A
TW202044578A TW109104182A TW109104182A TW202044578A TW 202044578 A TW202044578 A TW 202044578A TW 109104182 A TW109104182 A TW 109104182A TW 109104182 A TW109104182 A TW 109104182A TW 202044578 A TW202044578 A TW 202044578A
Authority
TW
Taiwan
Prior art keywords
layer
signal line
electrode
disposed
display device
Prior art date
Application number
TW109104182A
Other languages
English (en)
Inventor
李東敏
孫尙佑
楊受京
宋都根
高京秀
金湘甲
申相原
申鉉億
呂倫鐘
李俊傑
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202044578A publication Critical patent/TW202044578A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種顯示裝置包含第一訊號線，第一訊號線包含設置於基板上且含鋁的第一層、設置於第一層上且含氮化鈦的第二層以及設置於第二層上且含鈦的第三層，第二訊號線交叉於第一訊號線，第一電晶體包含連接至第一訊號線的第一閘電極及連接至第二訊號線的第一源電極焊墊，以及設置在基板的顯示區域以產生對應施加至第二訊號線的資料訊號的光的有機發光二極體。

Description

顯示裝置及其製造方法
本發明概念關於一種顯示裝置及製造該顯示裝置的方法。更具體地說，本發明概念關於一種包含低電阻訊號線及訊號電極的顯示裝置，以及一種製造該顯示裝置的方法。
隨著視覺顯示各種電訊號資訊的顯示裝置快速地發展，使用了具有優秀的特性例如低厚度、重量輕以及低功耗的各種平板顯示裝置。在這些平板顯示裝置中，液晶顯示裝置及有機發光二極體顯示裝置因為它們優異的解析度、圖像品質等等而被廣泛地商業化。具體來說，因為有機發光二極體顯示裝置具有高速的反應速率、低功耗、自我發光以及優異的可視角度，有機發光二極體顯示裝置已被關注為下一世代的平板顯示裝置。
近來具有高解析度的顯示裝置的需求不斷增加。因此，正在進行增加每一單位區域的像素數量的研究。同時，為了快速地處理實施在高解析度顯示裝置的影像訊號，低電阻導線的重要性也隨之增加。為此，現今進行研究以鋁(Al)或類似的導線材料取代傳統的鉬(Mo)或類似材料的方法。
部分例示性實施例提供顯示裝置包含低電阻訊號線及訊號電極。
部分例示性實施例提供製造顯示裝置的方法。
根據例示性實施例，顯示裝置可包含第一訊號線，第一訊號線包含設置在基板上及含鋁(Al)的第一層、設置在第一層上且含氮化鈦(TiNx )的第二層以及設置在第二層上且含鈦(Ti)的第三層，第二訊號線交叉於第一訊號線；第一電晶體包含連接至第一信號線的第一閘電極及連接至第二訊號線的第一源電極，以及設置在基板的顯示區域以產生對應施加至第二訊號線的資料訊號的光的有機發光二極體。
在例示性實施例中，第一訊號線的第一層可包含含鎳(Ni)及鑭(La)的鋁合金。
在例示性實施例中，鎳(Ni)的含量範圍可從約0.01 at%(原子百分比)至約0.05 at%、鑭(La)的含量範圍可從約0.02 at%至約0.05 at%，以及鋁合金內的鎳(Ni)及鑭(La)的總數量可小於0.1 at%。
在例示性實施例中，第一訊號線的第二層含有的氮化鈦的組成比例(N/Ti)可為0.9>N at%/Ti at%>1.2。
在例示性實施例中，第一訊號線的第二層的厚度可為介於約150 Å(埃)至約400 Å之間。
在例示性實施例中，第一訊號線的第三層的厚度可為介於約400 Å至約1000 Å之間。
在例示性實施例中，第一閘電極可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。
在例示性實施例中，顯示裝置可進一步包含電容器，電容器含有第一電容器電極及設置在第一電容器電極上且重疊第一電容器電極的第二電容器電極。除此之外，第一電容器電極及第二電容器電極中的每一個可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。
在例示性實施例中，第一電容器電極的第三層可具有相同於第一閘電極的第三層的厚度。除此之外，第二電容器電極的第三層可具有較厚於第一閘電極的第三層的厚度。
在例示性實施例中，顯示裝置可進一步包含連接至電容器的第二電晶體。除此之外，第二電晶體的第二閘電極可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。更進一步，第二閘電極的第三層可具有相同於第二電容器電極的第三層的厚度。
在例示性實施例中，顯示裝置可進一步包含設置在圍繞顯示區域的周圍區域的焊墊電極。除此之外，焊墊電極可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。
在例示性實施例中，第一訊號線、第一閘電極、第一電容器電極、第二電容器電極、第二閘電極以及焊墊電極中的每一個可進一步包含設置在第三層上且含鈦(Ti)的第四層。
在例示性實施例中，第四層的厚度可為介於約50 Å至約400 Å之間。
根據例示性實施例，製造顯示裝置的方法可包含形成第一訊號線，第一訊號線包含設置在基板上且含鋁(Al)的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層，形成交叉於第一訊號線的第二訊號線，形成包含連接至第一訊號線的閘電極及連接至第二訊號線的源電極的第一電晶體，以及在基板的顯示區域形成有機發光二極體。
在例示性實施例中，第一訊號線的第二層及第三層可藉由連續沉積製程形成在第一層上。
在例示性實施例中，第一訊號線的第二層內的氮化鈦的組成比例(N/Ti)可為0.9>N at%/Ti at%>1.2。
在例示性實施例中，閘電極可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。
在例示性實施例中，方法可進一步包含形成電容器，電容器包含第一電容器電極及設置在第一電容器電極上且重疊第一電容器電極的第二電容器電極。除此之外，第一電容器電極及第二電容器電極中的每一個可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。更進一步，第一電容器電極的第三層可具有相同於閘電極的第三層的厚度，以及第二電容器電極的第三層可具有較厚於閘電極的第三層的厚度。
在例示性實施例中，方法可進一步包含形成設置在圍繞顯示區域的周圍區域中的焊墊電極。除此之外，焊墊電極可包含含鋁(Al)或鋁合金的第一層、設置在第一層上且含氮化鈦(TiNx)的第二層以及設置在第二層上且含鈦(Ti)的第三層。
在例示性實施例中，第一訊號線、閘電極、第一電容器電極、第二電容器電極以及焊墊電極中的每一個的形成可包含形成在第三層上的含鈦(Ti)的第四層。除此之外，第二層、第三層及第四層可藉由連續沉積製程形成在第一層上。
因此，顯示裝置及顯示裝置的製造方法根據實施例可得到比電阻(specific resistance)特性基本上相同於鋁的比電阻特性，即使在藉由形成訊號線及訊號電極的熱加工製程及緩衝氧化物蝕刻(buffered oxide etch，BOE)製程之後，使用導電層包含含鋁或鋁合金的第一層、含氮化鈦的第二層及含鈦的第三層。結果是低電阻訊號線及顯示裝置的訊號電極可被實現。
第1圖為說明根據例示性實施例的顯示裝置的俯視圖。
參考第1圖，根據本發明概念的一實施例的顯示裝置100包含基板110及複數個像素(pixel)PX。
基板110可包含顯示區域DA及圍繞著顯示區域DA的周圍區域PA。
在顯示區域DA中，可以佈置包含有機發光二極體的像素PX，以及可以佈置連接至像素的複數個第一訊號線GL及複數個第二訊號線DL。
複數個第一訊號線GL可為連接至設置在顯示區域DA的複數個電晶體的複數個閘極線(gate line)，複數個第二訊號線DL可為連接至電晶體的源電極(及汲電極(drain electrode))的複數個閘極線。
複數個第一訊號線GL可在第一方向DR1延伸，並且可佈置在交叉於第一方向DR1的第二方向DR2。複數個第二訊號線DL可在第二方向DR2延伸，並且可佈置在第一方向DR1。
每個像素PX可設置在其中一條第一訊號線GL與一條第二訊號線DL交叉的區域內，並且每個像素PX可連接至對應的第一訊號線GL及對應的第二訊號線DL以接收分別為驅動訊號閘訊號及資料訊號。每個像素PX可響應閘訊號而驅動，並且可產生對應資料訊號亮度的光。
因此，顯示區域DA可使用像素PX顯示圖像。
周圍區域PA可包含其上佈置有連接至外部裝置的複數個焊墊電極PD以提供驅動訊號到像素PX的焊墊部分PDP。外部裝置可包含驅動晶片、其上安裝有驅動晶片的可撓電路薄膜(flexible circuit film)等等。除此之外，用於提供驅動訊號至像素PX的驅動電路可直接整合在周圍區域PA。
驅動訊號可包含提供給第一訊號線GL的閘訊號及提供給第二訊號線DL的資料訊號。除此之外，驅動訊號可包含提供至像素PX的複數個電源供應訊號。例如驅動訊號可包含第一電源供應訊號ELVDD及第二電源供應訊號ELVSS。
例如用於產生閘訊號的閘驅動電路可整合在周圍區域PA。除此之外，包含產生資料訊號的資料驅動電路的外部裝置可設置在周圍區域PA中的焊墊部分PDP。
第2圖為說明包含在第1圖的顯示裝置的像素的電路圖。
參考第2圖，像素PX可電連接至第一訊號線GL、第二訊號線DL、第一電源供應訊號ELVDD及第二電源供應訊號ELVSS。在一實施例中，第一電源供應訊號ELVDD的電壓位準(voltage level)可高於第二電源供應訊號ELVSS的電壓位準。
在一實施例中，像素PX可包含第一電晶體TR1、第二電晶體TR2、電容器CAP以及有機發光二極體OLED，但本發明概念並不限於此。在另一實施例中，像素PX可包含三個或多個電晶體及/或兩個或多個電容器。除此之外，在另一實施例中，像素PX的元件可以不同於第2圖所示的像素PX的方式連接。
第一電晶體TR1可具有連接至第一訊號線GL的閘電極、連接至第二訊號線DL的源電極以及連接至第一節點N1的汲電極。
第二電晶體TR2可具有耦合至第一節點N1的閘電極、耦合至第一電源供應訊號ELVDD的源電極以及耦合至有機發光二極體OLED的汲電極。
電容器CAP可具有連接至第一節點N1的第一電容器電極及連接至第一電源供應訊號ELVDD的第二電容器電極。
有機發光二極體OLED可具有連接至第二電晶體TR2的陽極及連接至第二電源供應訊號ELVSS的陰極。
當第一電晶體TR1藉由第一訊號線GL傳輸的閘訊號導通，第一電晶體TR1傳輸由第二訊號線DL傳輸的資料訊號至第一節點N1。第二電晶體TR2基於儲存在電容器CAP的電壓提供驅動電流至有機發光二極體OLED，其中電壓為介於施加在第一節點N1的資料訊號與第一電源供應訊號ELVDD之間的電壓差。有機發光二極體OLED基於驅動電流發射光。
第3圖為說明根據例示性實施例的顯示裝置的截面圖，而第4圖為說明包含在第3圖的顯示裝置的導電圖案的截面圖。
參考第2圖及第3圖，顯示裝置100包含基板110。像素PX可形成在基板110的顯示區域DA上，以及焊墊電極PD可形成在基板110的周圍區域PA。
基板110可為絕緣基板包含玻璃、石英及塑膠等等。
緩衝層120可設置在基板110上。
緩衝層120可阻止雜質，例如氧氣及濕氣穿透基板110至像素。除此之外，緩衝層120可提供基板110的頂部平坦的表面。緩衝層120可為包含氮化矽、氧化矽及氮氧化矽等等的無機絕緣層。可替代地，可省略緩衝層120。
半導體層131及132可設置在緩衝層120上。
半導體層131及132可包含對應第一電晶體TR1的第一半導體層131及對應第二電晶體TR2的第二半導體層132。半導體層131及132可由非晶矽(amorphous silicon)、多晶矽(polycrystalline silicon)及氧化物半導體(oxide semiconductor)等等形成。
在實施例中，半導體層131及132可由多晶矽形成。第一半導體層131及第二半導體層132中的每一個可包含源極區、汲極區及形成在介於源極區及汲極區之間的通道區。
第一絕緣層140可設置在半導體層131及132上。
第一絕緣層140可設置在緩衝層120上以重疊半導體層131及132。第一絕緣層140可為包含氮化矽、氧化矽及氮氧化矽等等的無機絕緣層。在實施例中，第一絕緣層140可為具有介於約600 Å至1400 Å之間厚度的氧化矽層。
根據第4圖，從包含複數個層410、420及430的第一導電層圖案化(patterned)的第一導電圖案400可設置在絕緣層IL上。第一導電圖案400可包含第一訊號線GL、第一電晶體TR1的第一閘電極151、電容器CAP的第一電容器電極153及焊墊電極PD。
第一訊號線GL可與第一閘電極151整體地形成。第一閘電極151可重疊第一半導體131的通道區。焊墊電極PD可形成在周圍區域PA，並且可藉由蝕刻複數個絕緣層形成的焊墊孔(pad hole)PH露出。因此，外部裝置的終端可藉由傳導性黏著膜(例如異向性導電膜)連接到焊墊孔PH露出的焊墊電極PD。
第一導電圖案400可包含複數個層410、420及430。
第一層410可包含具有低電阻的金屬例如鋁(Al)或鋁合金。第一層410可作為第一導電圖案400的主要導電層。在實施例中，第一層410可包含鋁合金。熱處理製程後，鋁合金的電阻可實質上等於鋁(Al)的電阻。鋁合金可包含鎳(Ni)及鑭(La)。在此例子中，鎳(Ni)的範圍可從約0.01 at%至0.05 at%、鑭(La)的範圍可從約0.02 at%至約0.05 at%及鋁合金內的鎳(Ni)跟鑭(La)的總量可為小於0.1 at%。在實施例中，第一層410的第一厚度t1可為介於約1000 Å至約1800 Å。
第二層420可包含耐火金屬氮化物例如氮化鈦(TiNx)。第二層420可防止含鋁(Al)的第一層410擴散以及可在形成第一導電圖案400後的熱處理製程中防止鋁小丘(aluminum hillock) 產生。在實施例中，考量到第一層410的鋁或鋁合金的擴散，第二層420的第二厚度t2可為介於約150 Å至約400 Å。
除此之外，第二層420可防止在緩衝氧化物蝕刻製程(BOE製程)中含鋁(Al)的第一層410被氫氟酸蝕刻劑(HF蝕刻劑)損壞。在實施例中，氮化鈦(TiNx)的組成比例(N/Ti)為氮原子對鈦原子的數量的比例，可設定為0.9(多鈦)>N at%/Ti at%>1.2(多氮)。在一實施例中，第二層420的第二厚度t2可大於或等於約50 Å以防止含鋁的第一層410在緩衝氧化物蝕刻製程(BOE製程)中損壞。
第三層430可包含鈦(Ti)。由於第二層420含氮氣(N2 )，第三層430可抑制微粒的產生。在一實施例中，考慮後續的蝕刻製程的損失，第三層430的第三厚度t3可為介於約500 Å至約800 Å。在實施例中，第二層420及第三層430可藉由連續沉積製程(例如不破壞真空)形成在空腔中。
如第3圖所示，第二絕緣層160可設置在第一導電圖案400上，第一導電圖案400包含第一訊號線GL、第一電晶體TR1的第一閘電極151、電容器CAP的第一電容器電極153以及焊墊電極PD。第二絕緣層160可為包含氮化矽、氧化矽及氮氧化矽等等的無機絕緣層。在實施例中，第二絕緣層160可為具有介於約600 Å至約 1400 Å厚度的氮化矽層。
從第二導電層圖案化的第二導電圖案172及173可設置在第二絕緣層160上。
第二導電圖案172及173可包含第二電晶體TR2的第二閘電極172及電容器CAP的第二電容器電極173。第二閘電極172可重疊第二半導體132的通道區。第二電容器電極173可重疊第一電容器電極153。第一電容器電極153及第二電容器電極173可形成電容器CAP。
從第二導電層圖案化的第二導電圖案172及173可包含與第一導電層相同的層，例如參考第4圖說明的第一層410、第二層420及第三層430。
根據一實施例，第二導電圖案172及173的第一層410可包含鋁(Al)或鋁合金。在一實施例中，第一層410的第一厚度t1可為介於約1000 Å至約 1800 Å。
根據一實施例，第二導電圖案172及173的第二層420可包含氮化鈦(TiNx)。在一實施例中，考慮第一層410的鋁的擴散，第二層420的第二厚度t2可為介於約150 Å至約 400 Å。
根據一實施例，第二導電圖案172及173的第三層430可包含鈦(Ti)。根據一實施例，考慮後續的蝕刻製程中膜的損失，第三層430的第三厚度t3可為介於約500 Å至約 1000 Å。在一實施例中，第二導電圖案172及173的第二層420及第三層430可藉由連續沉積製程形成。
第三絕緣層180可設置在第二導電圖案172及173上。第三絕緣層180可設置在第二絕緣層160上以覆蓋第二導電圖案172及173。第三絕緣層180可為包含氮化矽、氧化矽、氮氧化矽或其類似物的無機絕緣層，或包含丙烯樹脂(acrylic resin)、環氧基樹脂(epoxy-based resin)、聚醯亞胺基樹脂(polyimide-based resin)、聚酯基樹脂(polyester-based resin)或其類似物的有機絕緣層。
從第三導電層圖案化的第三導電圖案可設置在第三絕緣層180上。第三導電層圖案可包含第二訊號線DL、第一電晶體TR1的第一源電極191a及第一汲電極191b以及第二電晶體TR2的第二源電極192a及第二汲電極192b。
第二訊號線DL可交叉第一訊號線GL，並且可與第一電晶體TR1的第一源電極191a一體地形成。
第一源電極191a及第一汲電極191b可分別與第一半導體131的源電極及汲電極透過形成為穿過第一絕緣層140、第二絕緣層160及第三絕緣層180的接觸孔接觸。
第二源電極192a可透過暴露部分的第二半導體132的第一接觸孔CH1接觸第二半導體132的源極區，並且可透過暴露部分的第二電容器電極173的第二接觸孔CH2接觸第二電容器電極173。第一接觸孔CH1可形成為穿過第一絕緣層140、第二絕緣層160及第三絕緣層180，以及第二接觸孔可形成為穿過第三絕緣層180。
第二汲電極192b可藉由形成為穿過第一絕緣層140、第二絕緣層160及第三絕緣層180的接觸孔接觸第二半導體132的汲極區。
第一半導體131、第一閘電極151、第一源電極191a及第一汲電極191b可形成第一電晶體TR1，以及第二半導體132、第二閘電極172、第二源電極192a及第二汲電極192b可形成第二電晶體TR2。
第四絕緣層210可設置在第三導電圖案DL、191a、191b、192a及192b上。第四絕緣層210可設置在第三絕緣層180上以重疊第三導電圖案DL、191a、191b、192a及192b。第四絕緣層210可提供平坦表面在第三導電圖案DL、191a、191b、192a及192b上。第四絕緣層210可為包含丙烯樹脂、環氧基樹脂、聚醯亞胺基樹脂、聚酯基樹脂或其類似物的有機絕緣層，或包含氮化矽、氧化矽、氮氧化矽或其類似物的無機絕緣層。
像素電極220可設置在第四絕緣層210上。
可為每個像素形成像素電極220。像素電極220可藉由形成在第四絕緣層210中的接觸孔電連接至第二電晶體TR2。像素電極220可包含金屬及/或透明導電氧化物等等。
第五絕緣層230可設置在像素電極220上。
第五絕緣層230可設置在第四絕緣層210上以重疊像素電極220的邊緣。第五絕緣層230可包含暴露像素電極220的一部分的開口。例如第五絕緣層230的開口可暴露像素電極220的中間部分。因此，第五絕緣層230可定義對應像素電極220的中間部分的發光區域。第五絕緣層230可包含有機絕緣材料，例如丙烯樹脂、環氧基樹脂、聚醯亞胺基樹脂及聚酯基樹脂。
發光層240可設置在像素電極220上。
發光層240可設置在藉由第五絕緣層230的開口暴露的像素電極220上。發光層240可藉由注入的電子及電洞的重組而發光。
在一實施例中，用於注入電洞的電洞注入層(hole injection layer，HIL) 及/或電洞運輸層(hole transport layer，HTL)具有優異的電洞運輸能力(hole transportability)並且能抑制發光層240的中未與電洞結合的電子的移動以增加與電洞重組的機會，並且電子可設置在介於像素電極220及發光層240之間。
在一實施例中，用於抑制未與發光層240的電子結合電洞移動的電洞阻擋層(hole blocking layer，HBL)、用於順利地運輸電子至發光層240的電子運輸層(electron transport layer，ETL)及/或用於注入電子的電子注入層(electron injection layer，EIL)可設置在發光層240上。
共用電極250可設置在發光層240。共用電極250可共同地形成在複數個像素上。共用電極250可包含金屬及透明導電氧化物等等。像素電極220、發光層240及共用電極250可形成有機發光二極體OLED。
在一實施例中，像素電極220可為有機發光二極體OLED的陽極，以及共用電極250可為有機發光二極體OLED的陰極，但本發明概念並不限於此。在另一實施例中，像素電極220可為有機發光二極體OLED的陰極，以及共用電極250可為有機發光二極體OLED的陽極。
在下文中，根據本發明概念的一實施例的一種包含低電阻訊號線及訊號電極的顯示裝置的製造方法將參考第3圖及第5圖至第9圖說明。
第5圖至第9圖為說明根據例示性實施例的顯示裝置的製造方法的截面圖。
參考第5圖，緩衝層120可藉由沉積無機絕緣材料在基板110上形成。包含第一半導體131及第二半導體132的半導體層131及132可藉由沉積半導體材料在緩衝層120上及圖案化沉積的半導體材料而形成。
參考第4圖及第6圖，第一絕緣層140可藉由沉積無機絕緣材料在其上形成有半導體層131及132的緩衝層120上而形成。第一導電圖案400藉由沉積第一導電層在第一絕緣層140上及圖案化第一導電層形成。第一導電圖案400可包含第一訊號線GL、第一閘電極151、第一電容器電極153及焊墊電極PD。
參考第4圖，第一層410藉由沉積鋁(Al)或鋁合金在其上形成有第一絕緣層140的基板110上而形成。
在一實施例中，第一層410可包含含鎳(Ni)及鑭(La)的鋁合金。
在一實施例中，鎳(Ni)的含量範圍可從約0.01 at%至約0.05 at%、鑭(La)的含量範圍可從約0.02 at%至約0.05 at%，以及鋁合金內的鎳(Ni)及鑭(La)的總量可小於0.1 at%。
在一實施例中，第一層410的第一厚度t1可為介於約1000 Å至約1800 Å。
接著，藉由連續沉積製程，第二層420可藉由沉積氮化鈦(TiNx )在第一層410上而形成，以及第三層430可藉由沉積鈦(Ti)在第二層420上而形成。
第二層420及第三層430可藉由使用濺鍍系統(sputtering system)的連續製程形成。例如在濺鍍系統中，可藉由濺鍍方案沉積氮化鈦薄膜(TiNx 薄膜)，該方案使用鈦靶(Ti target)及氮氣/氬氣混合氣體(N2 /Ar mixed gas)作為腔室氣體。接著，可藉由使用鈦靶(Ti靶)並僅有氬氣(Ar gas)作為腔室氣體沉積鈦薄膜(Ti薄膜)。
在一實施例中，氮化鈦(TiNx )的組成比例(N/Ti)，該比例為氮原子對鈦原子的數量的比例可設定為0.9(多Ti)>N at%/Ti %>1.2 (多N)。
在一實施例中，考慮第一層410的鋁的擴散，第二層420的第二厚度t2可為介於約150 Å至約400 Å。除此之外，在一實施例中，第二層420的第二厚度t2可大於或等於約50 Å以防止第一層410由於HF蝕刻劑存在而損壞。
在一實施例中，考慮在後續蝕刻製程中膜的損失，第三層430的第三厚度t3可為介於約500 Å至約800 Å。
第一層410、第二層420及第三層430可使用單一微影製程(single photolithography process)進行圖案化。
參考第7圖，第二絕緣層160可形成在包含第一訊號線GL、第一閘電極151、第一電容器電極153及焊墊電極PD的第一導電圖案400上。
第二導電層形成在第二絕緣層160上，以及第二導電圖案172及173藉由圖案化第二導電層形成。
如關於第4圖說明，為了形成第二導電層，第一層410藉由沉積鋁(Al)或鋁合金形成，第二層420藉由沉積氮化鈦(TiNx )形成在第一層410上以及第三層430藉由沉積鈦(Ti)形成在第二層420上。第二層420及第三層430藉由連續沉積製程形成。
在一實施例中，考慮到後續蝕刻製程的膜損失，第二導電層的第三層430的第三厚度t3可為介於約500 Å至約1000 Å之間，比第一導電圖案的第三層430的第三厚度t3厚。第一層410、第二層420及第三層430可使用單一微影製程進行圖案化。
第二導電圖案172及173可包含第二電晶體TR2的第二閘電極172及電容器CAP的第二電容器電極173。第二閘電極172可重疊第二半導體132的通道區。第二電容器電極173可重疊第一電容器電極153。第一電容器電極153及第二電容器電極173可形成電容器CAP。
在第二導電圖案172及173形成在基板110上之後，雜質藉由使用第一導電圖案GL、151、153及PD摻雜進第一半導體131及第二半導體132以及第二導電圖案172及173作為光罩(mask)。因此，第一半導體131及第二半導體132中的每一個可包含源極區、通道區及汲極區。
在雜質摻雜製程後，可在基板110上執行退火製程。
在退火製程中，第一導電圖案及第二導電圖案的含鋁(Al)或鋁合金的第一層410可由含氮化鈦(TiNx )的第二層420重疊以防止鋁擴散。因此，可藉由熱處理製程阻止第一導電圖案GL、151、153及PD以及第二導電圖案172及173的薄膜電阻增加。
參考第8圖，第三絕緣層180可藉由沉積有機絕緣材料及無機絕緣材料在其上形成有第二導電圖案172及173的第二絕緣層160上而形成。接觸孔包含第一接觸孔CH1可藉由蝕刻第三絕緣層180、第二絕緣層160及第一絕緣層140形成，以及第二接觸孔CH2可藉由蝕刻第三絕緣層180形成。除此之外，暴露焊墊電極PD的焊墊孔PH暴露焊墊電極PD可藉由蝕刻第三絕緣層180及第二絕緣層160形成。
第一接觸孔CH1、第二接觸孔CH2及焊墊孔PH可同時使用單一光罩形成。
當比較第一導電圖案GL、151、153及PD與第二導電圖案172及173時，第二導電圖案172及173在蝕刻製程中暴露的時間較長，因此第二導電圖案172及173的膜損壞較第一導電圖案GL、151、153及PD嚴重。因此，第二導電圖案172及173的第三層430的第三厚度t3可厚於第一導電圖案GL、151、153及PD的第三層的厚度。
因此，在一實施例中，第一導電圖案GL、151、153及PD的第三層430的第三厚度t3可為介於約500 Å至約800 Å之間，以及第二導電圖案172及173的第三層430的第三厚度t3可為介於約500 Å至約1000 Å之間。
在為了形成接觸孔CH1及CH2及焊墊孔PH的蝕刻製程後，可實施熱處理製程及緩衝氧化物蝕刻製程。緩衝氧化物蝕刻製程為除去在熱處理製程中形成在透過接觸孔暴露的第一半導體131及第二半導體132上的氧化膜的製程。緩衝氧化物蝕刻製程為使用HF蝕刻液的濕蝕刻製程。
在緩衝氧化物蝕刻製程中，其中包含鋁或鋁合金的第一導電圖案及第二導電圖案的第一層410被防止暴露在HF蝕刻液，因此可防止第一導電圖案及第二導電圖案的第一層410被HF蝕刻液損壞。在一實施例中，第一導電圖案及第二導電圖案的第二層420的第二厚度t2可大於或等於約50 Å以防止因在緩衝氧化物蝕刻製程中出現的HF蝕刻劑損壞。
參考第9圖，第三導電層形成在其上形成有接觸孔CH1及CH2及焊墊孔PH的基板110上，以及藉由圖案化第三導電層形成的第三導電圖案DL、191a、191b、192a及192b。
第三導電層可包含複數個層。例如第三導電層可包含含鈦(Ti)的第一層、含鋁的第二層以及含鈦(Ti)的第三層。
第三導電圖案DL、191a、191b、192a及192b可包含第二訊號線DL、第一源電極191a、第一汲電極191b、第二源電極192a以及第二汲電極192b。
第二訊號線DL可交叉第一訊號GL，並且可傳輸資料訊號至像素。第一源電極191a可藉由第一接觸孔CH1連接至第一半導體131的源極區，以及第一汲電極191b可藉由第一接觸孔CH1連接至第一半導體131的汲極區。
第二源電極192a可藉由第一接觸孔CH1連接至第二半導體132的源極區，以及第二汲電極192b可藉由第一接觸孔CH1連接至第二半導體132的汲極區。
因此，可形成第一電晶體TR1包含第一半導體131、第一閘電極151、第一源電極191a及第一汲電極191b，以及可形成第二電晶體TR2包含第二半導體132、第二閘電極、第二源電極192a及第二汲電極192b。
在一實施例，第二汲電極192b的第一部分可藉由第一接觸孔CH1連接至第二半導體132的汲極區，以及第二汲電極192b的第二部分可藉由第二接觸孔CH2連接至第二電容器電極173。
接著，參考第3圖，可藉由沉積有機絕緣材料或無機絕緣材料在其上形成有形成有第三導電圖案DL、191a、191b、192a及192b的基板110上，並圖案化所沉積的材料以形成暴露部分的第二汲電極192b的第四絕緣層210。
可以藉由沉積導電材料例如金屬及/或透明導電氧化物在第四絕緣層210上並圖案化沉積材料形成像素電極220。
可以藉由沉積有機絕緣材料在其上形成有像素電極220的第四絕緣層210併圖案化沉積材料形成暴露像素電極220的一部分的第五絕緣層230。
可以藉由沉積有機材料在暴露的像素電極220上形成發光層240。
可以藉由沉積導電材料例如金屬及透明導電氧化物在發光層240及第五絕緣層230上形成共用電極250。因此，可形成包含像素電極220、發光層240以及共用電極250的有機發光二極體OLED。
在下文中，相同於前述實施例的元件將以相同元件符號標記，並且其冗餘說明將被省略或簡化。
第10圖為說明包含在根據例示性實施例的顯示裝置中的導電圖案的截面圖。
參考第3圖及第10圖，從第一導電層圖案化的第一導電圖案500可設置在絕緣層IL上。第一導電圖案500可包含第一訊號線GL、第一電晶體TR1的第一閘電極151、電容器CAP的第一電容器電極153以及焊墊電極PD。第一訊號線GL可與第一閘電極151一體地形成。第一閘電極151可重疊第一半導體131的通道區。
第一導電圖案500可包含複數個層510、520、530及540。
第一層510可包含鋁(Al)或鋁合金。第一層510可作為第一導電圖案500的主要導電層。在一實施例中，第一層510可由鋁合金形成。在熱處理製程後，鋁合金的電阻可實質上等於鋁(Al)的電阻。鋁合金可含鎳(Ni)及鑭(La)。在這種情況中，鎳(Ni)的含量範圍可從約0.01 at%至約0.05 at%、鑭(La)的含量範圍可從約0.02 at%至約0.05 at%，以及鋁合金內的鎳(Ni)及鑭(La)的總量可小於0.1 at%。在一實施例中，第一層510的第一厚度t1可為介於約1000 Å至約1800 Å。
第二層420可包含氮化鈦(TiNx )。第二層420可防止第一層510含有的鋁(Al)擴散並且可防止在後續熱處理製程中產生鋁小丘。在一實施例中，考慮第一層510的鋁或鋁合金的擴散，第二層520的第二厚度t2可為介於約150 Å至約400 Å。
除此之外，第二層520可保護第一層510含有的鋁(Al)不被後續蝕刻製程中的HF蝕刻劑損壞，舉例來說，緩衝氧化物蝕刻製程。在一實施例中，氮化鈦(TiNx )的組成比例(N/Ti)為氮原子對鈦原子的數量的比例，可設定為0.9(多Ti)>N at%/Ti at%>1.2(多氮)。在一實施例中，第二層520的第二厚度可大於或等於約50 Å以防止由於緩衝氧化物蝕刻製程的HF蝕刻劑出現的損壞。
第三層530可包含鈦(Ti)。第三層530可抑制由於第二層520含有的氮氣(N2 )產生的微粒。
在一實施例中，考慮在後續蝕刻製程中膜的損失，第三層530的第三厚度t3可為介於約400 Å至約800 Å。
在一實施例中，考慮在後續蝕刻製程中膜的損失，第二導電圖案171及173的第三層530的第三厚度t3可為介於約400 Å至約1000 Å。
第四層540可包含氮化鈦(TiNx )。第四層540可防止第三層530含有的鈦(Ti)與空氣中的氧結合而氧化。藉由將鈦(Ti)氧化所得的鈦氧化物(titanium oxide)在圖案化導電層的蝕刻製程(例如乾蝕刻製程)中可能不被蝕刻，因此造成導電圖案中的缺陷(defect)。為了改善此種缺陷，可沉積含氮化氮(TiNx )的第四層540在第三層530上以防止鈦氧化物形成。
在一實施例中，第二層520、第三層530及第四層540可藉由連續沉積製程形成。舉例來說，在濺鍍系統中，首先，可藉由使用金屬鈦靶(金屬Ti靶)及氮氣/氬氣混合氣體(N2 /Ar混合氣體)作為腔室氣體沉積氮化鈦薄膜(TiNx 薄膜)。隨後，可藉由使用金屬鈦靶(金屬Ti靶)及氬氣(Ar氣)作為腔室氣體沉積鈦薄膜(Ti薄膜)，以及可藉由使用金屬鈦靶(金屬Ti靶)及N2 及Ar混合氣體作為腔室氣體沉積TiNx 薄膜。
在一實施例中，考慮在緩衝氧化物蝕刻製程中含鋁的第一層的損壞，第四層540的第四厚度t4可為介於約50 Å至約400 Å之間。
第11圖為說明退火製程後導電圖案的電阻特性的圖表。
參考第11圖，比較例1的導電圖案(Al)為形成含鋁的單層，以及比較例2的導電圖案(Ti/Al)包含含鋁的第一層及含鈦的第二層。
例子1的導電圖案(Ti/TiN100/Al)包含含鋁的第一層、含氮化鈦並具有約100 Å的厚度的第二層及含鈦的第三層，以及例子2的導電圖案(Ti/TiN200/Al)包含含鋁的第一層、含氮化鈦並具有約200 Å的厚度的第二層及含鈦的第三層。
第11圖示出薄膜電阻(Ω/□)量測，為熱處理之前及之後的比較例及例子的導電圖案。
在比較例1的導電圖案(Al)中，熱處理後的薄膜電阻(Ω/□)與熱處理前的薄膜電阻(Ω/□)相比幾乎沒有改變。
在比較例2的導電圖案(Ti/Al)中，熱處理後的薄膜電阻與熱處理前的薄膜電阻相比急遽增加。在熱處理製程時，比較例2的導電圖案(Ti/Al)中，介於含鋁(Al)的第一層及含鈦(Ti)的第二層之間的介面發生了擴散，以及這樣的介面擴散造成導電圖案(Ti/Al)的電阻增加。
在例子1的導電圖案(Ti/TiN100/Al)中，熱處理後的薄膜電阻(Ω/□)與熱處理前的薄膜電阻(Ω/□)相比幾乎沒有改變。
除此之外，例子2的導電圖案(Ti/TiN200/Al)，熱處理後的薄膜電阻(Ω/□)與熱處理前的薄膜電阻(Ω/□)相比幾乎沒有改變，以及例子2的導電圖案(Ti/TiN200/Al)具有的電阻特性實質上與比較例1的導電圖案(Al)的電阻特性相同，也就是說，導電圖案由含鋁的單層形成。
參考例子1的導電圖案(Ti/TiN100/Al)及例子2的導電圖案(Ti/TiN200/Al)，藉由防止鋁的擴散，包含氮化鈦(TiN)的第二層可具有與鋁的特定電阻特性實質上相同特定電阻特性。
同時，例子1的包含氮化鈦(TiN)的第二層具有約100 Å的厚度，以及例子2的包含氮化鈦(TiN)的第二層具有約200 Å的厚度。
參考熱處理後的薄膜電阻(Ω/□)，例子2的導電圖案(Ti/TiN200/Al)的薄膜電阻小於例子1的導電圖案(Ti/TiN100/Al)的薄膜電阻。除此之外，如第11圖所示，當包含氮化鈦的第二層的厚度大於或等於約300 Å，導電圖案具有的薄膜電阻幾乎等於導電圖案的薄膜電阻，其中包含氮化鈦的第二層的厚度為約200 Å。
因此，考慮薄膜電阻特性，導電圖案的其中包含氮化鈦(TiN)的第二層可具有大於或等於150 Å的厚度。
第12圖為說明緩衝氧化物蝕刻製程後導電圖案的電阻特性的圖表。
參考第12圖，比較例1的導電圖案(Ti/Al)包含含鋁的第一層及含鈦的第二層，以及比較例2的導電圖案(TiN50/Al)包含含鋁的第一層及含氮化鈦且具有約50 Å的厚度的第二層。
例子1的導電圖案(Ti/TiN100/Al)包含含鋁的第一層、含氮化鈦且具有約100 Å的厚度的第二層及含鈦的第三層，以及例子2的導電圖案(Ti/TiN200/Al)包含含鋁的第一層、含氮化鈦且具有約200 Å的厚度的第二層及含鈦的第三層。
第12圖示出比較例及例子的導電圖案在緩衝氧化物蝕刻製程之前、進行一次緩衝氧化物蝕刻製程之後、進行二次緩衝氧化物蝕刻製程之後及進行三次緩衝氧化物蝕刻製程之後量測的薄膜電阻(Ω/□)。
在比較例1的導電圖案(Ti/Al)中，進行緩衝氧化物蝕刻製程之前的薄膜電阻為約0.36 (Ω/□)、進行一次緩衝氧化物蝕刻製程之後的薄膜電阻為約0.46 (Ω/□)、進行二次緩衝氧化物蝕刻製程之後的薄膜電阻為約2.25 (Ω/□)及進行三次緩衝氧化物蝕刻製程之後的薄膜電阻為大於或等於約322.5 (Ω/□)。
在比較例1的導電圖案(Ti/Al)中，薄膜電阻隨著緩衝氧化物蝕刻製程重複執行後劇烈增加。在進行緩衝氧化物蝕刻製程三次後，比較例1的導電圖案(Ti/Al)所具有的電阻使導電圖案(Ti/Al)難以作為訊號線。
比較例2的導電圖案(TiN50/Al)在進行緩衝氧化物蝕刻製程之前、進行緩衝氧化物蝕刻製程一次、兩次及三次之後的薄膜電阻為約0.3 (Ω/□)。包含氮化鈦(TiN)的第二層防止含鋁的第一層在緩衝氧化物蝕刻製程被HF蝕刻劑損壞。參考比較例2的導電圖案(TiN50/Al)，當包含氮化鈦(TiN)的第二層具有厚度約50 Å時，可防止含鋁的第一層被緩衝氧化物蝕刻製程損壞。
例子1的導電圖案(Ti/TiN100/Al)在進行緩衝氧化物蝕刻製程之前、進行緩衝氧化物蝕刻製程一次、兩次及三次之後的薄膜電阻為約0.3 (Ω/□)，以及例子2的導電圖案(Ti/TiN200/Al)在進行緩衝氧化物蝕刻製程之前、進行緩衝氧化物蝕刻製程一次、兩次及三次之後的薄膜電阻同樣為約0.3 (Ω/□)。包含氮化鈦(TiN)的第二層防止含鋁的第一層在緩衝氧化物蝕刻製程被HF蝕刻劑損壞。
除此之外，參考比較例2、例子1及例子2的導電圖案，無論含鋁的第三層存在與否，包含氮化鈦(TiN)的第二層可防止含鋁的第一層在緩衝氧化物蝕刻製程被HF蝕刻劑損壞。除此之外，當含氮化鈦(TiN)的第二層的厚度大於或等於約50 Å時，緩衝氧化物蝕刻製程之後的薄膜電阻為幾乎等於緩衝氧化物蝕刻製程之前的薄膜電阻。
因此，考慮由緩衝氧化物蝕刻製程造成的損壞，含氮化鈦的第二層可具有大於或等於約50 Å的厚度。
根據本發明概念的上述實施例，顯示裝置可形成為訊號線及訊號電極使用包含含鋁或鋁合金的第一層、含氮化鈦的第二層及含鈦的第三層的導電層，因此即使在熱處理製程及緩衝氧化物蝕刻製程之後也能得到實質上相同於鋁的特定電阻特性的特定電阻特性，。因此，可以實現顯示裝置的低電阻訊號線及訊號電極。
本發明概念可應用在顯示裝置。例如本發明概念可應用在顯示裝置包含電腦、筆電、手機、智慧型手機、平板電腦、攜帶式多媒體播放器(portable multimedia player，PMP)、個人數位助理(personal digital assistant，PDA)及MP3播放機等等。
前文為說明的例示性實施例且不限於此。雖然已描述一些例示性實施例，本領域具有通常知識者將可以在不背離本發明概念的新穎教導及優點的前提下輕而易舉地想到許多修改例示性實施例。因此，這些修改目的是包含在申請專利範圍限定的本發明概念的範圍內。因此，應當理解的是，前述各種例示性實施例，並且不應被解釋為限制所揭露的特定例示性實施例，並且本揭露的例示性實施例的修改以及其他例示性實施例，意在包含在所附的申請專利範圍內。
100:顯示裝置 110:基板 120:緩衝層 131:第一半導體層 132:第二半導體層 140:第一絕緣層 151:第一閘電極 153:第一電容器電極 160:第二絕緣層 172:第二閘電極 173:第二電容器電極 180:第三絕緣層 191a:第一源電極 191b:第一汲電極 192a:第二源電極 192b:第二汲電極 210:第四絕緣層 220:像素電極 230:第五絕緣層 240:發光層 250:共用電極 400,500:第一導電圖案 410,510:第一層 420,520:第二層 430,530:第三層 540:第四層 CAP:電容器 CH1:第一接觸孔 CH2:第二接觸孔 DA:顯示區域 DL:第二訊號線 DR1:第一方向 DR2:第二方向 ELVDD:第一電源供應訊號 ELVSS:第二電源供應訊號 GL:第一訊號線 IL:絕緣層 N1:第一節點 OLED:有機發光二極體 PA:周圍區域 PD:焊墊電極 PDP:焊墊部分 PH:焊墊孔 PX:像素 t1:第一厚度 t2:第二厚度 t3:第三厚度 t4:第四厚度 TR1:第一電晶體 TR2:第二電晶體
第1圖為說明根據例示性實施例的顯示裝置的俯視圖。 第2圖為說明包含在第1圖的顯示裝置的像素的電路圖。 第3圖為說明根據例示性實施例的顯示裝置的截面圖。 第4圖為說明包含在第3圖的顯示裝置的導電圖案的截面圖。 第5圖、第6圖、第7圖、第8圖及第9圖為說明根據例示性實施例的顯示裝置的製造方法的截面圖。 第10圖為說明包含在根據例示性實施例的顯示裝置中的導電圖案的截面圖。 第11圖為說明退火製程後導電圖案的電阻特性的圖表。 第12圖為說明緩衝氧化物蝕刻製程後導電圖案的電阻特性的圖表。
110:基板
400:第一導電圖案
410:第一層
420:第二層
430:第三層
IL:絕緣層
t1:第一厚度
t2:第二厚度
t3:第三厚度

Claims (20)

  1. 一種顯示裝置，其包含： 一第一訊號線，包含設置在一基板上並含有鋁(Al)的第一層、設置在第一層上並含有氮化鈦(TiNx)的第二層以及設置在第二層上及含有鈦(Ti)的第三層； 一第二訊號線，交叉該第一訊號線； 一第一電晶體，包含連接至該第一訊號線的一第一閘電極以及連接至該第二訊號線的一第一源電極；以及 一有機發光二極體，設置在該基板的一顯示區域以產生對應施加至該第二訊號線的一資料訊號的光。
  2. 如請求項1所述之顯示裝置，其中該該第一訊號線的第一層包含含有鎳(Ni)及鑭(La)的鋁合金。
  3. 如請求項2所述之顯示裝置，其中鎳含量範圍從約0.01 at%(原子百分比)至約0.05 at%、鑭含量範圍從約0.02 at%至約0.05 at%以及鋁合金內的鎳及鑭的總量小於0.1 at%。
  4. 如請求項1所述之顯示裝置，其中包含在該第一訊號線的第二層內的氮化鈦的組成比例(氮/鈦)是0.9>氮 at%/鈦at%>1.2。
  5. 如請求項1所述之顯示裝置，其中該第一訊號線的第二層的厚度為介於約150 Å(埃)至約400 Å之間。
  6. 如請求項1所述之顯示裝置，其中該第一訊號線的第三層的厚度為介於約400 Å至約1000 Å之間。
  7. 如請求項1所述之顯示裝置，其中該第一閘電極包含含鋁或鋁合金的第一層、設置在第一層上及含氮化鈦的第二層以及設置在第二層上及含鈦的第三層。
  8. 如請求項7所述之顯示裝置，進一步包含： 一電容器，包含一第一電容器電極及設置在該第一電容器電極上且重疊該第一電容器電極的一第二電容器電極， 其中該第一電容器電極及該第二電容器電極中的每一個包含含鋁或鋁合金的第一層、設置在第一層上且含氮化鈦的第二層以及設置在第二層上且含鈦的第三層。
  9. 如請求項8所述之顯示裝置，其中該第一電容器電極的第三層具有相同於該第一閘電極的第三層的厚度，以及 該第二電容器電極的第三層具有較厚於該第一閘電極的第三層的厚度。
  10. 如請求項8所述之顯示裝置，進一步包含： 一第二電晶體，連接至該電容器， 其中該第二電晶體的一第二閘電極包含含鋁或鋁合金的第一層、設置在第一層上且含氮化鈦的第二層，以及設置在第二層上且含鈦的第三層，以及 其中該第二閘電極的第三層具有相同於該第二電容器電極的第三層的厚度。
  11. 如請求項10所述之顯示裝置，進一步包含： 一焊墊電極，設置在圍繞該顯示區域的一周圍區域中， 其中該焊墊電極包含含鋁或鋁合金的第一層、設置在第一層上且含氮化鈦的第二層，以及設置在第二層上且含鈦的第三層。
  12. 如請求項11所述之顯示裝置，其中該第一訊號線、一第一閘電極、該第一電容器電極、該第二電容器電極、一第二閘電極以及該焊墊電極中的每一個進一步包含設置於第三層上且含鈦的第四層。
  13. 如請求項12所述之顯示裝置，其中第四層的厚度為介於約50 Å至約400 Å之間。
  14. 一種製造顯示裝置的方法，該方法包含： 形成一第一訊號線，包含設置在一基板上且含鋁的第一層、設置在第一層上且含氮化鈦的第二層以及設置在第二層上且含鈦的第三層； 形成交叉於該第一訊號線的一第二訊號線； 形成一第一電晶體，包含連接至該第一訊號線的一閘電極以及連接至該第二訊號線的一源電極；以及 在該基板的一顯示區域形成一有機發光二極體。
  15. 如請求項14所述之方法，其中該第一訊號線的第二層及第三層藉由一連續沉積製程形成在第一層上。
  16. 如請求項14所述之方法，其中該第一訊號線的第二層含有的氮化鈦的組成比例(氮/鈦)為0.9>氮 at%/鈦 at%>1.2。
  17. 如請求項14所述之方法，其中該閘電極包含含鋁或鋁合金的第一層、設置在第一層上且含氮化鈦的第二層以及設置在第二層上且含鈦的第三層。
  18. 如請求項17所述之方法，進一步包含： 形成一電容器，包含一第一電容器電極及設在一第一電容器上且重疊於該第一電容器電極的一第二電容器電極， 其中該第一電容器電極及一第二電容器中的每一個包含含鋁或鋁合金的第一層、設置在該第一層上且含氮化鈦的第二層以及設置在該第二層上且含鈦的第三層， 其中該第一電容器電極的第三層具有相同於該閘電極的第三層的厚度，以及 其中該第二電容器電極的第三層具有較厚於該閘電極的第三層的厚度。
  19. 如請求項18所述之方法，進一步包含： 形成設置在圍繞該顯示區域的一周圍區域中的一焊墊電極， 其中該焊墊電極包含含鋁或鋁合金的第一層、設置在第一層上且含氮化鈦的第二層以及設置在第二層上且含鈦的第三層。
  20. 如請求項19所述之方法，其中該第一訊號線、該閘電極、該第一電容器電極、該第二電容器電極以及該焊墊電極中的每一個的形成中包含在第三層上形成含鈦的第四層，以及 其中第二層、第三層以及第四層以連續沉積製程形成在第一層上。
TW109104182A 2019-02-18 2020-02-11 顯示裝置及其製造方法 TW202044578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0018505 2019-02-18
KR1020190018505A KR20200100890A (ko) 2019-02-18 2019-02-18 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
TW202044578A true TW202044578A (zh) 2020-12-01

Family

ID=72042272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104182A TW202044578A (zh) 2019-02-18 2020-02-11 顯示裝置及其製造方法

Country Status (4)

Country Link
US (1) US11183554B2 (zh)
KR (1) KR20200100890A (zh)
CN (1) CN111584546A (zh)
TW (1) TW202044578A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220065165A (ko) * 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2023050250A1 (zh) * 2021-09-30 2023-04-06 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR20060118202A (ko) 2005-05-16 2006-11-23 삼성전자주식회사 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
KR102554830B1 (ko) * 2018-10-04 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN111584546A (zh) 2020-08-25
US11183554B2 (en) 2021-11-23
KR20200100890A (ko) 2020-08-27
US20200266259A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP6691190B2 (ja) 発光装置
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
TWI271113B (en) Active matrix type organic electroluminescent display and method of manufacturing the same
US9178072B2 (en) Thin film transistor and display device
TWI571168B (zh) 顯示裝置及其製造方法
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR101112534B1 (ko) 유기 발광 표시 소자 및 그 제조 방법
US8415659B2 (en) Organic light emitting diode display device and method of fabricating the same
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
US7170225B2 (en) Flat panel display for displaying screens at both sides
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TW202044578A (zh) 顯示裝置及其製造方法
US7129636B2 (en) Active matrix organic electroluminescent device and fabrication method thereof
US20220005956A1 (en) Display panel and electronic device
KR102673957B1 (ko) 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US11871628B2 (en) Method of manufacturing conductive line for display device including the same
KR100611650B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR20100010810A (ko) 유기발광다이오드 표시소자와 그 제조방법
KR100637166B1 (ko) 평판표시장치의 제조방법