KR100564427B1 - 반도체 소자의 비트라인 세정방법 - Google Patents
반도체 소자의 비트라인 세정방법 Download PDFInfo
- Publication number
- KR100564427B1 KR100564427B1 KR1020000079286A KR20000079286A KR100564427B1 KR 100564427 B1 KR100564427 B1 KR 100564427B1 KR 1020000079286 A KR1020000079286 A KR 1020000079286A KR 20000079286 A KR20000079286 A KR 20000079286A KR 100564427 B1 KR100564427 B1 KR 100564427B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- cleaning
- cooh
- semiconductor device
- tungsten
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004140 cleaning Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000008367 deionised water Substances 0.000 claims abstract description 9
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims abstract 6
- 239000010937 tungsten Substances 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 238000005406 washing Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- BDAGIHXWWSANSR-UHFFFAOYSA-N Formic acid Chemical compound OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 2
- 235000019253 formic acid Nutrition 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract description 9
- 229920000642 polymer Polymers 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 14
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- ATJFFYVFTNAWJD-OUBTZVSYSA-N tin-120 atom Chemical compound [120Sn] ATJFFYVFTNAWJD-OUBTZVSYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- C11D2111/22—
Abstract
본 발명은 반도체 소자 형성방법 중 비트라인 세정방법에 관한 것으로, 비트라인 세정공정 시 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율의 부피비로 혼합한 세정액을 사용함에 있어서, 상기 세정액의 HF를 이용하여 폴리머를 제거함과 동시에 CH3COOH를 이용하여 감광막의 잔류물을 제거함을 기본 원리로 하며 특히 PH를 10∼13으로 유지함으로서 하부층인 산화막 및 폴리막의 손실을 최소화하는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성 및 수율을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
세정액, 비트라인
Description
도 1a 및 도 1b는 종래의 비트라인 세정방법에 의해 세정된 후의 비트라인을 나타낸 도면이다.
도 2는 본 발명에 따른 반도체 소자의 비트라인 세정방법을 설명하기 위한 비트라인 패턴을 나타낸 단면도이다.
도 3는 본 발명에 따른 반도체 소자의 비트라인 세정방법에 의해 세정된 후의 비트라인을 나타낸 도면이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 산화막
120 : TiN 130 : Ti
140 : 텅스텐막
본 발명은 비트라인 세정공정 시 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율의 부피비로 혼합한 세정액을 사용함에 있어서, 상기 세정액의 HF를 이용하여 폴리머를 제거함과 동시에 CH3COOH를 이용하여 감광막의 잔류물을 제거함을 기본 원리로 하며 특히 PH를 10∼13으로 유지함으로서 하부층인 산화막 및 폴리막의 손실을 최소화하는 것을 특징으로 하는 반도체 소자의 비트라인 세정방법에 관한 것이다.
최근 반도체 소자의 초미세화는 집적도를 증가시키고 소자 능력의 향상을 가져오고 있다. 그러나 단위 칩에서 배선능력은 RC신호전달 시간지연과 동력배선의 IR 강하 등의 문제로 한계에 다다르고 있다.
특히, 알루미늄 스퍼터링 방법을 사용하고 있다. 그러나 점점 비아 비트라인의 에스펙트비가 악화되면서 알루미늄 박막의 층덮힘 특성이 나빠지고 이에 따른 전류밀집(current crowding)효과로 동작전압을 낮추는 경향에도 불구하고 전하이동 등의 신뢰성 문제를 발생시키고 있다. 이러한 문제를 해결하기 위하여 화학기상증착법에 의한 텅스텐 플러그 형성에 관심이 모아지고 있으며 일부에서는 이미 양산 제품에 채용하고 있다.
도 1a 및 도 1b는 종래의 비트라인 세정방법에 의해 세정된 후의 비트라인을 나타낸 도면이다.
종래의 텅스텐 플러그 형성기술은 화학기상증착법에 의한 전면성 텅스텐 증착기술 외에 접합층 형성공정이 추가되고 에치백 공정이 필요하다. 텅스텐 박막과 산화막과의 나쁜 부착력을 보완하기 위한 접합등은 하부 전도층과 직접적인 접촉을 하므로 콘택 저항 등의 특성에도 영향을 준다. 따라서 높은 에스펙트비를 갖는 비트라인에서 균일하게 접합층을 형성해야 한다.
그런데, 후속 세정공정 시 PIRANHA와 BOE, 그리고 HF를 단독 또는 혼합하여 세정할 경우 비트라인 물질인 텅스텐 및 접합층으로 사용되는 Ti/TiN 이 식각 됨으로서 비트라인이 손상되는 문제점이 있다.
즉, 상기 텅스텐의 경우 일정량 이상의 HO에 의해 손상되며 접합층으로 사용하는 Ti/TiN의 경우 일정량 이상의 HF 또는 BOE에 의해 손상되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 비트라인 세정공정 시 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율의 부피비로 혼합한 세정액을 사용함에 있어서, 상기 세정액의 HF를 이용하여 폴리머를 제거함과 동시에 CH3COOH를 이용하여 감광막의 잔류물을 제거함을 기본 원리로 하며 특히 PH를 10∼13으로 유지함으로서 하부층인 산화막 및 폴리막의 손실을 최소화하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반 도체 기판 상에 산화막, 배리어 금속막 및 텅스텐을 순차적으로 증착한 후 비트라인패터닝을 위한 마스크식각 공정을 실시하는 단계와, 상기 결과물을 세정공정을 한 후 린스공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 세정방법에 관한 것이다.
본 발명은 상기 세정 공정 시 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율로 혼합한 세정액을 사용하며, 상기 세정액의 혼합비율은 부피비를 기준으로 3∼20:0.5:1∼7.5: 70∼95의 비율로 혼합하는 것을 특징으로 한다.
이때, 상기 세정공정 시 혼합액의 PH는 10∼13 정도로 유지하면서, 25∼35℃의 온도범위에서 3∼20분간 세정하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 반도체 소자의 비트라인 세정방법을 설명하기 위한 비트라인 패턴을 나타낸 단면도이다.
도 2에 도시된 바와 같이, 상기 소정의 하부구조를 가지고 있는 반도체 기판(100) 상에 층간절연막으로 산화막(110)을 900∼1100Å 두께로 증착한 후, 배리어 금속막으로 TiN(120)과 Ti(130)를 각각 700∼900Å 정도의 두께로 순차적으로 증착한다.
그리고, 비트라인 물질인 텅스텐(130)을 700∼800Å 정도의 두께로 증착한 후, 감광막(미도시함)을 도포하여 비트라인패너닝을 위한 마스크식각 공정을 실시 함으로써, 비트라인(A)을 형성한다.
도 3은 본 발명에 따른 반도체 소자의 비트라인 세정방법에 의해 세정된 후의 비트라인을 나타낸 도면으로서, 상기 비트라인(A)을 형성한 후 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율로 혼합한 세정액을 사용하여 세정한다.
그리고, 상기 CH3COOH 대신 HCOOH 나 C2H5COOH 등과 같은 카르복시(-COOH)기를 갖는 화학물질을 원료로 사용 가능하다.
이때, 상기 혼합비율은 부피비를 기준으로 NH4OH:CH3COOH:HF:탈이온수는 3∼20:0.5:1∼7.5: 70∼95의 비율로 혼합하며 PH는 10∼13 정도로 유지하여, 25∼35℃의 온도범위에서 3∼20분간 세정하는 것이 바람직하다.
상기 세정공정 시 3∼40분간 세정공정을 실시하여도 비트라인의 손실이 없다.
또한, 상기 세정공정에 사용되는 세정방법은 세정액이 담긴 배스(bath)에 웨이퍼를 딥(dip)하는 딥(dip)방법 또는 웨이퍼를 일정 속도로 회전하면서 노즐(nozzle)을 통하여 세정액을 분사하는 스핀(spin) 세정방법 중 어느 하나를 선택하여 사용한다.
이어서, 상기 결과물을 세정한 후 퀵 덤프 린스(QDR:Quick Dump Rinse)방법 및 오버플로우(over flow)방법 중 적어도 어느 하나의 방법을 사용하여 결과물 표면에 잔류하는 화학잔류물을 제거하는 린스공정을 실시한다.
그 결과, 상기 비트라인 형성 공정 뿐만 아니라 텅스텐 및 Ti/TiN이 노출된 상태에서 층 손상을 방지하면서 표면을 효과적으로 세정할 수 있다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 소자의 비트라인 세정방법을 이용하게 되면, 비트라인 세정공정 시 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율의 부피비로 혼합한 세정액을 사용함에 있어서, 상기 세정액의 HF를 이용하여 폴리머를 제거함과 동시에 CH3COOH를 이용하여 감광막의 잔류물을 제거함을 기본 원리로 하며 특히 PH를 10∼13으로 유지함으로서 하부층인 산화막 및 폴리막의 손실을 최소화할 수 있도록 하는 매우 유용하고 효과적인 발명이다.
Claims (6)
- 소정의 하부구조를 가지고 있는 반도체 기판 상에 산화막, 배리어 금속막 및 텅스텐을 순차적으로 증착한 후 비트라인패터닝을 위한 마스크식각 공정으로 형성된 배리어 금속막 및 텅스텐막의 비트라인을 세정하는 비트라인 세정방법에 있어서,상기 비트라인이 형성된 결과물에 대해 NH4OH, CH3COOH와 HF 및 탈이온수를 일정비율로 혼합한 세정액을 사용하여 세정공정을 수행하되, 상기 세정액의 pH를 염기성인 10-13으로 유지한 상태에서 상기 세정공정을 수행하는 것을 특징으로 하는 반도체 소자의 비트라인 세정방법.
- 제1항에 있어서, 상기 세정공정시 상기 NH4OH, CH3COOH와 HF 및 탈이온수로이루어지는 세정액의 혼합비율은 부피비를 기준으로 3∼20:0.5:1∼7.5: 70∼95인 것을 특징으로 하는 반도체 소자의 비트라인 세정방법.
- 제1항에 있어서, 상기 혼합물 중 CH3COOH 대신 HCOOH 나 C2H5COOH를 사용하는 것을 특징으로 하는 반도체 소자의 비트라인 세정방법.
- 제1항 또는 제2항에 있어서, 상기 세정공정은 25∼35℃의 온도범위에서 3∼20분간 수행하는 것을 특징으로 하는 반도체 소자의 비트라인 세정방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079286A KR100564427B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 비트라인 세정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079286A KR100564427B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 비트라인 세정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020049958A KR20020049958A (ko) | 2002-06-26 |
| KR100564427B1 true KR100564427B1 (ko) | 2006-03-28 |
Family
ID=27683902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079286A KR100564427B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 비트라인 세정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100564427B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183288A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体ウェーハ処理剤 |
| JPH09260609A (ja) * | 1996-03-26 | 1997-10-03 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
| KR19980028360A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체소자의 제조방법 |
| KR100205095B1 (ko) * | 1995-11-15 | 1999-06-15 | 김영환 | 반도체 소자의 비트라인 형성방법 |
| KR20000017572A (ko) * | 1998-08-28 | 2000-03-25 | 가와이 겐이찌 | 반도체 기판의 세정 방법 |
| KR20000055067A (ko) * | 1999-02-03 | 2000-09-05 | 윤종용 | 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법 |
-
2000
- 2000-12-20 KR KR1020000079286A patent/KR100564427B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183288A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体ウェーハ処理剤 |
| KR100205095B1 (ko) * | 1995-11-15 | 1999-06-15 | 김영환 | 반도체 소자의 비트라인 형성방법 |
| JPH09260609A (ja) * | 1996-03-26 | 1997-10-03 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
| KR19980028360A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체소자의 제조방법 |
| KR20000017572A (ko) * | 1998-08-28 | 2000-03-25 | 가와이 겐이찌 | 반도체 기판의 세정 방법 |
| KR20000055067A (ko) * | 1999-02-03 | 2000-09-05 | 윤종용 | 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020049958A (ko) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219791A (en) | TEOS intermetal dielectric preclean for VIA formation | |
| US20040074526A1 (en) | Method of manufacturing semiconductor device and apparatus for cleaning substrate | |
| JP4642079B2 (ja) | 半導体装置の製造方法 | |
| KR0180283B1 (ko) | 반도체 집적회로의 제조방법 및 제조장치 | |
| US7122484B2 (en) | Process for removing organic materials during formation of a metal interconnect | |
| KR100500932B1 (ko) | 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법 | |
| US7629265B2 (en) | Cleaning method for use in semiconductor device fabrication | |
| KR100729972B1 (ko) | 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법 | |
| KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
| US6890864B2 (en) | Semiconductor device fabricating method and treating liquid | |
| KR100564427B1 (ko) | 반도체 소자의 비트라인 세정방법 | |
| KR100567379B1 (ko) | 반도체 소자의 세정방법 및 세정장치 | |
| CN100499070C (zh) | 双镶嵌结构的制作方法 | |
| KR0171977B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100219061B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100431086B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR970006937B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100492914B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| KR100652306B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN114695252A (zh) | 一种金属层的形成方法 | |
| KR100979719B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100355873B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100254175B1 (ko) | 반도체장치의텅스텐플러그형성방법 | |
| KR20010061614A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20000056852A (ko) | 집적회로 내의 금속 상호연결 구조의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |