JP4609616B2 - 半導体装置用洗浄剤 - Google Patents
半導体装置用洗浄剤 Download PDFInfo
- Publication number
- JP4609616B2 JP4609616B2 JP2001182804A JP2001182804A JP4609616B2 JP 4609616 B2 JP4609616 B2 JP 4609616B2 JP 2001182804 A JP2001182804 A JP 2001182804A JP 2001182804 A JP2001182804 A JP 2001182804A JP 4609616 B2 JP4609616 B2 JP 4609616B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- tungsten
- acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Detergent Compositions (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する分野】
本発明はLSIの製造工程で、エッチバック法によるタングステン配線の形成の際に、全面エッチバック時に発生する残渣物の除去に使用する半導体装置用洗浄剤に関する。
【0002】
【従来の技術】
LSIは、近年高集積度、超微細化が進み、製造工程中における金属膜、絶縁膜等の表面は極めて凹凸が激しくなっている。この凹凸部の段差部分を薄膜で覆う技術は極めて難しい。上記凹凸部の段差があまりにも大きいと次の様な問題が生じる。▲1▼薄膜を堆積させた時、段差部分では膜が極端に薄くなりステップカバレッジが低下する。▲2▼段差部の側面にエッチング残りが出やすい。▲3▼フォトリソ時にレジストの厚みが変わり、エッチングむらを生じる。▲4▼段差が大きくなると上下の差をレンズの焦点深度がカバーしきれなくなり、パターン形状が崩れるなどの種々の問題点が発生するため、出来るだけ表面を平坦にする技術が必要になる。上記ウエハー表面の凹凸部を平坦化するために種々の平坦化方法が採られているが、近年エッチバック法による平坦化が主に採用されている。
一般的なエッチバック法を図1〜3に示した。
図1は、シリコン基板1にW,Alの様な下層配線2を加工し、更にSiO2,SiNやSOGの様な層間絶縁膜を形成した後の断面図である。図2は、層間絶縁膜上に、レジストの様な有機膜を形成した後の断面図である。図3は、レジスト表面からドライエッチングによりエッチングしてゆき、指定の厚み若しくは希望する表面パターンが出現した時点でエッチングをスットプした後の断面図である。図3のメタル配線、層間絶縁膜上にはドライエッチング後にレジスト、ドライエッチングガス成分あるいは下層配線、層間絶縁膜等が反応した微小な残渣が発生する。この微小な残渣物を除去するためには、通常ヒドロキルアミンを含有するアミン系剥離液で除去する方法が一般的に実施されている。
しかしながら、ヒドロキシルアミンを含有するアミン系剥離液は、安全性、環境の面で多くの問題点を有しており、さらに高温な条件下で使用しなければならない等の問題点も有している。
【0003】
【発明が解決しようとする課題】
本発明は、上記のエッチバック法によるタングステン配線形成後にタングステンおよび絶縁膜上に生じる微細な残渣物を完全に除去でき、また、安全で環境面でも優れた半導体装置用洗浄剤を提供するものである。
【0004】
【課題を解決するための手段】
本発明は上述の課題を解決するため鋭意検討した結果、半導体装置用洗浄剤としてポリカルボン酸を含有する水溶液を使用することにより、タングステン配線形成後にタングステンおよび絶縁膜上に生じる微細な残渣物を完全に除去出来ることを見いだし、本発明に到達した。
【0005】
【発明の実施の形態】
本発明に使用されるポリカルボン酸はシュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スペリン酸、アゼライン酸、セバシン酸、ウンデカンニ酸、ドデカンニ酸等の飽和ジカルボン酸類、マレイン酸、フマル酸、イタコン酸、シトラコン酸、メサコン酸、グルタコン酸等の不飽和ジカルボン酸が挙げられる。上記ポリカルボン酸の中で、特に好ましくは、シュウ酸である。
本発明に使用されるポリカルボン酸の濃度は、0.1〜15重量%であり、0.1重量%以下では残渣の除去速度が遅く、15重量%以上ではポリカルボン酸が析出する等の問題が発生するため好ましくない。
【0006】
本発明の洗浄温度は、常温から90℃であり残存している残渣の状態から判断して適宜、決定すれば良い。
本発明に使用するリンス液としては水で充分でありアルコールのような有機溶剤を使用する必要は無い。
本発明を実施するには、ポリカルボン酸の他、界面活性剤、キレート剤等を添加しても何等問題はなく残渣の組成、性質に応じて添加しても良い。
【0007】
【実施例】
【0008】
【実施例1】
本発明が適用される半導体装置の一例として、図4〜9に製造プロセスについて説明する。
図4に示すように、シリコン基板1上に下層配線2を形成した後、下層配線2を覆う状態にシリコン基板1上に層間絶縁膜3を堆積しその表面を平坦化する。
その後、図5に示すように層間絶縁膜3上に接続孔加工のために用いる開孔パターンを形成したレジスト膜4を形成する。
そして、そのレジスト膜4をマスクにして異方性ドライエッチングにより層間絶縁膜3に、下層配線2に通じる接続孔5を形成する。
その後、レジスト膜4を除去した後図6に示すように、例えばマグネトロンスパッタリング装置を用いて逆スパッタリングを行う。そして接続孔5の内壁および層間絶縁膜3上に密着層6を成膜し、次いでCVD法によって接続孔5への埋め込み金属としてタングステン膜7を全面成膜する(図7)。
その後、反応性イオンエッチングによる全面エッチバック法を用い、層間絶縁膜3上の余分なタングステンおよび密着層6を除去して、タングステン膜から成る埋め込みプラグを形成する。この状態が図8であるが、全面エッチバックの際、層間絶縁膜3上、タングステンプラグ7上に微小な残渣物8が残存する。この残渣物8が残存すると次工程の層間絶縁膜3上および上記埋め込みプラグ7を覆う上層配線用の金属膜を成膜した場合、密着不良等の種々の問題点が発生する。
図8に示される基板を用いて、シュウ酸3.5重量%を含有する水溶液中に40℃、10分浸漬し、その後超純水によりリンスを行い,乾燥後走査型電子顕微鏡(SEM)でタングステン膜7上、層間絶縁膜3上の観察を行ったが,残渣物8は全く観察されず、図9に示すように完全に除去されていることが確認された。
なお、洗浄後のタングステン膜7、層間絶縁膜3上はSEM観察の結果,平坦であることが観察された。
【0009】
【実施例2】
実施例1で使用した基板を用いてシュウ酸3.5重量%を含有する水溶液である洗浄液中に50℃、5分浸漬し,その後超純水でリンスを行い乾燥後SEM観察を行ったが残渣物8は図9に示すように完全に除去されていることが観察された。 また、タングステン膜7、層間絶縁膜3上はSEM観察の結果平坦であることが確認された。
【0010】
【実施例3】
実施例1で使用した基板を用いて、シュウ酸5.5重量%を含有する水溶液である洗浄液中に35℃、10分浸漬を行った。その後超純水によりリンスを行い、乾燥後SEM観察を行ったが残渣物8は図9に示すように完全に除去されていることが確認された。 また、タングステン膜7、層間絶縁膜3上は平坦であることが観察された。
【0011】
【比較例1】
実施例1で使用した基板を用いてクエン酸3.5重量%を含有する洗浄液中に50℃、10分浸漬を行った。その後、超純水でリンスを行い乾燥後 SEM観察を行ったが、タングステン膜7上、層間絶縁膜3上の何れにおいても残渣物8は、殆ど減少は観察されなかった。
【0012】
【比較例2】
実施例1で使用した基板を用いて酒石酸3.5重量%を含有する洗浄液中に50℃、10分浸漬を行った。その後、超純水でリンスを行い乾燥後SEM観察を行ったが、タングステン膜7上,層間絶縁膜3上の残渣物8は殆ど減少は認められなかった。
【図面の簡単な説明】
【図1】シリコン基板に、メタル配線を加工し、更にSiO2,SiNやSOGの様な層間絶縁膜を形成した後の断面図である。
【図2】図1の層間絶縁膜上に、レジスト膜を形成した後の断面図である。
【図3】図2のレジスト膜表面からドライエッチングによりエッチングしてゆき、指定の厚み若しくは希望する表面パターンが出現した時点でエッチングをスットプした後の断面図である。
【図4】シリコン基板上に下層配線を形成した後、下層配線を覆う状態にシリコン基板上に層間絶縁膜を堆積しその表面を平坦化した後の断面図である。
【図5】図4の層間絶縁膜上に接続孔加工のために用いる開孔パターンを形成したレジスト膜を形成した後の断面図である。
【図6】図5のレジスト膜を除去し、スパッタリングを行った後の断面図である。
【図7】図6の接続孔の内壁および層間絶縁膜上に密着層を成膜し、次いでCVD法によって接続孔への埋め込み金属としてタングステン膜を全面成膜した後の断面図である。
【図8】図7の層間絶縁膜上の余分なタングステンおよび密着層を除去して、タングステン膜から成る埋め込みプラグを形成した後の断面図である。
【図9】図8に示される基板を、シュウ酸3.5重量%を含有する水溶液で処理した後の断面図である。
【符号の説明】
1シリコン基板 2メタル配線 3層間絶縁膜 4レジスト膜 5プラズマ
6接続孔 7密着層 8タングステン膜 9残渣物 10下層配線
Claims (1)
- 反応性イオンエッチングによる全面エッチバック法により半導体装置を製造する方法において、層間絶縁膜上のタングステンおよび密着層を除去してタングステン膜からなる埋め込みプラグを形成した後に、全面エッチバックの際に生じたタングステンプラグおよび絶縁膜上の残渣物を、シュウ酸を含有する水溶液により除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001182804A JP4609616B2 (ja) | 2001-06-18 | 2001-06-18 | 半導体装置用洗浄剤 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001182804A JP4609616B2 (ja) | 2001-06-18 | 2001-06-18 | 半導体装置用洗浄剤 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003007667A JP2003007667A (ja) | 2003-01-10 |
JP4609616B2 true JP4609616B2 (ja) | 2011-01-12 |
Family
ID=19022828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001182804A Expired - Fee Related JP4609616B2 (ja) | 2001-06-18 | 2001-06-18 | 半導体装置用洗浄剤 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4609616B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5696981B2 (ja) * | 2011-09-02 | 2015-04-08 | 荒川化学工業株式会社 | はんだ付けフラックス用洗浄剤組成物 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162425A (ja) * | 1994-12-06 | 1996-06-21 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法および製造装置 |
JPH11131093A (ja) * | 1997-08-12 | 1999-05-18 | Kanto Chem Co Inc | 洗浄液 |
JPH11330023A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | ウエハの洗浄方法 |
-
2001
- 2001-06-18 JP JP2001182804A patent/JP4609616B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162425A (ja) * | 1994-12-06 | 1996-06-21 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法および製造装置 |
JPH11131093A (ja) * | 1997-08-12 | 1999-05-18 | Kanto Chem Co Inc | 洗浄液 |
JPH11330023A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | ウエハの洗浄方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003007667A (ja) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7192878B2 (en) | Method for removing post-etch residue from wafer surface | |
US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
US7122484B2 (en) | Process for removing organic materials during formation of a metal interconnect | |
JPH11323394A (ja) | 半導体素子製造用洗浄剤及びそれを用いた半導体素子の製造方法 | |
TW200539330A (en) | Ozone vapor clean method | |
JP2014090192A (ja) | 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法 | |
JP4298975B2 (ja) | 半導体素子の製造方法 | |
US6872652B2 (en) | Method of cleaning an inter-level dielectric interconnect | |
US6887655B2 (en) | Photoresist removing compositions | |
US20020182851A1 (en) | Process for preparing cu damascene interconnection | |
US7806988B2 (en) | Method to address carbon incorporation in an interpoly oxide | |
US6777334B2 (en) | Method for protecting a wafer backside from etching damage | |
US6171405B1 (en) | Methods of removing contaminants from integrated circuit substrates using cleaning solutions | |
TWI239042B (en) | Method of manufacturing semiconductor device | |
TW200524030A (en) | Post-etch clean process for porous low dielectric constant materials | |
JP4609616B2 (ja) | 半導体装置用洗浄剤 | |
US20040168710A1 (en) | Cleaning solution and method of cleaning a semiconductor substrate using the same | |
US6727185B1 (en) | Dry process for post oxide etch residue removal | |
JP7258915B2 (ja) | 半導体ウエハの洗浄に用いられる方法及び装置 | |
JP4559565B2 (ja) | 金属配線の形成方法 | |
JPH1187290A (ja) | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 | |
TW461026B (en) | Method for forming a conductor in fluorinated silicate glass (FSG) layer | |
JPH09213703A (ja) | 半導体装置の製造方法 | |
JP2006294842A (ja) | 半導体装置の製造方法 | |
KR20080088246A (ko) | 반도체 기판 세정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4609616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |