KR20000042981A - 소자분리막의 트렌치모서리 라운딩방법 - Google Patents

Abstract

본 발명은 소자분리막의 트렌치에 관한 것으로서, 반도체기판 상에 패드산화막 및 질화막을 적층한 후 마스킹 식각으로 트렌치를 형성하는 단계와; 상기 단계 후에 트렌치를 황산, 수산화암모늄으로 딥핑(Dipping)하여 세정하는 단계와; 상기 단계 후에 트렌치에 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 200초 ∼ 400초 정도 세정하여 패드산화막의 식각부위를 크게 형성하는 단계와; 상기 단계 후에 트렌치 내측면 부분을 산화시켜 트렌치라운딩부위를 형성하면서 측면산화막을 적층하는 단계를 포함하는 소자분리막의 트렌치모서리 라운딩방법인 바, 트렌치의 측면부분 세정시 HF용액의 농도 및 세정시간을 조절하여 패드산화막의 식각비율을 증대시키므로 트렌치 측면부분을 산화하여 측면산화막을 형성할 때 트렌치모서리에 트렌치라운딩부위가 효과적으로 형성되도록 하여 전계효과 집중을 방지하므로 소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Description

소자분리막의 트렌치모서리 라운딩방법

본 발명은 반도체소자에서 소자분리막을 형성하는 방법에 관한 것으로서, 특히, 반도체기판에 패드산화막 및 질화막을 순차적으로 적층하여 마스킹식각으로 트렌치를 형성한 후 트렌치의 측면부분 세정시 HF용액의 농도 및 세정시간을 조절하여 패드산화막의 식각비율을 증대시키므로 트렌치 측면부분을 산화하여 측면산화막을 형성할 때 트렌치모서리에 트렌치라운딩부위가 효과적으로 형성되도록 하는 소자분리막의 트렌치라운딩부위에 관한 것이다.

일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(Isolation region)을 형성하게 된다.

이와 같이, 반도체기판에 일정한 깊이를 갖는 트렌치(Trench)를 형성하고서 이 트렌치에 산화막을 증착키고서 화학기계적연마공정(Chemical Mechanical Polishing)으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.

종래의 반도체장치에서 트렌치를 형성하여 소자분리막을 형성하는 상태를 개략적으로 설명하면, 반도체기판 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막을 적층하고서, 그위에 감광막을 도포하여서 식각공정을 통하여 트렌치를 형성한다.

그리고, 이 트렌치가 형성된 부분에 전계효과(Field Effect) 집중으로 인한 누설 전류를 방지하기 위하여 트렌치의 내벽면을 산화 성장시켜 트렌치산화막을 형성한 후 소자분리막의 측면부분에 발생되는 모트(Moat)를 방지하기 위하여 라이너산화막(Liner Oxidation)의 트렌치의 내벽면에 재차 형성하도록 한다.

그리고, 연속하여 상기 트렌치내에 갭필링(Gap Filling)공정으로 캡필링산화막을 충진시킨 후에 식각으로 불필요한 부분을 제거하여 소자분리막을 형성하게 되는 것이다.

도 1(a) 내지 도 1(b)는 종래에 소자분리막을 형성하기 위하여 트렌치를 형성하는 방법을 순차적으로 보인 도면이다.

도 1(a)는 반도체기판(1)상에 패드산화막(2) 및 질화막(3)을 적층한 후 마스킹 식각으로 소자분리막이 형성될 부위에 트렌치(4)를 형성하는 상태를 도시하고 있다.

도 1(b)는 상기 트렌치(4)의 내벽면을 세정하기 위하여 황산(H₂SO₄), 수산화암모늄(NH₄OH) 및 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 30초 ∼ 100초 정도 세정하도록 하는 상태를 도시하고 있으며, 이때, 패드산화막(2)에 일정하게 식각되는 식각부위(5)가 형성되어지게 된다.

도 1(c)는 상기 트렌치(4)내부의 측면부분에 산화막을 성장시켜 반도체기판(1)에 대하여 스페이서막의 역할을 하는 측면산화막(7)을 형성하는 상태를 도시하고 있다.

그런데, 종래에는 반도체기판(1)에 패드산화막(2) 및 질화막(3)을 적층한 후 식각으로 트렌치(4)를 형성하게 된다. 그런 후 트렌치(4)의 측면부위를 황산(H₂SO₄), 수산화암모늄(NH₄OH) 및 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 30초 ∼ 100초 정도 세정하는 것으로서, 패드산화막(2)의 식각부위(5)가 조금만 형성되는 관계로 후속 산화공정으로 측면산화막(7)을 형성할 때 트렌치(4)의 모서리가 제대로 라운딩되지 않고, 이 모서리에 전계효과가 집중됨으로 인하여 반도체소자의 전기적인 특성이 저하되는 문제점을 지니고 있었다.

본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 패드산화막 및 질화막을 순차적으로 적층한 후 마스킹식각으로 트렌치를 형성한 후 트렌치의 측면부분 세정시 HF용액의 농도 및 세정시간을 조절하여 패드산화막의 식각비율을 증대시키므로 트렌치 측면부분을 산화하여 측면산화막을 형성할 때 트렌치모서리에 트렌치라운딩부위가 효과적으로 형성되도록 하는 것이 목적이다.

도 1(a) 내지 도 1(b)는 종래에 소자분리막을 형성하기 위하여 트렌치를 형성하는 방법을 순차적으로 보인 도면이고,

도 2(a) 내지 도 2(b)는 본 발명에 따른 트렌치를 형성하는 방법을 순차적으로 보인 도면이다.

-도면의 주요부분에 대한 부호의 설명-

10 : 반도체기판 20 : 패드산화막

30 : 질화막 40 : 트렌치

50 : 패드식각부위 50' : 트렌치라운딩부위

70 : 측면산화막

이러한 목적은 반도체기판 상에 패드산화막 및 질화막을 적층한 후에 마스킹 식각으로 트렌치를 형성하는 단계와; 상기 단계 후에 트렌치를 황산(H₂SO₄), 수산화암모늄(NH₄OH)으로 딥핑하여 세정하는 단계와; 상기 단계 후에 트렌치를 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 200초 ∼ 400초 정도 세정하여 패드산화막의 식각부위를 크게 형성하는 단계와; 상기 단계 후에 트렌치 내측면 부분을 산화시켜 트렌치라운딩부위를 형성하면서 측면산화막을 적층하는 단계를 포함하는 소자분리막의 트렌치모서리 라운딩방법을 제공함으로써 달성된다.

그리고, 상기 패드산화막을 850 ∼ 900℃의 온도범위에서 건식산화로 식각하고, 100 ∼ 200Å의 두께로 형성하도록 하고, 상기 질화막은 저압화학기상증착법으로 1000 ∼ 1500Å의 두께로 형성하도록 한다.

또한, 상기 트렌치를 세정할 때 황산의 온도를 100 ∼140℃의 범위에서 유지하고, 수산화암모늄의 온도를 60 ∼ 100℃의 범위에서 유지하도록 한다.

그리고, 상기 트렌치를 세정할 때 패드산화막의 식각부위를 150 ∼ 400Å의 폭으로 식각하도록 하고, 프로오르화 수소대신에 BOE용액을 물과 희석하여 사용하도록 할 수 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 일실시예에 대하여 상세히 살펴보도록 한다.

도 2(a) 내지 도 2(b)는 본 발명에 따른 트렌치를 형성하는 방법을 순차적으로 보인 도면이다.

도 2(a)는 반도체기판(10) 상에 패드산화막(20) 및 질화막(30)을 적층한 후에 마스킹 식각으로 트렌치(40)를 형성하는 상태를 도시하고 있다.

상기 패드산화막(20)을 850 ∼ 900℃의 온도범위에서 건식산화로 식각하고, 100 ∼ 200Å의 두께로 형성하며, 상기 질화막(30)은 저압화학기상증착법(LPCVD)으로 1000 ∼ 1500Å의 두께로 형성하도록 한다.

도 2(b)는 상기 단계 후에 트렌치(40)를 황산(H₂SO₄), 수산화암모늄(NH₄OH)으로 딥핑(Dipping)하여 세정하도록 한다.

이때, 상기 황산의 온도를 100 ∼140℃의 범위에서 유지하고, 수산화암모늄의 온도를 60 ∼ 100℃의 범위에서 유지하여서 공정을 진행하도록 한다.

그리고, 상기 단계 후에 트렌치(40)을 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 200초 ∼ 400초 정도 세정하여 패드산화막(20)의 식각부위(50)를 150 ∼ 400Å의 폭으로 비교적 종래에 비하여 크게 형성하도록 한다.

그리고, 상기 트렌치(40)를 세정할 때 프로오르화 수소 대신에 BOE용액을 물과 희석하여 사용하도록 할 수 있다.

도 2(c)는 상기 단계 후에 트렌치(40) 내측면 부분을 산화시켜 트렌치라운딩부위(50')를 형성하면서 측면산화막(70)을 적층하는 상태를 도시한 것으로서, 이 것은 식각부위(50) 깊속히 산소가 침입하여 트렌치모서리에 곡률이 좋은 트렌치라운딩부위(50')를 형성하게 된다.

따라서, 상기한 바와 같이, 본 발명에 따른 소자분리막의 트렌치모서리 라운딩방법을 이용하게 되면, 반도체기판에 패드산화막 및 질화막을 순차적으로 적층한 후 마스킹식각으로 트렌치를 형성한 후 트렌치의 측면부분 세정시 HF용액의 농도 및 세정시간을 조절하여 패드산화막의 식각비율을 증대시키므로 트렌치 측면부분을 산화하여 측면산화막을 형성할 때 트렌치모서리에 트렌치라운딩부위가 효과적으로 형성되도록 하여 전계효과 집중을 방지하므로 소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Claims (6)

1. 반도체기판 상에 패드산화막 및 질화막을 적층한 후에 마스킹 식각으로 트렌치를 형성하는 단계와;

   상기 단계 후에 트렌치를 황산(H₂SO₄), 수산화암모늄(NH₄OH)으로 딥핑하여 세정하는 단계와;

   상기 단계 후에 트렌치를 물과 프로오르화 수소(HF)를 50 : 1 정도 희석시킨 용액으로 200초 ∼ 400초 정도 세정하여 패드산화막의 식각부위를 크게 형성하는 단계와;

   상기 단계 후에 트렌치 내측면 부분을 산화시켜 트렌치라운딩부위를 형성하면서 측면산화막을 성장하여 적층하는 단계를 포함하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.
2. 제 1 항에 있어서, 상기 패드산화막을 850 ∼ 900℃의 온도범위에서 건식산화로 식각하고, 100 ∼ 200Å의 두께로 형성하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.
3. 제 1 항에 있어서, 상기 트렌치 세정할 때, 황산의 온도를 100 ∼ 140℃의 범위에서 유지하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.
4. 제 1 항에 있어서, 상기 트렌치를 세정할 때, 수산화암모늄의 온도를 60 ∼ 100℃의 범위에서 유지하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.
5. 제 1 항에 있어서, 상기 트렌치를 세정할 때, 패드산화막에 식각부위를 150 ∼ 400Å의 폭으로 형성하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.
6. 제 1 항에 있어서, 상기 트렌치를 세정할 때, 프로오르화 수소대신에 BOE용액을 물과 희석하여 사용하는 것을 특징으로 하는 소자분리막의 트렌치모서리 라운딩방법.