KR20000003564A - 반도체소자의 소자분리막 제조방법 - Google Patents

반도체소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR20000003564A
KR20000003564A KR1019980024824A KR19980024824A KR20000003564A KR 20000003564 A KR20000003564 A KR 20000003564A KR 1019980024824 A KR1019980024824 A KR 1019980024824A KR 19980024824 A KR19980024824 A KR 19980024824A KR 20000003564 A KR20000003564 A KR 20000003564A
Authority
KR
South Korea
Prior art keywords
trench
film
oxide film
semiconductor substrate
forming
Prior art date
Application number
KR1019980024824A
Other languages
English (en)
Other versions
KR100327656B1 (ko
Inventor
류혁현
정이선
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024824A priority Critical patent/KR100327656B1/ko
Publication of KR20000003564A publication Critical patent/KR20000003564A/ko
Application granted granted Critical
Publication of KR100327656B1 publication Critical patent/KR100327656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 반도체기판 상에 패드산화막과 질화막을 형성하고 상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 반도체기판을 H2SO4, HF 및 NH4OH 용액 순으로 세정공정을 실시하고 상기 트렌치 표면을 희생산화시키는 공정으로 상기 트렌치의 모서리를 둥굴게 형성함으로써 후속공정으로 형성된 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리막 제조방법
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 차세대 0.25 ㎛ 이하의 디자인 룰 ( design rule ) 에 적용되는 에스.티.아이. ( shallow trench isolation, 이하에서 STI 라 함 ) 기술에 관한 것이다.
현재 사용하고 있는 STI 공정에서는 패드산화막과 질화막 증착후 소자분리를 위해 트렌치를 형성하되, 트렌치 식각후 라운드 산화막 ( round oxidation ) 을 실시하여 끝부분의 각을 둥글게 형성하는 것이다.
그러나 상기 트렌치의 측면으로 부터만 산화가 진행됨에 따라 산화후에도 우리가 원하는 부드러운 프로파일을 얻을 수 없을 가능성이 있다.
또한 식각 공정에서 식각되는 각도를 낮추어 비스듬하게 해주고 이후 라운드 산화방법으로 식각에 의해 드러난 실리콘기판 부분을 산화시켜 각을 부드럽게 만들고 있으나, 각도를 크게 낮춤으로 인하여 트렌치 식각되는 부분이 필요 이상으로 커져 0.25 um 디자인 룰를 필요로 하는 기술에서는 우리가 필요로 하는 활성영역을 확보하는데 어려움이 생길수 있다. 그리고, 불필요한 소자분리 영역의 증가는 패킹 밀도 ( packing density ) 를 감소시키게 되므로 이를 위한 방안이 필요로 하게 되었다.
최근에는 상기한 STI 공정시 트렌치의 상측 끝부분을 둥글게 형성하기 위하여, 트렌치 식각을 경사지게 실시하고, 세정공정으로 STI 공정으로 특성을 향상시키려고 하였다.
이하, 첨부된 도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도로서, 세정공정을 이용한 STI 공정을 도시한다.
먼저, 반도체기판(41) 상부에 패드산화막(43)과 질화막(45)을 순차적으로 형성한다. 그리고, 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성하고 이를 이용한 식각공정으로 상기 질화막(45)과 패드산화막(43)을 식각하여 소자분리영역으로 노출된 반도체기판(41)을 노출시킨다. 이때, 상기 패드산화막(43)은 150 Å 정도의 두께로 형성하고, 상기 질화막(45)은 1500 Å 정도의 두께로 형성한다.
그리고, 상기 감광막패턴을 마스크로 하여 상기 반도체기판(41)을 식각하여 트렌치(47)를 형성한다. 이때, 상기 트렌치(47) 식각공정은 상기 트렌치의 측벽이 경사지도록 실시한다.
그 다음에, 상기 감광막패턴을 제거한다. (도 1a)
그리고, 상기 트렌치(47)를 포함한 반도체기판(41)을 암모니아용액을 이용하여 세정한다. (도 1b)
그 다음에, HF 용액을 이용하여 상기 반도체기판(41)을 세정한다. 이때, 상기 패드산화막(43)이 측면식각되어 ⓐ 와 같이 형성된다. (도 1c)
그리고, 상기 트렌치(47) 표면을 산화시켜 산화막을 ⓑ 와 같이 형성한다. (도 1d)
후속공정으로 상기 트렌치(47)를 매립하는 산화막을 증착하고 이를 평탄화식각한 다음, 상기 질화막(45)을 제거하고, 세정공정을 실시하여 소자분리막을 형성한다.
상기한 바와같이 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 트렌치 모서리의 라운딩에 한계가 있으며, 이로인하여 상기 트렌치의 모서리 부분에 전계가 집중되어 소자의 동작특성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 패드 산화막을 두껍게 하여 습식식각공정시 표면 장력을 감소시켜 후속 공정인 암모니아 용액의 흐름을 용이하게 함으로써 암모니아 용액에 의한 트렌치 모서리의 라운딩 효과를 최대한으로 하여 소자의 특성을 향상시킬 수 있는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.
도 3a 내지 도 3d 는 본 발명의 제2실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.
<도면의주요부분에대한부호의설명>
11,21,41 : 반도체기판 13,23,43 : 패드산화막
15,25,45 : 질화막 17,27,47 : 트렌치
29 : APCVD 산화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은,
반도체기판 상에 패드산화막과 질화막을 형성하는 공정과,
상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,
상기 반도체기판을 H2SO4, HF 및 NH4OH 용액 순으로 세정공정을 실시하는 공정과,
상기 트렌치 표면을 희생산화시키는 공정을 포함하는 것을 제1특징으로한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은,
반도체기판 상에 패드산화막과 질화막을 형성하는 공정과,
상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,
상기 반도체기판을 세정하여 상기 패드산화막을 측면식각하는 공정과,
상기 트렌치 측벽에 APCVD 산화막으로 스페이서를 형성하되, 상기 트렌치 모서리를 노출시키는 공정과,
상기 트렌치 모서리 부분을 산화시켜 둥굴게 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13)과 질화막(15)을 순차적으로 형성한다. 그리고, 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성하고 이를 이용한 식각공정으로 상기 질화막(15)과 패드산화막(13)을 식각하여 소자분리영역으로 노출된 반도체기판(11)을 노출시킨다. 이때, 상기 패드산화막(13)은 300 ∼ 700 Å 정도의 두께로 형성하고, 상기 질화막(15)은 1000 ∼ 3000 Å 정도의 두께로 형성한다.
그리고, 상기 감광막패턴을 마스크로 하여 상기 반도체기판(11)을 식각하여 트렌치(17)를 형성한다. 이때, 상기 트렌치(17) 식각공정은 상기 트렌치의 측벽이 경사지도록 실시한다.
그 다음에, 상기 감광막패턴을 제거한다. (도 2a)
그리고, 상기 반도체기판(41)을 H2SO4+ HF + NH4OH 순으로 세정공정을 실시한다. 이로인하여, 상기 HF 용액을 이용한 세정공정시 ⓒ 와 같이 패드산화막(13)이 먼저 측면식각되고, 상기 NH4OH 용액을 이용한 세정공정으로 ⓓ 와 같이 상기 트렌치(17)의 표면이 식각된다.
이때, 상기 NH4OH 용액을 이용한 세정공정은 상기 패드산화막(13)의 두게가 종래보다 증가되되 산화막 둘레의 표면 장력이 감소하게 됨으로써 식각용액의 흐름을 양호하게 하여 세정 효과를 극대화시킨다. 그리고, 상기 NH4OH 용액을 이용한 세정공정은 40 ∼ 100。C 온도의 NH4OH 용액에 10 ∼ 40 분 정도의 시간동안 담구어 실시함으로써 상기 트렌치의 측면과 상측을 동시에 식각한다. (도 2b, 도 2c)
그 다음에, 반도체기판(11)을 산화시켜 상기 트렌치(17)의 표면에 산화막을 형성한다. 이때, 상기 산화막은 트렌치(17)의 측면 및 상측에서 성장되어 ⓔ 와 같이 트렌치(17)의 끝부분이 라운딩된 형상을 갖는다. (도 2d)
여기서, 상기 트렌치(17)의 모서리는 트렌치 측면에 비해 더 큰 스트레스를 받고 있기 때문에 구조상 더 불안정한 에너지 상태를 보여 NH4OH 용액에 접촉시 측면보다 빠르게 식각되어 모서리의 곡률이 종래에 의해 형성된 방법보다 훨씬 커진다. 상기와 같이 곡률 반경이 커지면 소자의 동작시 가해지는 전기장의 집중을 방지할 수 있고, 게이트 산화막의 씨닝 ( thinning ) 현상을 방지하여 동작전압 이하에서 소자의 파괴를 방지할 수 있다.
도 3a 내지 도 3d 는 본 발명의 제2실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.
먼저, 반도체기판(21) 상부에 패드산화막(23)과 질화막(25)을 순차적으로 형성한다. 그리고, 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성하고 이를 이용한 식각공정으로 상기 질화막(25)과 패드산화막(23)을 식각하여 소자분리영역으로 노출된 반도체기판(21)을 노출시킨다.
그리고, 상기 감광막패턴을 마스크로 하여 상기 반도체기판(21)을 식각하여 트렌치(27)를 형성한다. 이때, 상기 트렌치(27) 식각공정은 상기 트렌치의 측벽이 85°이상 경사지도록 실시함으로써 패킹 밀도를 크게 해줄 수 있다.
그리고, 상기 트렌치(27) 표면을 세정한다. 이때, 상기 세정공정은 순수와의 혼합비가 100 : 1 인 HF 용액과 NH4OH 용액을 이용하여 순차적으로 실시한다.
이로인하여, 상기 패드산화막(23)이 측면식각되어 ⓕ 와 같은 형상이 형성된다. 상기 ⓕ 와 같은 형상으로 인하여 상기 반도체기판(21)과 질화막(25) 사이에 공간이 발생되므로 상기 질화막(25)에 의한 스트레스를 감소시킬 수 있다. (도 3b)
그 다음에, 전체표면상부에 대기압 화학기상증착 ( Atmosphere Chemical Vapor Deposition, 이하에서 APCVD 라 함 ) 산화막(29)을 일정두께 증착하고 이를 이방성식각하여 상기 트렌치(27)의 측벽에 스페이서를 형성하되, 과도식각하여 상기 트렌치(27)의 모서리 부분이 노출되도록 형성한다. (도 3c)
그리고, 상기 반도체기판(21)의 노출된 부분, 즉 상기 트렌치(27)의 모서리 부분만을 열산화시켜 ⓖ 와 같은 형상을 형성한다. (도 3d)
후속공정으로 상기 트렌치(27)를 매립하는 고밀도 플라즈마 ( high density plasma, HDP ) CVD 산화막을 형성함으로써 소자분리막을 형성한다.
상기한 바와같이 본 발명의 제2실시예에 따른 반도체소자의 소자분리막 제조방법은, 트렌치의 모서리 부분을 둥글게 형성함으로써 소자의 특성을 향상시킬 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 트렌치의 모서리 형상을 둥굴게 형성하여 전계의 집중현상을 방지하고 후속공정으로 트렌치를 매립하는 절연막 형성공정시 보이드의 유발을 방지함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체기판 상에 패드산화막과 질화막을 형성하는 공정과,
    상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,
    상기 반도체기판을 H2SO4, HF 및 NH4OH 용액 순으로 세정공정을 실시하는 공정과,
    상기 트렌치 표면을 희생산화시키는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
  2. 제 1 항에 있어서,
    상기 패드 산화막은, LPTEOS 산화막, PETEOS 산화막 또는 HDP 산화막으로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  3. 제 1 항에 있어서,
    상기 NH4OH 용액을 이용한 세정공정은 40 ∼ 100。C 온도의 NH4OH 용액에 10 ∼ 40 분 정도의 시간동안 실시하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  4. 제 1 항에 있어서,
    상기 희생산화공정은 950 ∼ 1200。C 에서 건식 산화공정으로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  5. 제 1 항에 있어서,
    상기 HF 세정공정은 상기 패드산화막이 50 ∼ 400 Å 정도로 측면식각되는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  6. 반도체기판 상에 패드산화막과 질화막을 형성하는 공정과,
    상기 질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,
    상기 반도체기판을 세정하여 상기 패드산화막을 측면식각하는 공정과,
    상기 트렌치 측벽에 APCVD 산화막으로 스페이서를 형성하되, 상기 트렌치 모서리를 노출시키는 공정과,
    상기 트렌치 모서리 부분을 산화시켜 둥굴게 형성하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
  7. 제 6 항에 있어서,
    상기 세정공정은 순수와의 혼합비가 100 : 1 인 HF 용액과 NH4OH 용액을 이용하여 순차적으로 실시하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
KR1019980024824A 1998-06-29 1998-06-29 반도체소자의소자분리막제조방법 KR100327656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024824A KR100327656B1 (ko) 1998-06-29 1998-06-29 반도체소자의소자분리막제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024824A KR100327656B1 (ko) 1998-06-29 1998-06-29 반도체소자의소자분리막제조방법

Publications (2)

Publication Number Publication Date
KR20000003564A true KR20000003564A (ko) 2000-01-15
KR100327656B1 KR100327656B1 (ko) 2002-07-02

Family

ID=19541343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024824A KR100327656B1 (ko) 1998-06-29 1998-06-29 반도체소자의소자분리막제조방법

Country Status (1)

Country Link
KR (1) KR100327656B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473731B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100532936B1 (ko) * 2002-07-11 2005-12-02 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100769415B1 (ko) * 2001-05-23 2007-10-22 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444607B1 (ko) * 2002-10-24 2004-08-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
KR100197661B1 (ko) * 1996-05-22 1999-06-15 김영환 반도체 소자의 소자분리 절연막 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769415B1 (ko) * 2001-05-23 2007-10-22 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법
KR100532936B1 (ko) * 2002-07-11 2005-12-02 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100473731B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100327656B1 (ko) 2002-07-02

Similar Documents

Publication Publication Date Title
US7759214B2 (en) Semiconductor including STI and method for manufacturing the same
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
US6143623A (en) Method of forming a trench isolation for semiconductor device with lateral projections above substrate
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR100327656B1 (ko) 반도체소자의소자분리막제조방법
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
US6281063B1 (en) Method for manufacturing trench isolation
KR100403316B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100305026B1 (ko) 반도체소자의 제조방법
KR100305143B1 (ko) 반도체장치의 소자분리막 형성방법
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
US7501326B2 (en) Method for forming isolation layer of semiconductor device
KR19990086279A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20050022617A (ko) 리세스 채널 ｍｏｓｆｅｔ용 리세스 트렌치 형성방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20010002305A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100455095B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee