KR100889549B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100889549B1
KR100889549B1 KR1020070050166A KR20070050166A KR100889549B1 KR 100889549 B1 KR100889549 B1 KR 100889549B1 KR 1020070050166 A KR1020070050166 A KR 1020070050166A KR 20070050166 A KR20070050166 A KR 20070050166A KR 100889549 B1 KR100889549 B1 KR 100889549B1
Authority
KR
South Korea
Prior art keywords
photoresist
forming
trench
etching
substrate
Prior art date
Application number
KR1020070050166A
Other languages
English (en)
Other versions
KR20080103184A (ko
Inventor
최호영
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070050166A priority Critical patent/KR100889549B1/ko
Publication of KR20080103184A publication Critical patent/KR20080103184A/ko
Application granted granted Critical
Publication of KR100889549B1 publication Critical patent/KR100889549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 있어서, 특히 포토레지스트 리플로우 및 2차에 걸친 식각 공정을 통해 배선의 측벽 손상을 보호함으로써, 상기 반도체 공정의 금속 배선 형성시, 안정성 및 마진을 확보할 수 있는 방법에 관한 것이다.
본 발명에 의한 반도체 소자의 금속 배선 형성 방법은, 반도체 기판에 포토레지스트(photo_resist)를 도포하고, 패턴을 형성하는 단계, 상기 패턴을 마스크로하여, 상기 기판 상부 전면을 1차 식각하여 예비 트렌치(trench)를 형성하는 단계, 상기 1차 식각 후, 상기 포토레지스트를 리플로우(reflow)하는 단계, 상기 리플로우된 기판 상부 전면을 2차 식각하여 실제 트렌치를 형성하는 단계 및 상기 포토레지스트를 제거하는 단계를 포함한다.
포토레지스트(Pohtoresist), 리플로우(Reflow), 반도체 소자, 금속배선

Description

반도체소자의 금속배선 형성방법{method for forming metal line of semiconductor device}
도 1a 내지 도 1c는 종래기술에 따른 금속배선 형성방법을 나타낸 공정 단면도.
도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 금속배선 형성방법을 나타낸 공정 단면도.
본 발명은 반도체소자의 금속배선 형성방법에 있어서, 특히 금속배선의 형성을 위한 식각 공정시, 트렌치(trench)의 측벽 손상을 보호하는 방법에 관한 것이다.
일반적으로, 반도체소자의 금속배선은 상기 금속배선을 형성하기 위한 트렌치를 식각하고, 상기 식각된 트렌치 부분에 금속물질을 채워넣음으로써 형성된다.
이하, 첨부된 도면을 참조하여 종래기술에 따른 반도체 소자의 금속배선 형성방법을 설명한다.
도 1a 내지 도 1c는 종래기술에 따른 금속배선 형성방법을 나타낸 공정 단면 도이다.
우선, 도 1a를 참조하면, 반도체 기판(1)에 포토레지스트(photo-resist)를 도포한 후, 원하는 패턴이 그려진 마스크(미도시)를 상기 반도체 기판(1) 위에 올려놓고 노광 및 현상을 실시함으로써 포토레지스트 패턴(pattern)(2)을 형성한다.
이후, 도 1b에 도시한 바와 같이, 식각 공정을 실시하여 상기 반도체 기판(1)을 식각함으로써, 금속배선을 위한 트렌치를 형성한다. 이때, 상기 포토레지스트 패턴도 상기 식각 공정에 의해 식각된 패턴(3)임을 알 수 있다.
도 1c는 반도체 기판(1) 상부에 남아있는 포토레지스트 패턴(3)을 제거함으로써, 상기 트렌치 형성이 완료된 반도체 기판(1)을 나타낸 도면이다.
이때, 상기 식각(etching) 공정은 반도체 제조공정에서 반도체 기판 또는 상기 반도체 기판 위에 증착된 박막의 일부분을 선택적으로 제거함으로써, 원하는 형태의 초미세 구조물을 형성하는데 사용되는 공정으로서, 습식식각(wet etching) 및 건식식각(dry etching)으로 나뉜다. 상기 습식식각은 액상의 화학약품을 이용하여 기판에 형성된 패턴 이외의 불필요한 부분을 깎아내는 방식이고, 상기 건식식각은 기체상태의 화학약품을 이용하여 기판에서 불필요한 부분을 깎아내는 방식이다.
상기 금속배선을 형성하기 위해서는 메탈을 이용한 건식식각 공정을 실시하는데, 상기 건식식각 공정시, 기판에 도포된 포토레지스트 및 건식식각에 사용되는 식각 가스 등이 혼합되어 폴리머(Polymer)를 생성한다.
상기 폴리머는 반도체 기판(1)의 상부 및 측벽에 형성되어 건식식각시 발생하는 상기 기판(1)의 상부 및 측벽 손상을 보호하는 역할을 하기도 한다.
그러나, 상기 폴리머가 제대로 형성되지 않는 경우, 건식식각시에도 상기 기판 측벽에도 식각이 진행되어 배선구조를 무너뜨리는 문제점이 있다.
본 발명의 목적은 상기한 문제점을 감안하여 안출한 것으로서, 포토레지스트의 리플로우를 이용해 금속 배선 형성을 위한 건식식각시, 상기 배선 형성을 위한 트렌치의 상부 및 측벽이 손상되는 현상을 방지하는 반도체소자의 금속배선 형성방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 형성방법의 일 특징은, 반도체 기판에 포토레지스트(photo_resist)를 도포하고, 패턴을 형성하는 단계, 상기 패턴을 마스크로하여, 상기 기판 상부 전면을 1차 식각하여 예비 트렌치(trench)를 형성하는 단계, 상기 1차 식각 후, 상기 포토레지스트를 리플로우(reflow)하는 단계, 상기 리플로우된 기판 상부 전면을 2차 식각하여 실제 트렌치를 형성하는 단계 및 상기 포토레지스트를 제거하는 단계를 포함하는 것이다.
보다 바람직하게, 상기 1차 식각 및 2차 식각은 건식식각을 포함한다.
보다 바람직하게, 상기 예비 트렌치의 깊이는 상기 실제 트렌치의 깊이보다 얕다.
보다 바람직하게, 상기 포토레지스트는 아크릴계 수지를 첨가한 PGMEA(Propylene Glycol Monomethyl Ether Acetate)를 포함한다.
보다 바람직하게, 상기 아크릴계 수지 첨가량에 따라 상기 포토레지스트의 리플로우 정도를 조절한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 금속배선 형성방법을 나타낸 공정 단면도이다.
도 2a에 따르면, 반도체 기판(1)에 포토레지스트(photo-resist)를 도포한 후, 원하는 패턴이 그려진 마스크(미도시)를 상기 반도체 기판(1) 위에 올려놓고 노광 및 현상을 실시함으로써 포토레지스트 패턴(pattern)(2)을 형성한다.
도 2b는 포토레지스트 패턴(2)이 형성된 기판(1) 전면에 1차 식각 공정을 실시한 것을 나타내는 도면이다.
상기 1차 식각 공정을 실시하면, 상기 기판(1)이 식각되어 금속배선을 형성하기 위한 예비 트렌치(trench)가 형성되는데, 이때, 상기 포토레지스트 패턴(3)도 상기 식각공정에 의해 식각된다.
상기 1차 식각 공정은 건식식각이 이루어지는 것으로서, 형성하고자 하는 금속배선의 트렌치 깊이보다 얕은 수준으로 실시하는데, 예를 들어, 1차 식각 공정은 실제 형성하고자하는 트렌치 깊이의 1/3 수준으로 실시한다.
상기 건식식각은 하부측으로만 식각이 이루어지는 이방성식각인 것을 특징으 로 하는데, 상기 기판(1)에 형성된 트렌치의 경사도에 따라 상기 기판(1)의 측벽이 식각되기도 한다.
도 2c는 열 리플로우 공정을 통해 리플로우된 프토레지스트 패턴(4)을 나타내는 도면이다.
상기 1차 식각이 이루어진 상태에서 상기 반도체 기판(1) 상부에 남아있는 포토레지스트 패턴(3)에 열 리플로우 공정을 실시한다.
이때, 상기 열 리플로우 공정은 핫 플레이트(hot plate) 등에 기판을 올려놓은 상태에서 150℃ 이상으로 열처리하는 것으로서, 상기 열 리플로우 공정을 통해 리플로우된 포토레지스트(4)는 1차 식각이 이루어진 곳까지 흘러내려, 이후에 이루어지는 공정에서 기판(1)에 형성된 예비 트렌치의 측벽을 보호한다.
또한, 상기 포토레지스트(4)는 아크릴계 수지를 첨가한 PGMEA(Propylene Glycol Monomethyl Ether Acetate)를 포함하는 것으로서, 상기 아크릴계 수지 첨가량에 따라 상기 포토레지스트의 리플로우 정도를 조절한다.
도 2d는 포토레지스트가 리플로우된 기판(1)의 전면에 2차 식각 공정을 실시한 것을 나타내는 도면이다.
상기 2차 식각도 건식식각이 이루어질 수 있는데, 이때, 상기 포토레지스트(4)에도 식각이 진행된다. 또한, 상기 2차 식각공정으로 인해 반도체 기판(1)에 실제 트렌치가 형성되고, 상기 실제 트렌치의 측벽은 예비 트렌치 측벽으로 흘러내린 포토레지스트(5)에 의해 보호된다.
따라서, 본 발명에 의하면, 폴리머 없이도 식각공정으로 인한 측벽 손상을 보호할 수 있는 장점이 있다.
도 2e는 이후, 포토레지스트(5)를 제거하여 금속배선 형성을 위한 실제 트렌치 형성이 완료된 것이다.
상기 2차 식각 결과, 원하는 깊이로 실제 트렌치를 식각되면, 상기 포토레지스트(5)를 제거함으로써, 상기 실제 트렌치 형성을 완료한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 바와 같이, 본 발명은 금속배선 형성시, 포토레지스트의 리플로우를 이용해 금속 배선 형성을 위한 건식식각시, 상기 배선 형성을 위한 트렌치의 상부 및 측벽이 손상되는 현상을 방지할 수 있는 효과가 있다.
또한, 식각 공정을 2차로 나누어 진행함으로써, 배선 구조의 안전성을 도모할 수 있는 효과가 있다.

Claims (5)

  1. 반도체 기판에 포토레지스트(photo_resist)를 도포하고, 포토 레지스트 패턴을 형성하는 단계;
    상기 포토 레지스트 패턴을 마스크로하여, 상기 기판 상부 전면을 제1차 이방성 건식 식각하여 예비 트렌치(trench)를 형성하는 단계;
    상기 제1차 이방성 건식 식각 후 잔류하는 포토레지스트 패턴을 리플로우(reflow)하여 상기 예비 트렌치의 측벽 전면을 리플로우된 포토레지스트 패턴으로 덮는 단계;
    상기 리플로우된 기판 상부 전면을 제2차 이방성 건식 식각하여 실제 트렌치를 형성하는 단계; 및
    상기 리플로우된 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 예비 트렌치의 깊이는 상기 실제 트렌치의 깊이보다 얕은 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 포토레지스트는 아크릴계 수지를 첨가한 PGMEA(Propylene Glycol Monomethyl Ether Acetate)를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 삭제
KR1020070050166A 2007-05-23 2007-05-23 반도체소자의 금속배선 형성방법 KR100889549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070050166A KR100889549B1 (ko) 2007-05-23 2007-05-23 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050166A KR100889549B1 (ko) 2007-05-23 2007-05-23 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20080103184A KR20080103184A (ko) 2008-11-27
KR100889549B1 true KR100889549B1 (ko) 2009-03-23

Family

ID=40288627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050166A KR100889549B1 (ko) 2007-05-23 2007-05-23 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100889549B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073971A (ko) * 1999-05-17 2000-12-05 윤종용 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR20010111552A (ko) * 2000-06-12 2001-12-19 가네꼬 히사시 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073971A (ko) * 1999-05-17 2000-12-05 윤종용 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR20010111552A (ko) * 2000-06-12 2001-12-19 가네꼬 히사시 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법

Also Published As

Publication number Publication date
KR20080103184A (ko) 2008-11-27

Similar Documents

Publication Publication Date Title
US7915171B2 (en) Double patterning techniques and structures
US8491984B2 (en) Structure resulting from chemical shrink process over BARC (bottom anti-reflective coating)
TW200605200A (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
JP2006253626A (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
US20070004193A1 (en) Method for reworking low-k dual damascene photo resist
KR100889549B1 (ko) 반도체소자의 금속배선 형성방법
CN100565817C (zh) 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
KR960032682A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
KR100672173B1 (ko) 반도체 소자의 하드 마스크 패턴 형성 방법
US7045463B2 (en) Method of etching cavities having different aspect ratios
KR20060015949A (ko) 금속 패턴 형성 방법
US6375859B1 (en) Process for resist clean up of metal structures on polyimide
KR100802221B1 (ko) 반도체 소자의 형성 방법
KR20070058747A (ko) 반도체 소자의 소자분리막 형성 방법
KR20010038766A (ko) 반도체 소자의 콘택홀 형성방법
KR960026618A (ko) 반도체소자의 소자분리 절연막의 제조방법
KR100406732B1 (ko) 반도체 소자의 소자 격리부 형성 방법
KR100521448B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR101178566B1 (ko) 반도체 소자의 제조 방법
US7595254B2 (en) Method of manufacturing a semiconductor device
TWI532096B (zh) 於基底中形成狹縫的製程

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee