KR20090070474A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20090070474A
KR20090070474A KR1020070138492A KR20070138492A KR20090070474A KR 20090070474 A KR20090070474 A KR 20090070474A KR 1020070138492 A KR1020070138492 A KR 1020070138492A KR 20070138492 A KR20070138492 A KR 20070138492A KR 20090070474 A KR20090070474 A KR 20090070474A
Authority
KR
South Korea
Prior art keywords
etching mask
forming
layer
pattern
etching
Prior art date
Application number
KR1020070138492A
Other languages
English (en)
Other versions
KR100942078B1 (ko
Inventor
정우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138492A priority Critical patent/KR100942078B1/ko
Priority to US12/055,236 priority patent/US7879729B2/en
Priority to CN2008100899303A priority patent/CN101471231B/zh
Priority to JP2008121782A priority patent/JP2009158907A/ja
Publication of KR20090070474A publication Critical patent/KR20090070474A/ko
Application granted granted Critical
Publication of KR100942078B1 publication Critical patent/KR100942078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 목표 패턴의 피치보다 2배 큰 피치로 제1 식각 마스크 패턴들을 형성하고, 제1 식각 마스크 패턴들 사이에 제2 식각 마스크 패턴들을 자동 정렬 방식으로 형성한 후 제1 및 제2 식각 마스크 패턴들로 하부의 식각 대상막을 식각함으로써, 정렬 오차가 발생하는 것을 방지하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있다.
콘택홀, SPT, 더블 패터닝, Si 함유 Barc막, 카본 폴리머, 해상도

Description

반도체 소자의 미세 패턴 형성 방법{Method for a micro pattern in a semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 노광 장비의 해상도보다 더 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
반도체 소자의 집적도는 반도체 소자를 제조하는데 사용되는 노광장비의 해상도와 관련이 있다. 따라서, 반도체 소자의 집적도를 높이기 위해서는 우수한 해상도를 갖는 노광 장비가 필요하다. 하지만, 집적도가 40nm보다 작아짐에 따라 보다 더 우수한 해상도의 노광 장비가 요구되고 있으며, 그에 따라 제조비용이 증가하게 된다.
이로 인해, 제조 공정을 변경하여 노광 장비의 해상도보다 더 미세한 패턴을 형성할 수 있는 연구가 진행되고 있다. 예를 들어, 목표 패턴의 피치보다 2배의 피치를 갖는 제1 포토레지스트 패턴을 형성하고, 제1 포토레지스트 패턴과 동일한 피 치를 갖는 제2 포토레지스트 패턴을 제1 포토레지스트 패턴들 사이에 형성하는 방법이 제안되었다. 하지만, 제2 포토레지스트 패턴을 형성하기 위한 노광 공정 시 정렬 오차가 발생되면 제1 포토레지스트 패턴과 제2 포토레지스트 패턴의 간격을 균일하게 유지할 수 없다. 정렬 오차는 집적도가 높아질수록 상대적으로 크게 발생하게 되므로, 불량률이 증가하는 원인이 된다.
본 발명은 목표 패턴의 피치보다 2배 큰 피치로 제1 식각 마스크 패턴들을 형성하고, 제1 식각 마스크 패턴들 사이에 제2 식각 마스크 패턴들을 자동 정렬 방식으로 형성한 후 제1 및 제2 식각 마스크 패턴들로 하부의 식각 대상막을 식각함으로써, 정렬 오차가 발생하는 것을 방지하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 반도체 기판 상에 제1 식각 마스크 패턴들을 형성하는 단계와, 제1 식각 마스크 패턴들의 표면을 포함한 반도체 기판 상에 보조막을 형성하는 단계와, 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 제1 식각 마스크 패턴과 동일한 물질로 제2 식각 마스크 패턴들을 형성하는 단계, 및 제1 및 제2 식각 마스크 패턴들 사이의 보조막을 제거하는 단계를 포함한다.
제1 식각 마스크 패턴들을 형성하기 전에, 반도체 기판 상에 하드 마스크막을 형성하는 단계, 및 하드 마스크막 상에 식각 정지막을 형성하는 단계를 더 포함할 수 있다. 또한, 보조막을 제거하는 단계 이후에, 제1 및 제2 식각 마스크 패턴들을 이용한 식각 공정으로 식각 정지막 및 하드 마스크막을 식각하여 하드 마스크 패턴을 형성하는 단계를 더 포함할 수 있다.
제1 식각 마스크 패턴들의 피치가 목표 패턴들의 피치보다 2배 크다. 제1 식각 마스크 패턴들은 목표 패턴들 사이에 목표 패턴의 길이와 같거나 더 길게 형성된다. 제1 식각 마스크 패턴들을 형성하는 단계는, 반도체 기판 상에 제1 식각 마스크막 및 반사 방지막을 형성하는 단계와, 반사 방지막 상에 목표 패턴들의 피치보다 2배 큰 피치의 제1 포토레지스트 패턴을 형성하는 단계와, 제1 포토레지스트 패턴을 이용한 식각 공정으로 반사 방지막 및 제1 식각 마스크막을 패터닝하여 제1 식각 마스크 패턴을 형성하는 단계, 및 제1 포토레지스트 패턴 및 반사 방지막을 제거하는 단계를 포함한다.
제1 식각 마스크 패턴의 측벽에 형성되는 보조막의 두께에 의해 제1 및 제2 식각 마스크 패턴의 간격이 결정된다. 제1 식각 마스크 패턴의 측벽에 형성되는 보조막의 두께에 의해 목표 패턴의 폭이 결정된다.
제2 식각 마스크 패턴들의 피치가 목표 패턴들의 피치보다 2배 크다. 제2 식각 마스크 패턴들을 형성하는 단계는, 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이가 채워지도록 보조막 상에 제2 식각 마스크막을 형성하는 단계와, 제2 식각 마스크막 상에 목표 패턴들이 형성될 영역과 목표 패턴들 사이의 영역을 노출시키는 제2 포토레지스트 패턴을 형성하는 단계, 및 제2 식각 마스크막이 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 잔류되도록 식각 공정을 실시하여 제2 식각 마스크 패턴을 형성하는 단계를 포함하며, 보조막이 제거된 후에 제2 포토레지스트 패턴이 제거되는 것이 바람직하다.
본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 접합 영역과 소자 분리막이 교대로 형성된 반도체 기판이 제공되는 단계와, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 소자 분리막들 중 짝수번째 또는 홀수번째 그룹 중 어느 하나의 그룹에 속하는 소자 분리막과 대응하는 영역들의 층간 절연막 상에 제1 식각 마스크 패턴들을 형성하는 단계와, 제1 식각 마스크 패턴들의 표면을 포함한 층간 절연막 상에 보조막을 형성하는 단계와, 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 제1 식각 마스크 패턴과 동일한 물질로 제2 식각 마스크 패턴들을 형성하는 단계와, 제1 및 제2 식각 마스크 패턴들 사이의 보조막을 제거하는 단계, 및 보조막이 제거된 영역의 층간 절연막을 식각하여 콘택홀을 형성하는 단계를 포함한다.
제1 식각 마스크 패턴은 접합 영역들이 배열된 방향과 교차하는 방향으로 접합 영역의 길이보다 길게 형성되는 것이 바람직하다. 접합 영역 및 소자 분리막은 낸드 플래시 메모리 소자의 드레인 셀렉트 라인들 사이에서 교대로 형성될 수 있다. 제1 식각 마스크 패턴은 드레인 셀렉트 라인들과 교차하는 방향으로 드레인 셀렉트 라인들 사이의 거리보다 길게 형성되는 것이 바람직하다. 제1 식각 마스크 패턴들을 형성하기 전에, 층간 절연막 상에 하드 마스크막을 형성하는 단계, 및 하드 마스크막 상에 식각 정지막을 형성하는 단계를 더 포함한다. 콘택홀을 형성하는 단계 이전에, 제1 및 제2 식각 마스크 패턴들을 이용한 식각 공정으로 식각 정지막 및 하드 마스크막을 식각하여 하드 마스크 패턴을 형성하는 단계를 더 포함한다.
제1 식각 마스크 패턴들을 형성하는 단계는, 층간 절연막 상에 제1 식각 마스크막 및 반사 방지막을 형성하는 단계와, 반사 방지막 상에 목표 패턴들의 피치 보다 2배 큰 피치를 갖도록, 소자 분리막들 중 짝수번째 또는 홀수번째 그룹에 속하는 소자 분리막과 대응하는 영역들의 반사 방지막 상에 제1 포토레지스트 패턴을 형성하는 단계와, 제1 포토레지스트 패턴을 이용한 식각 공정으로 반사 방지막 및 제1 식각 마스크막을 패터닝하여 제1 식각 마스크 패턴을 형성하는 단계, 및 제1 포토레지스트 패턴 및 반사 방지막을 제거하는 단계를 포함한다.
제1 식각 마스크 패턴의 측벽에 형성되는 보조막의 두께에 의해 제1 및 제2 식각 마스크 패턴의 간격이 결정된다. 제1 식각 마스크 패턴의 측벽에 형성되는 보조막의 두께에 의해 콘택홀의 폭이 결정된다.
제2 식각 마스크 패턴들이 소자 분리막들 중 나머지 그룹에 속하는 소자 분리막과 대응하는 영역에 형성된다. 제2 식각 마스크 패턴들을 형성하는 단계는, 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이가 채워지도록 보조막 상에 제2 식각 마스크막을 형성하는 단계, 제2 식각 마스크막 상에 접합 영역막 및 소자 분리막들이 형성된 영역과 대응하는 영역을 노출시키는 제2 포토레지스트 패턴을 형성하는 단계, 및 제2 식각 마스크막이 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 잔류되도록 제2 포토레지스트 패턴을 이용한 식각 공정을 실시하여 제2 식각 마스크 패턴을 형성하는 단계를 포함하며, 보조막이 제거된 후에 제2 포토레지스트 패턴이 제거되는 것이 바람직하다.
제1 및 제2 식각 마스크 패턴들은 Si 함유 Barc막으로 형성하는 것이 바람직하고, Si 함유 Barc막은 스핀 코팅 방식으로 형성하는 것이 바람직하다. 보조막은 카본 폴리머막으로 형성하는 것이 바람직하다. 보조막은 O2 플라즈마를 사용하는 식각 공정으로 제거되는 것이 바람직하다.
본 발명에 따르면 다음과 같은 효과를 얻을 수 있다.
첫째, 제1 식각 마스크 패턴들을 형성하기 위하여 실시되는 노광 공정 시 목표 패턴보다 2배 큰 피치를 갖는 포토레지스트 패턴을 형성하므로, 노광 장비의 해상도보다 미세한 패턴을 형성할 nt 있다.
둘째, 제1 식각 마스크 패턴들 사이에 제2 식각 마스크 패턴들을 자동 정렬 방식으로 형성함으로써 정렬 오차가 발생되는 것을 방지할 수 있다.
셋째, 제1 및 제2 식각 마스크 패턴들의 간격을 제1 식각 마스크 패턴의 측벽에 형성되는 보조막의 두께로 제어할 수 있다. 따라서, 제1 및 제2 식각 마스크 패턴들의 간격을 보다 정확하게 제어할 수 있다.
넷째, 제1 식각 마스크 패턴, 보조막 및 제2 식각 마스크 패턴을 Si 함유 Barc막이나 카본 폴리머막과 같이 투명한 막으로 형성하는 경우, 후속 노광 공정 시 오버레이 버어니어와 같은 정렬 키를 노출시키기 위한 키 오픈 공정을 생략할 수 있다.
다섯째, Si 함유 Barc막의 식각 공정과 카본 폴리머막의 증착 공정을 동일한 장비 내에서 진공 상태를 유지하면 연속적인 인-시투(In-situ) 방식으로 실시할 수 있으므로, 공정 조건을 안정적으로 유지할 수 있으며 공정 시간을 줄일 수 있다.
여섯째, Si 함유 Barc막을 스핀 코팅 방식으로 형성하면 매립 특성이 향상되므로, 종횡비가 큰 미세 패턴 사이의 공간에도 보이드 없이 Si 함유 Barc막을 용이하게 형성할 수 있다.
이하에서 설명되는 본 발명은 콘택홀들을 노광 장비의 해상도보다 더 미세한 간격으로 형성할 수 있는 경우를 실시예로써 설명한다. 또한, 이하에서 설명되는 본 발명의 실시예는 콘택홀들이 일렬로 형성되는 경우를 예로써 설명하고 있으며, 낸드 플래시 메모리 소자에서 드레인 셀렉트 라인들 사이에 형성되는 드레인 콘택홀을 형성하는 공정에 적용될 수 있다. 편의상 본 발명이 낸드 플래시 메모리 소자의 드레인 콘택홀을 형성하는 공정에 적용되는 경우를 예로써 설명하기로 한다.
도 1a 내지 도 1j는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 도면들이다.
도 1a를 참조하면, 반도체 기판(101) 상에는 드레인 셀렉트 라인(DSL), 워드라인(미도시), 소오스 셀렉트 라인(미도시) 및 트랜지스터의 게이트 라인(미도시)을 포함하는 다수의 게이트 패턴들, 소자 분리막(103) 및 접합 영역(105)이 형성된다. 낸드 플래시 메모리 소자의 경우, 드레인 셀렉트 라인들(DSL) 사이에 소자 분리막(103)과 접합 영역(105)이 반복적으로 배치되고, 후속 공정에서 접합 영역들(105) 상에 콘택홀들이 각각 형성된다.
접합 영역(105)을 포함하는 반도체 기판(110) 상부에 식각 대상막(107), 하드 마스크막(109) 및 식각 정지막(111)을 형성한다. 콘택홀을 형성하는 경우 식각 대상막(107)은 층간 절연막이 될 수 있으며, 이하 식각 대상막을 층간 절연막(107)이라 하기로 한다. 하드 마스크막(109)은 층간 절연막(107)에 콘택홀을 형성하기 위한 식각 공정 시 사용하기 위하여 형성된다. 하드 마스크막(109)은 질화막으로 형성할 수 있으며, 아몰포스 카본막으로 형성하는 것이 바람직하다. 식각 정지막(111)은 후속 공정에서 하드 마스크막(109) 상에 형성되는 막들의 증착 및 식각 공정을 실시할 때 하드 마스크막(109)을 보호하기 위하여 형성된다. 따라서, 식각 정지막(111)은 후속 공정에서 형성되는 막들과 식각 선택비가 큰 물질로 형성하는 것이 바람직하다. 예를 들어, 식각 정지막(111)은 SiON막으로 형성할 수 있다.
도 1b를 참조하면, 식각 정지막(111) 상에 제1 식각 마스크막(113), 제1 반사 방지막(115) 및 제1 포토레지스트 패턴(117)을 형성한다. 제1 식각 마스크막(113)은 식각 정지막(111)과 식각 선택비가 다른 물질로 형성하며, Si 함유 Barc막으로 형성하는 것이 바람직하다. Si 함유 Barc막은 스핀 코팅 방식으로 형성할 수 있으며, 이후 큐어링을 위해 베이킹 공정을 실시하는 것이 바람직하다. 제1 식각 마스크막(113)을 Si 함유 Barc막으로 형성하는 경우, Si 함유 Barc(Bottom AntiReflective Coating)막은 투명한 물질이므로 제1 포토레지스트 패턴(117)을 형성하기 위한 노광 공정 시 스크라이브 레인(scribe lane)에 형성되는 오버레이 버니어와 같은 정렬 키(미도시)를 노출시키기 위한 키 오픈 공정을 생략할 수 있다. 제1 식각 마스크막(113)이 포토레지스트의 노광 공정 시 반사 방지 기능을 수행할 수 있다면 제1 반사 방지막(115)은 생략 가능하다.
한편, 제1 포토레지스트 패턴(117)은 노광 장비에서 가장 미세하게 구현될 수 있는 피치를 갖도록 형성되며, 제1 포토레지스트 패턴(117)의 피치를 목표 패턴(즉, 콘택홀)의 피치보다 2배 넓은 피치로 설정한다. 즉, 제1 포토레지스트 패턴(117)은 콘택홀의 피치보다 2배 넓은 피치로 형성된다. 또한, 제1 포토레지스트 패턴(117)은 콘택홀이 형성될 영역들(즉, 접합 영역들) 사이의 제1 반사 방지막(115) 상에 형성되며, 드레인 셀렉트 라인(DSL)과 교차하는 방향으로 형성되는 것이 바람직하다. 결국, 제1 포토레지스트 패턴(117)은 소자 분리막(10)이 형성된 영역의 제1 반사 방지막(115) 상에서 드레인 셀렉트 라인(DSL) 방향으로 연장되어 형성된다. 특히, 드레인 셀렉트 라인(DSL)과 교차하도록 드레인 셀렉트 라인(DSL) 사이의 간격보다 더 길게 제1 포토레지스트 패턴(117)을 형성하는 것이 바람직하다. 즉, 드레인 셀렉트 라인들(DSL) 사이에 형성될 콘택홀의 길이보다 더 길게 제1 포토레지스트 패턴(117)을 형성하는 것이 바람직하다.
도 1c를 참조하면, 제1 포토레지스트 패턴(117)을 식각 마스크로 사용하여 제1 반사 방지막(115) 및 제1 식각 마스크막(113)을 식각한다. 이로써, 제1 포토레지스트 패턴(117)에 대응하는 형태로 제1 식각 마스크 패턴(113a)이 형성된다. 이후, 제1 포토레지스트 패턴(117) 및 제1 반사 방지막(115)을 제거한다. 제1 식각 마스크막(113) 식각 시 하드 마스크막(109)은 식각 정지막(111)에 의해 보호된다.
도 1d를 참조하면, 제1 식각 마스크 패턴(113a)에 의해 발생된 단차가 유지될 수 있을 정도의 두께로 반도체 기판(101) 상에 보조막(119)을 형성한다. 보조 막(119)은 카본 폴리머(Carbon Polymer)막으로 형성하는 것이 바람직하다. 제1 식각 마스크 패턴(113a)의 측벽에 형성되는 보조막(119)의 두께는 후속 공정에서 형성될 제2 식각 마스크 패턴(121a)과 제1 식각 마스크 패턴(113a) 사이의 간격, 즉 목표 패턴(예를 들어, 콘택홀)의 폭을 결정한다. 따라서, 제1 식각 마스크 패턴(113a)의 측벽에 형성되는 보조막(119)의 두께를 콘택홀의 폭에 대응하는 두께로 제어한다.
한편, 보조막(119)이 제1 식각 마스크 패턴(113a)의 측벽에만 스페이서 형태로 잔류되도록 식각 공정을 실시할 수도 있다. 이 경우, 후속 공정에서 형성될 제2 식각 마스크 패턴(도 1f의 121a)의 높이를 보다 더 높게 확보할 수 있다.
도 1e를 참조하면, 제1 식각 마스크 패턴(113a)에 의해 낮은 단차가 발생된 요(凹)부(즉, 제1 식각 마스크 패턴의 측벽에 형성된 보조막 사이)가 완전히 채워지도록 보조막(119) 상에 제2 식각 마스크막(121)을 형성한다. 제2 식각 마스크막(121)은 제1 식각 마스크 패턴(113a)과 동일한 물질로 형성하는 것이 바람직하며, Si 함유 Barc막으로 형성할 수 있다. Si 함유 Barc막은 스핀 코팅 방식으로 형성할 수 있으며, 이후 큐어링을 위해 베이킹 공정을 실시하는 것이 바람직하다. Si 함유 Barc막을 스핀 코팅 방식으로 형성하면 종횡비가 큰 공간에도 보이드 없이 Si 함유 Barc막을 형성할 수 있다.
제2 식각 마스크막(121) 상부에 제2 반사 방지막(123)을 형성한다. 제2 식각 마스크막(121)이 포토레지스트막의 노광 공정 시 반사 방지 기능을 수행할 수 있다면 제2 반사 방지막(123)은 생략할 수 있다.
이어서, 제2 반사 방지막(123) 상에 제2 포토레지스트 패턴(125)을 형성한다. 제2 포토레지스트 패턴(125)은 목표 패턴이 형성될 영역(즉, 콘택홀이 형성될 영역)이 노출되도록 형성되며, 콘택홀들 사이의 영역도 함께 노출되도록 형성될 수 있다. 이때, 제2 포토레지스트 패턴(125)에 의해 노출되는 간격은 드레인 셀렉트 라인(DSL) 사이의 간격과 같거나 작은 것이 바람직하다. 이로써, 제2 포토레지스트 패턴(125) 사이에는 제2 반사 방지막(123)이 노출되며, 제2 반사 방지막(123)이 형성되지 않은 경우 드레인 셀렉트 라인(DSL) 사이의 제2 식각 마스크막(121)이 노출된다.
제2 포토레지스트 패턴(125)은 드레인 셀렉트 라인(DSL) 사이를 노출시키는 반복적인 형태로 형성되지만, 제1 포토레지스트 패턴(도 1c의 117)보다 노출시키는 영역의 간격이 상당히 넓다. 따라서, 노광 공정 시 간섭 현상이 거의 발생되지 않으며, 드레인 셀렉트 라인(DSL)의 간격이 넓기 때문에 정렬 오차에 대한 공정상의 부담이 상대적으로 아주 적다.
도 1f를 참조하면, 제2 포토레지스트 패턴(125) 사이에 노출된 제2 반사 방지막(123)을 제거한다. 이로써, 제2 식각 마스크막(121)의 일부가 노출된다. 이어서, 제2 식각 마스크막(121)의 노출된 부분이 제1 식각 마스크 패턴(113a) 사이에 발생된 요(凹)부의 보조막(119) 상에만 잔류되도록 제2 식각 마스크막(121)을 식각하여 제2 식각 마스크 패턴(121a)을 형성한다. 이로써, 제2 식각 마스크 패턴(121a)은 드레인 셀렉트 라인(DSL)이 형성된 영역의 보조막(119) 상에서 제1 식각 마스크 패턴(113a) 사이에 자동 정렬되어 형성된다. 제2 식각 마스크 패 턴(121a)은 제1 식각 마스크 패턴(113a)과 마찬가지로 목표 패턴의 피치보다 2배 큰 피치를 갖는다. 또한, 제1 식각 마스크 패턴(113a)과 제2 식각 마스크 패턴(121a)의 간격은 제1 식각 마스크 패턴(113a)의 측벽에 형성된 보조막(119)의 두께에 의해 자동적으로 정해진다. 특히, 제1 식각 마스크 패턴(113a)의 양측벽에 형성된 보조막(119)의 두께가 균일하다면 제1 식각 마스크 패턴(113a) 사이의 중앙에 제2 식각 마스크 패턴(121a)이 자동 정렬된다.
제2 식각 마스크 패턴(121a)이 형성됨에 따라 제2 식각 마스크 패턴(121a)의 사이(드레인 셀렉트 라인(DSL)이 형성된 영역의 사이)에서 제1 식각 마스크 패턴(113a)의 측벽 및 상부에 형성된 보조막(119)이 노출된다.
도 1g를 참조하면, 제2 포토레지스트 패턴(125)의 사이에서 보조막(119)의 노출된 부분을 제거한다. 이로써, 목표 패턴(콘택홀)이 형성될 영역의 식각 정지막(111)이 노출된다. 그리고, 콘택홀이 형성될 영역들 사이에는 제1 및 제2 식각 마스크 패턴들(113a 및 121a)이 교대로 노출된다.
보조막(119)은 O2 플라즈마를 사용하는 식각 공정으로 제거하는 것이 바람직하다. 보조막(119) 식각 시 O2가 Si 함유 Barc막을 포함하는 제2 식각 마스크 패턴(121a)의 Si 성분과 반응하여 실리콘 산화물의 물질이 형성된다. 실리콘 산화막은 보조막(119) 식각 시 식각 방해 물질로 작용하여 제2 식각 마스크 패턴(121a)이 식각되는 것을 최소화할 수 있다.
도 1h를 참조하면, 제1 및 제2 식각 마스크 패턴들(113a 및 121a) 사이에 노 출된 식각 정지막(111)을 제거한다. 이로써, 목표 패턴(콘택홀)이 형성될 영역의 하드 마스크막(109)이 노출된다.
도 1i를 참조하면, 하드 마스크막(109)의 노출된 부분을 식각하여 하드 마스크 패턴(109a)을 형성한다. 이후, 제2 포토레지스트 패턴(125)을 제거한다. 제2 포토레지스트 패턴(125)은 하드 마스크막(109)을 식각하기 전에 제거될 수도 있다. 한편, 하드 마스크막(109)을 식각할 때 제1 및 제2 식각 마스크 패턴들(113a 및 121a) 및 보조막(119)이 함께 제거될 수 있다. 하드 마스크 패턴(109a) 사이에는 콘택홀 영역의 층간 절연막(107)이 노출된다.
도 1j를 참조하면, 하드 마스크 패턴(109a)을 이용한 식각 공정으로 층간 절연막(107)을 식각한다. 이로써, 접합 영역(105)을 노출시키는 콘택홀들(127)이 드레인 셀렉트 라인들(DSL) 사이에 각각 형성된다.
상기에서는 제1 및 제2 식각 마스크 패턴들(113a 및 121a)을 이용하는 식각 공정으로 하드 마스크막(109)을 패터닝하여 하드 마스크 패턴(109a)을 형성한 후, 하드 마스크 패턴(109a)을 이용하는 식각 공정으로 식각 대상막(107)을 패터닝하였다. 하지만, 하드 마스크막(109)을 사용하지 않고 제1 및 제2 식각 마스크 패턴들(113a 및 121a)을 이용한 식각 공정으로 식각 대상막(107)을 직접 패터닝할 수도 있다. 이 경우, 하드 마스크막(109)의 형성 공정과 식각 공정을 생략할 수 있다.
본 발명은 상기에서 설명한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 상기에서 설명한 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식 을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1j는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 103 : 소자 분리막
105 : 접합 영역 107 : 식각 대상막, 층간 절연막
109 : 하드 마스크막 109a : 하드 마스크 패턴
111 : 식각 정지막 113 : 제1 식각 마스크막
113a : 제1 식각 마스크 패턴 115 : 제1 반사 방지막
117 : 제1 포토레지스트 패턴 119 : 보조막
121 : 제2 식각 마스크막 121a : 제2 식각 마스크 패턴
123 : 제2 반사 방지막 125 : 제2 포토레지스트 패턴
127 : 콘택홀 DSL : 드레인 셀렉트 라인

Claims (25)

  1. 반도체 기판 상에 제1 식각 마스크 패턴들을 형성하는 단계;
    상기 제1 식각 마스크 패턴들의 표면을 포함한 상기 반도체 기판 상에 보조막을 형성하는 단계;
    상기 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 상기 제1 식각 마스크 패턴과 동일한 물질로 제2 식각 마스크 패턴들을 형성하는 단계; 및
    상기 제1 및 제2 식각 마스크 패턴들 사이의 상기 보조막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 제1 식각 마스크 패턴들을 형성하기 전에,
    상기 반도체 기판 상에 하드 마스크막을 형성하는 단계; 및
    상기 하드 마스크막 상에 식각 정지막을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 2 항에 있어서, 상기 보조막을 제거하는 단계 이후에,
    상기 제1 및 제2 식각 마스크 패턴들을 이용한 식각 공정으로 상기 식각 정지막 및 상기 하드 마스크막을 식각하여 하드 마스크 패턴을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 식각 마스크 패턴들의 피치가 목표 패턴들의 피치보다 2배 큰 반도체 소자의 미세 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 제1 식각 마스크 패턴들은 목표 패턴들 사이에 상기 목표 패턴의 길이와 같거나 더 길게 형성되는 반도체 소자의 미세 패턴 형성 방법.
  6. 제 1 항에 있어서, 상기 제1 식각 마스크 패턴들을 형성하는 단계는,
    상기 반도체 기판 상에 제1 식각 마스크막 및 반사 방지막을 형성하는 단계;
    상기 반사 방지막 상에 목표 패턴들의 피치보다 2배 큰 피치의 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 이용한 식각 공정으로 상기 반사 방지막 및 상기 제1 식각 마스크막을 패터닝하여 상기 제1 식각 마스크 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴 및 상기 반사 방지막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께에 의해 상기 제1 및 제2 식각 마스크 패턴의 간격이 결정되는 반도체 소자의 미세 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께에 의해 목표 패턴의 폭이 결정되는 반도체 소자의 미세 패턴 형성 방법.
  9. 제 1 항에 있어서,
    상기 제2 식각 마스크 패턴들의 피치가 목표 패턴들의 피치보다 2배 큰 반도체 소자의 미세 패턴 형성 방법.
  10. 제 1 항에 있어서, 상기 제2 식각 마스크 패턴들을 형성하는 단계는,
    상기 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이가 채워지도록 상기 보조막 상에 제2 식각 마스크막을 형성하는 단계;
    상기 제2 식각 마스크막 상에 목표 패턴들이 형성될 영역과 상기 목표 패턴들 사이의 영역을 노출시키는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 식각 마스크막이 상기 제1 식각 마스크 패턴들의 측벽에 형성된 상기 보조막들 사이에 잔류되도록 식각 공정을 실시하여 상기 제2 식각 마스크 패턴을 형성하는 단계를 포함하며,
    상기 보조막이 제거된 후에 상기 제2 포토레지스트 패턴이 제거되는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  11. 접합 영역과 소자 분리막이 교대로 형성된 반도체 기판이 제공되는 단계;
    상기 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 소자 분리막들 중 짝수번째 또는 홀수번째 그룹 중 어느 하나의 그룹에 속하는 소자 분리막과 대응하는 영역들의 상기 층간 절연막 상에 제1 식각 마스크 패턴들을 형성하는 단계;
    상기 제1 식각 마스크 패턴들의 표면을 포함한 상기 층간 절연막 상에 보조막을 형성하는 단계;
    상기 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이에 상기 제1 식 각 마스크 패턴과 동일한 물질로 제2 식각 마스크 패턴들을 형성하는 단계;
    상기 제1 및 제2 식각 마스크 패턴들 사이의 상기 보조막을 제거하는 단계; 및
    상기 보조막이 제거된 영역의 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  12. 제 11 항에 있어서,
    상기 제1 식각 마스크 패턴은 상기 접합 영역들이 배열된 방향과 교차하는 방향으로 상기 접합 영역의 길이보다 길게 형성되는 반도체 소자의 미세 패턴 형성 방법.
  13. 제 11 항에 있어서,
    상기 접합 영역 및 상기 소자 분리막은 낸드 플래시 메모리 소자의 드레인 셀렉트 라인들 사이에서 교대로 형성되는 반도체 소자의 미세 패턴 형성 방법.
  14. 제 13 항에 있어서,
    상기 제1 식각 마스크 패턴은 상기 드레인 셀렉트 라인들과 교차하는 방향으 로 상기 드레인 셀렉트 라인들 사이의 거리보다 길게 형성되는 반도체 소자의 미세 패턴 형성 방법.
  15. 제 11 항에 있어서, 상기 제1 식각 마스크 패턴들을 형성하기 전에,
    상기 층간 절연막 상에 하드 마스크막을 형성하는 단계; 및
    상기 하드 마스크막 상에 식각 정지막을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  16. 제 15 항에 있어서, 상기 콘택홀을 형성하는 단계 이전에,
    상기 제1 및 제2 식각 마스크 패턴들을 이용한 식각 공정으로 상기 식각 정지막 및 상기 하드 마스크막을 식각하여 하드 마스크 패턴을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  17. 제 11 항에 있어서, 상기 제1 식각 마스크 패턴들을 형성하는 단계는,
    상기 층간 절연막 상에 제1 식각 마스크막 및 반사 방지막을 형성하는 단계;
    상기 반사 방지막 상에 목표 패턴들의 피치보다 2배 큰 피치를 갖도록, 상기 소자 분리막들 중 짝수번째 또는 홀수번째 그룹에 속하는 소자 분리막과 대응하는 영역들의 상기 반사 방지막 상에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 이용한 식각 공정으로 상기 반사 방지막 및 상기 제1 식각 마스크막을 패터닝하여 상기 제1 식각 마스크 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴 및 상기 반사 방지막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  18. 제 11 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께에 의해 상기 제1 및 제2 식각 마스크 패턴의 간격이 결정되는 반도체 소자의 미세 패턴 형성 방법.
  19. 제 11 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께에 의해 상기 콘택홀의 폭이 결정되는 반도체 소자의 미세 패턴 형성 방법.
  20. 제 11 항에 있어서,
    상기 제2 식각 마스크 패턴들이 상기 소자 분리막들 중 나머지 그룹에 속하는 소자 분리막과 대응하는 영역에 형성되는 반도체 소자의 미세 패턴 형성 방법.
  21. 제 11 항에 있어서, 상기 제2 식각 마스크 패턴들을 형성하는 단계는,
    상기 제1 식각 마스크 패턴들의 측벽에 형성된 보조막들 사이가 채워지도록 상기 보조막 상에 제2 식각 마스크막을 형성하는 단계;
    상기 제2 식각 마스크막 상에 상기 접합 영역막 및 상기 소자 분리막들이 형성된 영역과 대응하는 영역을 노출시키는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 식각 마스크막이 상기 제1 식각 마스크 패턴들의 측벽에 형성된 상기 보조막들 사이에 잔류되도록 상기 제2 포토레지스트 패턴을 이용한 식각 공정을 실시하여 상기 제2 식각 마스크 패턴을 형성하는 단계를 포함하며,
    상기 보조막이 제거된 후에 상기 제2 포토레지스트 패턴이 제거되는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  22. 제 1 항 또는 제 11 항에 있어서,
    상기 제1 및 제2 식각 마스크 패턴들은 Si 함유 Barc막으로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  23. 제 1 항 또는 제 11 항에 있어서,
    상기 Si 함유 Barc막은 스핀 코팅 방식으로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  24. 제 1 항 또는 제 11 항에 있어서,
    상기 보조막은 카본 폴리머막으로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  25. 제 1 항 또는 제 11 항에 있어서,
    상기 보조막은 O2 플라즈마를 사용하는 식각 공정으로 제거되는 반도체 소자의 미세 패턴 형성 방법.
KR1020070138492A 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법 KR100942078B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070138492A KR100942078B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법
US12/055,236 US7879729B2 (en) 2007-12-27 2008-03-25 Method of forming a micro pattern of a semiconductor device
CN2008100899303A CN101471231B (zh) 2007-12-27 2008-04-09 一种形成半导体器件微图案的方法
JP2008121782A JP2009158907A (ja) 2007-12-27 2008-05-08 半導体素子の微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138492A KR100942078B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20090070474A true KR20090070474A (ko) 2009-07-01
KR100942078B1 KR100942078B1 (ko) 2010-02-12

Family

ID=40799016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138492A KR100942078B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법

Country Status (4)

Country Link
US (1) US7879729B2 (ko)
JP (1) JP2009158907A (ko)
KR (1) KR100942078B1 (ko)
CN (1) CN101471231B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546258B2 (en) 2011-06-01 2013-10-01 Samsung Electronics Co., Ltd. Method of fabricating metal contact using double patterning technology and device formed thereby

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942075B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8048813B2 (en) * 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
KR101097432B1 (ko) * 2009-06-01 2011-12-23 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
KR101215645B1 (ko) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
JP5638413B2 (ja) * 2011-02-08 2014-12-10 東京エレクトロン株式会社 マスクパターンの形成方法
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
US10170328B1 (en) * 2017-08-28 2019-01-01 Nanya Technology Corporation Semiconductor pattern having semiconductor structures of different lengths
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11715638B2 (en) * 2021-07-16 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326231B1 (en) * 1998-12-08 2001-12-04 Advanced Micro Devices, Inc. Use of silicon oxynitride ARC for metal layers
KR100745985B1 (ko) * 2004-06-28 2007-08-06 삼성전자주식회사 이미지 센서
KR100574999B1 (ko) * 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
KR100674970B1 (ko) 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
KR101200938B1 (ko) 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
KR100698103B1 (ko) * 2005-10-11 2007-03-23 동부일렉트로닉스 주식회사 듀얼 다마센 형성방법
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100734464B1 (ko) 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100822621B1 (ko) * 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546258B2 (en) 2011-06-01 2013-10-01 Samsung Electronics Co., Ltd. Method of fabricating metal contact using double patterning technology and device formed thereby

Also Published As

Publication number Publication date
US7879729B2 (en) 2011-02-01
CN101471231A (zh) 2009-07-01
KR100942078B1 (ko) 2010-02-12
CN101471231B (zh) 2012-12-26
JP2009158907A (ja) 2009-07-16
US20090170330A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US8673544B2 (en) Method of forming openings
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US7563712B2 (en) Method of forming micro pattern in semiconductor device
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US8835324B2 (en) Method for forming contact holes
US20080261389A1 (en) Method of forming micro pattern of semiconductor device
US20090170325A1 (en) Method of forming a semiconductor device pattern
KR100965011B1 (ko) 반도체 소자의 미세 패턴 형성방법
US20080064216A1 (en) Method of manufacturing flash memory device
KR20070069914A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
KR101056060B1 (ko) 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US20100221670A1 (en) Pattern formation method
CN111986989A (zh) 半导体结构及其形成方法
CN111640657A (zh) 半导体器件及其形成方法
TWI833601B (zh) 基底的處理方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20090070473A (ko) 반도체 소자의 미세 패턴 형성방법
KR100953054B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN111640668A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee