TWI324395B - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
TWI324395B
TWI324395B TW095149862A TW95149862A TWI324395B TW I324395 B TWI324395 B TW I324395B TW 095149862 A TW095149862 A TW 095149862A TW 95149862 A TW95149862 A TW 95149862A TW I324395 B TWI324395 B TW I324395B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
gate
pattern
line
Prior art date
Application number
TW095149862A
Other languages
English (en)
Other versions
TW200743218A (en
Inventor
Kim Hyo-Uk
Lim Byoung-Ho
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW200743218A publication Critical patent/TW200743218A/zh
Application granted granted Critical
Publication of TWI324395B publication Critical patent/TWI324395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Description

⑶4395 九、發明說明： 【發明所屬之技術領域】 本發明係關於液晶顯示裝置’制是關於液晶顯示裝置 (LCD)及其製造方法。 【先前技術】 直到最近，通常仍使用陰極射線管(CRT)作為顯示裝 置。目前，已投人非常多的研究來開發各種類型的平面顯 示裝置，例如液晶顯示(LCD)裝置、電漿顯示器(pDps)、場 發射顯示器、及電激發光顯示器(ELDs)，作為陰極射線管 (CRT)的替代物。在這些平面顯示裝置中，液晶顯示裝置具 有多種優點，像是高解析度、輕量化 '薄型、尺寸小和低 耗電。 - 一般而言，液晶顯示裝置包含彼此分離且面對面的兩 個基板和一置於兩基板間的液晶材料。該兩個基板包含彼此 相對的電極，使得加在電極間的電壓感應一穿過液晶材料的電 場。/在液晶材料中的液晶分子的排列係依據感應電場的強度造 成感應電場的方向破變’是故改變液晶顯示裝置的透光。因 此，液晶顯示裝置顯示影像係藉由感應電場的強度改變。 第1圖為依照習知技術的LCD裝置透視圖。參閱第i ® ’LCD裝置51包含—陣列基板’―彩色濾絲板、及位於 兩基板之間之—液晶層。該彩色濾光基板包含-黑色矩陣6、 以及第二基板5上的紅(R)、綠(G)、和藍(B)色濾色圖案7a、 7b和7C。—共同電極9置於彩色濾色圖案7a、7b和7c上。 5 二：Γ基极包含1極線】4和-資料線26 基板】0上，以定義― ，26’其彼此交又於第 近間極線Μ和f料線％的交;;1模電晶體Τ位於接 區域Ρ中且與_電晶mT連接=1素電極32位於像素 形成。崎綱極線 ^料線、-祕和—祕電鄉^^=料縣。一 層’係具有曝驗極電極之接觸孔，开=先罩製程。一銘化 —像素電卿成於第五鮮製程。4於第四光罩製程。 因為陣列基板是由五個光 製造成本高。為了解決此種問題製造時間長且 程製造陣列基板的方法。減少_ 2使用四個光罩製 少製造時間和製造成本。 罩衣程，便同時會減 第2圖為依照習知技術以四 置之一陣列基板平面圖。參閱第2圖罩的LCD裝 料㈣彼此交叉於-基板上^f—像—和—資 上，及一資料塾電極端子116位於資料墊電極1〇〇 2電極64 广一薄膜電晶體τ位於接近閘極線62和資料線％交又^。 缚膜電晶體τ包括-閘極電極64、一第 地 極94和没極電極96。一像素 112係位於像素區域中m 及極電極96接觸。 和 -儲存電極86部分重疊於閘極線62。該儲存電極％、 閘極線62和閘極絕緣 體層90W立於資料線之間形成—儲存電容❻。-第二半導 存電極86下方。 下方，及—第三半導體層90c位於儲 因為金屬圖案，例如次 極電極94、96，及主、、貝七果98、儲存電極86和源極和汲 幾，係皆形成圖案，例如第一至第三半導體層咖 金屬圖案的下方。7^光罩製程中，該半導體圖案位於該 64的外側。第—丰、/份第—半導體層90a延伸至閘極電極 被活化。 V體層9Ga _延伸部分曝露於-背光且 第-晶體的剖面圖。卿圖，- 因為該第—半;二：生層他和-非晶雜姆接觸層 成，第—丰、曾牛導體層9加沿著源極和沒極電極94、96形 同樣的外;^。&具有貝貝上與源極和沒極電極94、96 閑極電極.半導體層9Ga向外延伸至— 且因此產夺、丰¥體層9〇&的該延伸部分曝露於一背光， 區域巾，、#、ί属電電流。漏電電流會造成一電壓被充入於像素 的特性、皮、,,過薄膜電晶體Τ異常地漏電。因此’薄膜電晶體Τ 者子劣化。這便是習知技術四個光罩製程的問題。 晶體，田:r^3Tt導體層時’便形成—反向交錯型薄膜電 τ中，广+。圖的薄膜電晶體。在該反向交錯型薄膜電晶體 係曝露中的通道^在形成於一純化層1〇2之前， 有缺失。、、-°九衣境。因此，該通道<：1^在接下來的製程中可能 題。2 _采這疋習知技術四個光罩製程的另外一些問 ' 種缺失或污染同樣會造成薄膜電晶體漏電。 1324395 第4A至4F圖、第5A至5F圖、和第6八至卯圖分 別為沿第2 _ II-II線、IIHII線和IV_IV線的剖面圖係顯 示依照習知技術以四個光罩製程製造的L c D裝置之—陣列 基板製造方法。參閱第4A圖、第5A圖、和第6八圖，一 金屬材質沉積於基板6〇上’該基板6G係具有—像素區域 p、一開關區域s、一閘極區域G、一資料區域D、和^存 區域C。由第-轉製程_化該金屬材質層，以形成 線62、一閘極墊電極66和一閘極電極64。 參閱第4B圖、第祀圖、和第6B圖， 68、-本質非晶鲁-雜質摻雜非晶韻72和一：才 質層74形成於具有_線62的基板⑼上。 金屬材質層74上。由第二光罩圖案化該光阻層，以形= 至第二先阻圖案78a至78e於開關區域s、資料區域d和儲存 =C中。對應於閘極電極64的部分第—光阻呈有 八他部分車父薄的厚度。以第一至第三光阻圖案78a至78c ^化該金屬材質層74、雜f摻__ 72和本質非晶石夕 層70 〇 參閱第4C圖、第冗圖、和第 ==和86形成於第—至第三光阻圖案= 0荦3 ^ +導體層9(^9〇〇形成於第一至第三金屬 78a至1，以移除於第—至第三光阻圖案 墙 先阻圖案7如的較薄部份。如拋光製 担的結果，第一至笛_ ^ ^ 除。_光的第1‘二_78&至7_則面同樣被移 一光阻圖案78a至78c圖案化第一至第 8 案80、82 * 86及第-至第三半導體層至90c 的雜貝摻雜非晶石夕層72。 極雷=1第4D圖、第5D圖、和第6D圖，形成源極和沒 _ I、96、—貧料線98和—資料塾電極觸。第三金屬 口曰石Li指—儲存電極86。第一半導體層90a的雜質摻雜非 ;”m__92b、及第—半導體層90a的本 :::=活性層92a。該儲存電極86和閘極㈣ 开》成t=4E圖、第5E圖、和第6E圖’一鈍化層102 〔成於八有貢料線98的基板60上。由第三光罩製程 1:鈍化層+102，以形成一曝露汲極電極96之沒極接觸孔 墊_ 之儲存接觸孔1G6、及—曝露資料 圖宰化二二f 1〇。同樣地’由第三光罩製程 電極的之閑極塾接觸孔⑽。 軸曝路閉極墊 係沉=:層圖102第^、和第叫一透明導電材質 一像素電極112^ — 且由第四光罩製程®案化以形成 Ί 12、-閘極墊電極端子m和一資料墊電極 接觸。亥像素電極112透過沒極接觸孔104，而與沒極電極96 極塾電子接軌1〇6，而與儲存電極祕接觸。該閘 接觸。透過難麵觸孔⑽，而與閘轉電極66 墊電極卿^ 細觀航11G，而與資料 给由上述四個光罩製程製造出該陣列基板。如上所解釋， 因為該鈍化層形成於該活性層的通道形成之後，該通道可能被 污染或有缺失。同樣地，因為活性層與源極和汲極電極於 光罩製程中形成，該活性層並未被閘極電極覆蓋，且曝露至一 ^光。因此，可能會產生降低影像品⑽漏電。更進一步地， 薄膜電晶體個-部分的像素區域，使制σ率(aperture ratio) 降低。 【發明内容】 1因此’本發明的實施例係關於一種液晶顯示裝置及其製 返方法’ K際排除由於習知技術的限制和缺點所造成一個或多 個的問題。 本發明之目的係提供—種液晶顯示裝置及其製造方法，以 防止漏電。 本發明之另—目的，係提供—概日日日顯示裝置及其製造 方法’以提昇開口率。 j本發明之其他特徵及優點將在以下描述中說明，其一 =份將由檢視以下說明而對此技術具有—般知識人士為明 、，可由實;本發明而得知。本發明之目的與其他優點 2藉由以下敘述、申請專利範圍、以及所附圖式中特別 才曰出之結構而實現與獲得。 的等目的及其他優點，以及依據本發明之目 置H ir!及廣義說明，本發明提供—種液晶顯示裝 彼此閘極線和—:#料線，該閘極線和該資料線 土上又又以疋義一像素區域、—與該閘極線連接 的閘極電極 間極絕緣層上極上㈣極_、—位於該 極，彼此分開且各用;側:::=層士:原極和沒極電 汲極電極2 係位於該活性層和各個源極和 側，顿_係位於該活性層上方且具有外 的内側，以二面對至少—個該源極和汲極電極 連接。 像素電極’係位於像魏域且舰極電極 方法本f提供—種製造液晶顯示襄置的 :::層於該閘極電極上;形成-活性層於該閘極= 外側:屏蔽圖案於該活性層上;形成-資ί 極，係彼此分開一像素區域;形錢極和沒極電 性#和久個I 成歐姆接觸層，係位於該活 ϋ層和各個源極和汲極電極之間，其中至少一個夕 :至二一個該源極和汲極電極的内側;以 電 極，係位於像魏域且與汲極電極連接。 ” 與說說明與以下詳細說明為範例 步瞭解。 招本發明關於申請專利範圍之進— 【實施方式】 為了讓本發明上述目的、特徵與優點，能更為熟習本 技術領域之胁麵了解，轉出實施齡配合所附圖式 說明如下： 第7圖係為依照本發明一實施例Lcd裝置之一陣列基 板的平面圖。參閱第7圖，依照本發明實施例，用於lcd 裝置的陣列基板中’―閘極線204和-資料線238彼此在基 板200上父又，以定義一像素區域P。一閘極墊電極206位於 閘f線204的-端，及一資料墊電極24〇位於資料線238的 一端。一閘極墊電極端子248係位於閘極墊電極2〇6上，及一 資ί塾電極端子25°位於資料塾電極24G上。閘極線204在 與二料線238交叉處有一孔208。孔208減少閘極線2〇4 辛資料線238之間重疊的面積。因此，閘極線綱和資料線 238之間的寄生電容會降低。 一薄膜電晶體τ沉積於接近閘極線施和資料線238交 Hi薄膜電晶體T包括一閘極電極搬、-具有活性層220 邱二接觸層的半導體層、及源極和汲極電極234、236。-間極線204可作為閘極電極搬，薄膜電晶體Τ實際上 域開極線2〇4内。因此’可降低薄膜電晶體丁在像素區 :的佔有面積’而得以提高像素區域Ρ的開口率。 接觸^素電極挪’係沉積於像素區域Ρ中且與祕電極236 疊〜紗„ 244接觸像素電極246，並和閘極線204重 絕緣層之^電谷CSt形成於儲存電極244、閘極線204和閘極 方，和Λ一半導體圖案位於資料線238和資料墊電極240下 丰^弟—半導體圖案位於儲存電極242下方。第-和第一 卜體圖案與歐姆接觸層為同樣材質製成。方弟和弟- 1324395 =性層220位於間極線2〇4外靡，所以，活性層22〇 至—^。因此’能降低因f光曝光而造成漏電。 在源極和祕電極234、236之間的活性層220作為-通道。 該通道的長度方⑽雜和祕餘⑽、说之間延展的方 向，而該通道的寬度方_與_道的長度方向交叉。 i叙圖案222沿著該通道的寬度方向位於活性層22〇 ^。斜+蔽圖案222防止其下的活性層細被污染或有缺失。
^，沿者該通道的長度方向的漏電赖係藉由沿著該通道寬 度方向的屏蔽圖案222而被阻礙。 2圖為第6圖薄膜電晶體的平面圖，而第9圖為沿 圖νΐΙΙ·νΠΐ線的剖面圖。參閱第8圖和第9圖，一薄膜 電晶體Τ包含-閘極電極搬作為閘極線綱的一部份、一且 有活性層220和歐姆接觸層淡的半導體層、和源極和沒極電 亟234、236。因為活性層22〇被閘極電極2〇2覆蓋，該活性 層220便不會曝露於背光。
一屏敝圖案222位於源極和沒極電極说、现之間的活 性層220之通道CH上。該屏蔽圖案從沿著該通道ch的宽 度方向延伸j屏蔽圖案222的兩端均可以位於活性層220外 面’且f屏敝圖案222的長度可以等於或超過該通道CH的寬 度屏+蔽圖案222的—外側分離且面對源極電極a4的内侧，、 該屏蔽圖案222的另—外侧分離且面對沒極電極说的内 側。因此’該屏蔽圖案222可位於源極和及極電極234、236 之間的活性層220之所有電流途徑的上方。 即使备活性層220要被污染或缺失時，在屏蔽圖案222 下方的一部分活性層220會被屏蔽免於污染或缺失。更進一 步’该屏蔽圖案222位於源極和汲極電極234、236之間的活 性層220之所有電流途徑的上方。因此，若沒有屏蔽圖案 222，則會有漏電途徑，而漏電途徑不會發生於屏蔽圖案μ〗 下方的活性層220部分。 ^ 6亥通道CH的寬度/長度(w/L)比率對於薄膜電晶體τ的電 ^特性具有影響。例如，當該通道CH的寬度/長度比率提高， 薄膜電晶體T的錢量(eurrent earrying eapaeity)也會提高。為 了提高該通道CH的寬度/長度比率，該源極電極234可為一 u型、遠汲極電極236可為一棒狀且置於。型的内部空間 中。由於馳和祕電極234、236的此種形狀和排列，通道 CH可為U型，而屏蔽圖案222也可為u型。 第8圖的屏蔽圖案222是位於源極和汲極電極234、236 之間，以防止漏電途徑。該屏蔽圖案222也可位於與第8圖不 同的”他位置’且可以有不只一個的屏蔽圖案瓜。 圖和第11圖為依照本發明另一實施例之屏蔽圖 案的其他範例的剖面圖。參閱第1G圖，屏蔽圖案252可位 於接近源極和沒極電極234、236其中之一的位置，例如接近 ;及極電極236。屏蔽圖案252藉由沒極電極236和汲極電極力6 下方的I姆接觸層242被部分覆蓋。屏蔽圖案议面對源極電 極2 4的外側’係位於源極和沒極電極234、236的内側之 帛1〇圖的屏蔽圖案252也是位於源極和汲極電極 ，間活性層220的電流途徑的上方。 參閱第Π圖，兩個屏蔽圖案施和遍可以位於接近 源極和汲極電極234、236處。各個屏蔽圖案262a和262b藉 由各個源極和汲極電極234、236被部分覆蓋，且歐姆接觸層 242位於各個源極和汲極電極234、236下方。接近汲極電極 236的屏蔽圖案262b的外側’係位於源極和汲極電極234、2兄 =間，且面對源極電極234。同樣地，接近源極電極234的屏 蔽圖案262a的外侧，係位於源極和汲極電極234、236之間， 且面對汲極電極236。因此，第11圖的屏蔽圖案262M〇 262b 同樣位於源極和汲極電極234、236之間活性層220的電流途 徑的上方’以防止因污染和缺失造成的漏電。 第12A至12L圖、第13A至13L圖、和第14A至1礼 圖分別為沿第7圖的V-V線、VI-VI線、和VII-VII線的剖面 圖，係顯示依照本發明一實施例的LCD裝置之一陣列基板 的製造方法。參閱第12八圖、第13A圖和第14A圖，一導 電材質沉積於一基板200上，該基板2〇〇具有一像素區域p、 一開關區域S、一閘極區域G、一資料區域D、和一儲存區域 C。該導電材㈣依第—光罩製賴案化，⑽成—間極線 204、一閘極墊電極206和一閘極電極202。該閘極線204和 閘極墊電極206對應於閘極區域G。更進一步，一孔2〇8形成 於依第-光罩製程的交叉區域F中。該交叉區域F是閉極線 204和一於其後形成的資料線交叉之處。該導電材質包含鋁 (A1)、鋁合金(A1Nd)、鎢(W)、鉻(Cr)、和鉬(M〇)。至少—個導 電材質可沉積於閘極線2〇4、閘極墊電極206和閘極電極2〇2， 以形成單層或多層結構。 參閱第12B圖、第13B圖和第14B圖，一閘極絕緣層 15 210、-本質非晶石夕層212和一屏蔽層2M係形成於具有閉極 線施的基板200上。該閘極絕緣層21〇包括一無機材質例 如鼠化發（SiNx)和二氧化碎（Si〇2)。該屏蔽層214包括一益 機材質，例如氮化石夕（SiNx)和二氧化石夕（Si〇2)。一光阻層2ι·6 形成於屏蔽層214上。舉例來說，該光阻層2丨6是一正型光阻 層。 一具有透光部位Β1、半透光部位Β2和遮蔽部位Β3的 光罩Μ，係位於光阻層216上方。半透光部位Β2具有一狹口 結構或半透統，使得？過半透光雜Β2的光_度或透射 率低於透光部位Β1。 使用光罩Μ對光阻層216進行曝光製程。遮蔽部位抝 位於開關區域s，半透光雜Β2位於遮蔽雜Β3的兩側。半 透光部位Β2和遮蔽部位Β3位於閘極電極2〇2中。顯影該曝 光的光阻層216。 /參閱第12C圖、第13C圖和第14C圖，由於曝光和顯 影，-光阻難218形成於_區域s中。對應於遮蔽部位(第 12B圖的B3)的-部份光阻圖案218厚於對應於半透光部位(第 12B圖的B2)的-部份光阻圖案218。使用光阻圖案218姓刻 屏蔽層214和本質非晶矽層212。 參閱第12D圖、第13D圖和第14D圖，由於蝕刻， 保4光阻圖案218下方的被圖案化的本質非晶石夕層212和屏 敝層214。本質非晶石夕層212被閘極電極2〇2覆蓋。拋光製程 用於光阻圖案218。 參閱第12E圖、第13e圖和第14e圖，由於拋光製程， 1324395 一部份具有較薄厚度的光阻圖案(第12D圖的212)被移除。 使用拋光的光阻圖案212蝕刻屏蔽層214。 參閱第12F圖、第13F圖和第14F圖，由於钱刻製程， 一屏蔽圖案222形成於拋光的光阻圖案212下方。本質非晶矽 層（第12E圖的212)係指一活性層220。屏蔽圖案222可以具 有多種形狀’例如，橫越一通道(第9圖至第11圖的CH)長度 的“U”型。屏蔽圖案222的數量和位置可以多變，如第丨〇圖和 第11圖所示。接著剝去光阻圖案218。經由顯示於第12B至 12F圖、第13B至13F圖、和第14B至14F圖的第二光罩 製程’便形成活性層220和屏蔽圖案222。 參閱第12G圖、第13G圖和第14G ®，形成一雜質摻 雜非晶矽層224和一導電材質層226。該導電材質包含鋁(A1)、 鋁合金(AINd)、鎢(W)、鉻(Cr)、和鉬(Mo)。可沉積至少一個 導電材質，以形成單層或多層結構。雜質掺雜非晶矽層224不 接觸屏蔽圖案222下方的一部份活性層220。一光阻層228形 成於導電材質層226上。 7 一具有透光部位B1、半透光部位B2和遮蔽部位B3的 光罩Μ，係位於紐層228上方。半透光部位B2具有—狹口 結構或半透光膜。 使用光罩Μ對光阻層228進行曝光製程。透光部位則 對應於閘極極2〇6的一部份，位於開關區域s的半透 位B2對應於活性層220的一部份。位於開關區域s的半 部位B2覆蓋屏蔽圖案222。或者，位於開關區域$的半 部位B2也可與屏蔽圖案222重疊。在開關區域s中，遮㈣ 位B3位於半透光部位B2的兩側。遮蔽部位B3對應於資料區 域D和儲存區域〇半透光部位B2同樣對應於像素區域P。 顯影該曝光的光阻層228。 參閱第12H圖、第13H圖和第14H圖，由於曝光和 顯影，形成一光阻圖案230。對應於遮蔽部位(第12G圖和第 14G圖的B3)的一部份光阻圖案230厚於對應於半透光部位(第 12G圖、弟13G圖、和第14G圖的B2)的一部份光阻圖案230。 移除透光部位(第13G圖的B1)下方的一部份光阻層（第 圖、第13G圖、和第14G圖的228)。 參閱第121圖、弟131圖和第141圖，使用光阻圖案230 蝕刻導電材質層226的曝光部分、雜質摻雜非晶矽層224、 彳。卩伤閘極墊電極206上方的閘極絕緣層，以形成曝露出部分 閘極墊電極206的-間極祕觸孔232。拋光製程用於光阻圖 案 230 〇 多閱第12J圖、第13J圖和第MJ圖，由於拋光處理， —部份具有較薄厚度的光阻圖案(第121圖、第131圖和第 ⑷圖的230)被移除。目此，經拋光的光阻圖案23〇仍對應 於開關區域S、儲存區域c、和資料區域D。使用經拋光的光 阻圖案230侧導電材質層226和雜質摻雜非晶石夕層224。 >閱第12K圖、第13K圖和第14κ圖，由於钱刻處 理’於開關區域s中形成源極和汲極電極234、236。一儲存 電極244形成於儲存區域c中。一資料線238和一資料塾電 〇 ^/成於資料區域D中。位於源極和汲極電極234、 下方的圖案化雜質摻雜非晶石夕層係指一歐姆接觸層旭。位於 1324395 ί ί ί It1細训咖_雜非峨 2弟一 + ¥體圖案243。位於儲存電極244下方的圖案化雜 “雜非晶判係指第二半導體圖案245。 ” ” 如第12G至12Κ圖、第13G至13κ圖、第mg至观 圖所示’經由第三光罩製程形成源極和汲極電極234、236、 貧料線238、資料墊電極24〇、歐姆接觸層如、及第 體圖案243和第二半導體圖案冰。在第三光罩製程中，活性
層220可能因剩餘微粒或活性層22〇上殘留的污染材質，而有 ㈣或缺失。然而，即使當活性層22G的曝光部位g可能有 ㈣或缺失時，位於屏蔽_ 222下方的部分活性層22〇 f蔽圖案222對其下方的屏蔽保護，而不會有污染或缺失。接 著剝去經拋光的拋光光阻圖案230。
>閱第12L目、第13L圖和帛1礼圖’沉積具有資料 ，238的基板200上的一透明導電材質，並被第四光罩製 程圖案化以形成-像素電極246 一閘極墊雜端子和 ―貧料墊電極端子250。像素電極246形成於像素區域？中， 並且與汲極電極236和儲存電極244接觸。該閘極墊電極端子 248透過閘極墊接觸孔232，而與閘極墊電極2〇6接觸。資料 墊電極端子250與資料墊電極240接觸。該透明導電材質包括 氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc 〇涵， IZ0)、和氧化銦錫鋅(indium tin zinc oxide，ITZO) 〇 經由前述步驟，便能製造用於LCD裝置的陣列基板。 藉由陣列基板與相對該陣列基板的一基板彼此依附，例如，一 衫色濾光基板和一置於兩基板間的液晶層便能製造出LCD裝 1324395 置。 如上所解釋，因為活性層被閘極電極覆蓋，使活性層不 會曝露至-#光。因此，能降烟背光而造成的漏電。即使當 活性層要貪m缺失時，在屏_案下方的—部分活性層 會被屏蔽免於污染或缺失，且該魏_位於雜和錄^ tr/j?之所有電流途㈣上方。耻，能降低由於污 米或缺失U的漏電，而提昇顯示品質。更進—步地，因為 部份閘極線係作為閘極電極，薄膜 Μ 方，而得以提高開口率。電日日體只際形成於閘極線上 雖然，本發明已藉由參考前 悉本發明賴賴者可㈣賴例而揭露’熟 θ , 劳的據此做各種的改變或修飾， 疋以，凡有在相同之發明精神下所作 / 轡f，脾π盼施士代。口士 令關本發明之任何修飾或 炎更將不脫縣I明申請專利範圍所界定之範嘴。 【圖式簡單說明】 熟習本發明技術領域者可藉 敘述及參騎關式而了解本發明之=列較佳實施例的 筮】阁故彳 内各，所附圖式如下： 第1圖為依照驾知技術的LCD農 第2圖為依照習知技術以四個 ’
裝置之-陣列基板平面圖； ^程裝造的LCD 第3圖為第2圖薄膜電晶體的剖面圖. 第4A至4F圖、第5A至5F圖、；1 別為沿第2圖的IWI線、則 j弟6A至6F圖分 俜顯干仿昭羽4 * 、和線的剖面圖’ 係,.、、員不依…、白知技術以四個光罩 置之-陣列基板的製造方法；遙錢的LCD裝 20 1324395 步，固两m泯本發明一實施例LCD裝置之一陣列基 板的平面圖； 第8圖為第6圖薄膜電晶體的平面圖； 第9圖為沿第8圖vm_vin線的剖面圖； 第_和第11®為紐本發㈣-實關之屏蔽圖 案其他範例的剖面圖；以及 第12Α至12L1I、第13Α至13l圖、和第14Α至ML 圖分別為沿第7圖的V-V線、VI_VI線、和mvn線 的剖面圖，係顯禾依照本發明一實施例的LCD裝置之 一陣列基板的製造方法。 【主要元件符號說明】 5 基板 108 閘極墊接觸孔 b 黑色矩陣 110 資料墊接觸孔 7a 紅(R)濾色圖案 112 像素電極 7b 綠(〇)濾色圖索 114 閘極墊電極端子 7c 藍(B)濾色圖案 116 資料墊電極端子 9 共同電極 200 基板 10 第一基板 202 閘極電極 14 閘極線 204 閘極線 32 像素電極 206 閘極塾電極 26 資料線 208 孔 51 LCD裝置 210 閘極絕緣層 60 基板 212 本質非晶發層 62 閘極線 214 屏敝層 64 閘極電極 216 光阻層 66 閘極墊電極 218 光阻圖案 1324395
68 閘極絕緣層 220 活性層 70 本質非晶矽層 222 屏蔽圖案 72 雜質摻雜非晶矽層 224 雜質摻雜非晶矽層 74 金屬材質層 226 導電材質層 78a 第一光阻圖案 228 光阻層 78b 第二光阻圖案 230 光阻圖案 78c 第三光阻圖案 232 閘極墊接觸孔 80 第一金屬圖案 234 源極電極 82 第二金屬圖案 236 汲極電極 86 第三金屬圖案/ 儲存電極 238 資料線 90a 第一半導體層 240 資料塾電極 90b 歐姆接觸層 242 儲存電極/歐姆接觸層 90c 第三半導體層 243 第一半導體圖案 92a 活性層 244 儲存電極 92b 非晶矽歐姆接觸層 245 第二半導體圖案 94 源極電極 246 像素電極 96 汲極電極 248 閘極塾電極端子 98 資料線 250 資料墊電極端子 100 資料墊電極 252 屏蔽圖案 102 鈍化層 262a 屏蔽圖案 104 106 汲極接觸孔 儲存接觸孔 262b 屏蔽圖案 22

Claims (1)

1324395 I申請專利範圍： -J 1. 一種液晶顯示裝置，係包含： -閘極線和―資料線，該間極線和該資料線係彼此 在基板上交叉，以定義一像素區域； 一閘極電極，係與閘極線連接； 一閘極絕緣層，係位於該閘極電極上； 一活性層，係位於該閘極絕緣層上； 源極和錄電極，係位於紐性層上，彼此分開且 各用内側彼此相對面，其中該源極電極與該資料 接， < 歐姆接觸㉟，係㈣脑㈣和各匈 極之間； 久徑电 一屏蔽圖案’係位於該活性層上方且具有外側， 外側係面對至少一個該源極和;及極電極的内 極= 象素電極’係位於該像素區域内’且與該沒極電 其中该源極電極為- u型、該沒極電極為 及該屏蔽圖案為一US。 争狀、 2#如申請專利範圍第丨項所述之液晶顯示裝置， 蔽圖案的外側係面對該源極和祕電極的内側。、Μ 3.如申請專鄉目帛丨摘述之液㈣轉置， =圖案與該源極和沒極電極之一、及該歐姆接觸層部=歎 23
_案_端係均在活性層外面。 /、中5亥屏 2申:二利範圍第〗項所述之液晶顯示裝置， =屏_案’係位於該活性層上方且具有另一外 電極的個另一外側係面對至少-個該源極和沒極
性二申叫專利範圍第1項所述之液晶顯示裝置，並中竹 也層係被該閘極電極覆蓋。 /、中5亥活 極電極係為該線第的之液晶顯示裝置’其令該閉 ::二顯示裝置，該間 下方的該歐姆接觸層延伸出。 1自该源極電極
包0二申範圍第1項所述之液晶顯示裝置，進 …J極線重疊且與該像素電極接觸的 V 同樣::圖案’位於該儲存電極下方，且與該歐姆接觸層： :二I請專利範圍第1項所述之液晶顯示裝置，… 素电極接觸該像素區域中的雜絕緣層。 -中遠 包㈣1顧述之液晶顯示裝置，進1 1的：:極端的一閘極塾電極’及位於該資料線 24 丄 斗：>y;> 丄 斗：>y;>
1如申睛專利範圍第12項所述之液晶顯示裝置，進一步 包3-閘極墊電極端子，係透過該閘極絕緣層的—間極塾 接觸孔’而與如極墊電極接觸’及-資料墊電極端子， 係與該資料墊電極接觸。 ^生如t凊專利範圍第1項所述之液晶顯示裝置，其中該 匕含本貝非晶石夕(intrinsic amorphous silicon)，該歐姆 ^觸層包含㈣摻雜非㈣，及該屏蔽圖案包含—無機材 質。 1 15. 一種液晶顯示裝置之製造方法，包含： 形成一閘極線和一閘極電極於一基板上； 形成一閘極絕緣層於該閘極電極上； 的屏蔽圖案於該活性層上； ▼，％ 線’係與間極線交又以定義-像素區域； 成源極和沒極電極，係彼此分開且具有内側； 極’係位於該活性層和各個源極和沒 和的==外側係面對至少-個該源: 連接形成—像素電極，係位於像素區域，且與沒極電趣 其中該源極電極為一 U型、該沒極 及該屏蔽圖案為一 U型。 电極為一棒狀、 如申請專·圍第15項所述之方法， 外側係面對該源極和沒極電極的内侧/、屏敝圖索 25 範圍第15項所述之方法，其中該屏蔽圖案 /、°亥原極和汲極電極之一、和該歐姆接觸層部分重疊。 :::1==賴述之方法’其中該“ 19.如+申請專利範圍第15項所述之方法，進—步包含—另 =蚊圖案，係位於該活性層上方且具有另一外側，其中 一個另—外側係面對至少一個該源極和汲極電極的内 咖第15賴述之方法，其_性層係 很或閘極電極覆蓋。 ^如申請專利範圍第15項所述之方法，其中該閘 係為該閘極線的—部份。 屯炫 請專利範圍第15項所述之方法，其中在形成問極 :和閘極電極，係包含於，線中在其與資料線交又處形 成一孔。 ^如^請專利範圍第15項所述之方法，其中形成該活性 層和5亥屏蔽圖案，係包含： 依序形成-本質非㈣層和—屏蔽層於該閘極 層上； 使用-光罩形成-光關案’該光阻_具有一第—部 2對應於—部份的閘極電極，及具有—第二部位係位於; 第一部位的兩側且薄於該第一部位； / 、使用該光_案_化該本質非私姊該屏蔽層， 以形成該活性層； 26 1324395 拋光該光阻圖案以移除該第二部位； 使用被拋光的光阻圖案圖案化被圖案化的該屏蔽層，以 形成該屏蔽圖案。 24·如申請專利範圍第23項所述之方法，其中形成該 圖案係包含： 形成一光阻層於該屏蔽層上； 使用該光罩把該光阻層曝露在光線下，其中該光罩 的一遮蔽部位對應於該部分的閘極電極，及該光罩的一 半透光部位對應賊部分關極電極側；以及 顯景彡該曝光的光阻層。 25.如申„月專利範圍帛ls項所述之方法，進一步包含 一^該閘極線的—端之閘極墊電極，及-位於該資料線 的一端之資料墊電極。 、、” 2-6:二t利，第，所述之方法，進-步包含形成 且回〆、係位於该資料線和該資料塾電極下方，日 自§玄歐姆接觸層延伸出。 26項所述之方法，其中形成該資料 ί:該源極和_極、該歐姆接觸層和該半 蔽圖依案序=成基"Γ上質推雜非晶石夕層和一導電層於具有該屏 邻光罩形成—姐圖案，該光關案具有一第一 。陳對應於—部份的閘 '^像素&域、一部份的該 的側面和-資料區域的側面，及具有一第二部 27 丄JZ斗 丄JZ斗
位對應於該部分電極和資料區域的兩側且厚於該第一 部位，其中該部分閘極塾電極未被該光賴案覆蓋； 使用該光阻圖案圖案化該導電層和該雜質捧雜非晶石夕 層，以形成曝露該部分閘極塾電極的—閘極塾接觸孔； 拋光該光阻圖案以移除該第一部位；以及 、使用被抛光的光阻圖案圖案化被圖案化的該導電層和 被圖案化的該雜質摻雜非晶石夕層，以形成該資料線、該資
料墊電極、該源極和沒極電極、該歐姆接觸層和該半導體 圖案’其中該資料線和該資料塾f ^ Μ.如為軸㈣讀區域中。 圖案係U霉27項所狀方法，其中形成該姐 〜攻一光阻層於該導電層上；以及 錢該鮮把該光_曝露在祕下，1中 半=切位對應於該部分的_墊電極罩
應於該部分的閉極電極、該像素：該 刀的閘極―極的側面 的一遮蔽部位對應於該部分_==面’及该光罩 29.如申請專利範圍第〗5項所述之方法貝:4區域的兩側。 與閑極線”且触像錢極細步包含形成 :案位於該_電極下方，其半導 ⑽成係與形成馳和汲極雜 =^+導_案 3〇·如申請專利範圍第27項所程相同。 像素電極相同的势 、 法，進一步包含以該 塾接觸孔H ^㈣雜料彳m過該閘極 …亥閉極藝電極接觸，及一資料塾電極端子 28 1324395 係與該貧料塾電極接觸。 31.如申請專利範圍第15項所述之方法，其中該活性層包 含本質非晶石夕(intrinsic amorphous silicon)，該歐姆接觸層包 含雜質摻雜非晶矽，及該屏蔽圖案包含一無機材質。 29
TW095149862A 2006-05-09 2006-12-29 Liquid crystal display device and method of fabricating the same TWI324395B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041600A KR101248003B1 (ko) 2006-05-09 2006-05-09 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
TW200743218A TW200743218A (en) 2007-11-16
TWI324395B true TWI324395B (en) 2010-05-01

Family

ID=38608165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095149862A TWI324395B (en) 2006-05-09 2006-12-29 Liquid crystal display device and method of fabricating the same

Country Status (6)

Country Link
US (2) US7579201B2 (zh)
JP (2) JP2007304557A (zh)
KR (1) KR101248003B1 (zh)
CN (1) CN101071238A (zh)
DE (1) DE102006061594B4 (zh)
TW (1) TWI324395B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US8319906B2 (en) * 2007-02-09 2012-11-27 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
WO2009001578A1 (ja) * 2007-06-28 2008-12-31 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
KR101337195B1 (ko) * 2008-10-10 2013-12-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
TWI578509B (zh) 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
KR102483953B1 (ko) * 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
US10295875B2 (en) 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
KR102623558B1 (ko) 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치
CN112379552A (zh) * 2020-12-03 2021-02-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126677A (ja) * 1985-11-27 1987-06-08 Sharp Corp 薄膜トランジスタアレイ
JPS62247569A (ja) * 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 半導体装置
JPS63221325A (ja) * 1987-03-11 1988-09-14 Fujitsu Ltd 薄膜トランジスタマトリクス
JPH01277820A (ja) * 1988-04-30 1989-11-08 Sharp Corp 薄膜トランジスタ
JP2656555B2 (ja) * 1988-06-29 1997-09-24 株式会社日立製作所 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH0262051A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH02186641A (ja) * 1989-01-12 1990-07-20 Nec Corp 薄膜電界効果型トランジスタ素子の製造方法
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2762383B2 (ja) * 1991-03-28 1998-06-04 カシオ計算機株式会社 薄膜トランジスタ
JP3125345B2 (ja) * 1991-08-29 2001-01-15 日本電気株式会社 薄膜トランジスタ素子アレイ及びその製造方法
JPH06204247A (ja) * 1992-06-01 1994-07-22 Toshiba Corp 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH081499B2 (ja) 1993-01-05 1996-01-10 日本電気株式会社 液晶表示装置
JPH0758336A (ja) 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及びその製造方法
US5610737A (en) 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JPH08264790A (ja) 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP5187994B2 (ja) 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
KR100464208B1 (ko) 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100983587B1 (ko) 2003-11-12 2010-09-27 엘지디스플레이 주식회사 액정표시소자

Also Published As

Publication number Publication date
JP5235029B2 (ja) 2013-07-10
US7579201B2 (en) 2009-08-25
US20090278129A1 (en) 2009-11-12
JP2007304557A (ja) 2007-11-22
CN101071238A (zh) 2007-11-14
KR101248003B1 (ko) 2013-03-27
US20070262316A1 (en) 2007-11-15
KR20070109091A (ko) 2007-11-15
DE102006061594B4 (de) 2017-08-10
US7825413B2 (en) 2010-11-02
JP2011107713A (ja) 2011-06-02
TW200743218A (en) 2007-11-16
DE102006061594A1 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
TWI324395B (en) Liquid crystal display device and method of fabricating the same
CN101097320B (zh) 液晶显示装置及其制造方法
TWI230306B (en) Array substrate for liquid crystal display device and method of manufacturing the same
TWI270967B (en) A wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
TW487826B (en) Liquid crystal display device and method for manufacturing the same
TWI357590B (en) Thin film transistor array panel and liquid crysta
TW539891B (en) Liquid crystal display
TWI258219B (en) Liquid crystal display
TWI291050B (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8553164B2 (en) Liquid crystal display device with shield lines on data lines and thin film transistor components
TWI316621B (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
TW200929543A (en) Liquid crystal display unit structure and the manufacturing method thereof
CN106711159B (zh) 阵列基板和阵列基板的制作方法
TW200419238A (en) Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
TW201137478A (en) TFT array substrate and LCD panel
TW200427098A (en) Thin film transistor array substrate and method of fabricating the same
TW200426483A (en) TFT LCD and manufacturing method thereof
TW201024882A (en) Array substrate for display device and method for fabricating the same
JPH10503032A (ja) 高静電容量画素を有する液晶ディスプレイ
TW201003920A (en) Thin film transistor and method of manufacturing the same
TW201106072A (en) Pixel structure and fabricating method thereof
TWI321853B (en) Tft substrate and method of fabricating the same
CN113725157B (zh) 阵列基板及其制作方法
TW200826294A (en) LCD pixel array structure and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees