CN114883340A - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN114883340A
CN114883340A CN202210094561.7A CN202210094561A CN114883340A CN 114883340 A CN114883340 A CN 114883340A CN 202210094561 A CN202210094561 A CN 202210094561A CN 114883340 A CN114883340 A CN 114883340A
Authority
CN
China
Prior art keywords
tft
lower electrode
active matrix
oxide semiconductor
tfts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210094561.7A
Other languages
English (en)
Inventor
西村淳
田川晶
竹内洋平
岩濑泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN114883340A publication Critical patent/CN114883340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种有源矩阵基板，具备包含第1TFT和第2TFT的多个氧化物半导体TFT，各第1TFT具备第1下部电极、第1绝缘层、第1氧化物半导体层以及第1栅极电极，在从基板的法线方向观看时，第1氧化物半导体层包含与第1栅极电极重叠的第1沟道区域，第1下部电极具有与整个第1沟道区域重叠的第1遮光部，第1遮光部包含第1金属膜，各第2TFT具备第2下部电极、第1绝缘层、第2氧化物半导体层以及第2栅极电极，在从基板的法线方向观看时，第2氧化物半导体层包含与第2栅极电极重叠的第2沟道区域，第2下部电极具有与第2沟道区域的至少一部分重叠的光透射部，光透射部包含第1透明导电膜，但不包含遮光性的金属膜。

Description

有源矩阵基板
技术领域
本发明涉及有源矩阵基板。
背景技术
显示装置所使用的有源矩阵基板包含：显示区域，其包含多个像素区域；以及显示区域以外的非显示区域(也称为“边框区域”或“周边区域”。)。像素区域是与显示装置的像素对应的区域。在各像素区域配置有薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关元件。
近年来，提出了使用氧化物半导体来替代非晶硅或多晶硅作为TFT的活性层的材料。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能以高速进行动作。另外，由于氧化物半导体膜是通过比多晶硅膜简便的工艺形成的，因此，也能够应用于要求大面积的装置。
有时在有源矩阵基板的非显示区域单片(一体地)形成栅极驱动器等驱动电路。另外，在智能手机等窄边框化的要求高的设备中，提出了除了栅极驱动器以外还将源极切换(Source Shared Driving：SSD)电路等多路分配电路形成为单片。SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极总线分配显示信号的电路。通过搭载SSD电路，能够进一步缩窄非显示区域中的配置端子部的区域(端子部形成区域)。另外，来自源极驱动器的输出数量减少，能够减小电路规模，因此，能够降低驱动器IC的成本。
驱动电路或SSD电路等周边电路包含TFT。在本说明书中，将在显示区域的各像素中配置为开关元件的TFT称为“像素TFT”，将构成周边电路的TFT称为“电路TFT”。另外，将电路TFT中的在SSD电路中用作开关元件的TFT称为“SSD电路用TFT”，将栅极驱动电路所使用的TFT称为“栅极驱动电路用TFT”。
氧化物半导体TFT大多是底栅型TFT，但也提出了顶栅型的氧化物半导体TFT。例如专利文献1公开了在氧化物半导体层的一部分上隔着栅极绝缘层配置有栅极电极的顶栅型TFT。在氧化物半导体层的基板侧设置有用于保护氧化物半导体层的成为沟道的部分免受背光源光影响的遮光层(遮光性配线)。
对于电路TFT中的一部分(例如SSD电路用TFT)，要求能够流动大的导通电流并且驱动负荷小。因此，这些TFT优选采用顶栅结构。通过将SSD电路用TFT的遮光层用作下部栅极电极，能够进一步提高导通电流。此外，在这种情况下，从制造工艺的观点出发，形成在同一基板上的像素TFT等其它TFT也优选与SSD电路用TFT使用相同的氧化物半导体膜，并且采用同样的顶栅结构。
现有技术文献
专利文献
专利文献1：特开2020-076051号公报
发明内容
发明要解决的问题
但是，本发明的发明人经研究发现，作为像素TFT和电路TFT(例如SSD电路用TFT)，如果使用具有相同结构的顶栅型的氧化物半导体TFT，则随着有源矩阵基板的驱动而产生劣化后的TFT间的特性的差别会变大。作为其理由，例如可以想到在像素TFT与SSD电路用TFT中，由于施加到栅极的驱动信号的占空比不同，因而劣化的现象(阈值电压的偏移方向、偏移量等)相互不同。劣化的现象的详细情况将后述。
因此，如果将驱动信号的占空比不同的多个氧化物半导体TFT形成在同一基板上，则会难以在所有TFT中充分抑制特性劣化，实现长寿命化，有源矩阵基板的可靠性可能会下降。
本发明的一个实施方式的目的在于，在具备多个氧化物半导体TFT的有源矩阵基板中，通过抑制由TFT间的劣化引起的特性差别来提高可靠性。
用于解决问题的方案
本说明书公开了以下项目所述的有源矩阵基板。
[项目1]
一种有源矩阵基板，具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，
在上述有源矩阵基板中，上述多个氧化物半导体TFT包含多个第1TFT和多个第2TFT，
各第1TFT具备：第1下部电极；第1绝缘层，其覆盖上述第1下部电极；第1氧化物半导体层，其配置在上述第1绝缘层上；以及第1栅极电极，其隔着第1栅极绝缘层配置在上述第1氧化物半导体层的一部分上，
在上述各第1TFT中，
上述第1氧化物半导体层包含在从上述基板的法线方向观看时与上述第1栅极电极重叠的第1沟道区域，
上述第1下部电极具有在从上述基板的法线方向观看时与整个上述第1沟道区域重叠的第1遮光部，上述第1遮光部包含第1金属膜，
各第2TFT具备：第2下部电极；上述第1绝缘层，其以覆盖上述第2下部电极的方式延伸设置；第2氧化物半导体层，其配置在上述第1绝缘层上；以及第2栅极电极，其隔着第2栅极绝缘层配置在上述第2氧化物半导体层的一部分上，
在上述各第2TFT中，
上述第2氧化物半导体层包含在从上述基板的法线方向观看时与上述第2栅极电极重叠的第2沟道区域，
上述第2下部电极具有在从上述基板的法线方向观看时与上述第2沟道区域的至少一部分重叠的光透射部，上述光透射部包含第1透明导电膜，但不包含遮光性的金属膜。
[项目2]
根据项目1所述的有源矩阵基板，其中，
上述各第1TFT的上述第1下部电极具有包含上述第1金属膜和上述第1透明导电膜的层叠结构。
[项目3]
根据项目2所述的有源矩阵基板，其中，
在上述各第1TFT的上述第1下部电极中，上述第1透明导电膜以覆盖上述第1金属膜的侧面和上表面的方式配置在上述第1金属膜上。
[项目4]
根据项目2所述的有源矩阵基板，其中，
在上述各第1TFT的上述第1下部电极中，上述第1金属膜配置在上述第1透明导电膜上。
[项目5]
根据项目1至4中的任意一项所述的有源矩阵基板，其中，
在上述各第2TFT的上述第2下部电极中，在从上述基板的法线方向观看时，上述光透射部与整个上述第2沟道区域重叠。
[项目6]
根据项目1至4中的任意一项所述的有源矩阵基板，其中，
上述各第2TFT的上述第2下部电极还包含第2遮光部，上述第2遮光部包含上述第1金属膜，
在上述各第2TFT的上述第2下部电极中，在从上述基板的法线方向观看时，上述光透射部仅与上述第2沟道区域的一部分重叠，上述第2遮光部与上述第2沟道区域的另一部分重叠。
[项目7]
根据项目1所述的有源矩阵基板，其中，
上述有源矩阵基板在上述第1绝缘层与上述基板之间还具有第2绝缘层，
在上述各第1TFT中，上述第1下部电极配置在上述基板与上述第2绝缘层之间，上述第1绝缘层和上述第2绝缘层位于上述第1氧化物半导体层与上述第1下部电极之间，
在上述各第2TFT中，上述第2下部电极配置在上述第2绝缘层与上述第1绝缘层之间，上述第1绝缘层位于上述第2氧化物半导体层与上述第2下部电极之间，但上述第2绝缘层不位于上述第2氧化物半导体层与上述第2下部电极之间。
[项目8]
根据项目1至7中的任意一项所述的有源矩阵基板，其中，
在上述各第2TFT中，上述第2下部电极电连接到上述第2栅极电极，作为上述各第2TFT的下部栅极电极发挥功能。
[项目9]
根据项目1至8中的任意一项所述的有源矩阵基板，其中，
在上述有源矩阵基板的驱动时，施加到上述各第2TFT的上述第2栅极电极的驱动信号的占空比高于施加到上述各第1TFT的上述第1栅极电极的驱动信号的占空(Duty)比。
[项目10]
根据项目9所述的有源矩阵基板，其中，
在上述有源矩阵基板的驱动时，施加到上述各第1TFT的上述第1栅极电极的驱动信号的占空比不到5％，
施加到上述各第2TFT的上述第2栅极电极的驱动信号的占空比为10％以上。
[项目11]
根据项目1至10中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具备：
显示区域，其包含多个像素区域；
非显示区域，其位于显示区域的周边，并且包含形成有周边电路的电路形成区域；
多个源极总线和多个栅极总线，其支撑于上述基板；
多个像素TFT，其分别配置在各像素区域；以及
多个电路TFT，其构成上述周边电路，
上述各像素TFT的源极电极电连接到上述多个源极总线中的1个源极总线，上述各像素TFT的栅极电极电连接到上述多个栅极总线中的1个栅极总线，
上述多个第1TFT包含上述多个像素TFT，
上述多个第2TFT包含上述多个电路TFT中的至少一部分。
[项目12]
根据项目11所述的有源矩阵基板，其中，
上述周边电路包含向上述多个源极总线中的n个源极总线分配显示信号的SSD电路，
上述多个第2TFT包含构成上述SSD电路的多个SSD电路用TFT，各SSD电路用TFT向上述n个源极总线中的对应的1个源极总线供应视频信号。
[项目13]
根据项目2至6中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具有包含上述第1金属膜的配线，
上述各第2TFT的上述第2下部电极电连接到上述配线。
[项目14]
根据项目2至6中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具有包含上述第1金属膜和上述第1透明导电膜的配线，
在从上述基板的法线方向观看时，上述配线中的与上述各第2TFT的上述第2下部电极不重叠的部分具有低电阻部，上述低电阻部包含上述第1金属膜和上述第1透明导电膜，上述配线中的与上述各第2TFT的上述第2沟道区域重叠的部分具有高电阻部，上述高电阻部包含上述第1透明导电膜但不包含上述第1金属膜，上述高电阻部作为上述第2下部电极的上述光透射部发挥功能。
[项目15]
根据项目1至14中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目16]
根据项目15所述的有源矩阵基板，其中，
上述In-Ga-Zn-O系半导体包含结晶质部分。
发明效果
根据本发明的一个实施方式，可提供一种有源矩阵基板，其具备多个氧化物半导体TFT，并且能通过抑制因劣化而产生的TFT间的特性差别来提高可靠性。
附图说明
图1是示出有源矩阵基板1000的平面结构的一例的概略图。
图2A是例示出有源矩阵基板1000中的第1TFT100和第2TFT200的俯视图。
图2B是图2A所示的IIb-IIb’线的截面图。
图2C是示出第1TFT100和第2TFT200的另一例的截面图。
图3A是示出图2A所示的III-III’线的截面结构的一例的图。
图3B是示出图2A所示的III-III’线的截面结构的另一例的图。
图4A是例示出变形例1的有源矩阵基板1001中的第1TFT101和第2TFT201的俯视图。
图4B是图4A所示的IVb-IVb’线的截面图。
图5是示出图4A所示的V-V’线的截面结构的一例的图。
图6A是例示出变形例2的有源矩阵基板1002中的第1TFT102和第2TFT202的俯视图。
图6B是图6A所示的VIb-VIb’线的截面图。
图7A是例示出变形例3的有源矩阵基板1003中的第1TFT103和第2TFT203的俯视图。
图7B是图7A所示的VIIb-VIIb’线的截面图。
图8是例示出变形例4的有源矩阵基板1004中的第1TFT104和第2TFT204的截面图。
图9是例示出有源矩阵基板1000中的像素TFT20和SSD电路用TFT21的截面图。
图10是示出包含像素TFT20和SSD电路用TFT21的有源矩阵基板1000的一例的俯视图。
图11是用于说明SSD电路Sc的构成和动作的图。
图12是例示出施加到SSD电路用TFT21的驱动信号(SSD控制信号)和施加到像素电极20的驱动信号(扫描信号)的时序图的图。
图13A是示出在实施例的有源矩阵基板中用作SSD电路用TFT的TFT901的截面图。
图13B是示出在比较例的有源矩阵基板中用作SSD电路用TFT的TFT902的截面图。
图14是示出由TFT901、902的栅极偏压应力引起的阈值电压的偏移量ΔVth的图。
图15是示出用于说明有源矩阵基板1000的制造方法的一例的工艺流程的图。
具体实施方式
以下，对本发明的发明人发现的见解进行说明。
顶栅型的氧化物半导体TFT的劣化依赖于施加到栅极的电压、对栅极施加电压的时间、有无向氧化物半导体层的沟道区域的入射光等。也就是说，在顶栅型的氧化物半导体TFT中，根据施加到栅极的驱动信号以及对沟道区域进行遮光的遮光层的有无，因栅极偏压应力而产生的劣化的现象大有不同。此处所说的劣化的现象包含TFT的阈值电压的偏移的方向(将向正电压侧的偏移称为“正偏移”、向负电压侧的偏移称为“负偏移”。)、阈值电压的偏移量的大小等。另外，“沟道区域”是指成为活性层的氧化物半导体层中的从基板的法线方向观看时与栅极(顶栅)重叠的区域。
表1示出氧化物半导体TFT的应力特性的一例。在此，示出栅极施加电压(正负偏压)、有无向沟道区域的入射光、以及由栅极偏压应力引起的阈值电压偏移的关系。
【表1】
Figure BDA0003490536090000081
如表1所示，当对氧化物半导体TFT的栅极施加了规定时间的正偏压时，不论有无向沟道区域的入射光，阈值电压都会因栅极偏压应力而向正侧偏移。
另一方面，当在使光入射到沟道区域的状态下对氧化物半导体TFT的栅极施加了规定时间的负偏压时，阈值电压向负侧偏移。可以想到这是因为，由于光入射到氧化物半导体层的沟道区域，使得氧化物半导体中的氧缺损增加而低电阻化。在本说明书中，有时将由于光入射到氧化物半导体层而产生的劣化称为“光劣化”。
但是，当在不使光入射到沟道区域的状态下对氧化物半导体TFT的栅极施加了规定时间的负偏压时，阈值电压虽向负侧偏移，但其偏移量很小。因此可知，例如只要通过设置遮光层来降低光向沟道区域的入射量，就能够抑制由光劣化引起的阈值电压的负偏移。
如上所述，在有源矩阵基板上，通常在同一基板上形成有施加到栅极的驱动信号相互不同的多个TFT。在这些TFT中，由于驱动信号的不同，成为问题的元件劣化的现象可能会不同。根据表1可知，在对栅极施加负偏压的时间的比例大(即，施加到栅极的驱动信号的截止(off)占空比大)的TFT中，由光劣化引起的阈值电压的负偏移变大。相对于此，在对栅极施加正偏压的时间的比例大(即，施加到栅极的驱动信号的导通(on)占空比大)的TFT中，阈值电压的正偏移变大。
在本说明书中，将驱动信号的导通占空比简称为“占空比”。占空比是指在1个周期(在此为1个水平扫描期间)内施加到栅极的驱动信号为高电平(High)的时间的比例。也就是说，在被供应占空比高的驱动信号的TFT中，导通状态的期间相对于1个水平扫描期间的比大。此外，1个水平扫描期间(1H)是指在线顺序扫描中从选择1个像素行到选择下一行为止的时间。从选择某一行到再次选择该行为止的时间被称为垂直扫描期间(1V)或帧。
作为一例，如图12所示，像素TFT的栅极被施加占空比相对低(截止占空比小)的驱动信号。占空比例如不到1％。因此，在像素TFT中，阈值电压的负偏移成为问题。相对于此，SSD电路用TFT的栅极被施加占空比相对高(导通占空比大)的驱动信号。占空比例如约为35％或约为50％。因此，在SSD电路用TFT中，驱动信号的占空比是像素TFT的数百倍，与像素TFT相比，与有源矩阵基板的驱动相伴随的阈值电压的正偏移变大。
这样，各TFT的应当改善的劣化的现象根据驱动信号的占空比而不同。因此，难以同时针对占空比不同的多个TFT分别抑制特性劣化，实现长寿命化。
对此，本申请的发明人发现，通过使TFT结构(特别是针向沟道区域的遮光结构)根据驱动信号的占空比而不同，能够同时使各TFT的特性最佳化。具体来说，在驱动信号的占空比小的TFT(例如像素TFT)中，通过设置遮光层来抑制阈值电压的负偏移。另一方面，在驱动信号的占空比大的TFT(例如SSD电路用TFT)中，特意使规定量的背光源光入射到沟道区域使其产生光劣化。从而，能够将阈值电压的向正方向的偏移量的一部分或全部以由光劣化引起的阈值电压的向负方向的偏移量来抵消，因此，能够抑制阈值电压的正偏移。在本说明书中，将利用了由这种光劣化引起的、施加负偏压时的阈值电压的负偏移的效应称为“阈值电压的负偏移效应(或简称为“负偏移效应”)”。
在此，在驱动信号的占空比大的TFT(例如SSD电路用TFT)中，为了向沟道区域入射规定量的光，可以考虑在氧化物半导体层的基板侧不设置遮光层的结构。从而，利用由光劣化引起的负偏移效应，阈值电压的正偏移得到抑制。但是，由于无法使遮光层作为下部栅极电极发挥功能，因此，每单位面积的TFT能力(迁移率)下降，可能得不到期望的导通电流。此外，也可以取而代之，考虑如下结构：以仅对沟道区域的一部分进行遮光的方式设置遮光层，使遮光层作为下部栅极电极发挥功能。但是，由于相对于沟道区域，下部栅极电极的面积变小，因此有时得不到足够的TFT能力。
本申请的发明人基于上述见解进行了研究，结果发现在被施加占空比大的驱动信号的TFT中，通过在沟道区域的基板侧设置由透明导电膜形成的透明的下部电极，能够既确保高迁移率，又抑制阈值电压的正偏移。根据该TFT结构，背光源光不被透明的下部电极遮挡而入射到沟道区域，因此，能够利用由光劣化引起的负偏移效应，抑制阈值电压的正偏移。另外，通过使透明的下部电极作为下部栅极电极发挥功能，能够进一步提高导通电流。
另一方面，在被施加占空比小的驱动信号的TFT中，在沟道区域的基板侧设置由金属膜形成的遮光性的下部电极。遮光性的下部电极作为抑制背光源光向沟道区域的入射的遮光层发挥功能，因此，能够抑制阈值电压的负偏移。另外，通过使遮光性的电极也作为下部栅极电极发挥功能，能够提高迁移率。
在表2中例示出驱动信号的占空比、TFT的下部电极的结构、TFT的应力耐性以及迁移率的关系。
【表2】
Figure BDA0003490536090000111
根据表2可知，通过在驱动信号的占空比小的TFT(例如像素TFT)中设置由金属膜构成的遮光性的下部电极，在驱动信号的占空比大的TFT(例如SSD电路用TFT)中设置由透明导电膜构成的透明的下部电极，从而，不论在哪个TFT中，都能够既确保高迁移率，又抑制特性劣化，提高可靠性。
在本公开的一个实施方式中，形成于有源矩阵基板的多个氧化物半导体TFT中的一部分TFT具有包含遮光部的下部电极。下部电极的遮光部在从基板的法线方向观看时与整个沟道区域重叠。下部电极只要包含金属膜即可，也可以还包含透明导电膜。在本说明书中，将具备具有在从基板的法线方向观看时与整个沟道区域重叠的遮光部的下部电极的TFT结构称为“遮光结构”，将具有遮光结构的TFT称为“第1TFT”。另一方面，在多个氧化物半导体TFT中的另一部分TFT中，下部电极中包含在从基板的法线方向观看时至少部分地与沟道区域重叠的光透射部。光透射部包含透明导电膜，但不包含遮光性的金属膜。这种下部电极可以是透明电极，也可以是在光透射部以外的部分包含金属膜。将像这样具备具有在从基板的法线方向观看时与沟道区域的整体或一部分重叠的光透射部的下部电极的TFT结构称为“非遮光结构”，将具有非遮光结构的TFT结构称为“第2TFT”。
此外，在本公开的实施方式中，形成于有源矩阵基板的多个氧化物半导体TFT只要至少包含具有遮光结构的第1TFT和具有非遮光结构的第2TFT即可，也可以还包含具有除此以外的结构的TFT。另外，各TFT的用途不限。第1TFT不限于像素TFT，例如也可以是构成栅极驱动器的栅极驱动电路用TFT。另外，第2TFT不限于SSD电路用TFT，也可以是栅极驱动电路用TFT中的防振荡用晶体管。
以上说明了根据驱动信号的占空比使TFT结构最佳化的例子，但在本公开的实施方式中，能够从各TFT所需的特性或制造工艺上的观点出发，适当地选择每个TFT所采用的TFT结构。例如也可以是，在要求漏电流少的TFT中应用遮光结构，在要求高导通电流的TFT中应用非遮光结构。
(第1实施方式)
以下，参照附图来说明第1实施方式的有源矩阵基板。
图1是示意性地示出有源矩阵基板1001的平面结构的一例的图。有源矩阵基板1001具有：显示区域DR，其有助于显示；以及周边区域(边框区域)FR，其位于显示区域DR的外侧。显示区域DR包含排列成矩阵状的多个像素区域PIX。像素区域PIX(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域FR位于显示区域DR的周边，是无助于显示的区域。
有源矩阵基板1001在显示区域DR中具备：基板1；多个像素TFT20，其支撑于基板1；多个像素电极PE；多个栅极总线GL1～GLx(x为2以上的整数，以下统称为“栅极总线GL”)，其向像素TFT20供应栅极信号；以及多个源极总线SL1～SLy(y为2以上的整数，以下统称为“源极总线SL”)，其向像素TFT20供应源极信号。各像素区域PIX例如由栅极总线GL和源极总线SL规定。源极总线SL在与栅极总线GL交叉的方向上延伸。
各像素TFT20及各像素电极PE与多个像素区域PIX中的1个像素区域PIX对应地设置。像素TFT20的栅极电极电连接到栅极总线GL中的1个栅极总线GL，源极电极电连接到源极总线SL中的1个源极总线SL。漏极电极电连接到像素电极PE。
在将有源矩阵基板1001应用于FFS(Fringe Field Switching；边缘场开关)模式等横电场模式的显示装置的情况下，在有源矩阵基板1001中对多个像素PIX设置共用的电极(共用电极)CE。
在非显示区域FR，能设置驱动器等周边电路。例如，驱动栅极总线GL的栅极驱动器GD、分时驱动源极总线SL的SSD电路Sc等也可以形成为单片。SSD电路Sc例如连接到以COG(Chip on Glass；玻璃上芯片)方式安装的源极驱动器SD。SSD电路、栅极驱动电路等周边电路分别包含多个电路TFT。
SSD电路Sc配置在源极驱动器SD与显示区域DR之间。源极驱动器SD包含多个输出端子(未图示)。在位于源极驱动器SD与SSD电路Sc之间的区域设置有多个信号输出线(视频信号线)VL1～VLz(z为2以上的整数，以下统称为“信号输出线VL”)。SSD电路Sc将由1个信号输出线VL供应的显示信号V分配给2个以上的源极总线SL(z＜y)。从而，能够削减源极驱动器SD的输出端子(输出引脚)的数量，因此，能够降低非显示区域FR的面积(窄边框化)。
虽未图示，但有源矩阵基板1000也可以具备多个触摸传感器用的电极、以及触摸传感器的驱动用和/或检测用的多个触摸配线。这种有源矩阵基板例如应用于内嵌式(In-cell)触摸面板型显示装置。内嵌式触摸面板型显示装置可以内置有自电容方式的触摸传感器，也可以内置有互电容方式的触摸传感器。
＜氧化物半导体TFT的结构＞
本实施方式的有源矩阵基板具备具有顶栅结构的多个氧化物半导体TFT。多个氧化物半导体TFT包含：第1TFT，其具有遮光性的下部电极；以及第2TFT，其具有透明的下部电极。
本实施方式的有源矩阵基板包含多个第1TFT和多个第2TFT，但在此，将第1TFT和第2TFT各图示出1个，说明其构成。
图2A和图2B分别是例示出第1TFT100和第2TFT200的示意性的俯视图和截面图。图2B示出沿着图2A中的IIb-IIb’线的截面。
·第1TFT100
第1TFT100是支撑于基板1并且具有氧化物半导体层6A作为活性层的顶栅型TFT。
第1TFT100具有：下部电极(第1下部电极)3A，其配置于基板1；氧化物半导体层(第1氧化物半导体层)6A，其隔着第1绝缘层5配置在下部电极3A上；栅极绝缘层(第1栅极绝缘层)7A，其配置在氧化物半导体层6A之上；栅极电极(第1栅极电极)8A，其配置在栅极绝缘层7A之上；以及源极电极(第1源极电极)9As和漏极电极(第1漏极电极)9Ad。
在从基板1的主面的法线方向观看时，氧化物半导体层6A具有：沟道区域61c；以及第1区域和第2区域，其分别位于沟道区域61c的两侧。
第1区域和第2区域是电阻率低于沟道区域61c的低电阻区域。第1区域和第2区域也可以是导电体区域。第1区域的一部分61s电连接到源极电极9As。第2区域的一部分61d电连接到漏极电极9Ad。在本说明书中，将第1区域中的电连接到源极电极9As的区域61s称为“源极接触区域”，将第2区域中的电连接到漏极电极9Ad的区域61d称为“漏极接触区域”。另外，“沟道区域61c”是指在从基板1的法线方向观看时与栅极电极8A重叠并且位于源极接触区域61s与漏极接触区域61d之间的区域。
下部电极3A位于基板1与第1绝缘层5之间。下部电极3A包含在从基板1的法线方向观看时与沟道区域61c重叠的区域(称为“重叠区域”。)31。
下部电极3A具有包含第1金属膜m1的遮光部(也称为“第1遮光部”。)31m。第1金属膜m1只要是具有遮光性的金属膜即可，可以是单层膜，也可以是层叠膜。遮光部31m配置为在从基板1的法线方向观看时与整个沟道区域61c重叠。也就是说，下部电极3A的重叠区域31的整体为遮光部31m。从而，能够更有效地抑制光劣化引起的阈值电压的负偏移。在从基板1的法线方向观看时，遮光部31m也可以与氧化物半导体层6A中的位于沟道区域61c与源极接触区域61s及漏极接触区域61d之间的区域(称为“介设区域”。)的一部分或整体重叠。通过对介设区域也进行遮光，能够进一步有效地降低光向沟道区域61c的入射量。
在图示的例子中，下部电极3A具有包含第1金属膜m1、以及具有透光性的第1透明导电膜t1的层叠结构。遮光部31m由第1金属膜m1规定。在此，第1透明导电膜t1配置在第1金属膜m1上。第1透明导电膜t1也可以覆盖第1金属膜m1的上表面和侧面。
此外，如图2C所示，下部电极3A也可以仅包含金属层(第1金属膜m1)而不包含透明导电膜。也就是说，也可以是下部电极3A的整体为遮光部31m。
下部电极3A可以被固定在固定电位(例如源极电位)，也可以是电浮动状态。或者，下部电极3A也可以作为第1TFT100的下部栅极电极发挥功能。例如，下部电极3A也可以电连接到栅极电极8A。
栅极绝缘层7A例如配置为覆盖氧化物半导体层6A的一部分(至少沟道区域61c)，并且不覆盖源极接触区域61s和漏极接触区域61d。栅极绝缘层7A也可以仅位于氧化物半导体层6A与栅极电极8A之间。在从基板1的法线方向观看时，栅极绝缘层7A的周缘(在栅极绝缘层7A具有锥形形状的情况下，是栅极绝缘层7A的上表面的周缘)也可以是与栅极电极8A的周缘对齐的。这种结构能通过使用用于栅极电极8A的图案化的掩模或将栅极电极8A作为掩模进行栅极绝缘层7A的图案化而得到。
栅极电极8A例如是与栅极总线GL使用相同的导电膜(栅极用导电膜)形成的。在本说明书中，将包含使用栅极用导电膜形成的电极、配线的层称为“栅极金属层”。
氧化物半导体层6A、栅极绝缘层7A以及栅极电极8A被层间绝缘层10覆盖。作为层间绝缘层10，可以使用能使氧化物半导体还原的还原性绝缘膜(例如氮化硅膜)。从而，能够抑制氧化物半导体层6A中的与层间绝缘层10接触的部分的电阻率的上升。在层间绝缘层10形成有使源极接触区域61s露出的源极用开口部p1和使漏极接触区域61d露出的漏极用开口部p2。
源极电极9As形成在层间绝缘层10之上和源极用开口部p1内，在源极用开口部p1内连接到氧化物半导体层6A的源极接触区域61s。漏极电极9Ad形成在层间绝缘层10之上和漏极用开口部p2内，在漏极用开口部p2内连接到氧化物半导体层6A的漏极接触区域61d。源极电极9As和漏极电极9Ad可以是与源极总线SL使用相同的导电膜形成的。在本说明书中，将包含使用源极用导电膜形成的电极、配线的层称为“源极金属层”。
在将第1TFT100用作像素TFT(图1)的情况下，栅极电极8A被电连接到对应的栅极总线GL，源极电极9As被电连接到对应的源极总线SL。漏极电极9Ad被电连接到对应的像素电极PE。
·第2TFT200
第2TFT200与第1TFT100同样地，是支撑于基板1并且具有氧化物半导体层6B作为活性层的顶栅型TFT。第2TFT200与第1TFT100的不同点在于，下部电极3B具有光透射部32t。其它构成可以与第1TFT100相同。对于与第1TFT100同样的构成，有时省略说明。
第2TFT200具有：下部电极(第2下部电极)3B，其配置于基板1；氧化物半导体层(第2氧化物半导体层)6B，其隔着第1绝缘层5配置在下部电极3B上；栅极绝缘层(第2栅极绝缘层)7B，其配置在氧化物半导体层6B之上；栅极电极(第2栅极电极)8B，其配置在栅极绝缘层7B之上；以及源极电极(第2源极电极)9Bs和漏极电极(第2漏极电极)9Bd。
氧化物半导体层6B可以是与第1TFT100的氧化物半导体层6A由相同的氧化物半导体膜形成的。同样地，栅极电极8B可以是与第1TFT100的栅极电极8A使用相同的导电膜(例如在栅极金属层内)形成的。源极电极9Bs和漏极电极9Bd可以是与第1TFT100的源极电极9As和漏极电极9Ad使用相同的导电膜(例如在源极金属层内)形成的。
与第1TFT100同样，氧化物半导体层6B具有：沟道区域62c，其在从基板1的主面的法线方向观看时与栅极电极8B重叠；以及第1区域和第2区域，其分别位于沟道区域62c的两侧。第1区域包含电连接到源极电极9Bs的源极接触区域62s。第2区域包含电连接到漏极电极9Bd的漏极接触区域62d。
下部电极3B位于基板1与第1绝缘层5之间。下部电极3B包含在从基板1的法线方向观看时与沟道区域62c重叠的区域(称为“重叠区域”。)32。
下部电极3B具有能在厚度方向上使光透射过的光透射部32t。光透射部32t包含具有透光性的第1透明导电膜t1，不包含遮光性的导电膜(金属膜等)。光透射部32t在从基板1的法线方向观看时与沟道区域61c的至少一部分重叠。换言之，下部电极3B的重叠区域32至少部分地包含光透射部32t。光透射部32t也可以在从基板1的法线方向观看时与整个沟道区域61c重叠。通过在下部电极3B设置光透射部32t，光(背光源光)能从基板1侧透射过光透射部32t入射到沟道区域62c。因此，能够利用由光劣化引起的负偏移效应来抑制阈值电压的正偏移。
在图示的例子中，下部电极3B是仅包含透明导电层(在此为第1透明导电膜t1)的透明电极。也就是说，下部电极3B的整体为光透射部32t。此外，如后所述，下部电极3B也可以部分地包含金属膜(例如第1金属膜m1)。在这种情况下，在从基板1的法线方向观看时，下部电极3B中的不包含第1金属膜m1的部分成为光透射部32t。
下部电极3B也可以作为第2TFT200的下部栅极电极发挥功能。例如，下部电极3B也可以电连接到栅极电极8B。通过使下部电极3B作为下部栅极电极发挥功能，能够更有效地提高第2TFT200的迁移率。在这种情况下，优选下部电极3B(下部栅极电极)在从基板1的法线方向观看时与整个沟道区域62c重叠。从而，能进一步提高第2TFT200的迁移率。或者，下部电极3B可以被固定在固定电位(例如源极电位)，也可以是电浮动状态。
在第2TFT200中，也与第1TFT100同样，在氧化物半导体层6B的一部分上隔着栅极绝缘层7B配置有栅极电极8B。在栅极电极8B上延伸设置有层间绝缘层10，在层间绝缘层10上设置有源极电极9Bs和漏极电极9Bd。在层间绝缘层10形成有使源极接触区域62s露出的源极用开口部p3和使漏极接触区域62d露出的漏极用开口部p4。源极电极9Bs在源极用开口部p3内连接到氧化物半导体层6B的源极接触区域62s。漏极电极9Bd在漏极用开口部p4内连接到氧化物半导体层6B的漏极接触区域62d。
＜使用了第1金属膜m1的配线＞
在有源矩阵基板1000中，第1金属膜m1不是仅能用于下部电极3A，还能用于各种电极、配线(构成栅极驱动器等周边电路的配线、用于引绕的配线等)。这些电极、配线可以是仅由第1金属膜m1形成的金属配线，也可以是包含第1金属膜m1和第1透明导电膜t1的层叠配线。
例如在对下部电极3B施加规定的驱动信号或者将下部电极3B固定在规定的电位的情况下，下部电极3B被电连接到由第1金属膜m1形成的配线。下部电极3B也可以是这种配线的一部分。在这种情况下，只要仅配线中的成为下部电极3B的光透射部32t的部分是透明的即可，除此以外的部分也可以包含低电阻的金属材料(例如第1金属膜m1)。
图3A和图3B分别是第2TFT200的III-III’线的截面图(沟道宽度方向上的截面图)。
下部电极3B电连接到配线L1。在图3A所示的例子中，配线L1是包含第1金属膜m1和第1透明导电膜t1的层叠配线。或者，如图3B所示，配线L1也可以是包含第1金属膜m1的金属配线。
下部电极3B也可以说是配线L1的一部分。即，也可以是，在从基板1的法线方向观看时，配线L1中的与沟道区域62c不重叠的部分具有包含第1金属膜m1的低电阻部Lm，与沟道区域62c重叠的部分具有高电阻部Lt，高电阻部Lt包含第1透明导电膜t1并且不包含第1金属膜m1。高电阻部Lt的一部分或整体作为下部电极3B的光透射部32t发挥功能。
此外，虽未图示，但第1TFT100的下部电极3A也同样地能连接到包含第1金属膜m1的配线。或者，下部电极3A也可以是包含第1金属膜m1的配线的一部分。在这种情况下，这种配线中的从基板1的法线方向观看时与沟道区域61c重叠的部分作为遮光部31m发挥功能。
(效果)
根据本实施方式，能够分别针对形成在有源矩阵基板上的多个氧化物半导体TFT，根据用途或所要求的特性使TFT结构最佳化。因此，能够根据其劣化现象来抑制各TFT的特性劣化(阈值电压的偏移)。其结果是，能够缩小在TFT间由劣化引起的特性的差别，因此，能得到可靠性高的有源矩阵基板。
具体来说，在多个氧化物半导体TFT中的一部分TFT(第1TFT)100中，在氧化物半导体层6A的基板1侧设置能作为遮光层发挥功能的下部电极3A(遮光结构)。从而，能够降低入射到氧化物半导体层6A的沟道区域61c的光(背光源光)的量，因此，能够抑制阈值电压的过度的负偏移。因此，能够既确保期望的TFT特性，又提高可靠性。遮光结构能适用于施加到栅极的驱动信号的占空比相对低的TFT。这是因为，占空比低(截止占空比大)的TFT由负偏压应力的施加引起的阈值电压的负偏移大。例如，如下TFT可以采用遮光结构：供应到其栅极的驱动信号的占空比不到10％，优选是不到5％，例如不到1％。
作为一例，优选在像素TFT(驱动信号的占空比：例如不到1％)中应用遮光结构。对于像素TFT，要求截止漏电流小。这是因为，如果截止漏电流大，则写入到像素电极的电位的保持特性会劣化，可能引起亮度不均或闪烁等显示不良。通过使像素TFT具有遮光结构，能够抑制光劣化所引起的阈值电压的负偏移，因此，能抑制截止漏电流的增大。
另一方面，在多个氧化物半导体TFT中的另一部分TFT(第2TFT)200中，在氧化物半导体层6B的基板1侧设置包含光透射部32t的下部电极3B(非遮光结构)。在非遮光结构中，背光源光的一部分透射过光透射部32t入射到氧化物半导体层6B。从而，通过产生由光劣化引起的阈值电压的负偏移，能够抑制施加正偏压应力(向栅极施加正偏压)时的阈值电压的正偏移，提高可靠性。非遮光结构能适用于驱动信号的导通占空比相对高的TFT。这是因为，占空比高(导通占空比大)的TFT由正偏压应力的施加引起的阈值电压的正偏移大。例如，如下TFT可以采用非遮光结构：供应到其栅极的驱动信号的占空比为5％以上，优选是10％以上。
作为一例，优选在SSD电路用TFT(驱动信号的占空比：例如33％左右(随着后述的n的值而改变))中应用非遮光结构。对于SSD电路用TFT，要求高导通电流。通过使SSD电路用TFT具有非遮光结构，能够减小阈值电压向正侧的偏移量，因此，能够抑制由劣化引起的导通特性的下降。另外，通过使氧化物半导体层6B作为下部栅极电极发挥功能，能够进一步提高迁移率。
此外，在非遮光结构中，由于阈值电压的负偏移效应，截止漏电流有时会变大。因此，非遮光结构适合用于截止漏电不易成为问题的用途的TFT。例如，在SSD电路用TFT中，由于事先应当截止的时间在1个水平扫描期间(1H)内短至几μs程度，预先充电的电荷量远远大于像素TFT，以及与漏电目的地的电位差Vds小(大于0且在源极振幅电压以下)，因此，即使截止漏电流增加，问题也不会如像素TFT那么大。
另外，根据本实施方式，通过使下部电极结构不同，能够分别形成具有遮光结构和非遮光结构的TFT。因此，能通过简便的工艺，根据用途或占空比，分别形成具有能抑制特性劣化的最佳TFT结构的TFT。
(变形例)
以下，参照附图来说明本实施方式的有源矩阵基板的变形例。在之后的附图中，对于与图2A～图3B同样的构成要素，标注相同的附图标记。对于同样的构成要素，适当地省略说明。
＜变形例1＞
图4A是示出变形例1的有源矩阵基板1001中的第1TFT101和第2TFT201的俯视图。图4B是图4A所示的IVb-IVb’线的截面图。另外，图5是图4A所示的V-V’线的截面图。
变形例1中的第1TFT101与图2A及图2B所示的第1TFT100的不同点在于，在下部电极3A中，在第1透明导电膜t1上配置有第1金属膜m1。在本变形例中，也与第1TFT100同样，在从基板1的法线方向观看时，成为遮光部31m的第1金属膜m1配置为与整个沟道区域61c重叠。其它结构与第1TFT100是同样的。
另一方面，第2TFT201具有与图2A和图2B所示的第2TFT200同样的结构。
也可以是，本变形例的有源矩阵基板1001也进一步具有使用第1金属膜m1的配线。如图5所示，第2TFT201的下部电极3B也可以是配线L1的一部分。配线L1是包含第1透明导电膜t1、以及配置在第1透明导电膜t1上的第1金属膜m1的层叠配线，配线L1中的与第2TFT201的沟道区域62c重叠的部分可以不包含第1金属膜m1。或者，虽未图示，但配线L1也可以是包含第1金属膜m1的金属配线。
＜变形例2＞
图6A是示出变形例2的有源矩阵基板1002中的第1TFT102和第2TFT202的俯视图。图6B是图6A所示的VIb-VIb’线的截面图。
变形例2中的第1TFT102具有与图2A和图2B所示的第1TFT100同样的结构。
在第2TFT202中，下部电极3B构成为对沟道区域62c进行部分遮光，使光仅入射到沟道区域62c的一部分。即，在本变形例中，下部电极3B具有在从基板1的法线方向观看时仅与沟道区域62c的一部分重叠的光透射部32t。第2TFT202中的除了下部电极3B以外的结构与第2TFT200是同样的。在本说明书中，将非遮光结构中的如图2A和图2B所示的第2TFT200那样具有与整个沟道区域62c重叠的光透射部32t的结构称为“第1非遮光结构”，将非遮光结构中的如本变形例这样具有仅与沟道区域62c的一部分重叠的光透射部32t的结构称为“第2非遮光结构”。
下部电极3B具有包含第1透明导电膜t1和第1金属膜m1的层叠结构。在从基板1的法线方向观看时，下部电极3B包含：遮光部(也称为“第2遮光部”。)32m，其包含第1金属膜m1；以及光透射部32t，其包含第1透明导电膜t1但不包含第1金属膜m1。也可以是，第1金属膜m1由与第1金属膜m1相同的第1金属膜形成，第1透明导电膜t1由与第1透明导电膜t1相同的第1透明导电膜形成。在从基板1的法线方向观看时，光透射部32t只要与沟道区域62c的至少一部分重叠即可。
也可以是，光透射部32t与沟道区域62c的一部分重叠，遮光部32m与沟道区域62c的另一部分重叠。换言之，下部电极3B中的从基板1的法线方向观看时与沟道区域61c重叠的重叠区域32也可以包含光透射部32t和遮光部32m。通过在下部电极3B的重叠区域32设置遮光部32m，能够对沟道区域61c部分地进行遮光。根据这种结构，通过调整光透射部32t和遮光部32m的面积比，能够调整入射到沟道区域61c的光的量。因此，能够根据TFT的用途或驱动信号，控制施加负偏压时的负偏移效应。
优选在从基板1的法线方向观看时，下部电极3B(包含光透射部32t和遮光部32m的下部电极整体)与整个沟道区域61c重叠。从而，通过使下部电极3B作为下部栅极电极发挥功能，能够提高TFT能力(迁移率)。
此外，若使下部电极仅由对沟道区域进行部分遮光的遮光部构成，则也作为下部栅极电极发挥功能的下部电极的面积相对于沟道区域会变小，有时无法充分提高迁移率。相对于此，在本变形例中，通过将光透射部32t配置为在从基板1的法线方向观看时与沟道区域62c中的不被遮光的部分重叠，能够形成仅对沟道区域62c的一部分进行遮光并且相对于沟道区域62c的面积具有足够面积的下部电极3B。
在从基板1的法线方向观看时，沟道区域62c包含：被遮光部c1，其与下部电极3B的遮光部32m重叠；以及被照射部c2，其与下部电极3B的光透射部32t重叠。被遮光部c1相对于整个沟道区域62c的面积比例(％)没有特别限定，但例如可以是25％以上75％以下。
此外，在图6A和图6B中，示出了在第1金属膜m1上形成第1透明导电膜t1的例子，但也可以是在第1透明导电膜t1上形成第1金属膜m1。在这种情况下，在下部电极3A、3B中是在第1透明导电膜t1上配置第1金属膜m1(参照图4B)。
本变形例的有源矩阵基板1002也可以除了上述的第1TFT102、第2TFT202之外还具备图2A和图2B所示的第2TFT200。例如也可以是，被供应具有第1占空比的驱动信号的TFT采用使光入射到整个沟道区域的第1非遮光结构(第2TFT200)，被供应具有比第1占空比低的第2占空比的驱动信号的TFT采用使光仅入射到沟道区域的一部分的第2非遮光结构(第2TFT202)，被供应具有比第2占空比还低的第3占空比的驱动信号的TFT采用对整个沟道区域进行遮光的遮光结构(第1TFT102)。
＜变形例3＞
图7A是示出变形例3的有源矩阵基板1003中的第1TFT103和第2TFT203的俯视图。图7B是图7A所示的VII-VII’线的截面图。
变形例3的有源矩阵基板1003在第1绝缘层5与基板1之间还具有第2绝缘层2。第2绝缘层2的材料可以与第1绝缘层5相同，也可以不同。
第1TFT103的第1金属膜m1配置在基板1与第2绝缘层2之间。下部电极3A包含由第1金属膜形成的第1金属膜m1。第1金属膜m1(遮光部31m)在从基板1的法线方向观看时与整个沟道区域61c重叠。在图示的例子中，下部电极3A是由金属膜构成的金属电极，也可以不包含透明导电膜。
在第1TFT103中，第2绝缘层2和第1绝缘层5这两者介于氧化物半导体层6A与下部电极3A之间。因此，在将下部电极3A用作下部栅极电极的情况下，第2绝缘层2和第1绝缘层5作为下部栅极绝缘膜发挥功能。
另一方面，第2TFT203具有与图2A和图2B所示的第2TFT200同样的结构。即，下部电极3B配置在第2绝缘层2和第1绝缘层5之间。下部电极3B包含由第1透明导电膜形成的第1透明导电膜t1。在图示的例子中，下部电极3B是由透明导电膜构成的透明电极。此外，在本变形例中也是，只要下部电极3B的重叠区域32的至少一部分是包含第1透明导电膜t1的光透射部32t即可。
在第2TFT203中，第1绝缘层5位于氧化物半导体层6B与下部电极3B之间，但第2绝缘层2不位于氧化物半导体层6B与下部电极3B之间。因此，在将下部电极3B用作下部栅极电极的情况下，仅第1绝缘层5作为下部栅极绝缘膜发挥功能。
根据本变形例，能够独立地控制各TFT的下部栅极绝缘膜的厚度。例如，能够使第2TFT203的下部栅极绝缘膜(第1绝缘层5)变薄，因此，能够进一步提高第2TFT203的迁移率。由于第2TFT203的下部栅极电极(下部电极3B)的电阻可以较高，因此，即使使第1绝缘层5变薄，也能够确保下部电极3B与氧化物半导体层6B之间的绝缘耐压。另外，在第1TFT103中，由于下部栅极绝缘膜的厚度是第1绝缘层5和第2绝缘层2的总厚度，因此，通过调整第2绝缘层2的厚度，能够确保下部电极3A与氧化物半导体层6A之间的绝缘耐压。
虽未图示，但在本变形例中也能够将第1金属膜m1用于配线。例如，下部电极3B也可以电连接到由第1金属膜m1形成的配线。在这种情况下，也可以是，在形成于第2绝缘层2的开口部内将下部电极3B与包括第1金属膜m1的配线直接连接。或者也可以是，使下部电极3B与配线经由形成于源极金属层等别的层的其它导电膜连接。
图8是示出又一个有源矩阵基板1004中的第1TFT104和第2TFT204的截面图。
有源矩阵基板1004与图7A和图7B所示的第1TFT103的不同点在于，第1TFT104的下部电极3B是由第2金属膜m2形成的金属电极。第2金属膜m2的金属材料可以与第1金属膜m1相同，也可以不同。在本变形例中，也与有源矩阵基板1003同样，能独立地控制各TFT的下部栅极绝缘膜的厚度。
在该例子中，下部电极3B具有比下部电极3A良好的锥形形状。也就是说，下部电极3B的侧面(端面)的倾斜比下部电极3A的侧面平缓。为了形成具有这种锥形形状的下部电极3B，例如只要使第2金属膜m2比第1金属膜m1薄即可。
如果下部电极3B的锥形形状是平缓的，则覆盖下部电极3B的第1绝缘层5就会变为反映了下部电极3B的表面形状的平滑的形状，在第1绝缘层5不易产生缺陷。因此，即使使第1绝缘层5变薄，也能够确保更高的绝缘性。因此，通过使第1绝缘层5变薄，能够既确保下部电极3B与氧化物半导体层6B之间的绝缘耐压，又进一步提高第2TFT204的迁移率。另一方面，在第1TFT104中，通过调整第2绝缘层2的厚度，能够确保下部电极3A与氧化物半导体层6A之间的绝缘耐压。
此外，如果第1金属膜m1和第2金属膜m2的金属材料相同，则例如通过使第2金属膜m2比第1金属膜m1薄，能够使下部电极3B的锥形形状比下部电极3A平缓。在第1金属膜m1和第2金属膜m2的金属材料相互不同的情况下，只要调整各金属膜的材料、厚度、蚀刻方法、蚀刻条件等，以使下部电极3B形成更良好的锥形形状即可。
(在有源矩阵基板中的应用例)
在本实施方式中，第1TFT例如包含像素TFT，第2TFT例如包含电路TFT。像素TFT配置于多个像素区域PIX中的每一个像素区域PIX。电路TFT配置在非显示区域，构成周边电路。
以下，以应用于FFS模式的显示装置的有源矩阵基板为例，更具体地说明各TFT的结构。FFS模式是在一方基板上设置一对电极，在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。此外，本实施方式的有源矩阵基板也可以应用于在液晶层的厚度方向上施加电压的纵向电场方式的模式(例如TN模式或垂直取向模式)的显示装置。
图9是例示出有源矩阵基板1000中的像素TFT20和电路TFT(在此为SSD电路用TFT)21的截面图。另外，图10是示出在有源矩阵基板1000中包含像素TFT20和SSD电路用TFT21的电路的一部分的图。有源矩阵基板1000具有多个像素TFT和多个SSD电路用TFT，但在此仅图示了单个像素TFT20和单个SSD电路用TFT21。
像素TFT20配置于显示区域DR中的各像素区域PIX。像素TFT20具有遮光结构。在图9所示的例子中，像素TFT20是图2A和图2B所示的第1TFT100，但也可以取而代之，设为变形例的第1TFT中的任意一个。在此，省略TFT结构的详细的说明。
在像素TFT20中，氧化物半导体层6A的源极接触区域61s经由源极电极9As电连接到对应的源极总线SL。漏极接触区域61d经由漏极电极9Ad电连接到像素电极PE。
栅极电极8A电连接到栅极总线GL。栅极电极8A也可以是与栅极总线GL一体形成(相连)的。例如，栅极电极8A也可以是栅极总线GL的一部分。在这种情况下，有时将栅极总线GL中的从基板1的法线方向观看时与氧化物半导体层6A重叠的部分称为“栅极电极8A”。
源极电极9As也可以是与源极总线SL一体形成(相连)的。例如，源极电极9As也可以是源极总线SL的一部分。
在源极金属层之上以覆盖像素TFT20的方式形成有上部绝缘层13。上部绝缘层13例如包含无机绝缘层(例如钝化膜)11。如图所示，上部绝缘层13也可以具有包含无机绝缘层11、以及形成在无机绝缘层11上的有机绝缘层12的层叠结构。此外，也可以不形成有机绝缘层12。或者，有机绝缘层12也可以仅形成在显示区域。
在上部绝缘层13上形成有共用电极CE。共用电极CE可以不按每个像素区域PIX而分离。例如也可以是，共用电极CE在连接像素电极PE与漏极电极9Ad的像素接触区域(形成像素接触孔CHp的区域)具有开口部，并形成于除了像素接触区域以外的的整个像素区域PIX。
像素电极PE隔着电介质层17配置在共用电极CE上。像素电极PE按每个像素区域PIX而分离。在各像素区域PIX中，在像素电极PE设置有1个或多个狭缝(开口部)或者切口部。
像素电极PE配置在电介质层17上，在形成于上部绝缘层13和电介质层17的像素接触孔CHp内连接到漏极电极9Ad。
此外，在图示的例子中，是在共用电极CE上隔着电介质层17形成有像素电极PE，但也可以是在像素电极PE上隔着电介质层17形成有共用电极CE。在这种情况下，在各像素区域PIX中，在共用电极CE设置狭缝或切口部。
另外也可以是，像素TFT20在源极金属层内不具有漏极电极。例如，像素电极PE也可以与氧化物半导体层6A的漏极接触区域61d直接连接。也就是说，像素电极PE中的与漏极接触区域61d接触的部分也可以作为漏极电极发挥功能。
而且，虽未图示，但源极总线SL和像素TFT20的源极电极9As也可以使用第1金属膜m1(即与下部电极3A在同一层)形成。将像这样在比栅极金属层和氧化物半导体层6A靠基板1侧配置有源极总线SL的基板结构称为“下部源极结构”。
SSD电路用TFT21构成配置在非显示区域FR的SSD电路Sc。在图10中，仅图示了构成SSD电路Sc的1个单位电路。在该例子中，单位电路包含2个SSD电路用TFT21(n＝2)。SSD电路的构成后述。
SSD电路用TFT21具有非遮光结构。在图9所示的例子中，SSD电路用TFT21是图2A和图2B所示的第2TFT200。也可以取而代之，SSD电路用TFT21设为变形例的第2TFT中的任意一个。SSD电路用TFT21也可以被无机绝缘层11和电介质层17覆盖。在此，省略TFT结构的详细的说明。
SSD电路用TFT21的源极电极9Bs电连接到被供应视频信号V的信号输出线VL，漏极电极9Bd电连接到对应的源极总线SL。SSD电路用TFT21的栅极电极8B被供应SSD控制信号SW。
(SSD电路的构成和动作)
图11是用于说明本实施方式的有源矩阵基板1000中的SSD电路Sc的构成和动作的图。此外，图11是例示，SSD电路Sc的构成不限于图示的构成。
SSD电路Sc配置在源极驱动器SD与显示区域DR之间。SSD电路Sc包含多个SSD电路用TFT21。
SSD电路Sc包含支撑于基板1的多个单位电路U1～Ui(以下统称为“单位电路U”。)。多个单位电路U各自从1个信号输出线VL向n个(n为2以上的整数)源极总线SL分配显示信号。在图11中示出了n＝3的情况，也就是各单位电路U从1个信号输出线VL向3个源极总线SL分配显示信号的情况。
各单位电路U包含n个(在此为3个)分支配线BL和n个(在此3个)SSD电路用TFT21(在单位电路U1中为TFT21(1)、21(2)、21(3))。3个分支配线BL连接到1个信号输出线VL。另外，3个TFT21分别连接到3个分支配线BL中的每一个分支配线BL。这些TFT21对3个分支配线BL与3个源极总线SL(在单位电路U1中为SL1～SL3)的电连接单独(独立)地进行接通/断开控制。
以下，以单位电路U1为例，更具体地说明各单位电路U的构成。
单位电路U1从信号输出线VL1向源极总线SL1～SL3分配显示信号V(1)。
单位电路U1中的TFT21的源极电极和漏极电极分别连接到对应的分支配线BL和源极总线SL，对对应的分支配线BL与源极总线SL的电连接进行接通/断开控制。
SSD电路Sc还具有n个(在此为3个)控制信号干线CL1～CL3(统称为“控制信号干线CL”。)。控制信号干线CL连接到设置在非显示区域FR的控制电路。
从控制信号干线CL1向TFT21(1)的栅极电极供应选择信号(SSD控制信号)SW1，从控制信号干线(第2控制信号干线)CL2向TFT21C的栅极电极供应SSD控制信号SW2。这些SSD控制信号规定了同一组内的选择开关的导通期间，与来自源极驱动器SD的时序信号输出是同步的。各单位电路U将通过对信号输出线VL的输出进行分时而得到的数据电位按时间序列写入到对应的3个源极总线SL中(分时驱动)。
在图示的例子中，各单位电路U是针对3个源极总线SL(例如与R、G、B像素相对应的3个源极总线)配置的(n＝3)。在这种情况下，各单位电路U中的3个TFT21的栅极电极分别被施加具有约33％左右的高占空比的SSD控制信号(驱动信号)SW。
此外，本实施方式的SSD电路Sc不限于上述所例示的构成，能具有各种构成。n没有特别限定，但例如可以是2以上6以下，优选是2或3。SSD控制信号SW的占空比能根据n的值或有无内嵌式触摸面板而不同。例如在n＝2的情况下，各单位电路U中的2个TFT21的栅极电极分别被施加具有约50％的高占空比的SSD控制信号(驱动信号)SW(参照图10)。另外，在有源矩阵基板1000具备内嵌式触摸面板的情况下，SSD控制信号的占空比有时例如会减少至约一半左右。
在本说明书中，关于使用SSD电路Sc的显示装置的动作、分时驱动的时序图等，援引特开2008-225036号公报、特开2006-119404号以及国际公开2011/118079号公报的所有公开内容用于参考。
(实施例)
本发明的发明人调查了将非遮光结构应用于SSD电路用TFT的效果，因此，说明其方法和结果。
首先，作为实施例，制作了具备具有包括透明导电膜的下部电极的SSD电路用TFT的有源矩阵基板。另外，作为比较例，制作了具备具有包括金属膜的下部电极的SSD电路用TFT的有源矩阵基板。实施例和比较例的有源矩阵基板除了SSD电路用TFT以外具有同样的结构。
图13A和图13B分别是示出实施例和比较例中的SSD电路用TFT901、902的截面图。实施例中的SSD电路用TFT901具备：配置在基板1上的透明的下部电极3(t)、氧化物半导体层6、栅极绝缘层7、栅极电极8、未图示的源极和漏极电极。在此，作为氧化物半导体层6，使用In-Ga-Zn-O系半导体层。下部电极3(t)是包括铟-锡氧化膜(厚度：50nm)的透明电极。比较例中的SSD电路用TFT902具有具有遮光性的下部电极3(m)。下部电极3(m)是包括Cu/Ti膜(厚度：230nm)的金属电极。SSD电路用TFT902除了下部电极的材料以外具有与SSD电路用TFT901同样的结构。
接着，对使用实施例和比较例的有源矩阵基板的显示面板进行使其在高温环境下(温度70℃)动作1000小时的老化试验，调查了由老化试验引起的SSD电路用TFT901、902的特性变化。在老化试验中，对SSD电路用TFT901、902的驱动信号的占空比被设为约33％。在此，测定老化试验前和试验后的各SSD电路用TFT901、902的Vg-Id特性，求出了阈值电压Vth向正侧的偏移量ΔVth。
图14是示出实施例和比较例中的SSD电路用TFT901、902的偏移量ΔVth的图。如图所示，实施例中的SSD电路用TFT901的偏移量ΔVth与比较例中的SSD电路用TF902的偏移量ΔVth相比大幅减少。因此可知，根据实施例的有源矩阵基板，能够实现SSD电路用TFT的长寿命化。
根据上述结果能够确认，通过使用透明电极作为SSD电路用TFT的下部电极，与使用具有遮光性的下部电极的情况相比，能够抑制阈值电压Vth的正偏移。此外，SSD电路用TFT的下部电极不限于透明电极，只要具有在从基板的法线方向观看时与沟道区域重叠的光透射部，就能起到与上述同样的效果。
(有源矩阵基板1001的制造方法)
接下来，参照附图来说明本实施方式的有源矩阵基板的制造方法的一例。在此，以制造图9所示的作为像素TFT20的第1TFT100和作为SSD电路用TFT21的第2TFT200的方法为例进行说明。
图15是示出用于说明有源矩阵基板1001的制造方法的一例的工艺流程的图。
·STEP(步骤)1：下部电极3A、3B的形成
在基板1上例如通过溅射法形成第1金属膜m1(厚度：例如50nm以上500nm以下)。接着，通过公知的光刻工序进行第1金属膜m1的图案化(例如湿式蚀刻)。接着，形成第1透明导电膜t1(厚度：例如30nm以上300nm以下)，通过公知的光刻工序进行第1透明导电膜的图案化(例如湿式蚀刻)。从而，形成包含第1金属膜m1和第1透明导电膜t1的下部电极3A、以及包含第1透明导电膜t1的透明的下部电极3B。
作为基板1，能够使用透明且具有绝缘性的基板，例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
第1金属膜的材料没有特别限定，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将这些多个膜层叠而成的层叠膜。在此，作为第1金属膜，使用从基板1侧起按顺序包含Ti膜(厚度：30nm)和Cu膜(厚度：200nm)的层叠膜(Cu/Ti膜)。
作为第1透明导电膜的材料，没有特别限定，但能够使用铟-锌氧化物、铟-锡氧化物(ITO)、ZnO等金属氧化物等。在此，作为第1透明导电膜，通过溅射法使用铟-锡氧化物(ITO)(厚度：50nm)。
·STEP2：第1绝缘层5的形成
接着，以覆盖下部电极3A、下部电极3B的方式形成第1绝缘层5(厚度：例如200nm以上600nm以下)。
第1绝缘层5例如通过CVD法形成。作为第1绝缘层5，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。第1绝缘层5可以是单层，也可以具有层叠结构。例如可以是，在基板侧(下层)为了防止来自基板1的杂质等的扩散而形成氮化硅(SiNx)层、氮氧化硅层等，在其之上的层(上层)为了确保绝缘性而形成氧化硅(SiO2)层、氧氮化硅层等。在此，作为第1绝缘层5，也可以形成以氮化硅(SiNx)层(厚度：50～600nm)为下层、以氧化硅(SiO2)层(厚度：50～600nm)为上层的层叠膜。如果使用氧化硅膜等氧化物膜作为第1绝缘层5(在第1绝缘层5具有层叠结构的情况下，作为其最上层)，则能够通过氧化物膜降低在之后形成的氧化物半导体层的沟道区域产生的氧化缺损，因此，能够抑制沟道区域的低电阻化。
·STEP3：氧化物半导体层6A、6B的形成
接着，在第1绝缘层5之上形成氧化物半导体膜。之后，可以进行氧化物半导体膜的退火处理。氧化物半导体膜的厚度例如可以是15nm以上200nm以下。
接着，通过公知的光刻工序来进行氧化物半导体膜的图案化。氧化物半导体膜的图案化例如可以通过使用了包含磷酸、硝酸以及乙酸的PAN系蚀刻液、或者草酸系蚀刻液的湿式蚀刻来进行。从而，得到成为第1TFT100和第2TFT200的活性层的氧化物半导体层6A、6B。
氧化物半导体膜例如能通过溅射法形成。在此，作为氧化物半导体膜，形成包含In、Ga以及Zn的In-Ga-Zn-O系半导体膜(厚度：50nm)膜。
·STEP4：栅极绝缘层、栅极金属层的形成
接着，以覆盖氧化物半导体层6A、6B的方式按顺序形成栅极绝缘膜(厚度：例如80nm以上250nm以下)和栅极用导电膜(厚度：例如50nm以上500nm以下)。
作为栅极绝缘膜，能够使用与第1绝缘层5同样的绝缘膜(作为第1绝缘层5所例示的绝缘膜)。在此，作为栅极绝缘膜，形成氧化硅(SiO2)层。如果使用氧化硅膜等氧化物膜作为绝缘膜，则能够通过氧化物膜降低在氧化物半导体层6A、6B的沟道区域产生的氧化缺损，因此，能够抑制沟道区域的低电阻化。
作为栅极用导电膜，例如能够使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。栅极用导电膜也可以具有包含由不同导电材料形成的多个层的层叠结构。在此，作为栅极用导电膜，使用以Ti膜为下层、以Cu膜为上层的Cu/Ti层叠膜，或者使用以Mo膜为下层、以Cu膜为上层的Cu/Mo层叠膜。
之后，在栅极用导电膜上形成抗蚀剂层，将抗蚀剂层作为掩模进行栅极用导电膜的图案化，从而形成包含栅极电极8A、栅极电极8B以及栅极总线GL的栅极金属层。接着，将上述抗蚀剂层或栅极金属层作为掩模，进行栅极绝缘膜的蚀刻，得到栅极绝缘层7A、栅极绝缘层7B。从而，氧化物半导体层6A中的隔着栅极绝缘层7A与栅极电极8A重叠的区域成为沟道区域61c。氧化物半导体层6B中的隔着栅极绝缘层7B与栅极电极8B重叠的区域成为沟道区域62c。
·STEP5：低电阻化处理以及层间绝缘层10的形成
接着，也可以进行氧化物半导体层6A、氧化物半导体层6B的低电阻化处理。作为低电阻化处理，例如可以进行等离子体处理。从而，在从基板1的主面的法线方向观看时，氧化物半导体层6A、6B中的位于沟道区域61c、62c的两侧且露出的区域成为电阻率比沟道区域61c、62c低的低电阻区域。低电阻区域也可以是导电体区域(例如片电阻：200Ω/□以下)。
接着，形成覆盖氧化物半导体层6A、6B、栅极绝缘层7A、7B以及栅极金属层的层间绝缘层10。作为层间绝缘层10，能够将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层形成为单层或层叠形成。无机绝缘层的厚度可以是100nm以上500nm以下。如果使用氮化硅膜等使氧化物半导体还原的绝缘膜来形成层间绝缘层10，则能够将氧化物半导体层6A、6B中的与层间绝缘层10接触的区域(在此为低电阻区域)的电阻率维持得低，因此是优选的。在此，作为层间绝缘层10，例如通过CVD法来形成以SiO2层为下层、以SiNx层为上层的层叠膜。
之后，例如通过干式蚀刻来进行层间绝缘层10的图案化。从而，在层间绝缘层10形成使氧化物半导体层6A的一部分61s、61d、氧化物半导体层6B的一部分62s、62d分别露出的开口部p1～p4。
·STEP6：源极金属层的形成
接着，在层间绝缘层10上形成源极用导电膜(厚度：例如50nm以上500nm以下)，并进行源极用导电膜的图案化。从而，形成包含源极电极9As、漏极电极9Ad、漏极电极9Bs、漏极电极9Bd以及源极总线SL的上部金属层。这样，制造出第1TFT100和第2TFT200。
作为源极用导电膜，例如能够使用从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)中选出的元素或是以这些元素为成分的合金等。例如可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。在此，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP7：无机绝缘层11和有机绝缘层12的形成
接下来，以覆盖层间绝缘层10和源极金属层的方式形成上部绝缘层13。在此，作为上部绝缘层13，按顺序形成无机绝缘层11(厚度：例如100nm以上500nm以下)和有机绝缘层12(厚度：例如1～3μm，优选是2～3μm)。此外，也可以除去有机绝缘层12中的位于非显示区域的整个部分。或者，也可以不形成有机绝缘层12。
作为无机绝缘层11，能够使用与层间绝缘层10同样的无机绝缘膜(作为层间绝缘层10所例示的绝缘膜)。在此，作为无机绝缘层11，例如通过CVD法形成SiNx层(厚度：300nm)。有机绝缘层12例如也可以是包含感光性树脂材料的有机绝缘膜(例如丙烯酸系树脂膜)。
之后，进行有机绝缘层12的图案化。从而，在各像素区域PIX中，在有机绝缘层12形成使无机绝缘层11的一部分露出的第1开口部。第1开口部配置为在从基板1的法线方向观看时与作为像素TFT的第1TFT100的漏极电极9Ad重叠。
·STEP8：共用电极CE的形成
接着，在上部绝缘层13上形成共用电极CE。
首先，在上部绝缘层13上和第1开口部内形成未图示的下部透明导电膜(厚度：20～300nm)。在此，例如，通过溅射法形成铟-锌氧化物膜作为下部透明导电膜。作为第1透明电极膜的材料，能够使用铟-锡氧化物(ITO)、铟-锌氧化物、ZnO等金属氧化物。之后，进行下部透明导电膜的图案化。在图案化中，例如，可以使用草酸系蚀刻液来进行湿式蚀刻。从而，得到共用电极CE。共用电极CE例如可以配置于除了形成像素接触孔CHp的像素接触孔形成区域以外的大致整个显示区域。
·STEP9：电介质层17的形成
接着，以覆盖共用电极CE的方式形成电介质层17(厚度：50～500nm)，并进行电介质层17和无机绝缘层11的图案化。
电介质层17在像素区域PIX中形成在有机绝缘层12和共用电极CE上以及第1开口部内。电介质层17的材料可以与作为无机绝缘层11的材料所例示的材料相同。在此，作为电介质层17，例如通过CVD法形成SiN膜。
之后，通过光刻工序来形成在电介质层17上形成的抗蚀剂层(未图示)。将该抗蚀剂层和有机绝缘层12作为掩模，进行电介质层17和无机绝缘层11的蚀刻(例如干式蚀刻)。电介质层17和无机绝缘层11的蚀刻可以通过同一蚀刻工序进行。从而，在像素区域中形成使氧化物半导体层6A的漏极接触区域61d的一部分露出的像素接触孔CHp。像素接触孔CHp由形成在无机绝缘层11的开口部、有机绝缘层12的第1开口部以及电介质层17的开口部构成。
·STEP10：像素电极PE的形成
接着，在电介质层17上和像素接触孔CHp内形成未图示的上部透明导电膜(厚度：20～300nm)。上部透明导电膜的材料可以与作为上部透明导电膜的材料所例示的材料相同(例如ITO)。
之后，进行上部透明导电膜的图案化。例如，可以使用草酸系蚀刻液来进行上部透明导电膜的湿式蚀刻。从而，得到像素电极PE。像素电极PE在像素区域PIX中形成在电介质层17上和像素接触孔CHp内，在像素接触孔CHp内被连接到像素TFT的漏极电极9Ad。这样，制造出有源矩阵基板1000。
此外，变形例1、2的有源矩阵基板1001、1002也能通过与上述同样的方法来制造。但是，在变形例1的有源矩阵基板1001中，在STEP1中，是在进行了第1透明导电膜t1的形成和图案化后，进行第1金属膜m1的形成和图案化。
变形例3的有源矩阵基板1003在STEP1中，是在进行了第1金属膜m1的形成和图案化，形成了下部电极3A后，以覆盖下部电极3A的方式形成第2绝缘层2(厚度：例如50nm以上600nm以下)。
作为第2绝缘层2，能够使用与第1绝缘层5同样的绝缘膜(作为第1绝缘层5所例示的绝缘膜)。第2绝缘层2的材料可以与第1绝缘层5相同，也可以不同。例如，可以形成SiN层(厚度：例如150nm)作为第2绝缘层2，形成SiO2层(厚度：例如150nm)作为第1绝缘层5。通过在2个TFT间使介于下部电极与沟道区域之间的绝缘层的厚度不同，能够改变来自下部电极的电场强度。因此，各TFT能够从元件劣化或迁移率的角度来选择更优化的绝缘层的厚度。第2绝缘层2的厚度没有特别限定，但也可以比第1绝缘层5薄。之后，通过在第2绝缘层2上形成第1透明导电膜t1并进行图案化，得到下部电极3B。之后的工序与上述是同样的。
变形例4的有源矩阵基板1004能通过与有源矩阵基板1003同样的方法制造。但使用第2金属膜m2来替代第1透明导电膜t1。第2金属膜m2的材料可以与第1金属膜m1相同，也可以不同。例如，可以形成Cu/Ti膜(厚度：例如230nm)作为第1金属膜m1，形成Mo膜(厚度：例如50nm)作为第2金属膜m2。
＜氧化物半导体＞
本实施方式的各TFT的氧化物半导体层中包含的氧化物半导体(也称为金属氧化物或氧化物材料。)可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的两层结构的情况下，两层中的位于栅极电极侧的层(若是底栅结构则为下层，若是顶栅结构则为上层)中包含的氧化物半导体的能隙可以小于位于与栅极电极相反的一侧的层(若是底栅结构则为上层，若是顶栅结构则为下层)中包含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以大于位于与栅极电极相反的一侧的层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-0073911号公报。将特开2014-0073911号公报的所有公开内容援引至本说明书中用于参考。
氧化物半导体层例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-0073911号公报、特开2012-134475号公报、特开2014-2090627号公报等。将特开2012-134475号公报和特开2014-2090627号公报的所有公开内容援引至本说明书中用于参考。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(是a-SiTFT的20多倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层也可以包含其它氧化物半导体来替代In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体、In-W-Zn-O系半导体等。
本发明的实施方式能适合用于具有形成为单片的周边电路的有源矩阵基板。这种有源矩阵基板应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。

Claims (16)

1.一种有源矩阵基板，具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，
上述有源矩阵基板的特征在于，
上述多个氧化物半导体TFT包含多个第1TFT和多个第2TFT，
各第1TFT具备：第1下部电极；第1绝缘层，其覆盖上述第1下部电极；第1氧化物半导体层，其配置在上述第1绝缘层上；以及第1栅极电极，其隔着第1栅极绝缘层配置在上述第1氧化物半导体层的一部分上，
在上述各第1TFT中，
上述第1氧化物半导体层包含在从上述基板的法线方向观看时与上述第1栅极电极重叠的第1沟道区域，
上述第1下部电极具有在从上述基板的法线方向观看时与整个上述第1沟道区域重叠的第1遮光部，上述第1遮光部包含第1金属膜，
各第2TFT具备：第2下部电极；上述第1绝缘层，其以覆盖上述第2下部电极的方式延伸设置；第2氧化物半导体层，其配置在上述第1绝缘层上；以及第2栅极电极，其隔着第2栅极绝缘层配置在上述第2氧化物半导体层的一部分上，
在上述各第2TFT中，
上述第2氧化物半导体层包含在从上述基板的法线方向观看时与上述第2栅极电极重叠的第2沟道区域，
上述第2下部电极具有在从上述基板的法线方向观看时与上述第2沟道区域的至少一部分重叠的光透射部，上述光透射部包含第1透明导电膜，但不包含遮光性的金属膜。
2.根据权利要求1所述的有源矩阵基板，其中，
上述各第1TFT的上述第1下部电极具有包含上述第1金属膜和上述第1透明导电膜的层叠结构。
3.根据权利要求2所述的有源矩阵基板，其中，
在上述各第1TFT的上述第1下部电极中，上述第1透明导电膜以覆盖上述第1金属膜的侧面和上表面的方式配置在上述第1金属膜上。
4.根据权利要求2所述的有源矩阵基板，其中，
在上述各第1TFT的上述第1下部电极中，上述第1金属膜配置在上述第1透明导电膜上。
5.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
在上述各第2TFT的上述第2下部电极中，在从上述基板的法线方向观看时，上述光透射部与整个上述第2沟道区域重叠。
6.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
上述各第2TFT的上述第2下部电极还包含第2遮光部，上述第2遮光部包含上述第1金属膜，
在上述各第2TFT的上述第2下部电极中，在从上述基板的法线方向观看时，上述光透射部仅与上述第2沟道区域的一部分重叠，上述第2遮光部与上述第2沟道区域的另一部分重叠。
7.根据权利要求1所述的有源矩阵基板，其中，
上述有源矩阵基板在上述第1绝缘层与上述基板之间还具有第2绝缘层，
在上述各第1TFT中，上述第1下部电极配置在上述基板与上述第2绝缘层之间，上述第1绝缘层和上述第2绝缘层位于上述第1氧化物半导体层与上述第1下部电极之间，
在上述各第2TFT中，上述第2下部电极配置在上述第2绝缘层与上述第1绝缘层之间，上述第1绝缘层位于上述第2氧化物半导体层与上述第2下部电极之间，但上述第2绝缘层不位于上述第2氧化物半导体层与上述第2下部电极之间。
8.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
在上述各第2TFT中，上述第2下部电极电连接到上述第2栅极电极，作为上述各第2TFT的下部栅极电极发挥功能。
9.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
在上述有源矩阵基板的驱动时，施加到上述各第2TFT的上述第2栅极电极的驱动信号的占空比高于施加到上述各第1TFT的上述第1栅极电极的驱动信号的占空比。
10.根据权利要求9所述的有源矩阵基板，其中，
在上述有源矩阵基板的驱动时，施加到上述各第1TFT的上述第1栅极电极的驱动信号的占空比不到5％，
施加到上述各第2TFT的上述第2栅极电极的驱动信号的占空比为10％以上。
11.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具备：
显示区域，其包含多个像素区域；
非显示区域，其位于显示区域的周边，并且包含形成有周边电路的电路形成区域；
多个源极总线和多个栅极总线，其支撑于上述基板；
多个像素TFT，其分别配置在各像素区域；以及
多个电路TFT，其构成上述周边电路，
上述各像素TFT的源极电极电连接到上述多个源极总线中的1个源极总线，上述各像素TFT的栅极电极电连接到上述多个栅极总线中的1个栅极总线，
上述多个第1TFT包含上述多个像素TFT，
上述多个第2TFT包含上述多个电路TFT中的至少一部分。
12.根据权利要求11所述的有源矩阵基板，其中，
上述周边电路包含向上述多个源极总线中的n个源极总线分配显示信号的SSD电路，
上述多个第2TFT包含构成上述SSD电路的多个SSD电路用TFT，各SSD电路用TFT向上述n个源极总线中的对应的1个源极总线供应视频信号。
13.根据权利要求2至4中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具有包含上述第1金属膜的配线，
上述各第2TFT的上述第2下部电极电连接到上述配线。
14.根据权利要求2至4中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板还具有包含上述第1金属膜和上述第1透明导电膜的配线，
在从上述基板的法线方向观看时，上述配线中的与上述各第2TFT的上述第2下部电极不重叠的部分具有低电阻部，上述低电阻部包含上述第1金属膜和上述第1透明导电膜，上述配线中的与上述各第2TFT的上述第2沟道区域重叠的部分具有高电阻部，上述高电阻部包含上述第1透明导电膜但不包含上述第1金属膜，上述高电阻部作为上述第2下部电极的上述光透射部发挥功能。
15.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层包含In-Ga-Zn-O系半导体。
16.根据权利要求15所述的有源矩阵基板，其中，
上述In-Ga-Zn-O系半导体包含结晶质部分。
CN202210094561.7A 2021-02-05 2022-01-26 有源矩阵基板 Pending CN114883340A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163146291P 2021-02-05 2021-02-05
US63/146,291 2021-02-05

Publications (1)

Publication Number Publication Date
CN114883340A true CN114883340A (zh) 2022-08-09

Family

ID=82666699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210094561.7A Pending CN114883340A (zh) 2021-02-05 2022-01-26 有源矩阵基板

Country Status (1)

Country Link
CN (1) CN114883340A (zh)

Also Published As

Publication number Publication date
US20220254814A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
CN110931505B (zh) 显示装置
CN110931508B (zh) 有源矩阵基板及其制造方法
JP5824536B2 (ja) 半導体装置およびその製造方法
CN109661696B (zh) 有源矩阵基板及其制造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
CN107851668B (zh) 半导体装置及其制造方法
CN113257835A (zh) 有源矩阵基板及其制造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11569324B2 (en) Active matrix substrate and method for manufacturing same
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN113078167A (zh) 有源矩阵基板及其制造方法
CN111755507A (zh) 有源矩阵基板及其制造方法
CN113345914B (zh) 有源矩阵基板和显示装置
CN114883340A (zh) 有源矩阵基板
CN112054031B (zh) 有源矩阵基板及其制造方法
CN113903752A (zh) 有源矩阵基板及其制造方法
CN113903753A (zh) 有源矩阵基板及其制造方法
US12002820B2 (en) Active matrix substrate
CN113540122B (zh) 有源矩阵基板及显示装置
US11581340B2 (en) Active matrix substrate
CN110896081A (zh) 阵列基板、液晶面板以及有机el显示面板
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof
CN115377115A (zh) 有源矩阵基板和液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination