CN104332473A - 一种阵列基板、其制备方法、显示面板和显示装置 - Google Patents

一种阵列基板、其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN104332473A
CN104332473A CN201410438637.9A CN201410438637A CN104332473A CN 104332473 A CN104332473 A CN 104332473A CN 201410438637 A CN201410438637 A CN 201410438637A CN 104332473 A CN104332473 A CN 104332473A
Authority
CN
China
Prior art keywords
electrode
via hole
layer
underlay substrate
public
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410438637.9A
Other languages
English (en)
Inventor
占红明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410438637.9A priority Critical patent/CN104332473A/zh
Priority to US14/771,094 priority patent/US9893091B2/en
Priority to EP14891131.6A priority patent/EP3188235B1/en
Priority to PCT/CN2014/091555 priority patent/WO2016029564A1/zh
Publication of CN104332473A publication Critical patent/CN104332473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种阵列基板、其制备方法、显示面板和显示装置，以解决阵列基板制备过程中由于连接公共电极和公共电极线的过孔的孔深和尺寸较大，所导致的后续制备过程的涂布膜层产生波纹而影响阵列基板的良率的问题。所述阵列基板，包括衬底基板，依次形成于衬底基板上的栅极金属层、栅极绝缘层、有源层、源漏极金属层、钝化层和公共电极层，及位于有源层和源漏极金属层之间或者源漏极金属层和钝化层之间的像素电极层；栅极金属层包括栅电极和公共电极线；像素电极层或源漏极金属层包括连接电极，连接电极通过栅极绝缘层上的第一过孔与公共电极线电连接，连接电极通过钝化层上的第二过孔与公共电极层的公共电极电连接。

Description

一种阵列基板、其制备方法、显示面板和显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板、其制备方法、显示面板和显示装置。
背景技术
薄膜场效应晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)由于其具有体积小、功耗低、无辐射等优点，是较为理想的显示设备。近年来，TFT-LCD在显示领域的应用范围逐步扩大，相关的技术也发展迅速。其中，高开口率高级超维场开关(High aperture ratio Advanced-SuperDimensional Switching，HADS)由于具有宽的视角和低的色偏等诸多优点，已广泛应用在各种显示产品中。
如图1所示，现有技术的HADS技术制备的阵列基板，包括衬底基板1、栅电极2、公共电极线3、栅极绝缘层4、有源层5、像素电极6、漏电极8、源电极7、数据线9、钝化层10、公共电极11。其中，公共电极11经过孔20与公共电极线3电连接。由图1可知，过孔20是贯穿栅极绝缘层4和钝化层10的过孔，而在阵列基板设计时，为了减少公共电极11和数据线9之间的耦合电容，钝化层10需要做得比较厚，因此，为了保证过孔20的有效性，过孔20的孔深要足够深且过孔尺寸较大。但是，过孔20的较大的孔深和尺寸使后续制备过程的涂布工艺很难控制，容易使涂布膜层形成波纹，从而影响制备阵列基板的良率。
发明内容
本发明的目的是提供一种阵列基板、其制备方法、显示面板和显示装置，以解决阵列基板制备过程中由于连接公共电极和公共电极线的过孔的孔深和尺寸较大，所导致的后续制备过程的涂布膜层产生波纹而影响阵列基板的良率的问题。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种阵列基板，包括衬底基板，依次形成于所述衬底基板上的栅极金属层、栅极绝缘层、有源层、源漏极金属层、钝化层和公共电极层，及位于所述有源层和所述源漏极金属层之间或者所述源漏极金属层和所述钝化层之间的像素电极层；所述栅极金属层包括栅电极和公共电极线；
所述像素电极层或所述源漏极金属层包括连接电极，所述连接电极通过所述栅极绝缘层上的第一过孔与所述公共电极线电连接，所述连接电极通过所述钝化层上的第二过孔与所述公共电极层的公共电极电连接。
本发明实施例中，通过在像素电极层或源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹。
优选的，所述连接电极与所述栅极金属层和所述钝化层直接接触。
优选的，所述第一过孔和所述第二过孔在所述衬底基板上的垂直投影相互错开，所述第一过孔与所述公共电极线的位置对应，所述第二过孔与所述公共电极的位置对应，所述第一过孔和所述第二过孔在所述衬底基板上的垂直投影落于所述连接电极在所述衬底基板上的垂直投影的范围内。本实施例中，所述第一过孔和所述第二过孔的垂直投影非同一位置，彼此互不影响。
优选的，所述连接电极位于所述像素电极层，所述连接电极与所述像素电极层的像素电极彼此绝缘。
优选的，所述连接电极位于所述源漏极金属层，所述连接电极与所述源漏极金属层的源电极、漏电极和数据线彼此绝缘。
本发明实施例有益效果如下：通过在像素电极层或源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例提供一种显示面板，包括如上实施例所述的阵列基板。
本发明实施例有益效果如下：通过在像素电极层或源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例提供一种显示装置，包括如上实施例所述的显示面板。
本发明实施例有益效果如下：通过在像素电极层或源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例提供一种阵列基板的制备方法，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成所述栅极绝缘层和有源层；
在所述栅极绝缘层上的、所述有源层之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括像素电极和连接电极的像素电极层，所述连接电极和所述像素电极彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极和数据线的源漏极金属层；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
本发明实施例有益效果如下：通过在像素电极层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例一种阵列基板的制备方法，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成所述栅极绝缘层和有源层；
在所述栅极绝缘层上的、所述有源层之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，所述连接电极与所述源电极、所述漏电极和所述数据线彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板形成包括像素电极的像素电极层；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
本发明实施例有益效果如下：通过在源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例一种阵列基板的制备方法，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成所述栅极绝缘层、有源层及包括像素电极的像素电极层；
在所述栅极绝缘层上的、所述有源层和所述像素电极之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，所述连接电极与所述源电极、所述漏电极和所述数据线彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
本发明实施例有益效果如下：通过在源漏极金属层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
本发明实施例提供一种阵列基板的制备方法，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成栅极绝缘层、有源层及包括源电极、漏电极和数据线的源漏极金属层；
在所述栅极绝缘层上的、所述有源层和所述数据线之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括像素电极和连接电极的像素电极层，所述连接电极与所述像素电极彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
本发明实施例有益效果如下：通过在像素电极层设置连接电极，所述连接电极通过所述第一过孔与所述公共电极线电连接，所述公共电极层的公共电极通过所述第二过孔与所述连接电极电连接，实现所述公共电极与所述公共电极线的电连接，由于所述第一过孔和所述第二过孔是通过连接电极实现电连接，因此所述第一过孔和所述第二过孔的孔深和尺寸相比于直接贯穿所述栅极绝缘层和所述钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
附图说明
图1为现有技术HADS阵列基板的结构示意图；
图2为本发明实施例提供的第一种阵列基板的结构示意图；
图3为本发明实施例提供的第二种阵列基板的结构示意图；
图4为本发明实施例提供的第三种阵列基板的结构示意图；
图5为本发明实施例提供的第四种阵列基板的结构示意图；
图6为本发明实施例提供的第一种阵列基板的制备方法；
图7为本发明实施例提供的第二种阵列基板的制备方法；
图8为本发明实施例提供的第三种阵列基板的制备方法；
图9为本发明实施例提供的第四种阵列基板的制备方法。
附图标记：
衬底基板1；栅电极2；公共电极线3；栅极绝缘层4；有源层5；像素电极6；漏电极8；源电极7；数据线9；钝化层10；公共电极11；连接电极12；第一过孔13；第二过孔14。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
实施例一
本发明实施例提供一种阵列基板，包括衬底基板，依次形成于衬底基板上的栅极金属层、栅极绝缘层、有源层、源漏极金属层、钝化层和公共电极层，及位于有源层和源漏极金属层之间或者源漏极金属层和钝化层之间的像素电极层；栅极金属层包括栅电极和公共电极线；
像素电极层或源漏极金属层包括连接电极，连接电极通过栅极绝缘层上的第一过孔与公共电极线电连接，连接电极通过钝化层上的第二过孔与公共电极层的公共电极电连接。
本发明实施例中，通过在像素电极层或源漏极金属层设置连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极层的公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔是通过连接电极实现电连接，因此第一过孔和第二过孔的孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹。
本实施例中，连接电极与栅极金属层和钝化层是直接接触，并通过栅极金属层上的第一过孔和钝化层上的第二过孔，分别与公共电极线和公共电极实现电连接。优选的，第一过孔和第二过孔在衬底基板上的垂直投影相互错开，第一过孔与公共电极线的位置对应，第二过孔与公共电极的位置对应，第一过孔和第二过孔在衬底基板上的垂直投影落于连接电极在衬底基板上的垂直投影的范围内。由于第一过孔和第二过孔的垂直投影非同一位置，彼此互不影响。
优选的，连接电极位于像素电极层，连接电极与像素电极层的像素电极彼此绝缘。或者，连接电极位于源漏极金属层，连接电极与源漏极金属层的源电极、漏电极和数据线彼此绝缘。
为了使更清楚的了解本发明，本实施例中对像素电极层和源漏极金属层的层级设置、连接电极位于像素电极层和源漏极金属层所包括的具体结构进行说明，如下：
参见图2，本发明实施例提供一种阵列基板，包括衬底基板1，依次形成于衬底基板1上的栅极金属层、栅极绝缘层4、有源层5、像素电极层、源漏极金属层、钝化层10和公共电极层；栅极金属层包括栅电极2和公共电极线3，像素电极层包括像素电极6，源漏极金属层包括源电极7、漏电极8和数据线9，公共电极层包括公共电极11，源电极7、漏电极8、栅电极2和有源层5构成薄膜晶体管(Thin Film Transistor，TFT)。
像素电极层还包括连接电极12，连接电极12通过栅极绝缘层上的第一过孔13与公共电极线3电连接，连接电极12通过钝化层上的第二过孔14与公共电极层的公共电极11电连接。本实施例中，连接电极12与像素电极6同层设置。
根据图2，连接电极12与栅极绝缘层4和钝化层10直接接触，设置于有源层5和像素电极6区域之外。
第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)相互错开，第一过孔13与公共电极线3的位置对应，第二过孔14与公共电极11的位置对应，第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)落于连接电极12在衬底基板1上的垂直投影(未示出)的范围内，虽然本实施例中未示出各上述的各投影，但是图2直观的示出的第一过孔13、第二过孔14和连接电极12的位置关系。由于第一过孔13和第二过孔14的垂直投影非同一位置，彼此互不影响。
优选的，连接电极12与像素电极6彼此绝缘。
本实施例中，通过在像素电极层上设置连接电极12，所述连接电极12通过所述第一过孔13与所述公共电极线3电连接，所述公共电极层的公共电极11通过所述第二过孔14与所述连接电极12电连接，实现所述公共电极11与所述公共电极线3的电连接，由于所述第一过孔13和所述第二过孔14是通过连接电极12实现电连接，因此所述第一过孔13和所述第二过孔14的孔深和尺寸相比于直接贯穿所述栅极绝缘层4和所述钝化层10这两层的连续过孔(如图1所示的过孔20)的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
参见图3，本发明实施例提供一种阵列基板，包括衬底基板1，依次形成于衬底基板1上的栅极金属层、栅极绝缘层4、有源层5、像素电极层、源漏极金属层、钝化层10和公共电极层；栅极金属层包括栅电极2和公共电极线3，像素电极层包括像素电极6，源漏极金属层包括源电极7、漏电极8和数据线9，公共电极层包括公共电极11，源电极7、漏电极8、栅电极2和有源层5构成TFT。
源漏极金属层还包括连接电极12，连接电极12通过栅极绝缘层上的第一过孔13与公共电极线3电连接，连接电极12通过钝化层上的第二过孔14与公共电极层的公共电极11电连接。本实施例中，连接电极12与源电极7、漏电极8和数据线9同层设置。
根据图3，连接电极12与栅极绝缘层4和钝化层10直接接触，设置于有源层5和像素电极6区域之外。
第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)相互错开，第一过孔13与公共电极线3的位置对应，第二过孔14与公共电极11的位置对应，第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)落于连接电极12在衬底基板1上的垂直投影(未示出)的范围内，虽然本实施例中未示出各上述的各投影，但是图3直观的示出的第一过孔13、第二过孔14和连接电极12的位置关系。由于第一过孔13和第二过孔14的垂直投影非同一位置，彼此互不影响。
优选的，连接电极12与源电极7、漏电极8和数据线9彼此绝缘。
本实施例中，通过在源漏极金属层上设置连接电极12，所述连接电极12通过所述第一过孔13与所述公共电极线3电连接，所述公共电极层的公共电极11通过所述第二过孔14与所述连接电极12电连接，实现所述公共电极11与所述公共电极线3的电连接，由于所述第一过孔13和所述第二过孔14是通过连接电极12实现电连接，因此所述第一过孔13和所述第二过孔14的孔深和尺寸相比于直接贯穿所述栅极绝缘层4和所述钝化层10这两层的连续过孔(如图1所示的过孔20)的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
参见图4，本发明实施例提供一种阵列基板，包括衬底基板1，依次形成于衬底基板1上的栅极金属层、栅极绝缘层4、有源层5、源漏极金属层、像素电极层、钝化层10和公共电极层；栅极金属层包括栅电极2和公共电极线3，像素电极层包括像素电极6，源漏极金属层包括源电极7、漏电极8和数据线9，公共电极层包括公共电极11，源电极7、漏电极8、栅电极2和有源层5构成TFT。
源漏极金属层还包括连接电极12，连接电极12通过栅极绝缘层上的第一过孔13与公共电极线3电连接，连接电极12通过钝化层上的第二过孔14与公共电极层的公共电极11电连接。本实施例中，连接电极12与源电极7、漏电极8和数据线9同层设置。
根据图4，连接电极12与栅极绝缘层4和钝化层10直接接触，设置于有源层5和像素电极6区域之外。
第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)相互错开，第一过孔13与公共电极线3的位置对应，第二过孔14与公共电极11的位置对应，第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)落于连接电极12在衬底基板1上的垂直投影(未示出)的范围内，虽然本实施例中未示出各上述的各投影，但是图3直观的示出的第一过孔13、第二过孔14和连接电极12的位置关系。由于第一过孔13和第二过孔14的垂直投影非同一位置，彼此互不影响。
优选的，连接电极12与源电极7、漏电极8和数据线9彼此绝缘。
本实施例中，通过在源漏极金属层上设置连接电极12，所述连接电极12通过所述第一过孔13与所述公共电极线3电连接，所述公共电极层的公共电极11通过所述第二过孔14与所述连接电极12电连接，实现所述公共电极11与所述公共电极线3的电连接，由于所述第一过孔13和所述第二过孔14是通过连接电极12实现电连接，因此所述第一过孔13和所述第二过孔14的孔深和尺寸相比于直接贯穿所述栅极绝缘层4和所述钝化层10这两层的连续过孔(如图1所示的过孔20)的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
参见图5，本发明实施例提供一种阵列基板，包括衬底基板1，依次形成于衬底基板1上的栅极金属层、栅极绝缘层4、有源层5、源漏极金属层、像素电极层、钝化层10和公共电极层；栅极金属层包括栅电极2和公共电极线3，像素电极层包括像素电极6，源漏极金属层包括源电极7、漏电极8和数据线9，公共电极层包括公共电极11，源电极7、漏电极8、栅电极2和有源层5构成薄膜晶体管(Thin Film Transistor，TFT)。
像素电极层还包括连接电极12，连接电极12通过栅极绝缘层上的第一过孔13与公共电极线3电连接，连接电极12通过钝化层上的第二过孔14与公共电极层的公共电极11电连接。本实施例中，连接电极12与像素电极6同层设置。
根据图5，连接电极12与栅极绝缘层4和钝化层10直接接触，设置于有源层5和像素电极6区域之外。
第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)相互错开，第一过孔13与公共电极线3的位置对应，第二过孔14与公共电极11的位置对应，第一过孔13和第二过孔14在衬底基板1上的垂直投影(未示出)落于连接电极12在衬底基板1上的垂直投影(未示出)的范围内，虽然本实施例中未示出各上述的各投影，但是图2直观的示出的第一过孔13、第二过孔14和连接电极12的位置关系。由于第一过孔13和第二过孔14的垂直投影非同一位置，彼此互不影响。
优选的，连接电极12与像素电极6彼此绝缘。
本实施例中，通过在像素电极层上设置连接电极12，所述连接电极12通过所述第一过孔13与所述公共电极线3电连接，所述公共电极层的公共电极11通过所述第二过孔14与所述连接电极12电连接，实现所述公共电极11与所述公共电极线3的电连接，由于所述第一过孔13和所述第二过孔14是通过连接电极12实现电连接，因此所述第一过孔13和所述第二过孔14的孔深和尺寸相比于直接贯穿所述栅极绝缘层4和所述钝化层10这两层的连续过孔(如图1所示的过孔20)的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
实施例二
本发明实施例提供一种显示面板，包括如上实施例的阵列基板。当然，本实施例的显示面板还可以包括彩膜基板、液晶、其他常用配件等，在此不再赘述。
本发明实施例有益效果如下：像素电极层或源漏极金属层设置有连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔分别设置于不同层且通过连接电极实现电连接，因此孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
实施例三
本发明实施例提供一种显示装置，包括如上实施例的显示面板。实施例的显示装置还可以包括背光模组、边框和底座等，在此不再赘述。
本发明实施例有益效果如下：阵列基板的栅极绝缘层和钝化层之间设置有连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔分别设置于不同层且通过连接电极实现电连接，因此孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率。
实施例四
参见图6，本发明实施例提供一种阵列基板的制备方法，包括：
601，在衬底基板上依次形成栅极金属层，栅极金属层包括栅电极和公共电极线。
602，在栅极金属层之上形成栅极绝缘层和有源层。
603，在栅极绝缘层上的、有源层之外的区域上形成第一过孔，第一过孔的位置与公共电极线的位置对应。
604，在完成上述步骤的衬底基板上形成包括像素电极和连接电极的像素电极层，连接电极和像素电极彼此绝缘，连接电极通过第一过孔与公共电极线电连接。
605，在完成上述步骤的衬底基板上形成包括源电极、漏电极和数据线的源漏极金属层。
606，在完成上述步骤的衬底基板上形成钝化层，钝化层包括与连接电极相对应的第二过孔；第二过孔和第一过孔在衬底基板上的垂直投影相互错开、且落于连接电极在衬底基板上的垂直投影的范围内。
607，在完成上述步骤的衬底基板上形成包括公共电极的公共电极层，公共电极通过第二过孔与连接电极电连接。
本发明实施例有益效果如下：通过在像素电极层上设置连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极层的公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔是通过连接电极实现电连接，因此第一过孔和第二过孔的孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率；进一步的，连接电极与像素电极同层且同步形成，减少制备工序和材料消耗。
实施例五
参见图7，本发明实施例一种阵列基板的制备方法，包括：
701，在衬底基板上依次形成栅极金属层，栅极金属层包括栅电极和公共电极线。
702，在栅极金属层之上形成栅极绝缘层和有源层。
703，在栅极绝缘层上的、有源层之外的区域上形成第一过孔，第一过孔的位置与公共电极线的位置对应。
704，在完成上述步骤的衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，连接电极与源电极、漏电极和数据线彼此绝缘，连接电极通过第一过孔与公共电极线电连接。
705，在完成上述步骤的衬底基板形成包括像素电极的像素电极层。
706，在完成上述步骤的衬底基板上形成钝化层，钝化层包括与连接电极相对应的第二过孔；第二过孔和第一过孔在衬底基板上的垂直投影相互错开、且落于连接电极在衬底基板上的垂直投影的范围内。
707，在完成上述步骤的衬底基板上形成包括公共电极的公共电极层，公共电极通过第二过孔与连接电极电连接。
本发明实施例有益效果如下：通过在源漏极金属层上设置连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极层的公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔是通过连接电极实现电连接，因此第一过孔和第二过孔的孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率；进一步的，连接电极与源电极、漏电极和数据线同层且同步形成，减少制备工序和材料消耗。
实施例六
参见图8，本发明实施例一种阵列基板的制备方法，包括：
801，在衬底基板上依次形成栅极金属层，栅极金属层包括栅电极和公共电极线。
802，在栅极金属层之上形成栅极绝缘层、有源层及包括像素电极的像素电极层。
803，在栅极绝缘层上的、有源层和像素电极之外的区域上形成第一过孔，第一过孔的位置与公共电极线的位置对应。
804，在完成上述步骤的衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，连接电极与源电极、漏电极和数据线彼此绝缘，连接电极通过第一过孔与公共电极线电连接。
805，在完成上述步骤的衬底基板上形成钝化层，钝化层包括与连接电极相对应的第二过孔；第二过孔和第一过孔在衬底基板上的垂直投影相互错开、且落于连接电极在衬底基板上的垂直投影的范围内。
806，在完成上述步骤的衬底基板上形成包括公共电极的公共电极层，公共电极通过第二过孔与连接电极电连接。
本发明实施例有益效果如下：通过在源漏极金属层上设置连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极层的公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔是通过连接电极实现电连接，因此第一过孔和第二过孔的孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率；进一步的，连接电极与源电极、漏电极和数据线同层且同步形成，减少制备工序和材料消耗。
实施例七
参见图9，本发明实施例提供一种阵列基板的制备方法，包括：
901，在衬底基板上依次形成栅极金属层，栅极金属层包括栅电极和公共电极线。
902，在栅极金属层之上形成栅极绝缘层、有源层及包括源电极、漏电极和数据线的源漏极金属层。
903，在栅极绝缘层上的、有源层和数据线之外的区域上形成第一过孔，第一过孔的位置与公共电极线的位置对应。
904，在完成上述步骤的衬底基板上形成包括像素电极和连接电极的像素电极层，连接电极与像素电极彼此绝缘，连接电极通过第一过孔与公共电极线电连接。
905，在完成上述步骤的衬底基板上形成钝化层，钝化层包括与连接电极相对应的第二过孔；第二过孔和第一过孔在衬底基板上的垂直投影相互错开、且落于连接电极在衬底基板上的垂直投影的范围内。
906，在完成上述步骤的衬底基板上形成包括公共电极的公共电极层，公共电极通过第二过孔与连接电极电连接。
本发明实施例有益效果如下：通过在像素电极层上设置连接电极，连接电极通过第一过孔与公共电极线电连接，公共电极层的公共电极通过第二过孔与连接电极电连接，实现公共电极与公共电极线的电连接，由于第一过孔和第二过孔是通过连接电极实现电连接，因此第一过孔和第二过孔的孔深和尺寸相比于直接贯穿栅极绝缘层和钝化层这两层的连续过孔的孔深和尺寸减小，对后续制备过程中涂布膜层的影响减小，避免产生涂布膜层波纹，从而提高阵列基板的良率；进一步的，连接电极与像素电极同层且同步形成，减少制备工序和材料消耗。
需要说明的，实施例四至实施例七中的制备方法中，形成栅极绝缘层及其上的第一过孔、钝化层及其上的第二过孔可以采用涂覆、刻蚀等工艺，形成栅极金属层和源漏极金属层可以采用溅射、刻蚀等工艺，形成有源层、像素电极层、公共电极层可以采用涂覆、刻蚀等工艺，在此不再赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板，包括衬底基板，依次形成于所述衬底基板上的栅极金属层、栅极绝缘层、有源层、源漏极金属层、钝化层和公共电极层，及位于所述有源层和所述源漏极金属层之间或者所述源漏极金属层和所述钝化层之间的像素电极层；所述栅极金属层包括栅电极和公共电极线；其特征在于：
所述像素电极层或所述源漏极金属层包括连接电极，所述连接电极通过所述栅极绝缘层上的第一过孔与所述公共电极线电连接，所述连接电极通过所述钝化层上的第二过孔与所述公共电极层的公共电极电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述连接电极与所述栅极金属层和所述钝化层直接接触。
3.如权利要求2所述的阵列基板，其特征在于，所述第一过孔和所述第二过孔在所述衬底基板上的垂直投影相互错开，所述第一过孔与所述公共电极线的位置对应，所述第二过孔与所述公共电极的位置对应，所述第一过孔和所述第二过孔在所述衬底基板上的垂直投影落于所述连接电极在所述衬底基板上的垂直投影的范围内。
4.如权利要求1至3任一项所述的阵列基板，其特征在于，所述连接电极位于所述像素电极层，所述连接电极与所述像素电极层的像素电极彼此绝缘。
5.如权利要求1至3任一项所述的阵列基板，其特征在于，所述连接电极位于所述源漏极金属层，所述连接电极与所述源漏极金属层的源电极、漏电极和数据线彼此绝缘。
6.一种显示面板，其特征在于，包括如权利要求1至5任一项所述的阵列基板。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
8.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上依次形成所述栅极绝缘层和有源层；
在所述栅极绝缘层上的、所述有源层之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括像素电极和连接电极的像素电极层，所述连接电极和所述像素电极彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极和数据线的源漏极金属层；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
9.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成所述栅极绝缘层和有源层；
在所述栅极绝缘层上的、所述有源层之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，所述连接电极与所述源电极、所述漏电极和所述数据线彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板形成包括像素电极的像素电极层；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
10.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成所述栅极绝缘层、有源层及包括像素电极的像素电极层；
在所述栅极绝缘层上的、所述有源层和所述像素电极之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括源电极、漏电极、数据线和连接电极的源漏极金属层，所述连接电极与所述源电极、所述漏电极和所述数据线彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
11.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次形成栅极金属层，所述栅极金属层包括栅电极和公共电极线；
在所述栅极金属层之上形成栅极绝缘层、有源层及包括源电极、漏电极和数据线的源漏极金属层；
在所述栅极绝缘层上的、所述有源层和所述数据线之外的区域上形成第一过孔，所述第一过孔的位置与所述公共电极线的位置对应；
在完成上述步骤的所述衬底基板上形成包括像素电极和连接电极的的像素电极层，所述连接电极与所述像素电极彼此绝缘，所述连接电极通过所述第一过孔与所述公共电极线电连接；
在完成上述步骤的所述衬底基板上形成钝化层，所述钝化层包括与所述连接电极相对应的第二过孔；所述第二过孔和所述第一过孔在所述衬底基板上的垂直投影相互错开、且落于所述连接电极在所述衬底基板上的垂直投影的范围内；
在完成上述步骤的所述衬底基板上形成包括公共电极的公共电极层，所述公共电极通过所述第二过孔与所述连接电极电连接。
CN201410438637.9A 2014-08-29 2014-08-29 一种阵列基板、其制备方法、显示面板和显示装置 Pending CN104332473A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410438637.9A CN104332473A (zh) 2014-08-29 2014-08-29 一种阵列基板、其制备方法、显示面板和显示装置
US14/771,094 US9893091B2 (en) 2014-08-29 2014-11-19 Array substrate and fabricating method thereof, display panel and display apparatus
EP14891131.6A EP3188235B1 (en) 2014-08-29 2014-11-19 Array substrate and manufacturing method thereof, display panel and display device
PCT/CN2014/091555 WO2016029564A1 (zh) 2014-08-29 2014-11-19 阵列基板及其制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410438637.9A CN104332473A (zh) 2014-08-29 2014-08-29 一种阵列基板、其制备方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN104332473A true CN104332473A (zh) 2015-02-04

Family

ID=52407171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410438637.9A Pending CN104332473A (zh) 2014-08-29 2014-08-29 一种阵列基板、其制备方法、显示面板和显示装置

Country Status (4)

Country Link
US (1) US9893091B2 (zh)
EP (1) EP3188235B1 (zh)
CN (1) CN104332473A (zh)
WO (1) WO2016029564A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047722A (zh) * 2015-08-19 2015-11-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN106019751A (zh) * 2016-08-15 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107134463A (zh) * 2017-07-03 2017-09-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107180838A (zh) * 2017-06-23 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
WO2019161604A1 (zh) * 2018-02-26 2019-08-29 武汉华星光电技术有限公司 阵列基板、触控显示屏及阵列基板的制备方法
CN110648629A (zh) * 2019-10-31 2020-01-03 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
US10566354B2 (en) 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
CN111638616A (zh) * 2019-03-01 2020-09-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
CN113838867A (zh) * 2021-09-22 2021-12-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910731B (zh) * 2015-12-23 2019-01-29 创意电子股份有限公司 层叠基板结构
CN106129067A (zh) * 2016-07-18 2016-11-16 京东方科技集团股份有限公司 一种像素结构及其制备方法、阵列基板、显示装置
KR102542594B1 (ko) 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
US10355026B2 (en) * 2017-06-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing metal wire and array substrate using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
CN202948925U (zh) * 2012-12-21 2013-05-22 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN203117620U (zh) * 2013-03-19 2013-08-07 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545380B (zh) * 2006-05-16 2016-08-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103489877B (zh) * 2013-09-30 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103715138B (zh) * 2013-12-31 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104037126A (zh) * 2014-05-16 2014-09-10 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
CN202948925U (zh) * 2012-12-21 2013-05-22 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN203117620U (zh) * 2013-03-19 2013-08-07 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047722A (zh) * 2015-08-19 2015-11-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
US10192894B2 (en) 2015-08-19 2019-01-29 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display panel
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
WO2017054384A1 (zh) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
US10304861B2 (en) 2015-09-28 2019-05-28 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display panel
US10381382B2 (en) 2016-08-15 2019-08-13 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN106019751A (zh) * 2016-08-15 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106019751B (zh) * 2016-08-15 2020-06-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107180838B (zh) * 2017-06-23 2019-12-31 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN107180838A (zh) * 2017-06-23 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN107134463B (zh) * 2017-07-03 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107134463A (zh) * 2017-07-03 2017-09-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2019161604A1 (zh) * 2018-02-26 2019-08-29 武汉华星光电技术有限公司 阵列基板、触控显示屏及阵列基板的制备方法
US10566354B2 (en) 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
CN111638616A (zh) * 2019-03-01 2020-09-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
US11894390B2 (en) 2019-03-01 2024-02-06 Chongqing Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display panel
CN110648629A (zh) * 2019-10-31 2020-01-03 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN113838867A (zh) * 2021-09-22 2021-12-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN113838867B (zh) * 2021-09-22 2024-03-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Also Published As

Publication number Publication date
EP3188235A1 (en) 2017-07-05
EP3188235A4 (en) 2018-04-18
US20160064415A1 (en) 2016-03-03
US9893091B2 (en) 2018-02-13
WO2016029564A1 (zh) 2016-03-03
EP3188235B1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN104332473A (zh) 一种阵列基板、其制备方法、显示面板和显示装置
CN104409455B (zh) 一种基板及其制造方法、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
US10978493B2 (en) Display substrate and manufacturing method thereof, and display device
CN104218042A (zh) 一种阵列基板及其制备方法、显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103838048B (zh) 一种阵列基板及其制作方法、显示装置
US9252159B2 (en) Array substrate and fabrication method thereof, and display device
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN103715138A (zh) 一种阵列基板及其制造方法、显示装置
US11755133B2 (en) Array substrate and method for manufacturing same, and display device
CN104966721A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
CN104465672A (zh) 阵列基板和显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103915451A (zh) 一种阵列基板及其制造方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN105140181A (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
CN104538413A (zh) 阵列基板及其制作方法、显示装置
WO2018108069A1 (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150204

RJ01 Rejection of invention patent application after publication