CN202948925U - Tft阵列基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种TFT阵列基板及显示装置，涉及显示领域，能够减少构图工艺次数，降低阵列基板的制作成本。本实用新型的TFT阵列基板，包括：设置在基板上的包括栅极的图案，栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，还包括：通过一次构图工艺形成的位于所述栅绝缘层图案上的第一过孔以及位于所述包括有源层的图案上的第二过孔；所述包括栅极的图案至少包括栅极和栅极走线，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方。本实用新型的显示装置包括阵列基板。

Description

TFT阵列基板及显示装置

技术领域

本实用新型涉及显示领域，尤其涉及一种TFT(Thin FilmTransistor，薄膜场效应晶体管)阵列基板及显示装置。

背景技术

随着电子技术的不断发展，液晶显示器已广泛的应用于各个显示领域。为了实现液晶显示器的高分辨率，高开口率以及GOA(GateDriver on Array，阵列基板行驱动)技术的应用，AD-SDS(Advanced-Super Dimensional Switching，简称为ADS，高级超维场开关)型阵列基板的生产工艺转化为7次掩膜工艺，即：栅金属层掩膜，有源层掩膜，栅绝缘层掩膜，第一电极层掩膜，源漏金属层掩膜，钝化层掩膜以及第二金属层掩膜来制作完成阵列基板。

发明人在研究过程中发现现有技术至少存在以下问题：由于阵列基板的制作应用了7次掩膜工艺，应用掩膜工艺次数较多，导致产品的产能下降，且制作成本较高。

实用新型内容

本实用新型的实施例所要解决的技术问题在于提供一种TFT阵列基板及显示装置，能够减少构图工艺次数，降低阵列基板的制作成本。

本申请的一方面，提供一种TFT阵列基板的制作方法，包括：

在基板上制作包括栅极的图案，所述包括栅极的图案至少包括栅极和栅极走线；

依次形成栅绝缘层和半导体薄膜，通过一次构图工艺，制作形成位于所述栅绝缘层上的第一过孔以及位于所述半导体薄膜上的第二过孔，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方；

形成源漏金属层，通过一次构图工艺，制作形成包括有源层的图案和包括源漏电极的图案。

进一步的，所述通过一次构图工艺，制作形成位于所述栅绝缘层上的第一过孔以及位于所述半导体薄膜上的第二过孔，包括：

在所述半导体薄膜上涂敷第一光刻胶层；

对所述第一光刻胶层进行曝光、显影处理，形成位于预设置过孔区域的第一光刻胶去除部分、位于其他区域的第一光刻胶保留部分；

采用刻蚀工艺，依次去除所述第一光刻胶去除部分下方的所述半导体薄膜和所述栅绝缘层，形成所述第一过孔和所述第二过孔；

采用剥离工艺，去除所述第一光刻胶保留部分的光刻胶。

进一步的，所述通过一次构图工艺，制作形成包括有源层的图案和包括源漏电极的图案，包括：

在所述源漏金属层上涂敷第二光刻胶层；

对所述第二光刻胶层进行曝光、显影处理，形成位于预设置包含源漏电极图案区域的第二光刻胶保留部分、位于薄膜晶体管沟道区域的第二光刻胶半保留部分和位于其他区域的第二光刻胶去除部分；

采用刻蚀工艺，依次去除所述第二光刻胶去除部分下方的所述源漏金属层和所述半导体薄膜；

采用灰化工艺，去除所述第二光刻胶半保留部分的光刻胶；

采用刻蚀工艺，去除所述第二光刻胶半保留部分下方的所述源漏金属层和部分所述半导体薄膜，形成所述包括源漏电极的图案和所述包括有源层的图案；

采用剥离工艺，去除所述第二光刻胶保留部分的光刻胶。

进一步的，在制作形成包括有源层的图案和包括源漏电极的图案之后，还包括：

制作包括第一电极的图案。

进一步的，在所述制作包括第一电极的图案之后，还包括：

制作钝化层的图案以及包括第二电极的图案。

本申请的另一方面还提供一种TFT阵列基板，包括设置在基板上的包括栅极的图案，栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，还包括：

通过一次构图工艺形成的位于所述栅绝缘层图案上的第一过孔以及位于所述包括有源层的图案上的第二过孔；所述包括栅极的图案至少包括栅极和栅极走线，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方。

进一步的，所述包括有源层的图案位于所述栅极、所述栅绝缘层的第一过孔周边区域的上方以及所述源漏电极的下方。

进一步的，所述的TFT阵列基板还包括：钝化层图案和包括第二电极的图案。

进一步的，所述包括源漏电极的图案至少包括源漏电极以及覆盖所述第一过孔和所述第二过孔的连接金属层。

进一步的，所述钝化层图案包括钝化层过孔。

进一步的，所述包括第二电极的图案至少包括第二电极以及覆盖所述钝化层过孔的连接电极。

进一步的，所述包括第一电极的图案和所述包括第二电极的图案同层设置，所述包括第一电极的图案包含多个第一条形电极，所述包括第二电极的图案包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。

进一步的，所述包括第一电极的图案和所述包括第二电极的图案异层设置，其中位于上层的电极图案包含多个条形电极，位于下层的电极图案包含多个条形电极或为平板形。

本申请的再一方面，提供一种显示装置，包括上述的阵列基板。

本实用新型实施例的TFT阵列基板及显示装置，通过一次构图工艺，形成位于栅极走线上方的栅绝缘层上的第一过孔以及半导体薄膜上的第二过孔，并在形成源漏金属层之后，通过一次构图工艺制作包括有源层的图案、源漏电极的图案，将现有技术中三次构图工艺才能完成的结构，两次构图工艺就可完成，有效降低了阵列基板的制作成本，提高了显示装置的产能。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一实施例中TFT阵列基板的制作方法的流程示意图；

图2-图14为本实用新型另一实施例中TFT阵列基板在制作过程中的示意图；

图15-图17为本实用新型另一实施例中TFT阵列基板的制作方法的流程示意图。

具体实施方式

本实用新型实施例提供一种TFT阵列基板及显示装置，能够减少掩膜工艺(构图工艺)次数，降低阵列基板的制作成本。

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本实用新型。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本实用新型的描述。

本实施例提供一种TFT阵列基板的制作方法，如图1-图14所示，该方法包括：

步骤101、在基板上制作包括栅极的图案，所述包括栅极的图案至少包括栅极和栅极走线。

如图2所示，本实施例的基板1可以是玻璃基板，也可以根据需要选择其他材质的基板，在此不作限定。具体的，本步骤在基板1上制作包括栅极的图案包括：首先在基板1上形成栅金属层；再在栅金属层上涂覆一层光刻胶，如正性光刻胶，并对该光刻胶层进行曝光、显影处理，形成位于预设置栅极21和栅极走线22区域的光刻胶保留部分、位于其他区域的光刻胶去除部分；然后采用刻蚀工艺，优选湿刻工艺，去除光刻胶去除部分下方的栅金属层；最后采用剥离工艺，去除光刻胶保留部分的光刻胶，最终形成包括栅极的图案。具体的，上述包括栅极的图案进一步包括栅极21和栅极走线22。

步骤102、依次形成栅绝缘层和半导体薄膜，通过一次构图工艺，制作形成位于所述栅绝缘层上的第一过孔以及位于所述半导体薄膜上的第二过孔，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方。

如图3所示，在形成包括栅极21的图案后，在基板1上依次形成栅绝缘层3和半导体薄膜4，并通过一次构图工艺，如图5b所示，制作形成位于栅绝缘层3上的第一过孔30以及位于半导体薄膜4上的第二过孔40，且第一过孔30与第二过孔40对应位置相重合，均位于所述栅极走线22的上方。也就是说，本实施例的方法在一次构图工艺中同时刻蚀两个层结构，并形成了两个叠加的过孔。

需要说明的是，这里的构图工艺是指包括曝光、显影以及刻蚀在内的一系列工艺过程的简称。一次构图工艺是对应于一次掩膜工艺来说的，应用一个掩膜板制作完成某些图案称为进行了一次构图工艺。具体的，如图16所示，本步骤中通过一次构图工艺，制作位于栅绝缘层3上的第一过孔30以及位于半导体薄膜4上的第二过孔40，包括：

步骤1021、在所述半导体薄膜4上涂敷第一光刻胶层；

可选的，该半导体薄膜4包括半导体层和掺杂半导体层。本实施例中的第一光刻胶层可选用负性胶或者正性胶，能溶于某些溶剂，光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。

不同种类的光刻胶对应有不同的掩膜板，例如，当光刻胶为正性胶时，所采用的掩膜板中，光刻胶去除部分对应的区域为曝光区域，所用材料为透光材料；光刻胶保留部分对应的区域为不曝光区域，所用材料为不透光材料；光刻胶半保留部分对应的区域为半曝光区域，所用材料为半透光材料。当光刻胶为负性胶时，则所采用的掩膜板中，光刻胶去除部分对应的区域为不曝光区域，所用材料为不透光材料；光刻胶保留部分对应的区域为曝光区域，所用材料为透光材料；光刻胶半保留部分对应的区域为半曝光区域，所用材料为半透光材料。

步骤1022、对所述第一光刻胶层进行曝光、显影处理，形成位于预设置过孔区域的第一光刻胶去除部分、位于其他区域的第一光刻胶保留部分；

如图4所示，采用掩膜版6对所述第一光刻胶层5进行曝光、显影处理，其中，当第一光刻胶层5为正性胶时，曝光区域B为第一光刻胶去除部分52对应的区域，不曝光区域A为第一光刻胶保留部分51对应的区域；当第一光刻胶层5为负性胶时，曝光区域A为第一光刻胶保留部分51对应的区域，不曝光区域B为第一光刻胶去除部分52对应的区域。第一光刻胶去除部分52对应的区域为预设置过孔区域。

步骤1023、采用刻蚀工艺，依次去除所述第一光刻胶去除部分下方的所述半导体薄膜4和所述栅绝缘层3，形成所述第一过孔30和所述第二过孔40；

具体的，如图5a所示，由于第一光刻胶去除部分对应预设置过孔区域，因此，在刻蚀工艺完成后，预设置过孔区域的半导体薄膜4和栅绝缘层3被刻蚀掉，并在半导体薄膜4上形成第二过孔40以及栅绝缘层3上形成第一过孔30。

步骤1024、采用剥离工艺，去除所述第一光刻胶保留部分的光刻胶。

具体的，如图5b所示，去除所述第一光刻胶保留部分51的光刻胶。

步骤103、形成源漏金属层，通过一次构图工艺，制作形成包括有源层的图案和包括源漏电极的图案。

如图6所示，在栅绝缘层3上形成源漏金属层7。再在栅绝缘层3和半导体薄膜4上分别形成第一过孔30和第二过孔40之后，再形成源漏金属层7。之后，如图7-11所示，制作包括有源层的图案和包括源漏电极的图案。具体的，如图17所示，该步骤包括：

步骤1031、在所述源漏金属层上涂敷第二光刻胶层；

如图7所示，首先在源漏金属层7上涂覆一层第二光刻胶层8。

步骤1032、对所述第二光刻胶层进行曝光、显影处理，形成位于预设置包含源漏电极图案区域的第二光刻胶保留部分、位于薄膜晶体管沟道区域的第二光刻胶半保留部分和位于其他区域的第二光刻胶去除部分；

具体的，如图8所示，对所述第二光刻胶层8进行曝光、显影处理后，形成三个区域：第二光刻胶去除部分对应的区域81、第二光刻胶保留部分对应的区域82和第二光刻胶半保留部分83对应的区域。第二光刻胶保留部分82位于栅极走线上方的第一过孔和第二过孔对应的区域以及源漏电极所对应的区域内，第二光刻胶半保留部分83位于薄膜晶体管沟道所对应的区域内，第二光刻胶去除部分81位于除以上两种情况的区域内。

当第二光刻胶层8为正性胶时，曝光区域B’为第二光刻胶去除部分81对应的区域，不曝光区域A’为第二光刻胶保留部分82对应的区域，部分曝光区域C’为第二光刻胶半保留部分83对应的区域；当第二光刻胶层8为负性胶时，曝光区域A’为第二光刻胶保留部分82对应的区域，不曝光区域B’为第二光刻胶去除部分81对应的区域，部分曝光区域C’同样为第二光刻胶半保留部分83对应的区域。

步骤1033、采用刻蚀工艺，依次去除所述第二光刻胶去除部分下方的所述源漏金属层和所述半导体薄膜；

如图9所示，第二光刻胶去除部分下方的所述源漏金属层和所述半导体薄膜被去除。可见本实施例中，包括有源层的图案位于栅极21、所述栅绝缘层的第一过孔周边区域的上方、以及源漏电极的下方。其中，所述栅绝缘层的第一过孔周边区域的上方的半导体薄膜4保留是由于其上方保留的连接金属层73遮挡而致，源漏电极下方的半导体薄膜4保留是由于上方的源漏电极遮挡而致。

步骤1034、采用灰化工艺，去除所述第二光刻胶半保留部分的光刻胶；

具体的，如图9，对第二光刻胶半保留部分83的光刻胶和第二光刻胶保留部分82的光刻胶进行灰化操作，第二光刻胶半保留部分83的光刻胶被去除，同时第二光刻胶保留部分82的一部分光刻胶也会被去除，但由于厚度较厚，光刻胶仍有一部分存留，因此在后续的刻蚀过程中不会影响到第二光刻胶保留部分82所对应区域下方的层结构。

步骤1035、采用刻蚀工艺，去除所述第二光刻胶半保留部分下方的源漏金属层和部分半导体薄膜，形成所述包括源漏电极的图案和所述包括有源层的图案。

具体的，如图10所示，采用刻蚀工艺，优选采用湿刻工艺，刻蚀掉第二光刻胶半保留部分，即薄膜晶体管沟道区域的源漏金属层，形成所述包括源漏电极(源极71和漏极72)的图案。所述包括源漏电极的图案包括源漏电极(源极71和漏极72)以及覆盖位于栅极走线22上方的第一过孔30和第二过孔40的连接金属层73，所述连接金属层73用于连接外部输入驱动信号与下方的栅极走线22。

需要说明的是，一般情况下，半导体薄膜包括半导体层和掺杂半导体层，在刻蚀完沟道区域的源漏金属层7之后，需要继续刻蚀半导体薄膜中的掺杂半导体层，以完成所述包括有源层的图案41。但有些情况下，半导体薄膜不包括掺杂半导体层，则只需要刻蚀掉沟道区域的源漏金属层即可，不必继续刻蚀半导体薄膜。对于上述两种情况，根据实际需要进行选择，本实用新型不做限制。

步骤1036、采用剥离工艺，去除所述第二光刻胶保留部分的光刻胶。

具体的，如图11所示，在剥离第二光刻胶保留部分的光刻胶层后，最终得到包括有源层的图案41和包括源漏电极(源极71和漏极72)的图案。进一步的，如图15所示，本实施例的方法在制作包括有源层的图案41和包括源漏电极(源极71和漏极72)的图案之后，还包括：

步骤104、制作包括第一电极的图案。

如图12所示，通过一次构图工艺形成包括第一电极9的图案，其中，第一电极9设置在栅绝缘层3的上方，且与源极71相连接。

进一步的，在所述制作包括第一电极的图案之后，还包括：

步骤105、制作钝化层图案以及包括第二电极的图案。

如图13～14所示，首先形成钝化层10，并通过一次构图工艺形成钝化层的图案；然后再通过一次构图工艺形成包括第二电极11的图案。

具体的，如图13a所示，在形成有包括第一电极图案的基板上形成钝化层10。之后，如图13b所示，通过一次构图工艺形成钝化层图案，所述钝化层图案包括钝化层过孔100，所述钝化层过孔100位于所述连接金属层73的上方。之后，如图14所示，通过一次构图工艺，形成所述包括第二电极11的图案，所述包括第二电极的图案包括第二电极11以及覆盖所述钝化层过孔100的连接电极110，用于连接外部输入驱动信号与下方的栅极走线22。当然，在GOA电路结构中，由于栅极驱动集成于基板上，也可以不设置所述钝化层过孔100以及连接电极110，根据实际需要进行设计，此处不做限定。

本实用新型实施例的TFT阵列基板的制作方法，通过一次构图工艺，制作位于栅极走线上方的栅绝缘层的第一过孔以及半导体薄膜上的第二过孔，并在形成源漏金属层之后，通过一次构图工艺，制作形成包括有源层的图案和包括源漏电极的图案，将现有技术中三次构图工艺才能完成的结构，两次构图工艺就可完成，有效降低了阵列基板的制作成本，提高了产能。

与上述方法实施例相对应的，本实用新型实施例提供了一种采用上述方法制作的TFT阵列基板，包括设置在基板上的包括栅极的图案，栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，还包括：通过一次构图工艺形成的位于所述栅绝缘层图案上的第一过孔以及位于所述包括有源层的图案上的第二过孔；其中，所述包括栅极的图案至少包括栅极和栅极走线，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方。

具体的，如图14所示，包括设置在基板1上的包括栅极21的图案，栅绝缘层的图案，包括有源层的图案41，包括源漏电极的图案(源极71和漏极72)，包括第一电极9的图案，还包括：通过一次构图工艺形成的位于栅绝缘层3上的第一过孔30以及位于所述包括有源层的图案41上的第二过孔40；所述包括栅极的图案至少包括栅极21和栅极走线22，所述第一过孔30与所述第二过孔40对应位置相重合，均位于所述栅极走线22的上方。

进一步的，所述包括有源层的图案位于所述栅极21、所述栅绝缘层的第一过孔30周边区域的上方、以及所述源漏电极(源极71和漏极72)的下方。

可选的，所述TFT阵列基板还包括钝化层图案和包括第二电极11的图案。

可选的，所述包括源漏电极的图案至少包括源漏电极(源极71和漏极72)以及覆盖所述第一过孔30和所述第二过孔40的连接金属层73。

可选的，所述钝化层图案包括钝化层过孔100。

可选的，所述包括第二电极的图案至少包括第二电极11以及覆盖所述钝化层过孔100的连接电极110。

需要说明的是，所述钝化层过孔100位于所述连接金属层73的上方。所述包括第二电极的图案包括第二电极11以及覆盖所述钝化层过孔100的连接电极110，用于连接外部输入驱动信号与下方的栅极走线22。当然，在GOA电路结构中，由于栅极驱动集成于基板上，也可以不设置所述钝化层过孔100以及连接电极110，根据实际需要进行设计，此处不做限定。

本实用新型实施例提供的TFT阵列基板可以适用于AD-SDS(Advanced-Super Dimensional Switching，简称为ADS，高级超维场开关)型、IPS(In Plane Switch，横向电场效应)型、TN(Twist Nematic，扭曲向列)型等类型的液晶显示装置的生产。AD-SDS技术通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。

无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。不同的是，TN型显示装置的公共电极设置在彩膜基板上，像素电极设置在阵列基板上，所述阵列基板上只包括第一电极；ADS型显示装置和IPS型显示装置的公共电极和像素电极均设置在阵列基板上，所述阵列基板上还包括第二电极。

在本实施例的ADS型显示装置的阵列基板中，所述第一电极9和所述第二电极11可以异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多个条形电极或为平板形。可选的，位于上层的包含多个条形电极的第二电极11为公共电极，位于下层的平板形第一电极9为像素电极。

异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，第一电极9和第二电极11异层设置是指：由第一层透明导电薄膜通过构图工艺形成第一电极9，由第二层透明导电薄膜通过构图工艺形成第二电极11，其中，第一电极9为像素电极(或公共电极)，第二电极11为公共电极(或像素电极)。

在所述IPS型显示装置的阵列基板中，所述第一电极9和所述第二电极11同层设置，所述第一电极9包含多个第一条形电极，所述第二电极11包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。

同层设置是针对至少两种图案而言的；至少两种图案同层设置是指：将同一薄膜通过构图工艺形成至少两种图案。例如，第一电极9和第二电极11同层设置是指：由同一透明导电薄膜通过构图工艺形成第一电极9和第二电极11。其中，通过开关单元(例如，可以是薄膜晶体管)与数据线电连接的电极为像素电极，和公共电极线电连接的电极为公共电极。

本实用新型实施例还提供一种显示装置，包括上述的任一种TFT阵列基板。所述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等具有任何显示功能的产品或者部件。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种TFT阵列基板，包括设置在基板上的包括栅极的图案，栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，其特征在于，还包括：

通过一次构图工艺形成的位于所述栅绝缘层图案上的第一过孔以及位于所述包括有源层的图案上的第二过孔；所述包括栅极的图案至少包括栅极和栅极走线，所述第一过孔与所述第二过孔对应位置相重合，均位于所述栅极走线的上方。

2.根据权利要求1所述的TFT阵列基板，其特征在于，所述包括有源层的图案位于所述栅极、所述栅绝缘层的第一过孔周边区域的上方以及所述源漏电极的下方。

3.根据权利要求1所述的TFT阵列基板，其特征在于，还包括：钝化层图案和包括第二电极的图案。

4.根据权利要求3所述的TFT阵列基板，其特征在于，所述包括源漏电极的图案至少包括源漏电极以及覆盖所述第一过孔和所述第二过孔的连接金属层。

5.根据权利要求4所述的TFT阵列基板，其特征在于，所述钝化层图案包括钝化层过孔。

6.根据权利要求5所述的TFT阵列基板，其特征在于，所述包括第二电极的图案至少包括第二电极以及覆盖所述钝化层过孔的连接电极。

7.根据权利要求3所述的TFT阵列基板，其特征在于，所述包括第一电极的图案和所述包括第二电极的图案同层设置，所述包括第一电极的图案包含多个第一条形电极，所述包括第二电极的图案包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。

8.根据权利要求3所述的TFT阵列基板，其特征在于，所述包括第一电极的图案和所述包括第二电极的图案异层设置，其中位于上层的电极图案包含多个条形电极，位于下层的电极图案包含多个条形电极或为平板形。

9.一种显示装置，其特征在于，包括权利要求1～8任一项所述的阵列基板。

Images