CN110326114B - Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 - Google Patents

Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 Download PDF

Info

Publication number
CN110326114B
CN110326114B CN201880014038.0A CN201880014038A CN110326114B CN 110326114 B CN110326114 B CN 110326114B CN 201880014038 A CN201880014038 A CN 201880014038A CN 110326114 B CN110326114 B CN 110326114B
Authority
CN
China
Prior art keywords
layer
connection portion
source
gate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880014038.0A
Other languages
English (en)
Other versions
CN110326114A (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110326114A publication Critical patent/CN110326114A/zh
Application granted granted Critical
Publication of CN110326114B publication Critical patent/CN110326114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0012—Radial guide fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

TFT基板(106)具备：发送接收区域(R1)，其包含多个天线单位区域(U)；以及非发送接收区域(R2)，其位于发送接收区域以外的区域。多个天线单位区域各自具有TFT(10)和电连接到TFT的漏极电极(7D)的贴片电极(15)。TFT基板具有：栅极金属层(3)，其包含TFT的栅极电极(3G)；栅极绝缘层(4)；源极金属层(7)，其包含TFT的源极电极(7S)和漏极电极；第1绝缘层(11)；贴片金属层(15l)，其包含贴片电极；第2绝缘层(17)；以及上部导电层(19)，上部导电层包含与贴片电极和漏极电极电连接的贴片漏极连接部(19a)。

Description

TFT基板、具备TFT基板的扫描天线以及TFT基板的制造方法
技术领域
本发明涉及扫描天线，特别是涉及天线单位(有时也称为“元件天线”。)具有液晶电容的扫描天线(有时也称为“液晶阵列天线”。)、这种扫描天线所使用的TFT基板以及这种TFT基板的制造方法。
背景技术
移动体通信或卫星广播用天线需要能改变波束的方向(被称为“波束扫描”或者“波束定向(beam steering)”。)的功能。作为具有这种功能的天线(以下称为“扫描天线(scanned antenna)”。)，已知具备天线单位的相控阵列天线。但是，现有的相控阵列天线的价格高，这成为向消费品普及的障碍。特别是，当天线单位的数量增加时，成本会显著上升。
因此，已提出利用了液晶材料(包括向列液晶、高分子分散液晶)的大的介电各向异性(双折射率)的扫描天线(专利文献1～5和非专利文献1)。液晶材料的介电常数具有频率分散性，因此在本说明书中将微波的频带中的介电常数(有时也称为“相对于微波的介电常数”。)特别标记为“介电常数M(εM)”。
在专利文献3和非专利文献1中，记载了通过利用液晶显示装置(以下称为“LCD”。)的技术能得到价格低的扫描天线。
现有技术文献
专利文献
专利文献1：特开2007-116573号公报
专利文献2：特开2007-295044号公报
专利文献3：特表2009-538565号公报
专利文献4：特表2013-539949号公报
专利文献5：国际公开第2015/126550号
非专利文献
非专利文献1：R.A.Stevenson et al.，“Rethinking Wireless Communications：Advanced Antenna Design using LCD Technology”，SID 2015DIGEST，pp.827-830.
非专利文献2：M.ANDO et al.，“A Radial Line Slot Antenna for 12GHzSatellite TV Reception”，IEEE Transactions of Antennas and Propagation，Vol.AP-33，No.12，pp.1347-1353(1985).
发明内容
发明要解决的问题
如上所述，虽然已知通过应用LCD技术来实现价格低的扫描天线这样的想法，但是没有具体地记载了利用LCD技术的扫描天线的结构、其制造方法以及其驱动方法的文献。
因此，本发明的目的在于提供能利用现有的LCD的制造技术批量生产的扫描天线、这种扫描天线所使用的TFT基板以及这种TFT基板的制造方法。
用于解决问题的方案
本发明的实施方式的TFT基板具有电介质基板和在上述电介质基板上排列的多个天线单位区域，上述多个天线单位区域各自具有TFT和电连接到上述TFT的漏极电极的贴片电极，上述TFT基板具备包含上述多个天线单位区域的发送接收区域和位于上述发送接收区域以外的区域的非发送接收区域，在上述TFT基板中具有：栅极金属层，其支撑于上述电介质基板，包含上述TFT的栅极电极；栅极绝缘层，其形成于上述栅极金属层上；源极金属层，其形成于上述栅极绝缘层上，包含上述TFT的源极电极和上述漏极电极；第1绝缘层，其形成于上述源极金属层上；贴片金属层，其形成于上述第1绝缘层上，包含上述贴片电极；第2绝缘层，其形成于上述贴片金属层上；以及上部导电层，其形成于上述第2绝缘层上，上述上部导电层包含与上述贴片电极和上述漏极电极电连接的贴片漏极连接部。
在某实施方式中，上述TFT基板还具有形成于上述第1绝缘层与上述贴片金属层之间的下部导电层。
在某实施方式中，上述下部导电层包含与上述贴片金属层直接接触的部分。
在某实施方式中，上述下部导电层包含氧化物导电层。
在某实施方式中，上述贴片金属层包含：第1金属层，其含有从包括Ti、W、Mo、Ta以及Nb的群中选择的至少1种元素；以及第2金属层，其形成于上述第1金属层上，含有从包括Cu、Al、Ag以及Au的群中选择的至少1种元素。
在某实施方式中，上述上部导电层包含：第1导电层，其包含透明导电层；以及第2导电层，其形成于上述第1导电层之下，由从包括Ti层、MoNb层、MoNbNi层、MoW层、W层以及Ta层的群中选择的至少1个层形成。
在某实施方式中，上述栅极金属层还包含连接到上述TFT的上述栅极电极的栅极总线，上述源极金属层还包含连接到上述TFT的上述源极电极的源极总线，上述TFT基板还具有配置于上述非发送接收区域的源极-栅极连接部，上述源极-栅极连接部具有：源极下部连接配线，其包含于上述栅极金属层，与上述栅极总线是电分离的；源极总线连接部，其包含于上述源极金属层，电连接到上述源极总线；第1接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述源极下部连接配线；第2接触孔，其形成于上述第1绝缘层和上述第2绝缘层，到达上述源极总线连接部；以及源极总线上部连接部，其包含于上述上部导电层，在上述第1接触孔内与上述源极下部连接配线连接，在上述第2接触孔内与上述源极总线连接部连接。
在某实施方式中，上述TFT基板还具有配置于上述非发送接收区域的源极端子部，上述源极端子部具有：源极端子用下部连接部，其包含于上述栅极金属层，与上述源极下部连接配线电连接；第3接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述源极端子用下部连接部；以及源极端子用上部连接部，其包含于上述上部导电层，在上述第3接触孔内与上述源极端子用下部连接部连接。
在某实施方式中，上述多个天线单位区域各自还具有：上部辅助电容电极，其包含于上述源极金属层，与上述漏极电极电连接；以及下部辅助电容电极，其包含于上述栅极金属层，隔着上述栅极绝缘层与上述上部辅助电容电极相对，上述栅极金属层还包含连接到上述下部辅助电容电极的CS总线，上述TFT基板还具有配置于上述非发送接收区域的CS端子部和传输端子部，上述CS端子部具有：CS端子用下部连接部，其包含于上述栅极金属层，与上述CS总线电连接；第4接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述CS端子用下部连接部；以及CS端子用上部连接部，其包含于上述上部导电层，在上述第4接触孔内与上述CS端子用下部连接部连接。
在某实施方式中，上述传输端子部包含第1传输端子部，上述第1传输端子部具有：第1传输端子用下部连接部，其包含于上述贴片金属层；第5接触孔，其形成于上述第2绝缘层，到达上述第1传输端子用下部连接部；以及第1传输端子用上部连接部，其包含于上述上部导电层，在上述第5接触孔内连接到上述第1传输端子用下部连接部。
在某实施方式中，上述第1传输端子用下部连接部电连接到上述CS总线。
在某实施方式中，上述传输端子部包含第2传输端子部，上述第2传输端子部具有：第2传输端子用下部连接部，其包含于上述栅极金属层；第6接触孔，其形成于上述栅极绝缘层和上述第1绝缘层，到达上述第2传输端子用下部连接部；第2传输端子用第1导电部，其包含于上述下部导电层，在上述第6接触孔内连接到上述第2传输端子用下部连接部；第2传输端子用第2导电部，其包含于上述贴片金属层，形成于上述第2传输端子用第1导电部上；第7接触孔，其形成于上述第2绝缘层，到达上述第2传输端子用第2导电部；以及第2传输端子用上部连接部，其包含于上述上部导电层，在上述第7接触孔内连接到上述第2传输端子用第2导电部。
在某实施方式中，上述第2传输端子用下部连接部电连接到上述CS总线。
在某实施方式中，上述TFT基板还具有配置于上述非发送接收区域的公共-CS连接部，上述公共-CS连接部具有：CS连接用下部连接部，其包含于上述栅极金属层；第8接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述CS连接用下部连接部；以及CS连接用上部连接部，其包含于上述上部导电层，在上述第8接触孔内与上述CS连接用下部连接部连接，上述CS连接用下部连接部与上述CS总线电连接，上述CS连接用上部连接部与上述第1传输端子用上部连接部电连接。
在某实施方式中，上述CS连接用下部连接部与上述第2传输端子用下部连接部电连接，上述CS连接用上部连接部与上述第2传输端子用上部连接部电连接。
本发明的实施方式的扫描天线具备：上述任意一个TFT基板；缝隙基板，其以与上述TFT基板相对的方式配置；液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及反射导电板，其以隔着电介质层与上述缝隙基板的与上述液晶层相反的一侧的表面相对的方式配置，上述缝隙基板具有其它电介质基板和形成于上述其它电介质基板的上述液晶层侧的表面的缝隙电极，上述缝隙电极具有多个缝隙，上述多个缝隙与上述TFT基板的上述多个天线单位区域中的上述贴片电极对应配置。
本发明的实施方式的TFT基板的制造方法是上述任意一个TFT基板的制造方法，包含：工序(a)，在上述电介质基板上形成包含上述源极下部连接配线的上述栅极金属层；工序(b)，在上述栅极金属层上沉积栅极绝缘膜；工序(c)，在上述栅极绝缘膜上形成包含上述源极总线连接部的上述源极金属层；工序(d)，在上述源极金属层上沉积第1绝缘膜；工序(e)，在上述第1绝缘膜上沉积贴片用导电膜；工序(f)，将上述贴片用导电膜图案化，从而形成上述贴片金属层；工序(g)，在上述贴片金属层上沉积第2绝缘膜；以及工序(h)，在上述栅极绝缘膜、上述第1绝缘膜以及上述第2绝缘膜形成上述第1接触孔和上述第2接触孔，在上述工序(f)中，上述源极下部连接配线被上述栅极绝缘膜和上述第1绝缘膜覆盖，上述源极总线连接部被上述第1绝缘膜覆盖。
在某实施方式中，上述工序(h)包含将上述栅极绝缘膜、上述第1绝缘膜以及上述第2绝缘膜一并进行蚀刻的工序。
发明效果
根据本发明的某实施方式，可提供能利用现有的LCD的制造技术批量生产的扫描天线、这种扫描天线所使用的TFT基板以及这种TFT基板的制造方法。
附图说明
图1是示意性地表示第1实施方式的扫描天线1000的一部分的截面图。
图2的(a)和(b)是分别表示扫描天线1000的TFT基板101和缝隙基板201的示意性俯视图。
图3的(a)和(b)是分别示意性地表示TFT基板101的天线单位区域U的截面图和俯视图。
图4的(a)～(c)是分别示意性地表示TFT基板101的栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。
图5是表示TFT基板101的制造工序的一例的图。
图6是示意性地表示缝隙基板201的天线单位区域U和端子部IT的截面图。
图7是用于说明TFT基板101和缝隙基板201的传输部的示意性截面图。
图8的(a)～(c)是分别表示第2实施方式的TFT基板102的栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。
图9是表示TFT基板102的制造工序的一例的图。
图10的(a)～(c)是分别表示第3实施方式的TFT基板103的栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。
图11是表示TFT基板103的制造工序的一例的图。
图12是用于说明TFT基板103和缝隙基板203的传输部的示意性截面图。
图13的(a)是具有加热器用电阻膜68的TFT基板104的示意性俯视图，(b)是用于说明缝隙57和贴片电极15的尺寸的示意性俯视图。
图14的(a)和(b)是表示电阻加热结构80a和80b的示意性结构和电流的分布的图。
图15的(a)～(c)是表示电阻加热结构80c～80e的示意性结构和电流的分布的图。
图16的(a)是具有加热器用电阻膜68的液晶面板100Pa的示意性截面图，(b)是具有加热器用电阻膜68的液晶面板100Pb的示意性截面图。
图17是表示本发明的实施方式的扫描天线的1个天线单位的等价电路的图。
图18的(a)～(c)、(e)～(g)是表示在实施方式的扫描天线的驱动中使用的各信号的波形的例子的图，(d)是表示进行点反转驱动的LCD面板的显示信号的波形的图。
图19的(a)～(e)是表示在实施方式的扫描天线的驱动中使用的各信号的波形的另一例的图。
图20的(a)～(e)是表示在实施方式的扫描天线的驱动中使用的各信号的波形的又一例的图。
图21的(a)～(c)是例示第4实施方式的TFT基板105的示意性俯视图。
图22的(a)～(d)是TFT基板105的示意性截面图。
图23的(a)～(c)是TFT基板105的示意性截面图。
图24的(a)～(c)是例示第5实施方式的TFT基板106的示意性俯视图。
图25的(a)～(d)是TFT基板106的示意性截面图。
图26的(a)～(d)是TFT基板106的示意性截面图。
图27的(a)～(e)是表示TFT基板106的制造方法的一例的工序截面图。
图28的(a)～(c)是表示TFT基板106的制造方法的一例的工序截面图。
图29的(a)～(c)是表示TFT基板106的制造方法的一例的工序截面图。
图30的(a)和(b)是表示TFT基板106的制造方法的一例的工序截面图。
图31的(a)～(c)是例示第5实施方式的变形例的TFT基板107的示意性俯视图。
图32的(a)～(d)是TFT基板107的示意性截面图。
图33的(a)～(d)是TFT基板107的示意性截面图。
图34的(a)～(e)是表示TFT基板107的制造方法的一例的工序截面图。
图35的(a)～(d)是表示TFT基板107的制造方法的一例的工序截面图。
图36的(a)～(c)是表示TFT基板107的制造方法的一例的工序截面图。
图37的(a)和(b)是表示TFT基板107的制造方法的一例的工序截面图。
图38的(a)和(b)是表示TFT基板107的制造方法的一例的工序截面图。
图39的(a)是表示现有的LCD900的结构的示意图，(b)是LCD面板900a的示意性截面图。
具体实施方式
以下，参照附图说明本发明的实施方式的扫描天线及其制造方法。在以下的说明中，首先，说明公知的TFT型LCD(以下称为“TFT-LCD”。)的结构和制造方法。不过，关于在LCD的技术领域中的周知事项，有时省略说明。关于TFT-LCD的基本技术，例如，请参照LiquidCrystals，Applications and Uses，Vol.1-3(Editor：Birenda Bahadur，Publisher：WorldScientific Pub Co Inc)等。为了进行参考，在本说明书中引用上述的文献的全部公开内容。
参照图39的(a)和(b)，说明典型的透射型的TFT-LCD(以下简称为“LCD”。)900的结构和动作。在此，例示在液晶层的厚度方向上施加电压的纵向电场模式(例如为TN模式或垂直取向模式)的LCD900。对LCD的液晶电容施加的电压的帧频率(典型地为极性反转频率的2倍)例如在4倍速驱动下也是240Hz，作为LCD的液晶电容的电介质层的液晶层的介电常数ε与相对于微波(例如卫星广播或Ku频带(12～18GHz)、K频带(18～26GHz)、Ka频带(26～40GHz))的介电常数M(εM)不同。
如在图39的(a)中示意性地表示的那样，透射型的LCD900具备液晶显示面板900a、控制电路CNTL、背光源(未图示)以及电源电路(未图示)等。液晶显示面板900a包含：液晶显示单元LCC；以及包含栅极驱动器GD和源极驱动器SD的驱动电路。驱动电路例如可以安装于液晶显示单元LCC的TFT基板910，驱动电路的一部分或者全部也可以与TFT基板910一体化(单片化)。
在图39的(b)中示意性地示出LCD900所具有的液晶显示面板(以下称为“LCD面板”。)900a的截面图。LCD面板900a具有TFT基板910、相对基板920以及设置于TFT基板910和相对基板920之间的液晶层930。TFT基板910和相对基板920均具有玻璃基板等透明基板911、921。作为透明基板911、921，除了玻璃基板以外，有时也使用塑料基板。塑料基板例如用透明的树脂(例如聚酯)和玻璃纤维(例如无纺布)形成。
LCD面板900a的显示区域DR包括排列成矩阵状的像素P。在显示区域DR的周边形成有无助于显示的边框区域FR。液晶材料由以包围显示区域DR的方式形成的密封部(未图示)密封到显示区域DR内。密封部例如通过使包含紫外线固化性树脂和间隔物(例如树脂珠或硅石珠)的密封材料固化而形成，将TFT基板910与相对基板920相互粘接、固定。密封材料中的间隔物将TFT基板910与相对基板920的间隙、即液晶层930的厚度控制为恒定。为了抑制液晶层930的厚度的面内不匀，在显示区域DR内的被遮光的部分(例如配线上)使用紫外线固化性树脂形成柱状间隔物。近年来，如在液晶电视或智能电话用LCD面板中可以看到的，无助于显示的边框区域FR的宽度变得非常窄。
在TFT基板910中，在透明基板911上形成有TFT912、栅极总线(扫描线)GL、源极总线(显示信号线)SL、像素电极914、辅助电容电极(未图示)、CS总线(辅助电容线)(未图示)。CS总线与栅极总线平行地设置。或者有时也将下一级的栅极总线作为CS总线使用(栅极上CS结构)。
像素电极914由控制液晶的取向的取向膜(例如聚酰亚胺膜)覆盖。取向膜以与液晶层930接触的方式设置。TFT基板910多配置于背光源侧(与观察者相反的一侧)。
相对基板920多配置于液晶层930的观察者侧。相对基板920在透明基板921上具有彩色滤光片层(未图示)、相对电极924以及取向膜(未图示)。相对电极924设置为构成显示区域DR的多个像素P共用，因此也被称为共用电极。彩色滤光片层包括按每一像素P设置的彩色滤光片(例如红滤光片、绿滤光片、蓝滤光片)和用于遮挡对于显示而言不需要的光的黑矩阵(遮光层)。黑矩阵例如以对显示区域DR内的像素P之间和边框区域FR进行遮光的方式配置。
TFT基板910的像素电极914、相对基板920的相对电极924以及它们之间的液晶层930构成液晶电容Clc。各个液晶电容与像素对应。为了保持对液晶电容Clc施加的电压(为了提高所谓的电压保持率)，形成有与液晶电容Clc电并联连接的辅助电容CS。辅助电容CS典型地包括与像素电极914设为相同电位的电极、无机绝缘层(例如栅极绝缘层(SiO2层))以及连接到CS总线的辅助电容电极。从CS总线典型地供应与相对电极924相同的共用电压。
作为对液晶电容Clc施加的电压(有效电压)降低的原因，有(1)基于作为液晶电容Clc的电容值CClc与电阻值R的乘积的CR时间常数的原因、(2)由液晶材料中包含的离子性杂质导致的界面极化和/或液晶分子的取向极化等。其中，液晶电容Clc的CR时间常数带来的贡献较大，通过设置电并联连接到液晶电容Clc的辅助电容CS，能增大CR时间常数。此外，液晶电容Clc的作为电介质层的液晶层930的体积电阻率在是通用的向列液晶材料的情况下，超过1012Ω·cm的量级。
对像素电极914供应的显示信号是在根据从栅极驱动器GD供应到栅极总线GL的扫描信号而选择的TFT912成为导通状态时对连接到该TFT912的源极总线SL供应的显示信号。因而，连接到某栅极总线GL的TFT912同时成为导通状态，此时，从连接到该行的像素P的各个TFT912的源极总线SL供应对应的显示信号。从第1行(例如显示面的最上行)到第m行(例如显示面的最下行)为止依次进行该动作，从而在由m行的像素行构成的显示区域DR中写入、显示1个图像(帧)。当像素P按m行n列排列成矩阵状时，与各像素列对应地设置至少1根源极总线SL，而总共设置至少n根源极总线SL。
这种扫描被称为线顺序扫描，从选择1个像素行到选择下1行为止的时间被称为水平扫描期间(1H)，从选择某行到再次选择该行为止的时间被称为垂直扫描期间(1V)或者帧。此外，一般来说，1V(或者1帧)成为将选择全部m个像素行的期间m·H加上消隐期间而得到的期间。
例如，在输入视频信号为NTSC信号的情况下，现有的LCD面板的1V(＝1帧)是1/60sec(16.7msec)。NTSC信号是隔行信号，帧频率为30Hz，场频率为60Hz，但在LCD面板中需要在各场中对全部像素供应显示信号，因此以1V＝(1/60)sec驱动(60Hz驱动)。此外，近年来，为了改善动态图像显示特性，也有以2倍速驱动(120Hz驱动、1V＝(1/120)sec)驱动的LCD面板，还有为了进行3D显示而以4倍速(240Hz驱动、1V＝(1/240)sec)驱动的LCD面板。
当对液晶层930施加直流电压时，有效电压降低，像素P的亮度降低。在该有效电压的降低中有上述的界面极化和/或取向极化的贡献，因此即使设置辅助电容CS也难以完全防止。例如，当将与某中间灰度级对应的显示信号按每一帧写入全部像素时，亮度会按每一帧变动，而被观察为闪烁。另外，当对液晶层930长时间施加直流电压时，有时会发生液晶材料的电解。另外，有时也会是杂质离子偏析于单侧的电极，而无法对液晶层施加有效的电压，液晶分子无法动作。为了防止这些情况，LCD面板900a进行所谓的交流驱动。典型地进行使显示信号的极性按每一帧(每一垂直扫描期间)反转的帧反转驱动。例如在现有的LCD面板中，按每1/60sec进行极性反转(极性反转的周期为30Hz)。
另外，为了在1帧内也使施加的电压的极性不同的像素均匀地分布，而进行点反转驱动或者线反转驱动等。其原因是，正极性与负极性时，难以使对液晶层施加的有效电压的大小完全一致。例如当液晶材料的体积电阻率超过1012Ω·cm的量级时，若按每1/60sec进行点反转或者线反转驱动，则几乎不会看到闪烁。
基于从控制电路CNTL向栅极驱动器GD和源极驱动器SD供应的信号，LCD面板900a中的扫描信号和显示信号从栅极驱动器GD和源极驱动器SD分别供应到栅极总线GL和源极总线SL。例如，栅极驱动器GD和源极驱动器SD分别连接到设置于TFT基板910的对应的端子。栅极驱动器GD和源极驱动器SD例如有时作为驱动器IC安装于TFT基板910的边框区域FR，有时以单片形成于TFT基板910的边框区域FR。
相对基板920的相对电极924经由被称为传输(转移)的导电部(未图示)电连接到TFT基板910的端子(未图示)。传输是通过例如与密封部重叠或者对密封部的一部分赋予导电性而形成的。这是为了缩窄边框区域FR。从控制电路CNTL对相对电极924直接或者间接地供应共用电压。典型地，共用电压如上所述也对CS总线供应。
[扫描天线的基本结构]
使用了利用液晶材料的大的介电常数M(εM)的各向异性(双折射率)的天线单位的扫描天线对施加于与LCD面板的像素对应的天线单位的各液晶层的电压进行控制，使各天线单位的液晶层的有效的介电常数M(εM)变化，从而由静电电容不同的天线单位形成二维图案(与由LCD进行的图像的显示对应。)。从天线出射或者由天线接收的电磁波(例如微波)被赋予与各天线单位的静电电容相应的相位差，根据由静电电容不同的天线单位形成的二维图案而在特定的方向上具有强指向性(波束扫描)。例如，从天线出射的电磁波是通过考虑由各天线单位赋予的相位差而对输入电磁波入射到各天线单位并在各天线单位散射后得到的球面波进行积分而得到的。也能够认为各天线单位作为“移相器：phase shifter”发挥功能。关于使用液晶材料的扫描天线的基本结构和动作原理，请参照专利文献1～4和非专利文献1、2。非专利文献2公开了排列有螺旋状缝隙的扫描天线的基本结构。为了参考，在本说明书中引用专利文献1～4和非专利文献1、2的全部公开内容。
此外，本发明的实施方式的扫描天线的天线单位虽然与LCD面板的像素类似，但是与LCD面板的像素的结构不同，且多个天线单位的排列也与LCD面板中的像素的排列不同。参照表示后面详细说明的第1实施方式的扫描天线1000的图1来说明本发明的实施方式的扫描天线的基本结构。扫描天线1000是缝隙排列成同心圆状的径向线缝隙天线，但本发明的实施方式的扫描天线不限于此，例如缝隙的排列也可以是公知的各种排列。特别是关于缝隙和/或天线单位的排列，为了参考而将专利文献5的全部公开内容引用到本说明书中。
图1是示意性地表示本实施方式的扫描天线1000的一部分的截面图，示意性地表示从设置于排列成同心圆状的缝隙的中心近旁的供电销72(参照图2的(b))起沿着半径方向的截面的一部分。
扫描天线1000具备TFT基板101、缝隙基板201、配置在它们之间的液晶层LC、以及以隔着空气层54与缝隙基板201相对的方式配置的反射导电板65。扫描天线1000从TFT基板101侧发送、接收微波。
TFT基板101具有玻璃基板等电介质基板1、形成于电介质基板1上的多个贴片电极15以及多个TFT10。各贴片电极15连接到对应的TFT10。各TFT10连接到栅极总线和源极总线。
缝隙基板201具有玻璃基板等电介质基板51和形成于电介质基板51的液晶层LC侧的缝隙电极55。缝隙电极55具有多个缝隙57。
反射导电板65配置成隔着空气层54与缝隙基板201相对。能够使用由相对于微波的介电常数M小的电介质(例如PTFE等氟树脂)形成的层来代替空气层54。缝隙电极55和反射导电板65以及它们之间的电介质基板51及空气层54作为波导301发挥功能。
贴片电极15、包含缝隙57的缝隙电极55的部分以及它们之间的液晶层LC构成天线单位U。在各天线单位U中，1个贴片电极15隔着液晶层LC与包含1个缝隙57的缝隙电极55的部分相对，构成液晶电容。贴片电极15与缝隙电极55隔着液晶层LC相对的结构与图39所示的LCD面板900a的像素电极914与相对电极924隔着液晶层930相对的结构类似。即，扫描天线1000的天线单位U与LCD面板900a中的像素P具有类似的构成。另外，天线单位在具有与液晶电容电并联连接的辅助电容(参照图13的(a)、图17)方面也具有与LCD面板900a中的像素P相似的构成。但是，扫描天线1000与LCD面板900a具有许多不同之处。
首先，扫描天线1000的电介质基板1、51所要求的性能不同于LCD面板的基板所要求的性能。
LCD面板一般使用在可见光中透明的基板，例如使用玻璃基板或塑料基板。在反射型的LCD面板中，背面侧的基板不需要有透明性，因此有时也使用半导体基板。而作为天线用的电介质基板1、51，优选相对于微波的介电损耗(将相对于微波的介电损耗角正切表示为tanδM。)小。电介质基板1、51的tanδM优选为大致0.03以下，进一步优选为0.01以下。具体地，能使用玻璃基板或者塑料基板。玻璃基板与塑料基板相比尺寸稳定性、耐热性优异，适于使用LCD技术形成TFT、配线、电极等电路要素。例如在形成波导的材料是空气和玻璃的情况下，玻璃的上述介电损耗较大，因此从较薄的玻璃更能减小波导损耗这一观点来看，优选是400μm以下，更优选是300μm以下。没有特别的下限，只要在制造工艺中能无破损地进行处理即可。
电极所使用的导电材料也是不同的。在LCD面板的像素电极、相对电极中多使用ITO膜作为透明导电膜。但是，ITO相对于微波的tanδM大，无法作为天线中的导电层使用。缝隙电极55与反射导电板65一起作为波导301的壁发挥功能。因而，为了抑制微波透射过波导301的壁，优选波导301的壁的厚度、即金属层(Cu层或者Al层)的厚度大。已知金属层的厚度若是表皮深度的3倍，则电磁波衰减为1/20(-26dB)，若是5倍，则衰减为1/150(-43dB)左右。因而，若金属层的厚度是表皮深度的5倍，则能将电磁波的透射率降低为1％。例如，针对10GHz的微波,当使用厚度为3.3μm以上的Cu层和厚度为4.0μm以上的Al层时，能将微波降低到1/150。另外，当针对30GHz的微波使用厚度为1.9μm以上的Cu层和厚度为2.3μm以上的Al层时，能将微波降低到1/150。这样，优选缝隙电极55由比较厚的Cu层或者Al层形成。Cu层或者Al层的厚度没有特别的上限，可考虑成膜时间、成本而适当地设定。当使用Cu层时，能得到与使用Al层相比形成为较薄的优点。不仅能采用在LCD的制造工艺中使用的薄膜沉积法，还能采用将Cu箔或者Al箔贴附于基板等其它方法来形成比较厚的Cu层或者Al层。金属层的厚度例如是2μm以上30μm以下。在使用薄膜沉积法形成的情况下，优选金属层的厚度是5μm以下。此外，反射导电板65能使用例如厚度为几mm的铝板、铜板等。
贴片电极15并不是如缝隙电极55那样构成波导301，因此能使用与缝隙电极55相比厚度较小的Cu层或者Al层。但是，为了避免缝隙电极55的缝隙57附近的自由电子的振动诱发贴片电极15内的自由电子的振动时转化为热的损耗，而优选电阻低的贴片电极15。从批量生产性的观点来看，与Cu层相比优选使用Al层，优选Al层的厚度例如是0.3μm以上2μm以下。
另外，天线单位U的排列间距与像素间距大为不同。例如，当考虑12GHz(Ku频带)的微波用的天线时，波长λ例如是25mm。这样，如专利文献4所记载的，天线单位U的间距是λ/4以下和/或λ/5以下，因此成为6.25mm以下和/或5mm以下。这比LCD面板的像素的间距大10倍以上。因而，天线单位U的长度和宽度也会比LCD面板的像素长度和宽度大约10倍。
当然，天线单位U的排列可与LCD面板中的像素的排列不同。在此，示出排列成同心圆状的例子(例如参照特开2002-217640号公报)，但不限于此，例如也可以如非专利文献2所记载的那样排列成螺旋状。而且，也可以如专利文献4所记载的那样排列成矩阵状。
扫描天线1000的液晶层LC的液晶材料所要求的特性与LCD面板的液晶材料所要求的特性不同。LCD面板通过像素的液晶层的折射率变化而对可见光(波长为380nm～830nm)的偏振光赋予相位差，从而使偏振状态变化(例如使直线偏振光的偏振轴方向旋转或者使圆偏振光的圆偏振度变化)，由此进行显示。而实施方式的扫描天线1000通过使天线单位U所具有的液晶电容的静电电容值变化而使从各贴片电极激振(再辐射)的微波的相位变化。因而，优选液晶层的相对于微波的介电常数M(εM)的各向异性(ΔεM)大，优选tanδM小。例如能适合使用在M.Wittek et al.，SID 2015 DIGESTpp.824-826中记载的ΔεM为4以上且tanδM为0.02以下(均为19Gz的值)。除此之外，能使用在九鬼、高分子55卷8月号pp.599-602(2006)中记载的ΔεM为0.4以上、tanδM为0.04以下的液晶材料。
液晶材料的介电常数一般具有频率分散性，但相对于微波的介电各向异性ΔεM与相对于可见光的折射率各向异性Δn存在正相关关系。因而可以说，就相对于微波的天线单位用的液晶材料而言，优选是相对于可见光的折射率各向异性Δn大的材料。LCD用的液晶材料的折射率各向异性Δn是用相对于550nm的光的折射率各向异性来评价的。当在此也将相对于550nm的光的Δn(双折射率)用作指标时，在针对微波的天线单位中使用Δn为0.3以上、优选为0.4以上的向列液晶。Δn没有特别的上限。不过，Δn大的液晶材料存在极性强的倾向，因此有可能使可靠性降低。从可靠性的观点来看，优选Δn是0.4以下。液晶层的厚度例如是1μm～500μm。
以下，更详细地说明本发明的实施方式的扫描天线的结构和制造方法。
(第1实施方式)
首先，参照图1和图2。图1如详述的那样是扫描天线1000的中心附近的示意性局部截面图，图2的(a)和(b)分别是表示扫描天线1000中的TFT基板101和缝隙基板201的示意性俯视图。
扫描天线1000具有按二维排列的多个天线单位U，在此例示的扫描天线1000中，多个天线单位排列成同心圆状。在以下的说明中，将与天线单位U对应的TFT基板101的区域和缝隙基板201的区域称为“天线单位区域”，标注与天线单位相同的附图标记U。另外，如图2的(a)和图2的(b)所示，在TFT基板101和缝隙基板201中，将由按二维排列的多个天线单位区域划定的区域称为“发送接收区域R1”，将发送接收区域R1以外的区域称为“非发送接收区域R2”。在非发送接收区域R2中设置端子部、驱动电路等。
图2的(a)是表示扫描天线1000中的TFT基板101的示意性俯视图。
在图示的例子中，从TFT基板101的法线方向观察时，发送接收区域R1是环状。非发送接收区域R2包含位于发送接收区域R1的中心部的第1非发送接收区域R2a和位于发送接收区域R1的周缘部的第2非发送接收区域R2b。发送接收区域R1的外径例如是200mm～1500mm，是根据通信量等设定的。
在TFT基板101的发送接收区域R1中设置有由电介质基板1支撑的多根栅极总线GL和多根源极总线SL，利用这些配线来规定天线单位区域U。天线单位区域U在发送接收区域R1中排列成例如同心圆状。天线单位区域U各自包含TFT和电连接到TFT的贴片电极。TFT的源极电极电连接到源极总线SL，TFT的栅极电极电连接到栅极总线GL。另外，TFT的漏极电极与贴片电极电连接。
在非发送接收区域R2(R2a、R2b)中以包围发送接收区域R1的方式配置有密封区域Rs。对密封区域Rs赋予密封材料(未图示)。密封材料使TFT基板101和缝隙基板201相互粘接，并且在这些基板101、201之间封入液晶。
在非发送接收区域R2中的密封区域Rs的外侧设置有栅极端子部GT、栅极驱动器GD、源极端子部ST以及源极驱动器SD。栅极总线GL各自经由栅极端子部GT连接到栅极驱动器GD。源极总线SL各自经由源极端子部ST连接到源极驱动器SD。此外，在该例中，源极驱动器SD和栅极驱动器GD形成于电介质基板1上，但这些驱动器中的一方或者双方也可以设置于另一电介质基板上。
在非发送接收区域R2中还设置有多个传输端子部PT。传输端子部PT与缝隙基板201的缝隙电极55(图2的(b))电连接。在本说明书中，将传输端子部PT与缝隙电极55的连接部称为“传输部”。如图所示，传输端子部PT(传输部)可以配置于密封区域Rs内。在该情况下，可以使用含有导电性粒子的树脂作为密封材料。由此，能使液晶封入TFT基板101与缝隙基板201之间，并且能确保传输端子部PT与缝隙基板201的缝隙电极55的电连接。在该例中，在第1非发送接收区域R2a和第2非发送接收区域R2b两者中均配置有传输端子部PT，但也可以仅配置于任意一者。
此外，传输端子部PT(传输部)也可以不配置于密封区域Rs内。例如也可以配置于非发送接收区域R2中的密封区域Rs的外侧。
图2的(b)是例示扫描天线1000中的缝隙基板201的示意性俯视图，示出缝隙基板201的液晶层LC侧的表面。
在缝隙基板201中，在电介质基板51上，跨发送接收区域R1和非发送接收区域R2形成有缝隙电极55。
在缝隙基板201的发送接收区域R1中，多个缝隙57配置于缝隙电极55。缝隙57与TFT基板101中的天线单位区域U对应配置。在图示的例子中，多个缝隙57为了构成径向线缝隙天线，而使在相互大致正交的方向上延伸的一对缝隙57排列成同心圆状。由于具有相互大致正交的缝隙，因此扫描天线1000能发送、接收圆偏振波。
缝隙电极55的端子部IT在非发送接收区域R2中设置有多个。端子部IT与TFT基板101的传输端子部PT(图2的(a))电连接。在该例中，端子部IT配置于密封区域Rs内，通过含有导电性粒子的密封材料与对应的传输端子部PT电连接。
另外，在第1非发送接收区域R2a中，供电销72配置于缝隙基板201的背面侧。微波通过供电销72进入由缝隙电极55、反射导电板65以及电介质基板51构成的波导301。供电销72连接到供电装置70。从排列有缝隙57的同心圆的中心进行供电。供电的方式可以是直接连结供电方式和电磁耦合方式中的任意一种，能采用公知的供电结构。
在图2的(a)和(b)中，示出了密封区域Rs以将包含发送接收区域R1的比较窄的区域包围的方式设置的例子，但不限于此。特别是，设置于发送接收区域R1的外侧的密封区域Rs也可以是以与发送接收区域R1之间具有一定距离以上的方式设置于例如电介质基板1和/或电介质基板51的边的近旁。当然，设置于非发送接收区域R2的、例如端子部或驱动电路也可以形成于密封区域Rs的外侧(即，不存在液晶层的一侧)。通过在与发送接收区域R1相隔一定距离以上的位置形成密封区域Rs，由此，能够抑制受到密封材料(特别是固化性树脂)中包含的杂质(特别是离子性杂质)的影响而致使天线特性下降。
以下，参照附图更详细地说明扫描天线1000的各构成要素。
＜TFT基板101的结构＞
·天线单位区域U
图3的(a)和(b)分别是示意性地表示TFT基板101的天线单位区域U的截面图和俯视图。
天线单位区域U各自具备：电介质基板(未图示)；TFT10，其支撑于电介质基板；第1绝缘层11，其覆盖TFT10；贴片电极15，其形成于第1绝缘层11上，电连接到TFT10；以及第2绝缘层17，其覆盖贴片电极15。TFT10例如配置于栅极总线GL和源极总线SL的交点近旁。
TFT10具备栅极电极3G、岛状的半导体层5、配置于栅极电极3G与半导体层5之间的栅极绝缘层4、源极电极7S以及漏极电极7D。TFT10的结构没有特别限定。在该例中，TFT10是具有底栅结构的沟道蚀刻型TFT。
栅极电极3G电连接到栅极总线GL，由栅极总线GL供应扫描信号。源极电极7S电连接到源极总线SL，由源极总线SL供应数据信号。栅极电极3G和栅极总线GL可以由相同导电膜(栅极用导电膜)形成。源极电极7S、漏极电极7D以及源极总线SL可以由相同导电膜(源极用导电膜)形成。栅极用导电膜和源极用导电膜例如是金属膜。在本说明书中，有时将使用栅极用导电膜形成的层(layer)称为“栅极金属层”，将使用源极用导电膜形成的层称为“源极金属层”。
半导体层5以隔着栅极绝缘层4与栅极电极3G重叠的方式配置。在图示的例子中，在半导体层5上形成有源极接触层6S和漏极接触层6D。源极接触层6S和漏极接触层6D分别配置于半导体层5中的形成沟道的区域(沟道区域)的两侧。可以是，半导体层5为本征非晶硅(i-a-Si)层，源极接触层6S和漏极接触层6D为n+型非晶硅(n+-a-Si)层。
源极电极7S以与源极接触层6S接触的方式设置，并经由源极接触层6S连接到半导体层5。漏极电极7D以与漏极接触层6D接触的方式设置，并经由漏极接触层6D连接到半导体层5。
第1绝缘层11具有到达TFT10的漏极电极7D的接触孔CH1。
贴片电极15设置于第1绝缘层11上和接触孔CH1内，在接触孔CH1内与漏极电极7D接触。贴片电极15包含金属层。贴片电极15也可以是仅由金属层形成的金属电极。贴片电极15的材料也可以与源极电极7S和漏极电极7D相同。不过，贴片电极15中的金属层的厚度(在贴片电极15为金属电极的情况下是贴片电极15的厚度)设定为大于源极电极7S和漏极电极7D的厚度。贴片电极15中的金属层的厚度在由Al层形成的情况下例如设定为0.3μm以上。
可以使用与栅极总线GL相同的导电膜来设置CS总线CL。CS总线CL可以是以隔着栅极绝缘层4与漏极电极(或者漏极电极的延长部分)7D重叠的方式配置，构成以栅极绝缘层4为电介质层的辅助电容CS。
也可以在比栅极总线GL靠电介质基板侧形成有对准标记(例如金属层)21和覆盖对准标记21的基底绝缘膜2。关于对准标记21，在由1个玻璃基板制作例如m个TFT基板的情况下，若光掩模的个数为n个(n＜m)，则需要将各曝光工序分为多次进行。这样，在光掩模的个数(n个)比由1个玻璃基板1制作的TFT基板101的个数(m个)少时，用于光掩模的对准。对准标记21可省略。
在本实施方式中，在与源极金属层不同的层内形成贴片电极15。由此，能得到如下优点。
由于源极金属层通常是使用金属膜形成的，所以还可以考虑在源极金属层内形成贴片电极。但是，优选贴片电极是不阻碍电子的振动程度的低电阻，例如由厚度为0.3μm以上的比较厚的Al层形成。从天线性能的观点来看，优选厚的贴片电极。然而，虽也取决于TFT的构成，但当在源极金属层形成具有例如超过1μm的厚度的贴片电极时，有时会产生无法得到期望的图案化精度的问题。例如，有时会产生无法以高精度控制源极电极和漏极电极的间隙(相当于TFT的沟道长度)的问题。对此，在本实施方式中，与源极金属层分开地形成贴片电极15，因此能独立地控制源极金属层的厚度和贴片电极15的厚度。因而能确保形成源极金属层时的控制性且形成希望厚度的贴片电极15。
在本实施方式中，能与源极金属层的厚度分开地以高自由度设定贴片电极15的厚度。此外，贴片电极15的尺寸无需如源极总线SL等那样被严格地控制，因此即使由于增厚贴片电极15而致使线宽度变动(与设计值的偏差)变大也不要紧。此外，并不排除贴片电极15的厚度与源极金属层的厚度相等的情况。
贴片电极15可以包含Cu层或者Al层作为主层。扫描天线的性能与贴片电极15的电阻相关，主层的厚度以能得到希望的电阻的方式设定。从电阻的观点来看，存在Cu层与Al层相比更能减小贴片电极15的厚度的可能性。
·栅极端子部GT、源极端子部ST以及传输端子部PT
图4的(a)～(c)分别是示意性地表示栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。
栅极端子部GT具备形成于电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层、以及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内与栅极总线GL接触。在该例中，覆盖栅极总线GL的绝缘层从电介质基板侧起包含栅极绝缘层4、第1绝缘层11以及第2绝缘层17。栅极端子用上部连接部19g例如是由设置于第2绝缘层17上的透明导电膜形成的透明电极。
源极端子部ST具备形成于电介质基板上(在此为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层、以及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内与源极总线SL接触。在该例中，覆盖源极总线SL的绝缘层包含第1绝缘层11和第2绝缘层17。源极端子用上部连接部19s例如是由设置于第2绝缘层17上的透明导电膜形成的透明电极。
传输端子部PT具有形成于第1绝缘层11上的贴片连接部15p、覆盖贴片连接部15p的第2绝缘层17、以及传输端子用上部连接部19p。传输端子用上部连接部19p在形成于第2绝缘层17的接触孔CH4内与贴片连接部15p接触。贴片连接部15p与贴片电极15由相同导电膜形成。传输端子用上部连接部(也称为上部透明电极。)19p例如是由设置于第2绝缘层17上的透明导电膜形成的透明电极。在本实施方式中，各端子部的上部连接部19g、19s以及19p由相同的透明导电膜形成。
在本实施方式中，有如下优点：能通过在形成了第2绝缘层17后的蚀刻工序同时形成各端子部的接触孔CH2、CH3、CH4。后述详细的制造工艺。
＜TFT基板101的制造方法＞
TFT基板101例如可用以下的方法来制造。图5是例示TFT基板101的制造工序的图。
首先，在电介质基板上形成金属膜(例如Ti膜)，并对其进行图案化，从而形成对准标记21。作为电介质基板，例如能使用玻璃基板、具有耐热性的塑料基板(树脂基板)等。接着，以覆盖对准标记21的方式形成基底绝缘膜2。例如使用SiO2膜作为基底绝缘膜2。
接下来，在基底绝缘膜2上形成包含栅极电极3G和栅极总线GL的栅极金属层。
栅极电极3G可与栅极总线GL一体地形成。在此，在电介质基板上通过溅射法等形成未图示的栅极用导电膜(厚度：例如为50nm以上500nm以下)。接着，通过对栅极用导电膜进行图案化，得到栅极电极3G和栅极总线GL。栅极用导电膜的材料没有特别限定。能适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。在此，形成将MoN(厚度：例如为50nm)、Al(厚度：例如为200nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜作为栅极用导电膜。
接着，以覆盖栅极金属层的方式形成栅极绝缘层4。栅极绝缘层4可通过CVD法等形成。能适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy；x＞y)层、氮化氧化硅(SiNxOy；x＞y)层等作为栅极绝缘层4。栅极绝缘层4也可以具有层叠结构。在此，形成SiNx层(厚度：例如为410nm)作为栅极绝缘层4。
接着，在栅极绝缘层4上形成半导体层5和接触层。在此，将本征非晶硅膜(厚度：例如为125nm)和n+型非晶硅膜(厚度：例如为65nm)按该顺序形成并对其进行图案化，从而得到岛状的半导体层5和接触层。在半导体层5中使用的半导体膜不限于非晶硅膜。例如也可以形成氧化物半导体层作为半导体层5。在该情况下，可以不在半导体层5与源极/漏极电极之间设置接触层。
接着，在栅极绝缘层4上和接触层上形成源极用导电膜(厚度：例如为50nm以上500nm以下)，并对其进行图案化，从而形成包含源极电极7S、漏极电极7D以及源极总线SL的源极金属层。此时，接触层也被蚀刻，形成相互分离的源极接触层6S和漏极接触层6D。
源极用导电膜的材料没有特别限定。能适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。在此，形成将MoN(厚度：例如为30nm)、Al(厚度：例如为200nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜作为源极用导电膜。此外，也可以取而代之，形成将Ti(厚度：例如为30nm)、MoN(厚度：例如为30nm)、Al(厚度：例如为200nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜作为源极用导电膜。
在此，例如用溅射法形成源极用导电膜，通过湿式蚀刻进行源极用导电膜的图案化(源极/漏极分离)。之后，例如通过干式蚀刻将接触层中的位于成为半导体层5的沟道区域的区域上的部分除去而形成间隙部，分离成源极接触层6S和漏极接触层6D。此时，在间隙部中，半导体层5的表面近旁也被蚀刻(过蚀刻)。
此外，例如在使用将Ti膜和Al膜按该顺序层叠而成的层叠膜作为源极用导电膜的情况下，也可以在使用例如磷酸醋酸硝酸水溶液以湿式蚀刻进行了Al膜的图案化之后，以干式蚀刻对Ti膜和接触层(n+型非晶硅层)6同时进行图案化。或者，也能一并对源极用导电膜和接触层进行蚀刻。但是，在同时对源极用导电膜或者其下层与接触层6进行蚀刻的情况下，有时难以控制基板整体的半导体层5的蚀刻量(间隙部的挖深量)的分布。相对于此，若如上述那样，通过分开的蚀刻工序进行源极/漏极分离与间隙部的形成，则能够更加容易地控制间隙部的蚀刻量。
接着，以覆盖TFT10的方式形成第1绝缘层11。在该例中，第1绝缘层11以与半导体层5的沟道区域接触的方式配置。另外，通过公知的光刻，在第1绝缘层11形成到达漏极电极7D的接触孔CH1。
第1绝缘层11例如可以是氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等无机绝缘层。在此，例如通过CVD法形成厚度例如为330nm的SiNx层作为第1绝缘层11。
接着，在第1绝缘层11上和接触孔CH1内形成贴片用导电膜，并对其进行图案化。由此，在发送接收区域R1形成贴片电极15，在非发送接收区域R2形成贴片连接部15p。贴片电极15在接触孔CH1内与漏极电极7D接触。此外，在本说明书中，有时将由贴片用导电膜形成的、包含贴片电极15、贴片连接部15p的层称为“贴片金属层”。
可使用与栅极用导电膜或源极用导电膜同样的材料作为贴片用导电膜的材料。不过，贴片用导电膜设定为比栅极用导电膜和源极用导电膜厚。由此，通过减小贴片电极的片电阻，能降低贴片电极内的自由电子的振动转化为热的损耗。贴片用导电膜的合适厚度例如是0.3μm以上。若比其薄，则片电阻变成0.10Ω/sq以上，可能产生损耗变大的问题。贴片用导电膜的厚度例如为3μm以下，更优选为2μm以下。若比其厚，则有时会由于工艺中的热应力而产生基板的翘曲。若翘曲较大，则在量产工艺中，有时会发生输送故障、基板的缺损、或者基板的开裂等问题。
在此，形成将MoN(厚度：例如为50nm)、Al(厚度：例如为1000nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜(MoN/Al/MoN)作为贴片用导电膜。此外，也可以取而代之，形成将Ti(厚度：例如为50nm)、MoN(厚度：例如为50nm)、Al(厚度：例如为2000nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜(MoN/Al/MoN/Ti)。或者，还可以取而代之，形成将Ti(厚度：例如为50nm)、MoN(厚度：例如为50nm)、Al(厚度：例如为500nm)以及MoN(厚度：例如为50nm)按该顺序层叠而成的层叠膜(MoN/Al/MoN/Ti)。或者，还可以使用将Ti膜、Cu膜以及Ti膜按该顺序层叠而成的层叠膜(Ti/Cu/Ti)、或是将Ti膜和Cu膜按该顺序层叠而成的层叠膜(Cu/Ti)。
接着，在贴片电极15和第1绝缘层11上形成第2绝缘层(厚度：例如为100nm以上300nm以下)17。作为第2绝缘层17，没有特别限定，例如能适当地使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等。在此，例如形成厚度为200nm的SiNx层作为第2绝缘层17。
之后，例如通过使用了氟系气体的干式蚀刻对无机绝缘膜(第2绝缘层17、第1绝缘层11以及栅极绝缘层4)一并进行蚀刻。在蚀刻中，贴片电极15、源极总线SL以及栅极总线GL作为蚀刻阻挡物发挥功能。由此，在第2绝缘层17、第1绝缘层11以及栅极绝缘层4形成到达栅极总线GL的接触孔CH2，在第2绝缘层17和第1绝缘层11形成到达源极总线SL的接触孔CH3。另外，在第2绝缘层17形成到达贴片连接部15p的接触孔CH4。
在该例中，由于对无机绝缘膜一并进行蚀刻，因此在所得到的接触孔CH2的侧壁，第2绝缘层17、第1绝缘层11以及栅极绝缘层4的侧面对齐，在接触孔CH3的侧壁，第2绝缘层17和第1绝缘层11的侧壁对齐。此外，在本说明书中，在接触孔内不同的2个以上的层的“侧面对齐”不仅包括这些层中的在接触孔内露出的侧面在垂直方向上齐平的情况，还包括连续地构成锥形等倾斜面的情况。这种构成例如通过使用同一掩模对上述层进行蚀刻或者将1个层作为掩模来进行另1个层的蚀刻等而得到。
接着，在第2绝缘层17上以及接触孔CH2、CH3、CH4内，例如通过溅射法形成透明导电膜(厚度：50nm以上200nm以下)。能够使用例如ITO(氧化铟锡)膜、IZO膜、ZnO膜(氧化锌膜)等作为透明导电膜。在此，使用厚度例如是100nm的ITO膜作为透明导电膜。
接着，通过对透明导电膜进行图案化而形成栅极端子用上部连接部19g、源极端子用上部连接部19s以及传输端子用上部连接部19p。栅极端子用上部连接部19g、源极端子用上部连接部19s以及传输端子用上部连接部19p用于保护在各端子部露出的电极或配线。这样，得到栅极端子部GT、源极端子部ST以及传输端子部PT。
＜缝隙基板201的结构＞
接着，更具体地说明缝隙基板201的结构。
图6是示意性地表示缝隙基板201中的天线单位区域U和端子部IT的截面图。
缝隙基板201具备：具有表面和背面的电介质基板51、形成在电介质基板51的表面的第3绝缘层52、形成在第3绝缘层52上的缝隙电极55、以及覆盖缝隙电极55的第4绝缘层58。反射导电板65以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。缝隙电极55和反射导电板65作为波导301的壁发挥功能。
在发送接收区域R1中，在缝隙电极55形成有多个缝隙57。缝隙57是贯通缝隙电极55的开口。在该例中，在各天线单位区域U配置有1个缝隙57。
第4绝缘层58形成在缝隙电极55上和缝隙57内。第4绝缘层58的材料可以与第3绝缘层52的材料相同。通过用第4绝缘层58覆盖缝隙电极55，缝隙电极55与液晶层LC不会直接接触，因此能够提高可靠性。若缝隙电极55由Cu层形成，则有时Cu会溶出到液晶层LC。另外，若使用薄膜沉积技术由Al层形成缝隙电极55，则有时Al层会含有孔隙。第4绝缘层58能够防止液晶材料侵入到Al层的孔隙中。此外，若通过将铝箔利用粘接材料贴附于电介质基板51而对Al层进行图案化，来制作缝隙电极55，则能够避免孔隙的问题。
缝隙电极55包含Cu层、Al层等主层55M。缝隙电极55也可以具有包含主层55M以及以夹着主层55M的方式配置的上层55U和下层55L的层叠结构。主层55M的厚度根据材料并考虑表皮效应而进行设定，例如可以为2μm以上30μm以下。主层55M的厚度典型地大于上层55U和下层55L的厚度。
在图示的例子中，主层55M为Cu层，上层55U和下层55L为Ti层。通过在主层55M与第3绝缘层52之间配置下层55L，能够提高缝隙电极55与第3绝缘层52的贴紧性。另外，通过设置上层55U，能够抑制主层55M(例如Cu层)的腐蚀。
反射导电板65构成波导301的壁，因此优选具有表皮深度的3倍以上的厚度，更优选具有表皮深度的5倍以上的厚度。反射导电板65例如能够使用通过切削而制作出的厚度为几mm的铝板、铜板等。
在非发送接收区域R2设置有端子部IT。端子部IT具备缝隙电极55、覆盖缝隙电极55的第4绝缘层58、以及上部连接部60。第4绝缘层58具有到达缝隙电极55的开口。上部连接部60在开口内与缝隙电极55接触。在本实施方式中，端子部IT配置在密封区域Rs内，并通过含有导电性粒子的密封树脂而与TFT基板中的传输端子部连接(传输部)。
·传输部
图7是用于说明将TFT基板101的传输端子部PT与缝隙基板201的端子部IT连接的传输部的示意性截面图。在图7中，对与图1～图4同样的构成要素标注相同的附图标记。
在传输部中，端子部IT的上部连接部60与TFT基板101中的传输端子部PT的传输端子用上部连接部19p电连接。在本实施方式中，将上部连接部60与传输端子用上部连接部19p经由包含导电性珠71的树脂(密封树脂)73(有时也称为“密封部73”。)连接。
上部连接部60、19p均为ITO膜、IZO膜等透明导电层，有时在其表面形成氧化膜。在形成了氧化膜时，无法确保透明导电层彼此的电连接，接触电阻有可能变高。而在本实施方式中，由于经由包含导电性珠(例如Au珠)71的树脂使这些透明导电层粘接，因此即使形成有表面氧化膜，导电性珠也会将表面氧化膜刺破(贯通)，从而能够抑制接触电阻的增大。导电性珠71也可以不仅贯通表面氧化膜，还贯通作为透明导电层的上部连接部60、19p，而与贴片连接部15p和缝隙电极55直接接触。
传输部既可以配置于扫描天线1000的中心部和周缘部(即，从扫描天线1000的法线方向观看时的环状的发送接收区域R1的内侧和外侧)这两者，也可以仅配置于任意一者。传输部既可以配置在将液晶封入的密封区域Rs内，也可以配置在密封区域Rs的外侧(与液晶层相反的一侧)。
＜缝隙基板201的制造方法＞
缝隙基板201例如可用以下的方法制造。
首先，在电介质基板上形成第3绝缘层(厚度：例如为200nm)52。能够使用玻璃基板、树脂基板等相对于电磁波的透射率高的(介电常数εM和介电损耗tanδM小的)基板作为电介质基板。为了抑制电磁波的衰减，优选电介质基板较薄。例如，也可以在玻璃基板的表面通过后述的工艺形成缝隙电极55等构成要素之后，从背面侧使玻璃基板薄板化。由此，能够将玻璃基板的厚度降低到例如500μm以下。
在使用树脂基板作为电介质基板的情况下，既可以将TFT等构成要素直接形成在树脂基板上，也可以使用转印法将其形成在树脂基板上。若利用转印法，则例如在玻璃基板上形成树脂膜(例如聚酰亚胺膜)，并在树脂膜上通过后述的工艺形成构成要素之后，使形成有构成要素的树脂膜与玻璃基板分离。通常，与玻璃相比，树脂的介电常数εM和介电损耗tanδM较小。树脂基板的厚度例如为3μm～300μm。除聚酰亚胺之外，例如也能够使用液晶高分子作为树脂材料。
作为第3绝缘层52，没有特别限定，例如能适当地使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等。
接着，在第3绝缘层52之上形成金属膜，并对其进行图案化，由此得到具有多个缝隙57的缝隙电极55。作为金属膜，可以使用厚度为2μm～5μm的Cu膜(或者Al膜)。在此，使用将Ti膜、Cu膜以及Ti膜按该顺序层叠而成的层叠膜。此外，也可以取而代之，形成将Ti(厚度：例如为50nm)和Cu(厚度：例如为5000nm)按该顺序层叠而成的层叠膜。
之后，在缝隙电极55上和缝隙57内形成第4绝缘层58(厚度：例如为100nm或200nm)。第4绝缘层58的材料可以与第3绝缘层的材料相同。之后，在非发送接收区域R2中，在第4绝缘层58形成到达缝隙电极55的开口部。
接着，在第4绝缘层58上和第4绝缘层58的开口部内形成透明导电膜，并对其进行图案化，从而形成在开口部内与缝隙电极55接触的上部连接部60。由此，得到端子部IT。
＜TFT10的材料和结构＞
在本实施方式中，使用将半导体层5设为活性层的TFT作为配置于各像素的开关元件。半导体层5并不限于非晶硅层，也可以是多晶硅层、氧化物半导体层。
在使用氧化物半导体层的情况下，氧化物半导体层所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的双层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。但是，在上述层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，在本说明书中引用特开2014-007399号公报的全部公开内容。
氧化物半导体层可以包含例如In、Ga以及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层包含例如In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体为In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)并无特别限定，例如能够包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层可由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了进行参考，在本说明书中引用特开2012-134475号公报和特开2014-209727号公报的全部公开内容。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如设置于非发送接收区域的驱动电路所包含的TFT)和设置于各天线单位区域的TFT。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体为In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
在图3所示的例子中，TFT10是具有底栅结构的沟道蚀刻型TFT。在“沟道蚀刻型TFT”中，在沟道区域上没有形成蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面以与半导体层的上表面接触的方式配置。沟道蚀刻型TFT例如通过在半导体层上形成源极/漏极电极用导电膜，并进行源极/漏极分离而形成。在源极/漏极分离工序中，有时沟道区域的表面部分会被蚀刻。
此外，TFT10也可以是在沟道区域上形成有蚀刻阻挡层的蚀刻阻挡型TFT。在蚀刻阻挡型TFT中，源极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型TFT例如通过在形成将半导体层中的成为沟道区域的部分覆盖的蚀刻阻挡层之后，在半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜，进行源极/漏极分离而形成。
另外，TFT10具有源极和漏极电极与半导体层的上表面接触的顶部接触结构，但源极和漏极电极也可以是以与半导体层的下表面接触的方式配置(底部接触结构)。而且，TFT10既可以是在半导体层的电介质基板侧具有栅极电极的底栅结构，也可以是在半导体层的上方具有栅极电极的顶栅结构。
(第2实施方式)
参照附图说明第2实施方式的扫描天线。本实施方式的扫描天线中的TFT基板与图2所示的TFT基板101的不同之处在于，成为各端子部的上部连接部的透明导电层设置于TFT基板中的第1绝缘层与第2绝缘层之间。
图8的(a)～(c)分别是表示本实施方式中的TFT基板102的栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。对与图4同样的构成要素标注相同的附图标记，并省略说明。此外，天线单位区域U的截面结构与上述的实施方式(图3)是同样的，因此省略图示和说明。
本实施方式的栅极端子部GT具备形成于电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层、以及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内与栅极总线GL接触。在该例中，覆盖栅极总线GL的绝缘层包含栅极绝缘层4和第1绝缘层11。在栅极端子用上部连接部19g和第1绝缘层11上形成有第2绝缘层17。第2绝缘层17具有将栅极端子用上部连接部19g的一部分露出的开口部18g。在该例中，第2绝缘层17的开口部18g也可以是以将整个接触孔CH2露出的方式配置。
源极端子部ST具备形成于电介质基板上(在此为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层、以及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内与源极总线SL接触。在该例中，覆盖源极总线SL的绝缘层仅包含第1绝缘层11。第2绝缘层17延伸设置于源极端子用上部连接部19s和第1绝缘层11上。第2绝缘层17具有将源极端子用上部连接部19s的一部分露出的开口部18s。第2绝缘层17的开口部18s也可以是以将整个接触孔CH3露出的方式配置。
传输端子部PT具有：源极连接配线7p，其与源极总线SL由相同导电膜(源极用导电膜)形成；第1绝缘层11，其延伸设置于源极连接配线7p上；以及传输端子用上部连接部19p和贴片连接部15p，它们形成于第1绝缘层11上。
在第1绝缘层11设置有将源极连接配线7p露出的接触孔CH5和接触孔CH6。传输端子用上部连接部19p配置于第1绝缘层11上和接触孔CH5内，并在接触孔CH5内与源极连接配线7p接触。贴片连接部15p配置于第1绝缘层11上和接触孔CH6内，并在接触孔CH6内与源极连接配线7p接触。传输端子用上部连接部19p是由透明导电膜形成的透明电极。贴片连接部15p与贴片电极15由相同导电膜形成。此外，各端子部的上部连接部19g、19s以及19p也可以由相同的透明导电膜形成。
第2绝缘层17延伸设置于传输端子用上部连接部19p、贴片连接部15p以及第1绝缘层11上。第2绝缘层17具有将传输端子用上部连接部19p的一部分露出的开口部18p。在该例中，第2绝缘层17的开口部18p以将整个接触孔CH5露出的方式配置。另一方面，贴片连接部15p被第2绝缘层17覆盖。
这样，在本实施方式中，通过形成于源极金属层的源极连接配线7p将传输端子部PT的传输端子用上部连接部19p与贴片连接部15p电连接。虽未图示，但与上述的实施方式同样地，传输端子用上部连接部19p通过含有导电性粒子的密封树脂与缝隙基板201中的缝隙电极连接。
在上述的实施方式中，在第2绝缘层17的形成之后，一并形成深度不同的接触孔CH1～CH4。例如在栅极端子部GT上，蚀刻比较厚的绝缘层(栅极绝缘层4、第1绝缘层11以及第2绝缘层17)，而在传输端子部PT，仅蚀刻第2绝缘层17。因此，成为浅的接触孔的基底的导电膜(例如贴片电极用导电膜)在蚀刻时可能受到大的损伤。
而在本实施方式中，在形成第2绝缘层17之前形成接触孔CH1～CH3、CH5、CH6。这些接触孔仅形成于第1绝缘层11或者形成于第1绝缘层11和栅极绝缘层4的层叠膜，因此与上述的实施方式相比，能减小一并形成的接触孔的深度的差。因而，能减小对成为接触孔的基底的导电膜的损伤。特别是，在贴片电极用导电膜中使用Al膜的情况下，若使ITO膜与Al膜直接接触，则无法得到良好的接触，所以有时在Al膜的上层形成MoN层等盖层。在这种情况下，不需要考虑蚀刻时的损伤而增大盖层的厚度，因此是有利的。
＜TFT基板102的制造方法＞
例如用如下方法制造TFT基板102。图9是例示TFT基板102的制造工序的图。此外，以下在各层的材料、厚度、形成方法等与上述的TFT基板101同样的情况下省略说明。
首先，用与TFT基板102同样的方法在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层以及源极金属层，得到TFT。在形成源极金属层的工序中，由源极用导电膜形成源极和漏极电极、源极总线以及源极连接配线7p。
接着，以覆盖源极金属层的方式形成第1绝缘层11。之后，一并蚀刻第1绝缘层11和栅极绝缘层4，形成接触孔CH1～CH3、CH5、CH6。在蚀刻中，源极总线SL和栅极总线GL作为蚀刻阻挡物发挥功能。由此，在发送接收区域R1中，在第1绝缘层11形成到达TFT的漏极电极的接触孔CH1。另外，在非发送接收区域R2中，在第1绝缘层11和栅极绝缘层4形成到达栅极总线GL的接触孔CH2、在第1绝缘层11形成到达源极总线SL的接触孔CH3和到达源极连接配线7p的接触孔CH5、CH6。可以将接触孔CH5配置于密封区域Rs，将接触孔CH6配置于密封区域Rs的外侧。或者也可以将两者均配置于密封区域Rs的外部。
接着，在第1绝缘层11上和接触孔CH1～CH3、CH5、CH6形成透明导电膜，并对其进行图案化。由此，形成在接触孔CH2内与栅极总线GL接触的栅极端子用上部连接部19g、在接触孔CH3内与源极总线SL接触的源极端子用上部连接部19s、以及在接触孔CH5内与源极连接配线7p接触的传输端子用上部连接部19p。
接着，在第1绝缘层11上、栅极端子用上部连接部19g、源极端子用上部连接部19s、传输端子用上部连接部19p上、以及接触孔CH1、CH6内形成贴片电极用导电膜，并进行图案化。由此，在发送接收区域R1形成在接触孔CH1内与漏极电极7D接触的贴片电极15，在非发送接收区域R2形成在接触孔CH6内与源极连接配线7p接触的贴片连接部15p。可以通过湿式蚀刻进行贴片电极用导电膜的图案化。在此，使用能增大透明导电膜(ITO等)与贴片电极用导电膜(例如Al膜)的蚀刻选择比的蚀刻剂。由此，在贴片电极用导电膜的图案化时，能够使透明导电膜作为蚀刻阻挡物发挥功能。源极总线SL、栅极总线GL以及源极连接配线7p中的在接触孔CH2、CH3、CH5露出的部分被蚀刻阻挡物(透明导电膜)覆盖，因此不会被蚀刻。
接下来，形成第2绝缘层17。之后，例如通过使用氟系气体的干式蚀刻进行第2绝缘层17的图案化。由此，在第2绝缘层17设置将栅极端子用上部连接部19g露出的开口部18g、将源极端子用上部连接部19s露出的开口部18s以及将传输端子用上部连接部19p露出的开口部18p。这样，得到TFT基板102。
(第3实施方式)
参照附图说明第3实施方式的扫描天线。本实施方式的扫描天线中的TFT基板与图8所示的TFT基板102的不同之处在于，不将包括透明导电膜的上部连接部设置于传输端子部。
图10的(a)～(c)分别是表示本实施方式的TFT基板103的栅极端子部GT、源极端子部ST以及传输端子部PT的截面图。对与图8同样的构成要素标注相同的附图标记，并省略说明。此外，天线单位区域U的结构与上述的实施方式(图3)是同样的，因此省略图示和说明。
栅极端子部GT和源极端子部ST的结构与图8所示的TFT基板102的栅极端子部和源极端子部的结构是同样的。
传输端子部PT具有形成于第1绝缘层11上的贴片连接部15p和层叠于贴片连接部15p上的保护导电层23。第2绝缘层17延伸设置于保护导电层23上，并具有将保护导电层23的一部分露出的开口部18p。另一方面，贴片电极15被第2绝缘层17覆盖。
＜TFT基板103的制造方法＞
例如用如下方法制造TFT基板103。图11是例示TFT基板103的制造工序的图。此外，以下在各层的材料、厚度、形成方法等与上述的TFT基板101同样的情况下省略说明。
首先，用与TFT基板101同样的方法在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层以及源极金属层，得到TFT。
接着，以覆盖源极金属层的方式形成第1绝缘层11。之后，一并蚀刻第1绝缘层11和栅极绝缘层4，形成接触孔CH1～CH3。在蚀刻中，源极总线SL和栅极总线GL作为蚀刻阻挡物发挥功能。由此，在第1绝缘层11形成到达TFT的漏极电极的接触孔CH1，并且在第1绝缘层11和栅极绝缘层4形成到达栅极总线GL的接触孔CH2，在第1绝缘层11形成到达源极总线SL的接触孔CH3。在形成传输端子部的区域不形成接触孔。
接着，在第1绝缘层11上和接触孔CH1、CH2、CH3内形成透明导电膜，并对其进行图案化。由此，形成在接触孔CH2内与栅极总线GL接触的栅极端子用上部连接部19g、以及在接触孔CH3内与源极总线SL接触的源极端子用上部连接部19s。在形成传输端子部的区域，透明导电膜被除去。
接着，在第1绝缘层11上、栅极端子用上部连接部19g和源极端子用上部连接部19s上、以及接触孔CH1内形成贴片电极用导电膜，并进行图案化。由此，在发送接收区域R1形成在接触孔CH1内与漏极电极7D接触的贴片电极15，在非发送接收区域R2形成贴片连接部15p。与上述的实施方式同样地，在贴片电极用导电膜的图案化中使用能确保透明导电膜(ITO等)与贴片电极用导电膜的蚀刻选择比的蚀刻剂。
接下来，在贴片连接部15p上形成保护导电层23。能使用Ti层、ITO层以及IZO(铟锌氧化物)层等(厚度：例如为50nm以上100nm以下)作为保护导电层23。在此，使用Ti层(厚度：例如为50nm)作为保护导电层23。此外，也可以将保护导电层形成于贴片电极15之上。
接着，形成第2绝缘层17。之后，例如通过使用氟系气体的干式蚀刻进行第2绝缘层17的图案化。由此，在第2绝缘层17设置将栅极端子用上部连接部19g露出的开口部18g、将源极端子用上部连接部19s露出的开口部18s、以及将保护导电层23露出的开口部18p。这样，得到TFT基板103。
＜缝隙基板203的结构＞
图12是用于说明本实施方式的将TFT基板103的传输端子部PT与缝隙基板203的端子部IT连接的传输部的示意性截面图。在图12中，对与上述的实施方式同样的构成要素标注相同的附图标记。
首先，说明本实施方式的缝隙基板203。缝隙基板203具备电介质基板51、形成于电介质基板51的表面的第3绝缘层52、形成于第3绝缘层52上的缝隙电极55、以及覆盖缝隙电极55的第4绝缘层58。反射导电板65以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。缝隙电极55和反射导电板65作为波导301的壁发挥功能。
缝隙电极55具有将Cu层或Al层设为主层55M的层叠结构。在发送接收区域R1中，在缝隙电极55形成有多个缝隙57。发送接收区域R1中的缝隙电极55的结构与参照图6说明的上述的缝隙基板201的结构相同。
在非发送接收区域R2设置有端子部IT。在端子部IT中，在第4绝缘层58设置有将缝隙电极55的表面露出的开口。缝隙电极55的露出的区域成为接触面55c。这样，在本实施方式中，缝隙电极55的接触面55c未被第4绝缘层58覆盖。
在传输部中，经由包含导电性珠71的树脂(密封树脂)将TFT基板103中的覆盖贴片连接部15p的保护导电层23与缝隙基板203中的缝隙电极55的接触面55c连接。
本实施方式的传输部与上述的实施方式同样地，既可以配置于扫描天线的中心部和周缘部这两者，也可以仅配置于任意一者。另外，既可以配置于密封区域Rs内，也可以配置于密封区域Rs的外侧(与液晶层相反的一侧)。
在本实施方式中，在传输端子部PT和端子部IT的接触面不设置透明导电膜。因此，能够使保护导电层23与缝隙基板203的缝隙电极55经由含有导电性粒子的密封树脂连接。
另外，在本实施方式中，与第1实施方式(图3和图4)相比，一并形成的接触孔的深度的差较小，因此能降低对成为接触孔的基底的导电膜的损伤。
＜缝隙基板203的制造方法＞
如下制造缝隙基板203。各层的材料、厚度以及形成方法与缝隙基板201是同样的，因此省略说明。
首先，用与缝隙基板201同样的方法在电介质基板上形成第3绝缘层52和缝隙电极55，在缝隙电极55形成多个缝隙57。接着，在缝隙电极55上和缝隙内形成第4绝缘层58。之后，为了将缝隙电极55的成为接触面的区域露出而在第4绝缘层58设置开口部18p。这样，制造缝隙基板203。
＜内部加热器结构＞
如上所述，优选在天线的天线单位中使用的液晶材料的介电各向异性ΔεM大。但是，介电各向异性ΔεM大的液晶材料(向列液晶)的粘度大，存在响应速度慢的问题。特别是，当温度降低时，粘度上升。移动体(例如船舶、飞机、汽车)所搭载的扫描天线的环境温度会发生变动。因而，优选能将液晶材料的温度调整为某程度以上、例如30℃以上、或者45℃以上。优选设定温度以向列液晶材料的粘度成为大致10cP(厘泊)以下的方式设定。
优选本发明的实施方式的扫描天线除了具有上述的结构以外，还具有内部加热器结构。优选将利用焦耳热的电阻加热方式的加热器作为内部加热器。作为加热器用电阻膜的材料，没有特别限定，例如能使用ITO、IZO等电阻率比较高的导电材料。另外，为了调整电阻值，也可以用金属(例如镍铬合金、钛、铬、白金、镍、铝、铜)的细线、丝网来形成电阻膜。还能够使用ITO、IZO等的细线、丝网。只要根据所要求的发热量设定电阻值即可。
例如，为了在直径为340mm的圆的面积(约90,000mm2)中以100V交流(60Hz)将电阻膜的发热温度设为30℃，只要将电阻膜的电阻值设为139Ω、将电流设为0.7A、将功率密度设为800W/m2即可。为了在相同的面积中以100V交流(60Hz)将电阻膜的发热温度设为45℃，只要将电阻膜的电阻值设为82Ω、将电流设为1.2A、将功率密度设为1350W/m2即可。
加热器用电阻膜只要不影响扫描天线的动作就可以设置于任意的部位，但为了对液晶材料高效地进行加热，优选设置在液晶层的附近。例如可以像图13的(a)所示的TFT基板104那样，在电介质基板1的大致整个面形成电阻膜68。图13的(a)是具有加热器用电阻膜68的TFT基板104的示意性俯视图。电阻膜68例如被图3所示的基底绝缘膜2覆盖。基底绝缘膜2形成为具有足够的绝缘耐压。
优选电阻膜68具有开口部68a、68b以及68c。当TFT基板104与缝隙基板被贴合时，缝隙57位于与贴片电极15相对的位置。此时，为了在从缝隙57的边缘起距离为d的周围不存在电阻膜68，而配置开口部68a。d例如是0.5mm。另外，优选在辅助电容CS的下部也配置开口部68b，在TFT的下部也配置开口部68c。
此外，天线单位U的尺寸例如是4mm×4mm。另外，如图13的(b)所示，例如缝隙57的宽度s2是0.5mm，缝隙57的长度s1是3.3mm，缝隙57的宽度方向的贴片电极15的宽度p2是0.7mm，缝隙的长度方向的贴片电极15的宽度p1是0.5mm。此外，天线单位U、缝隙57以及贴片电极15的尺寸、形状、配置关系等不限于图13的(a)和(b)所示的例子。
为了进一步降低来自加热器用电阻膜68的电场的影响，也可以形成屏蔽导电层。屏蔽导电层例如在基底绝缘膜2之上形成于电介质基板1的几乎整个面。在屏蔽导电层中，虽然不需要像电阻膜68那样设置开口部68a、68b，但优选设置开口部68c。屏蔽导电层例如由铝层形成，并被设为接地电位。
另外，为了能对液晶层均匀地进行加热，优选使电阻膜的电阻值具有分布。优选在液晶层的温度分布中，最高温度-最低温度(温度不匀)例如为15℃以下。当温度不匀超过15℃时，有时会发生如下缺陷：相位差调制在面内不匀，无法形成良好的波束。另外，当液晶层的温度接近Tni点(例如125℃)时，ΔεM会变小，因此并不优选。
参照图14的(a)、(b)和图15的(a)～(c)，说明电阻膜的电阻值的分布。在图14的(a)、(b)和图15的(a)～(c)中，示出电阻加热结构80a～80e的示意性结构与电流的分布。电阻加热结构具备电阻膜和加热器用端子。
图14的(a)所示的电阻加热结构80a具有第1端子82a和第2端子84a以及连接到它们的电阻膜86a。第1端子82a配置于圆的中心，第2端子84a沿着整个圆周配置。在此，圆与发送接收区域R1对应。当对第1端子82a与第2端子84a之间供应直流电压时，例如电流IA从第1端子82a以辐射状向第2端子84a流动。因而，电阻膜86a即使是面内的电阻值恒定，也能均匀地发热。当然，电流的流动方向也可以是从第2端子84a朝向第1端子82a的方向。
在图14的(b)中，电阻加热结构80b具有第1端子82b、第2端子84b以及连接到它们的电阻膜86b。第1端子82b和第2端子84b沿着圆周相互相邻配置。为了使由在电阻膜86b中的第1端子82b与第2端子84b之间流动的电流IA产生的每单位面积的发热量保持恒定，电阻膜86b的电阻值具有面内分布。电阻膜86b的电阻值的面内分布例如在用细线构成电阻膜86的情况下，只要以细线的粗细、细线的密度进行调整即可。
图15的(a)所示的电阻加热结构80c具有第1端子82c、第2端子84c以及连接到它们的电阻膜86c。第1端子82c沿着圆的上侧半个圆周配置，第2端子84c沿着圆的下侧半个圆周配置。例如用在第1端子82c与第2端子84c之间上下延伸的细线构成电阻膜86c的情况下，为了使电流IA的每单位面积的发热量在面内保持恒定，例如将中央附近的细线的粗细、密度调高。
图15的(b)所示的电阻加热结构80d具有第1端子82d、第2端子84d以及连接到它们的电阻膜86d。第1端子82d和第2端子84d分别以沿着圆的直径在上下方向、左右方向延伸的方式设置。在图中虽然进行了简化，但第1端子82d与第2端子84d是相互绝缘的。
另外，图15的(c)所示的电阻加热结构80e具有第1端子82e、第2端子84e以及连接到它们的电阻膜86e。电阻加热结构80e与电阻加热结构80d不同，第1端子82e和第2端子84e均具有从圆的中心向上下左右四个方向延伸的四个部分。相互成90度的第1端子82e的部分与第2端子84e的部分配置成电流IA顺时针流动。
在电阻加热结构80d和电阻加热结构80e的任意1个中，为了使每单位面积的发热量在面内保持均匀，均以离圆周越近电流IA越多、例如加粗离圆周近的一侧的细线、并提高密度的方式进行调整。
这种内部加热器结构例如可以检测扫描天线的温度并在低于预先设定的温度时自动动作。当然，也可以响应使用者的操作而动作。
＜外部加热器结构＞
本发明的实施方式的扫描天线也可以具有外部加热器结构来代替上述的内部加热器结构，或者不仅具有内部加热器结构还具有外部加热器结构。作为外部加热器，能够使用公知的各种加热器，但优选利用焦耳热的电阻加热方式的加热器。将加热器中的发热的部分称为加热部。以下，说明将电阻膜用作加热部的例子。以下，电阻膜也用附图标记68表示。
例如，如图16的(a)和(b)所示的液晶面板100Pa或者100Pb那样，优选配置加热器用电阻膜68。在此，液晶面板100Pa和100Pb具有图1所示的扫描天线1000的TFT基板101、缝隙基板201、以及设置在它们之间的液晶层LC，而且在TFT基板101的外侧具有包含电阻膜68的电阻加热结构。虽然也可以将电阻膜68形成在TFT基板101的电介质基板1的液晶层LC侧，但TFT基板101的制造工艺会复杂化，因此优选将其配置在TFT基板101的外侧(与液晶层LC相反的一侧)。
图16的(a)所示的液晶面板100Pa具有：加热器用电阻膜68，其形成于TFT基板101的电介质基板1的外侧的表面；以及保护层69a，其覆盖加热器用电阻膜68。也可以将保护层69a省略。扫描天线例如收纳于塑料制的壳体，因此用户不会直接接触到电阻膜68。
电阻膜68能够例如使用公知的薄膜沉积技术(例如溅射法、CVD法)、涂布法或者印刷法形成于电介质基板1的外侧的表面。电阻膜68根据需要被图案化。例如通过光刻工艺进行图案化。
作为加热器用电阻膜68的材料，如关于内部加热器结构前述的那样，没有特别限定，例如能使用ITO、IZO等电阻率比较高的导电材料。另外，为了调整电阻值，也可以通过金属(例如镍铬合金、钛、铬、白金、镍、铝、铜)的细线、丝网形成电阻膜68。还能够使用ITO、IZO等的细线、丝网。只要根据所要求的发热量设定电阻值即可。
保护层69a由绝缘材料形成，并以覆盖电阻膜68的方式形成。可以是将电阻膜68图案化，并在电介质基板1露出的部分不形成保护层69a。电阻膜68如后述的那样以使得天线的性能不下降的方式被图案化。在由于存在形成保护层69a的材料而会致使天线的性能下降的情况下，与电阻膜68同样地，优选使用被图案化的保护层69a。
保护层69a可以通过湿式工艺、干式工艺的任意一种工艺形成。例如，通过对形成有电阻膜68的电介质基板1的表面赋予液状的固化性树脂(或者树脂的前体)或者溶液之后，使固化性树脂固化而形成。液状的树脂或者树脂的溶液通过各种涂布法(例如使用缝隙式涂布机、旋涂机、喷雾器)或者各种印刷法，以成为规定的厚度的方式被赋予到电介质基板1的表面。之后，根据树脂的种类，进行室温固化、加热固化或者光固化，由此能够由绝缘性树脂膜形成保护层69a。绝缘性树脂膜例如可通过光刻工艺进行图案化。
作为形成保护层69a的材料，能够适合使用固化性树脂材料。固化性树脂材料包含热固化型和光固化型。另外，热固化型包含热交联型和热聚合型。
作为热交联型的树脂材料，例如可举出环氧系化合物(例如环氧树脂)与胺系化合物的组合、环氧系化合物与酰肼系化合物的组合、环氧系化合物与醇系化合物(例如包括酚醛树脂)的组合、环氧系化合物与羧酸系化合物(例如包括酸酐)的组合、异氰酸酯系化合物与胺系化合物的组合、异氰酸酯系化合物与酰肼系化合物的组合、异氰酸酯系化合物与醇系化合物的组合(例如包括氨基甲酸酯树脂)、异氰酸酯系化合物与羧酸系化合物的组合。另外，作为阳离子聚合型粘接材料，例如可举出环氧系化合物与阳离子聚合引发剂的组合(代表性的阳离子聚合引发剂、芳香族锍盐)。作为自由基聚合型的树脂材料，例如可举出各种丙烯酸、甲基丙烯酸、氨基甲酸酯改性丙烯酸(甲基丙烯酸)树脂等包含乙烯基的单体和/或低聚物与自由基聚合引发剂的组合(代表性的自由基聚合引发剂：偶氮系化合物(例如AIBN(偶氮二异丁腈)))，作为开环聚合型的树脂材料，例如可举出环氧乙烷系化合物、乙烯亚胺系化合物、硅氧烷系化合物。除此之外，能够使用马来酰亚胺树脂、马来酰亚胺树脂与胺的组合、马来酰亚胺与甲基丙烯酸化合物的组合、双马来酰亚胺-三嗪树脂以及聚苯醚树脂。另外，也能够适合使用聚酰亚胺。此外，“聚酰亚胺”以包含作为聚酰亚胺的前体的聚酰胺酸的含义而使用。聚酰亚胺例如与环氧系化合物或者异氰酸酯系化合物组合而使用。
从耐热性、化学稳定性、机械特性的观点出发，优选使用热固化性类型的树脂材料。特别是，优选包含环氧树脂或者聚酰亚胺树脂的树脂材料，从机械特性(特别是机械强度)和吸湿性的观点出发，优选包含聚酰亚胺树脂的树脂材料。也能将聚酰亚胺树脂与环氧树脂混合使用。另外，也可以对聚酰亚胺树脂和/或环氧树脂混合热塑性树脂和/或弹性体。而且，作为聚酰亚胺树脂和/或环氧树脂，也可以混合进行了橡胶改性的材料。通过混合热塑性树脂或者弹性体，能够使柔软性、韧性(韧度)提高。使用进行了橡胶改性的材料也能够获得同样的效果。
光固化型通过紫外线或者可见光产生交联反应和/或聚合反应，并固化。在光固化型中，例如存在自由基聚合型和阳离子聚合型。作为自由基聚合型，是以丙烯酸树脂(环氧改性丙烯酸树脂、氨基甲酸酯改性丙烯酸树脂、有机硅改性丙烯酸树脂)与光聚合引发剂的组合为代表的。作为紫外光用自由基聚合引发剂，例如可举出苯乙酮型和二苯甲酮型。作为可见光用自由基聚合引发剂，例如可举出苄基型和噻吨酮型。作为阳离子聚合型，是以环氧系化合物与光阳离子聚合引发剂的组合为代表的。光阳离子聚合引发剂例如能够列举碘盐系化合物。此外，也能够使用兼具光固化性与热固化性的树脂材料。
图16的(b)所示的液晶面板100Pb与液晶面板100Pa的不同之处在于，在电阻膜68与电介质基板1之间还具有粘接层67。另外，保护层69b是使用预先制作出的高分子膜或者玻璃板而形成的，这一点也不同。
例如，如以下那样制造保护层69b由高分子膜形成的液晶面板100Pb。
首先，准备成为保护层69b的绝缘性的高分子膜。作为高分子膜，例如使用聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯膜、聚苯砜、以及聚酰亚胺、聚酰胺等超级工程塑料的膜。高分子膜的厚度(即，保护层69b的厚度)例如是5μm以上200μm以下。
在该高分子膜的1个表面上形成电阻膜68。电阻膜68可通过上述的方法形成。电阻膜68可以被图案化，高分子膜也可以根据需要而被图案化。
使用粘接材料将形成有电阻膜68的高分子膜(即，保护层69b与电阻膜68被形成为一体的构件)贴附于电介质基板1。作为粘接材料，能够使用与上述的保护层69a的形成所使用的固化性树脂同样的固化性树脂。而且，也能够使用热熔型的树脂材料(粘接材料)。热熔型的树脂材料以热塑性树脂为主要成分，通过加热而熔融，通过冷却而固化。可例示聚烯烃系(例如聚乙烯、聚丙烯)、聚酰胺系、乙烯醋酸乙烯酯系。另外，具有反应性的氨基甲酸酯(Urethane)系的热熔树脂材料(粘接材料)也有销售。从粘接性和耐久性的观点出发，优选反应性的氨基甲酸酯系。
另外，粘接层67也可以与电阻膜68和保护层(高分子膜)69b同样地被图案化。不过，粘接层67只要能将电阻膜68和保护层69b固定于电介质基板1即可，因此粘接层67也可以比电阻膜68和保护层69b小。
也能够代替高分子膜，而使用玻璃板形成保护层69b。制造工艺可以与使用高分子膜的情况是同样的。玻璃板的厚度优选1mm以下，进一步优选0.7mm以下。玻璃板的厚度没有特别的下限，但从处理性的观点出发，优选玻璃板的厚度是0.3mm以上。
在图16的(b)所示的液晶面板100Pb中，是经由粘接层67将形成于保护层(高分子膜或者玻璃板)69b的电阻膜68固定于电介质基板1，但只要将电阻膜68配置为与电介质基板1接触即可，并非一定需要将电阻膜68和保护层69b固定(粘接)于电介质基板1。即，也可以省略粘接层67。例如，也可以将形成有电阻膜68的高分子膜(即，保护层69b和电阻膜68被形成为一体的构件)以电阻膜68与电介质基板1接触的方式配置，并通过收纳扫描天线的壳体将电阻膜68按压到电介质基板1。例如，若仅是单纯放置形成有电阻膜68的高分子膜，则存在接触热电阻变高的担忧，因此优选通过按压而使接触热电阻下降。当采用这样的构成时，能够使得电阻膜68和保护层(高分子膜或者玻璃板)69b被形成为一体的构件成为可取下的。
此外，在电阻膜68(和保护层69b)如后述的那样被图案化的情况下，为了使天线的性能不下降，优选将电阻膜68(和保护层69b)固定成相对于TFT基板的位置不偏离的程度。
加热器用电阻膜68只要不影响扫描天线的动作，设置在何处均可，但为了有效地加热液晶材料，优选设置在液晶层的附近。因而，如图16的(a)和(b)所示，优选设置于TFT基板101的外侧。另外，与如图16的(b)所示隔着粘接层67将电阻膜68设置于电介质基板1的外侧相比，如图16的(a)所示，直接在TFT基板101的电介质基板1的外侧设置电阻膜68的情况下，能量效率更高且温度的控制性也更高，因此是更优选的。
电阻膜68例如也可以是对于图13的(a)所示的TFT基板104，设置于电介质基板1的几乎整个面。如关于内部加热器结构前述的那样，优选电阻膜68具有开口部68a、68b以及68c。
保护层69a和69b也可以是以覆盖电阻膜68的方式形成于整个面。如上述的那样，保护层69a或者69b会对天线特性带来不良影响的情况下，也可以设置与电阻膜68的开口部68a、68b以及68c对应的开口部。在该情况下，保护层69a或者69b的开口部形成在电阻膜68的开口部68a、68b以及68c的内侧。
为了进一步降低来自加热器用电阻膜68的电场的影响，也可以形成屏蔽导电层。屏蔽导电层例如隔着绝缘膜形成在电阻膜68的电介质基板1侧。屏蔽导电层形成于电介质基板1的几乎整个面。在屏蔽导电层中，虽然不需要像电阻膜68那样设置开口部68a、68b，但优选设置开口部68c。屏蔽导电层例如由铝层形成，并被设为接地电位。另外，为了能对液晶层均匀地进行加热，优选使电阻膜的电阻值具有分布。它们也是如关于内部加热器结构前述的那样。
电阻膜只要能对发送接收区域R1的液晶层LC进行加热即可，因此如例示的那样，只要在与发送接收区域R1对应的区域设置电阻膜即可，但并不限于此。例如，如图2所示的那样，TFT基板101具有能够划定包含发送接收区域R1的矩形的区域那样的外形的情况下，也可以在与包含发送接收区域R1的矩形的区域对应的区域设置电阻膜。当然，电阻膜的外形并不限于矩形，可以是包含发送接收区域R1的任意的形状。
在上述的例子中，是在TFT基板101的外侧配置了电阻膜，但也可以是在缝隙基板201的外侧(与液晶层LC相反的一侧)配置电阻膜。在该情况下，可以与图16的(a)的液晶面板100Pa同样地，在电介质基板51直接形成电阻膜，也可以与图16的(b)的液晶面板100Pb同样地，隔着粘接层将形成于保护层(高分子膜或者玻璃板)的电阻膜固定于电介质基板51。或者，还可以省略粘接层，将形成有电阻膜的保护层(即，保护层与电阻膜被形成为一体的构件)以电阻膜与电介质基板51接触的方式配置。例如，若仅是单纯放置形成有电阻膜的高分子膜，则存在接触热电阻变高的担忧，因此优选通过按压而使接触热电阻下降。当采用这样的构成时，能够使得电阻膜和保护层(高分子膜或者玻璃板)被形成为一体的构件成为可取下的。此外，在电阻膜(和保护层)被图案化的情况下，为了使天线的性能不下降，优选将电阻膜(和保护层)固定成相对于缝隙基板的位置不偏离的程度。
当在缝隙基板201的外侧配置电阻膜的情况下，优选在与电阻膜的缝隙57对应的位置设置开口部。另外，优选电阻膜是能充分透射微波的厚度。
在此，说明了使用电阻膜作为加热部的例子，但作为加热部，除此之外，例如能够使用镍铬合金线(例如绕组)、红外线加热部等。在这种情况下，为了不使天线的性能下降，也优选配置加热部。
这种外部加热器结构例如可以是检测扫描天线的温度，并在低于预先设定的温度时自动进行动作。当然，也可以是响应使用者的操作而进行动作。
作为用于使外部加热器结构自动进行动作的温度控制装置，例如能够使用公知的各种恒温器。例如，只要在连接到电阻膜的2个端子中的1个端子与电源之间，连接使用了双金属的恒温器即可。当然，也可以采用如下温度控制装置：使用温度检测器，为了不低于预先设定的温度，而从电源对外部加热器结构供应电流。
＜驱动方法＞
本发明的实施方式的扫描天线所具有的天线单位的阵列具有与LCD面板类似的结构，因此与LCD面板同样地进行线顺序驱动。但是，若应用现有的LCD面板的驱动方法，则有可能产生以下问题。参照图17所示的扫描天线的1个天线单位的等效电路图来说明可能在扫描天线中产生的问题。
首先，如上所述，微波区域的介电各向异性ΔεM(相对于可见光的双折射率Δn)大的液晶材料的电阻率低，因此若直接应用LCD面板的驱动方法，则无法充分保持对液晶层施加的电压。这样，对液晶层施加的有效电压降低，液晶电容的静电电容值达不到目标值。
这样，若对液晶层施加的电压偏离规定的值，则天线的增益成为最大的方向会偏离所希望的方向。这样，例如就无法准确地追踪通信卫星。为了防止该情况，以与液晶电容Clc电并联的方式设置辅助电容CS，使辅助电容CS的电容值C-Ccs足够大。优选以使得液晶电容Clc的电压保持率成为例如至少30％、更优选成为55％以上的方式适当地设定辅助电容CS的电容值C-Ccs。辅助电容CS的电容值C-Ccs依赖于电极CSE1和电极CSE2的面积、以及电极CSE1和电极CSE2之间的电介质层的厚度和介电常数。典型地，对电极CSE1供应与贴片电极15相同的电压，对电极CSE2供应与缝隙电极55相同的电压。
另外，若使用电阻率低的液晶材料，则也会引起由于界面极化和/或取向极化所致的电压下降。为了防止这些极化所致的电压下降，可以考虑施加将电压降低量估计在内的足够高的电压。但是，当对电阻率低的液晶层施加高电压时，有可能发生动态散射效应(DS效应)。DS效应起因于液晶层中的离子性杂质的对流，液晶层的介电常数εM接近平均值((εM∥+2εM⊥)/3)。另外，为了以多级(多灰度级)控制液晶层的介电常数εM，也无法始终施加足够高的电压。
为了抑制上述的DS效应和/或极化所致的电压降低，只要使对液晶层施加的电压的极性反转周期足够短即可。如已知的那样，当缩短施加电压的极性反转周期时，产生DS效应的阈值电压会变高。因而，只要以使对液晶层施加的电压(绝对值)的最大值不到发生DS效应的阈值电压的方式决定极性反转频率即可。若极性反转频率是300Hz以上，则例如即使对电阻率为1×1010Ω·cm、介电各向异性Δε(@1kHz)为-0.6左右的液晶层施加绝对值为10V的电压，也能确保良好的动作。另外，若极性反转频率(典型地与帧频率的2倍相同)是300Hz以上，则也能抑制由于上述的极化所导致的电压下降。从功耗等的观点出发，优选极性反转周期的上限是约5kHz以下。
对液晶层施加的电压的极性反转频率当然依赖于液晶材料(特别是电阻率)。因而，根据液晶材料的不同，有时即使以不到300Hz的极性反转周期施加电压也不会发生上述的问题。不过，本发明的实施方式的扫描天线所使用的液晶材料与LCD所使用的液晶材料相比电阻率较小，因此，优选以大致60Hz以上进行驱动。
如上所述，液晶材料的粘度依赖于温度，因此优选适当地控制液晶层的温度。在此描述的液晶材料的物理性质和驱动条件是液晶层的动作温度时的值。反言之，优选以使得用上述条件能够驱动的方式控制液晶层的温度。
参照图18的(a)～(g)说明在扫描天线的驱动中使用的信号的波形的例子。在此，在18的(d)中，为了进行比较，而示出了供应到LCD面板的源极总线的显示信号Vs(LCD)的波形。
图18的(a)表示向栅极总线G-L1供应的扫描信号Vg的波形，图18的(b)表示向栅极总线G-L2供应的扫描信号Vg的波形，图18的(c)表示向栅极总线G-L3供应的扫描信号Vg的波形，图18的(e)表示向源极总线供应的数据信号Vda的波形，图18的(f)表示向缝隙基板的缝隙电极供应的缝隙电压Vidc的波形，图18的(g)表示向天线单位的液晶层施加的电压的波形。
如图18的(a)～(c)所示，向栅极总线供应的扫描信号Vg的电压依次从低电平(VgL)切换为高电平(VgH)。VgL和VgH可根据TFT的特性适当地设定。例如是VgL＝-5V～0V，Vgh＝+20V。另外，也可以设为VgL＝-20V，Vgh＝+20V。将从某栅极总线的扫描信号Vg的电压从低电平(VgL)切换为高电平(VgH)的时刻起直至该栅极总线的下一个栅极总线的电压从VgL切换为VgH的时刻为止的期间称为1个水平扫描期间(1H)。另外，将各栅极总线的电压变为高电平(VgH)的期间称为选择期间PS。在该选择期间PS，连接到各栅极总线的TFT变成导通状态，向源极总线供应的数据信号Vda此时的电压被供应到对应的贴片电极。数据信号Vda例如是-15V～+15V(绝对值为15V)，例如使用与12灰度级、优选与16灰度级对应的绝对值不同的数据信号Vda。
在此，例示对所有天线单位施加某中间电压的情况。即，数据信号Vda的电压相对于所有天线单位(设为连接到m根栅极总线。)是恒定的。这与在LCD面板中显示作为整个面的中间灰度级的情况对应。此时，在LCD面板中进行点反转驱动。即，在各帧中以相互相邻的像素(点)的极性互为相反的方式供应显示信号电压。
图18的(d)表示进行点反转驱动的LCD面板的显示信号的波形。如图18的(d)所示，Vs(LCD)的极性按每1H反转。对与被供应具有该波形的Vs(LCD)的源极总线相邻的源极总线供应的Vs(LCD)的极性与图18的(d)所示的Vs(LCD)的极性是相反的。另外，对全部像素供应的显示信号的极性按每一帧反转。在LCD面板中，正极性与负极性时，难以使对液晶层施加的有效电压的大小完全一致，且有效电压的差成为亮度的差，而被观察为闪烁。为了不易观察到该闪烁，使施加极性不同的电压的像素(点)在空间上分散在各帧中。典型地，通过进行点反转驱动，使极性不同的像素(点)按方格花纹排列。
而在扫描天线中，闪烁本身不会成为问题。即，液晶电容的静电电容值是所希望的值即可，各帧中的极性的空间分布不会成为问题。因而，从低功耗等观点出发，优选减小从源极总线供应的数据信号Vda的极性反转的次数，即延长极性反转的周期。例如只要像图18的(e)所示，将极性反转的周期设为10H(按每5H进行极性反转)即可。当然，当连接到各源极总线的天线单位的数量(典型地与栅极总线的个数相等。)设为m个时，也可以将数据信号Vda的极性反转的周期设为2m·H(按每m·H进行极性反转)。数据信号Vda的极性反转的周期也可以等于2帧(按每一帧进行极性反转)。
另外，也可以将从所有源极总线供应的数据信号Vda的极性设为相同。因而，例如可以在某一帧，从所有源极总线供应正极性的数据信号Vda，在下一帧，从所有源极总线供应负极性的数据信号Vda。
或者，还可以将从相互相邻的源极总线供应的数据信号Vda的极性设为互为相反极性。例如在某一帧，从奇数列的源极总线供应正极性的数据信号Vda，从偶数列的源极总线供应负极性的数据信号Vda。然后，在下一帧，从奇数列的源极总线供应负极性的数据信号Vda，从偶数列的源极总线供应正极性的数据信号Vda。这种驱动方法在LCD面板中被称为源极线反转驱动。若将从相邻的源极总线供应的数据信号Vda设为相反极性，则通过在帧间使供应的数据信号Vda的极性反转之前，将相邻的源极总线相互连接(使其短路)，而能使充电到液晶电容的电荷在相邻的列之间抵消。因而，可得到能减小在各帧中从源极总线供应的电荷量的优点。
如图18的(f)所示，缝隙电极的电压Vidc例如是DC电压，典型地是接地电位。天线单位的电容(液晶电容和辅助电容)的电容值大于LCD面板的像素电容的电容值(例如与20英寸左右的LCD面板相比约30倍)，因此不存在由TFT的寄生电容引起的馈通电压的影响，即使将缝隙电极的电压Vidc设为接地电位，将数据信号Vda以接地电位为基准设为正负对称的电压，向贴片电极供应的电压也成为正负对称的电压。在LCD面板中，考虑TFT的馈通电压，而调整相对电极的电压(共用电压)，由此对像素电极施加正负对称的电压，但针对扫描天线的缝隙电压则不必这样，也可以是接地电位。另外，虽在图18中未图示，但向CS总线供应与缝隙电压Vidc相同的电压。
向天线单位的液晶电容施加的电压是相对于缝隙电极的电压Vidc(图18的(f))的贴片电极的电压(即，图18的(e)所示的数据信号Vda的电压)，因此在缝隙电压Vidc是接地电位时，如图18的(g)所示，与图18的(e)所示的数据信号Vda的波形一致。
扫描天线的驱动所使用的信号的波形不限于上述的例子。例如也可以像参照图19和图20在下面说明的那样，使用具有振动波形的Viac作为缝隙电极的电压。
例如能使用像在图19的(a)～(e)中例示那样的信号。在图19中，省略了向栅极总线供应的扫描信号Vg的波形，但在此也使用参照图18的(a)～(c)所说明的扫描信号Vg。
如图19的(a)所示，与在图18的(e)中示出的同样，例示数据信号Vda的波形按10H周期(每5H)进行极性反转的情况。在此，作为数据信号Vda，示出振幅为最大值|Vdamax|的情况。如上所述，也可以使数据信号Vda的波形按2帧周期(每一帧)进行极性反转。
在此，如图19的(c)所示，缝隙电极的电压Viac设为极性与数据信号Vda(ON)相反，振动的周期与数据信号Vda(ON)相同的振动电压。缝隙电极的电压Viac的振幅等于数据信号Vda的振幅的最大值|Vdamax|。即，缝隙电压Viac设为如下电压：极性反转的周期与数据信号Vda(ON)相同，极性与数据信号Vda(ON)相反(相位相差180°)，在-Vdamax与+Vdamax之间振动。
向天线单位的液晶电容施加的电压Vlc是相对于缝隙电极的电压Viac(图19的(c))的贴片电极的电压(即，图19的(a)所示的数据信号Vda(ON)的电压)，因此在数据信号Vda的振幅以±Vdamax振动时，向液晶电容施加的电压如图19的(d)所示变成以Vdamax的2倍的振幅振动的波形。因而，为了将向液晶电容施加的电压Vlc的最大振幅设为±Vdamax而需要的数据信号Vda的最大振幅变成±Vdamax/2。
通过使用这种缝隙电压Viac，能将数据信号Vda的最大振幅设为一半，因此可得到如下优点：例如能使用耐压为20V以下的通用的驱动器IC作为输出数据信号Vda的驱动器电路。
此外，如图19的(e)所示，为了将向天线单位的液晶电容施加的电压Vlc(OFF)设为零，如图19的(b)所示，只要将数据信号Vda(OFF)设为与缝隙电压Viac相同的波形即可。
例如考虑将向液晶电容施加的电压Vlc的最大振幅设为±15V的情况。当作为缝隙电压使用图18的(f)所示的Vidc，设Vidc＝0V时，图18的(e)所示的Vda的最大振幅变成±15V。而作为缝隙电压使用图19的(c)所示的Viac，将Viac的最大振幅设为±7.5V时，图19的(a)所示的Vda(ON)的最大振幅变成±7.5V。
在将向液晶电容施加的电压Vlc设为0V的情况下，只要将图18的(e)所示的Vda设为0V即可，图19的(b)所示的Vda(OFF)的最大振幅只要设为±7.5V即可。
在使用图19的(c)所示的Viac的情况下，向液晶电容施加的电压Vlc的振幅与Vda的振幅不同，因此需要适当地转换。
还能使用如图20的(a)～(e)中例示的信号。图20的(a)～(e)所示的信号与图19的(a)～(e)所示的信号同样地，将缝隙电极的电压Viac如图20的(c)所示设为振动的相位与数据信号Vda(ON)相差180°的振动电压。不过，如在图20的(a)～(c)中分别所示，将数据信号Vda(ON)、Vda(OFF)以及缝隙电压Viac均设为在0V与正的电压之间振动的电压。缝隙电极的电压Viac的振幅等于数据信号Vda的振幅的最大值|Vdamax|。
当使用这种信号时，驱动电路只要仅输出正的电压即可，这有助于低成本化。这样，即使是使用在0V与正的电压之间振动的电压，也如图20的(d)所示，向液晶电容施加的电压Vlc(ON)发生极性反转。在图20的(d)所示的电压波形中，+(正)表示贴片电极的电压高于缝隙电压，-(负)表示贴片电极的电压低于缝隙电压。即，对液晶层施加的电场的方向(极性)与其它例子同样地进行反转。向液晶电容施加的电压Vlc(ON)的振幅是Vdamax。
此外，如图20的(e)所示，为了将向天线单位的液晶电容施加的电压Vlc(OFF)设为零，如图20的(b)所示，只要将数据信号Vda(OFF)设为与缝隙电压Viac相同的波形即可。
使参照图19和图20说明的缝隙电极的电压Viac振动(反转)的驱动方法若以LCD面板的驱动方法来说，则与使相对电压反转的驱动方法对应(有时被称为“普通反转驱动”。)。在LCD面板中，由于无法充分地抑制闪烁，所以不采用普通反转驱动。而在扫描天线中，闪烁不会成为问题，因此能使缝隙电压反转。例如按每一帧进行振动(反转)(将图19和图20中的5H设为1V(垂直扫描期间或者帧))。
在上述的说明中，说明了缝隙电极的电压Viac为施加1个电压的例子、即对全部贴片电极设置有共用的缝隙电极的例子，但也可以将缝隙电极与贴片电极的1行或2个以上的行对应地进行分割。在此，行是指经由TFT连接到1根栅极总线的贴片电极的集合。若这样将缝隙电极分割为多个行部分，则能使缝隙电极各部分的电压的极性相互独立。例如在任意的帧中，能将对贴片电极施加的电压的极性在连接到相邻的栅极总线的贴片电极之间设为互为相反的。这样，不仅能进行使极性按贴片电极的每1行反转的行反转(1H反转)，还能进行使极性按每2个以上的行反转的m行反转(mH反转)。当然，可将行反转与帧反转组合。
从驱动的简单性的观点出发，优选在任意的帧中进行使对贴片电极施加的电压的极性全部相同且极性按每一帧反转的驱动。
＜天线单位的排列、栅极总线、源极总线的连接的例子＞
在本发明的实施方式的扫描天线中，天线单位例如排列成同心圆状。
例如，在排列成m个同心圆的情况下，栅极总线例如对于各圆各设置1根，总共设置m根栅极总线。若将发送接收区域R1的外径例如设为800mm，则m例如为200。若将最内侧的栅极总线设为第1根，则在第1根栅极总线连接有n个(例如30个)天线单位，在第m根栅极总线连接有nx个(例如620个)天线单位。
在这种排列中，连接到各栅极总线的天线单位的数量不同。另外，连接到构成最外侧的圆的nx个天线单位的nx根源极总线中的、也连接到构成最内侧的圆的天线单位的n根源极总线连接着m个天线单位，但连接到其它源极总线的天线单位的数量小于m。
这样，扫描天线中的天线单位的排列与LCD面板中的像素(点)的排列不同，根据栅极总线和/或源极总线的不同，所连接的天线单位的数量有时会不同。因而，若将全部天线单位的电容(液晶电容+辅助电容)设为相同，则根据栅极总线和/或源极总线的不同，而所连接的电负载有时会不同。于是，存在向天线单位的电压写入会产生偏差这一问题。
因此，为了防止该情况，例如优选对辅助电容的电容值进行调整，或者对连接到栅极总线和/或源极总线的天线单位的数量进行调整，由此使连接到各栅极总线和各源极总线的电负载大致相同。
(第4实施方式)
本实施方式的扫描天线所使用的TFT基板在非发送接收区域具有源极-栅极连接部。源极-栅极连接部将各源极总线电连接到在栅极金属层内形成的连接配线(有时称为“源极下部连接配线”。)。
以下，参照图21～图23说明本实施方式的TFT基板105。
图21的(a)～(c)是例示本实施方式的TFT基板105的示意性俯视图。
TFT基板105具有：发送接收区域R1，其排列有多个天线单位区域U；以及非发送接收区域R2，其设置有端子部等。非发送接收区域R2包含以包围发送接收区域R1的方式设置的密封区域Rs。密封区域Rs例如位于配置端子部的端子部区域与发送接收区域R1之间。
图21的(a)表示发送接收区域R1的天线单位区域U，图21的(b)表示设置于非发送接收区域R2的传输端子部PT、栅极端子部GT以及CS端子部CT，图21的(c)表示设置于非发送接收区域R2的源极-栅极连接部SG和源极端子部ST。传输端子部(也称为传输部)PT包含：第1传输端子部PT1，其位于密封区域Rs；以及第2传输端子部PT2，其位于密封区域Rs的外侧(没有液晶层的一侧)。在该例中，第1传输端子部PT1沿着密封区域Rs以包围发送接收区域R1的方式延伸。
一般地，栅极端子部GT和源极端子部ST分别按每一栅极总线和每一源极总线设置。源极-栅极连接部SG一般与各源极总线对应设置。在图21的(b)中，与栅极端子部GT并排地图示出CS端子部CT和第2传输端子部PT2，但CS端子部CT和第2传输端子部PT2的个数和配置是分别独立于栅极端子部GT进行设定的。通常，CS端子部CT和第2传输端子部PT2的个数少于栅极端子部GT的个数，并考虑CS电极和缝隙电极的电压的均匀性而适当地进行设定。另外，在形成有第1传输端子部PT1的情况下，第2传输端子部PT2可省略。
各CS端子部CT例如与各CS总线对应设置。各CS端子部CT也可以与多个CS总线对应设置。例如，在对各CS总线供应与缝隙电压相同的电压的情况下，TFT基板105只要具有至少1个CS端子部CT即可。但是，为了降低配线电阻，优选TFT基板105具有多个CS端子部CT。此外，缝隙电压例如是接地电位。另外，在对CS总线供应与缝隙电压相同的电压的情况下，可省略CS端子部CT或者第2传输端子部PT2中的任意一者。
图22的(a)～(d)和图23的(a)～(c)分别是TFT基板105的示意性截面图。图22的(a)表示沿着图21的(a)中的A-A’线的天线单位区域U的截面，图22的(b)表示沿着图21的(b)中的B-B’线的第1传输端子部PT1的截面，图22的(c)表示沿着图21的(c)中的C-C’线的源极-栅极连接部SG的截面，图22的(d)表示沿着图21的(c)中的D-D’线的源极端子部ST的截面，图23的(a)表示沿着图21的(b)中的E-E’线的第2传输端子部PT2的截面，图23的(b)表示沿着图21的(b)中的F-F’线的第1传输端子部PT1的截面，图23的(c)表示沿着图21的(c)中的G-G’线的源极-栅极连接部SG和源极端子部ST的截面。
·天线单位区域U
如图21的(a)和图22的(a)所示，TFT基板105的各天线单位区域U具有TFT10和电连接到TFT10的漏极电极7D的贴片电极15。
如图21～图23所示，TFT基板105具有：栅极金属层3，其支撑于电介质基板1；栅极绝缘层4，其形成于栅极金属层3上；源极金属层7，其形成于栅极绝缘层4上；第1绝缘层11，其形成于源极金属层7上；贴片金属层15l，其形成于第1绝缘层11上；第2绝缘层17，其形成于贴片金属层15l上；以及上部导电层19，其形成于第2绝缘层17上。TFT基板105还具有形成于第1绝缘层11与贴片金属层15l之间的下部导电层13。
TFT10具备：栅极电极3G；岛状的半导体层5；接触层6S和6D；栅极绝缘层4，其配置在栅极电极3G与半导体层5之间；以及源极电极7S和漏极电极7D。各TFT10的栅极电极3G连接到栅极总线GL，源极电极7S连接到源极总线SL。TFT10的构成与参照图3等在前面描述的构成是同样的。
具体地说明TFT基板105的天线单位区域U的结构。
栅极金属层3包含TFT10的栅极电极3G和栅极总线GL。
栅极绝缘层4以覆盖栅极电极3G和栅极总线GL的方式形成。
源极金属层7包含TFT10的源极电极7S及漏极电极7D和源极总线SL。
第1绝缘层11以覆盖TFT10的方式形成。第1绝缘层11具有到达漏极电极7D或者从漏极电极7D延伸设置的部分的开口部11x。
下部导电层13包含形成于第1绝缘层11上和开口部11x内的连接部13x。连接部13x在开口部11x内与漏极电极7D或者从漏极电极7D延伸设置的部分连接。例如在此，连接部13x在开口部11x内与从漏极电极7D延伸设置的部分接触。
贴片金属层15l包含贴片电极15和连接部15x。连接部15x形成于连接部13x上，与连接部13x电连接。例如在此，连接部15x以与连接部13x直接接触的方式形成。在该例中，贴片电极15与漏极电极7D经由连接部13x和连接部15x电连接。
第2绝缘层17以覆盖贴片电极15和连接部15x的方式形成。
在该例中，天线单位区域U不具有包含于上部导电层19的导电部。
下部导电层13包含例如氧化物导电层(例如ITO层)。
贴片金属层15l具有层叠结构，该层叠结构具有低电阻金属层和位于低电阻金属层之下的含高熔点金属的层。贴片金属层15l也可以在低电阻金属层之上还具有含高熔点金属的层。“含高熔点金属的层”是含有从包括钛(Ti)、钨(W)、钼(Mo)、钽(Ta)以及铌(Nb)的群中选择的至少1种元素的层。“含高熔点金属的层”也可以是层叠结构。例如，含高熔点金属的层是指由Ti、W、Mo、Ta、Nb、包含它们的合金、它们的氮化物、以及上述金属或者合金与上述氮化物的固溶体中的任意一者形成的层。“低电阻金属层”是含有从包括铜(Cu)、铝(Al)、银(Ag)以及金(Au)的群中选择的至少1种元素的层。“低电阻金属层”也可以是层叠结构。有时将贴片金属层15l的低电阻金属层称为“主层”，有时将低电阻金属层之下和之上的含高熔点金属的层分别称为“下层”和“上层”。
例如，贴片金属层15l具有按顺序包含Ti层(厚度：例如20nm)和Cu层(厚度：例如500nm)的层叠结构(Cu/Ti)。或者，贴片金属层15l也可以具有将MoN层(厚度：例如50nm)、Al层(厚度：例如1000nm)以及MoN层(厚度：例如50nm)按此顺序层叠而成的层叠结构(MoN/Al/MoN)。
各天线单位区域也可以具有以电并联的方式与液晶电容连接的辅助电容。在该例中，辅助电容包括：上部辅助电容电极7C，其与漏极电极7D电连接；栅极绝缘层4；以及下部辅助电容电极3C，其隔着栅极绝缘层4与上部辅助电容电极7C相对。下部辅助电容电极3C包含于栅极金属层3，上部辅助电容电极7C包含于源极金属层7。栅极金属层3还包含连接到下部辅助电容电极3C的CS总线(辅助电容线)CL。CS总线CL例如与栅极总线GL大致平行地延伸。在该例中，下部辅助电容电极3C与CS总线CL一体地形成。下部辅助电容电极3C的宽度可以大于CS总线CL的宽度。另外，在该例中，上部辅助电容电极7C从漏极电极7D延伸设置。上部辅助电容电极7C的宽度可以大于从漏极电极7D延伸设置的部分中的上部辅助电容电极7C以外的部分的宽度。此外，辅助电容与贴片电极15的配置关系不限于图示的例子。
·源极-栅极连接部SG
如图21的(c)所示，TFT基板105在非发送接收区域R2具有源极-栅极连接部SG。源极-栅极连接部SG一般按每一源极总线SL设置。源极-栅极连接部SG将各源极总线SL电连接到在栅极金属层3内形成的连接配线(有时称为“源极下部连接配线”。)。
如图21的(c)、图22的(c)以及图23的(c)所示，源极-栅极连接部SG具有：源极下部连接配线3sg；开口部4sg1，其形成于栅极绝缘层4；源极总线连接部7sg；开口部11sg1和开口部11sg2，其形成于第1绝缘层11；以及源极总线上部连接部13sg。
源极下部连接配线3sg包含于栅极金属层3，与栅极总线GL是电分离的。
形成于栅极绝缘层4的开口部4sg1到达源极下部连接配线3sg。
源极总线连接部7sg包含于源极金属层7，电连接到源极总线SL。在该例中，源极总线连接部7sg从源极总线SL延伸设置，与源极总线SL一体地形成。源极总线连接部7sg的宽度可以大于源极总线SL的宽度。
形成于第1绝缘层11的开口部11sg1在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4sg1重叠。形成于栅极绝缘层4的开口部4sg1和形成于第1绝缘层11的开口部11sg1构成接触孔CH_sgx1。
形成于第1绝缘层11的开口部11sg2到达源极总线连接部7sg。有时将开口部11sg2称为接触孔CH_sgx2。
源极总线上部连接部13sg(有时简称为“上部连接部13sg”。)包含于下部导电层13。上部连接部13sg形成于第1绝缘层11上、接触孔CH_sgx1内和接触孔CH_sgx2内，在接触孔CH_sgx1内连接到源极下部连接配线3sg，在接触孔CH_sgx2内连接到源极总线连接部7sg。例如在此，上部连接部13sg在形成于栅极绝缘层4的开口部4sg1内与源极下部连接配线3sg接触，在形成于第1绝缘层11的开口部11sg2内与源极总线连接部7sg接触。
优选源极下部连接配线3sg中的、通过开口部4sg1露出的部分被上部连接部13sg覆盖。优选源极总线连接部7sg中的、通过开口部11sg2露出的部分被上部连接部13sg覆盖。
在该例中，源极-栅极连接部SG不具有包含于贴片金属层15l的导电部和包含于上部导电层19的导电部。
TFT基板105通过在源极-栅极连接部SG具有上部连接部13sg，从而具有优异的动作稳定性。通过使源极-栅极连接部SG具有上部连接部13sg，从而对用于形成贴片金属层15l的贴片用导电膜进行蚀刻的工序中的、对栅极金属层3和/或源极金属层7的损伤得以减轻。说明该效果。
如上所述，在TFT基板105中，源极-栅极连接部SG不具有包含于贴片金属层15l的导电部。即，在贴片用导电膜的图案化工序中，源极-栅极连接部形成区域的贴片用导电膜被除去。在源极-栅极连接部SG不具有上部连接部13sg的情况下，在接触孔CH_sgx1内，栅极金属层3(源极下部连接配线3sg)露出，因此应被除去的贴片用导电膜沉积于接触孔CH_sgx1内，形成为与源极下部连接配线3sg接触。同样地，在源极-栅极连接部SG不具有上部连接部13sg的情况下，在接触孔CH_sgx2内，源极金属层7(源极总线连接部7sg)露出，因此应被除去的贴片用导电膜沉积于接触孔CH_sgx2内，形成为与源极总线连接部7sg接触。在这种情况下，栅极金属层3和/或源极金属层7有可能受到蚀刻损伤。在将贴片用导电膜图案化的工序中，例如使用包含磷酸、硝酸以及醋酸的蚀刻液。当源极下部连接配线3sg和/或源极总线连接部7sg受到了蚀刻损伤时，有可能会在源极-栅极连接部SG发生接触不良。
TFT基板105的源极-栅极连接部SG具有在接触孔CH_sgx1内和接触孔CH_sgx2内形成的上部连接部13sg。因此，贴片用导电膜的图案化工序中的、由蚀刻对源极下部连接配线3sg和/或源极总线连接部7sg造成的损伤得以减轻。因而，TFT基板105的动作稳定性优异。
从有效地减轻对栅极金属层3和/或源极金属层7的蚀刻损伤的观点来看，优选源极下部连接配线3sg中的、通过接触孔CH_sgx1露出的部分被上部连接部13sg覆盖，源极总线连接部7sg中的、通过开口部11sg2露出的部分被上部连接部13sg覆盖。
在扫描天线所使用的TFT基板中，有时使用比较厚的导电膜(贴片用导电膜)来形成贴片电极。在这种情况下，贴片用导电膜的蚀刻时间和过蚀刻时间可能会长于其它层的蚀刻工序的蚀刻时间。此时，若在接触孔CH_sgx1内和接触孔CH_sgx2内，栅极金属层3(源极下部连接配线3sg)和源极金属层7(源极总线连接部7sg)是露出的，则这些金属层受到的蚀刻损伤会变大。这样，在具有比较厚的贴片金属层的TFT基板中，通过使源极-栅极连接部SG具有上部连接部13sg，减轻对栅极金属层3和/或源极金属层7的蚀刻损伤的效果特别大。
上部导电层19包含例如透明导电层(例如ITO层)。上部导电层19例如可以仅由透明导电层形成。或者，上部导电层19也可以包含：第1导电层，其包含透明导电层；以及第2导电层，其形成于第1导电层之下。第2导电层例如由从包括Ti层、MoNbNi层、MoNb层、MoW层、W层以及Ta层的群中选择的1个层或者2个以上的层的叠层形成。
在图示的例子中，接触孔CH_sgx2形成于与接触孔CH_sgx1空开间隔的位置。本实施方式不限于此，接触孔CH_sgx1和接触孔CH_sgx2也可以是连续的(即，也可以形成为单个接触孔)。接触孔CH_sgx1和接触孔CH_sgx2也可以是以相同工序形成为单个接触孔。具体地说，可以将到达源极下部连接配线3sg和源极总线连接部7sg的单个接触孔形成于栅极绝缘层4和第1绝缘层11，在该接触孔内和第1绝缘层11上形成上部连接部13sg。此时，优选上部连接部13sg以覆盖源极下部连接配线3sg和源极总线连接部7sg中的、通过接触孔露出的部分的方式形成。
另外，通过如后述的那样设置源极-栅极连接部SG，能由栅极金属层3形成源极端子部ST的下部连接部。具有由栅极金属层3形成的下部连接部的源极端子部ST的可靠性优异。
·源极端子部ST
如图21的(c)所示，TFT基板105在非发送接收区域R2具有源极端子部ST。源极端子部ST一般与各源极总线SL对应设置。在此，与各源极总线SL对应地设置有源极端子部ST和源极-栅极连接部SG。
如图21的(c)、图22的(d)以及图23的(c)所示，源极端子部ST具有：源极端子用下部连接部3sA(有时也简称为“下部连接部3sA”。)，其连接到形成于源极-栅极连接部SG的源极下部连接配线3sg；开口部4s，其形成于栅极绝缘层4；开口部11s，其形成于第1绝缘层11；开口部17s，其形成于第2绝缘层17；以及源极端子用上部连接部19sA(有时也简称为“上部连接部19sA”。)。
下部连接部3sA包含于栅极金属层3。下部连接部3sA与形成于源极-栅极连接部SG的源极下部连接配线3sg电连接。在该例中，下部连接部3sA从源极下部连接配线3sg延伸设置，与源极下部连接配线3sg一体地形成。
形成于栅极绝缘层4的开口部4s到达下部连接部3sA。
形成于第1绝缘层11的开口部11s在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4s重叠。
形成于第2绝缘层17的开口部17s在从电介质基板1的法线方向观看时与形成于第1绝缘层11的开口部11s重叠。形成于栅极绝缘层4的开口部4s、形成于第1绝缘层11的开口部11s、以及形成于第2绝缘层17的开口部17s构成接触孔CH_s。
上部连接部19sA包含于上部导电层19。上部连接部19sA形成于第2绝缘层17上和接触孔CH_s内，在接触孔CH_s内与下部连接部3sA连接。在此，上部连接部19sA在形成于栅极绝缘层4的开口部4s内与下部连接部3sA接触。
也可以是，在从电介质基板1的法线方向观看时，上部连接部19sA的整个范围与下部连接部3sA重叠。
在该例中，源极端子部ST不包含：包含于源极金属层7的导电部、包含于下部导电层13的导电部、以及包含于贴片金属层15l的导电部。
源极端子部ST具有包含于栅极金属层3的下部连接部3sA，因此具有优异的可靠性。
在端子部、特别是在设置于比密封区域Rs靠外侧(与液晶层相反的一侧)的端子部，有时会由于大气中的水分(可能包含杂质。)而发生腐蚀。大气中的水分可能从到达下部连接部的接触孔侵入，到达下部连接部并在下部连接部引发腐蚀。从抑制腐蚀的发生的观点来看，优选到达下部连接部的接触孔是深的。即，优选形成有构成接触孔的开口部的绝缘层的厚度大。
另外，在制作具有玻璃基板作为电介质基板的TFT基板的工序中，有时会由于玻璃基板的碎片或切屑(cullet：碎玻璃)，而在端子部的下部连接部产生伤痕或断线。例如，能由1个母基板制作多个TFT基板。碎玻璃例如在截断母基板时、在母基板形成划线时等产生。从防止端子部的下部连接部的伤痕或断线的观点来看，优选到达下部连接部的接触孔是深的。即，优选形成有构成接触孔的开口部的绝缘层的厚度大。
在TFT基板105的源极端子部ST，下部连接部3sA包含于栅极金属层3，因此，到达下部连接部3sA的接触孔CH_s具有形成于栅极绝缘层4的开口部4s、形成于第1绝缘层11的开口部11s、以及形成于第2绝缘层17的开口部17s。接触孔CH_s的深度是栅极绝缘层4的厚度、第1绝缘层11的厚度、以及第2绝缘层17的厚度之和。相对于此，例如在下部连接部包含于源极金属层7的情况下，到达下部连接部的接触孔仅具有形成于第1绝缘层11的开口部和形成于第2绝缘层17的开口部，其深度是第1绝缘层11的厚度和第2绝缘层17的厚度之和，比接触孔CH_s的深度小。在此，接触孔的深度和绝缘层的厚度分别是指电介质基板1的法线方向的深度和厚度。关于其它接触孔和绝缘层，只要没有另外指明则也是同样的。这样，TFT基板105的源极端子部ST由于下部连接部3s包含于栅极金属层3，因此，例如与下部连接部包含于源极金属层7的情况相比，具有更优异的可靠性。
形成于栅极绝缘层4的开口部4s以仅将下部连接部3s的一部分露出的方式形成。在从电介质基板1的法线方向观看时，形成于栅极绝缘层4的开口部4s位于下部连接部3s的内侧。因而，开口部4s内的所有区域具有：在电介质基板1上具有下部连接部3s和上部连接部19s的层叠结构。在源极端子部ST中，不具有下部连接部3s的所有区域具有：具备栅极绝缘层4、第1绝缘层11以及第2绝缘层17的层叠结构。由此，TFT基板105的源极端子部ST具有优异的可靠性。从得到优异的可靠性的观点来看，优选栅极绝缘层4的厚度、第1绝缘层11的厚度以及第2绝缘层17的厚度之和大。
下部连接部3s中的、通过开口部4s露出的部分被上部连接部19s覆盖。
若端子部的上部连接部的厚度大(即上部导电层19的厚度大)，则能抑制在下部连接部发生腐蚀。为了有效地抑制在下部连接部发生腐蚀，如上所述，上部导电层19也可以具有层叠结构，该层叠结构包含：第1导电层，其包含透明导电层(例如ITO层)；以及第2导电层，其形成于第1导电层之下，由从包括Ti层、MoNbNi层、MoNb层、MoW层、W层以及Ta层的群中选择的1个层或者2个以上的层的叠层形成。为了更有效地抑制在下部连接部发生腐蚀，也可以将第2导电层的厚度设为例如超过100nm。
·栅极端子部GT
如图21的(b)所示，TFT基板105在非发送接收区域R2具有栅极端子部GT。如图21的(b)所示，栅极端子部GT可以具有与源极端子部ST同样的构成。栅极端子部GT一般按每一栅极总线GL设置。
如图21的(b)所示，在该例中，栅极端子部GT具有：栅极端子用下部连接部3gA(有时也简称为“下部连接部3gA”。)；开口部4g，其形成于栅极绝缘层4；开口部11g，其形成于第1绝缘层11；开口部17g，其形成于第2绝缘层17；以及栅极端子用上部连接部19gA(有时也简称为“上部连接部19gA”。)。
下部连接部3gA包含于栅极金属层3，与栅极总线GL电连接。在该例中，下部连接部3gA从栅极总线GL延伸设置，与栅极总线GL一体地形成。
形成于栅极绝缘层4的开口部4g到达下部连接部3gA。
形成于第1绝缘层11的开口部11g在从电介质基板1的法线方向观看时，与形成于栅极绝缘层4的开口部4g重叠。
形成于第2绝缘层17的开口部17g在从电介质基板1的法线方向观看时，与形成于第1绝缘层11的开口部11g重叠。形成于栅极绝缘层4的开口部4g、形成于第1绝缘层11的开口部11g、以及形成于第2绝缘层17的开口部17g构成接触孔CH_g。
上部连接部19gA包含于上部导电层19。上部连接部19gA形成于第2绝缘层17上和接触孔CH_g内，在接触孔CH_g内与下部连接部3gA连接。例如，上部连接部19gA在形成于栅极绝缘层4的开口部4g内与下部连接部3gA接触。
也可以是，在从电介质基板1的法线方向观看时，上部连接部19gA的整个范围与下部连接部3gA重叠。
在该例中，栅极端子部GT不具有：包含于源极金属层7的导电部；包含于下部导电层13的导电部；以及包含于贴片金属层15l的导电部。
栅极端子部GT具有包含于栅极金属层3的下部连接部3gA，因此与源极端子部ST同样地具有优异的可靠性。
·CS端子部CT
如图21的(b)所示，TFT基板105在非发送接收区域R2具有CS端子部CT。CS端子部CT在此如图21的(b)所示，具有与源极端子部ST和栅极端子部GT同样的构成。CS端子部CT例如可以与各CS总线CL对应设置。
如图21的(b)所示，CS端子部CT具有：CS端子用下部连接部3c(有时也简称为“下部连接部3c”。)；开口部4c，其形成于栅极绝缘层4；开口部11c，其形成于第1绝缘层11；开口部17c，其形成于第2绝缘层17；以及CS端子用上部连接部19c(有时也简称为“上部连接部19c”。)。
下部连接部3c包含于栅极金属层3。下部连接部3c与CS总线CL电连接。在该例中，下部连接部3c从CS总线CL延伸设置，与CS总线CL一体地形成。
形成于栅极绝缘层4的开口部4c到达下部连接部3c。
形成于第1绝缘层11的开口部11c在从电介质基板1的法线方向观看时，与形成于栅极绝缘层4的开口部4c重叠。
形成于第2绝缘层17的开口部17c在从电介质基板1的法线方向观看时，与形成于第1绝缘层11的开口部11c重叠。形成于栅极绝缘层4的开口部4c、形成于第1绝缘层11的开口部11c以及形成于第2绝缘层17的开口部17c构成接触孔CH_c。
上部连接部19c包含于上部导电层19。上部连接部19c形成于第2绝缘层17上和接触孔CH_c内，在接触孔CH_c内与下部连接部3c连接。例如，上部连接部19c在形成于栅极绝缘层4的开口部4c内与下部连接部3c接触。
也可以是，在从电介质基板1的法线方向观看时，上部连接部19c的整个范围与下部连接部3c重叠。
在该例中，CS端子部CT不具有：包含于源极金属层7的导电部；包含于下部导电层13的导电部；以及包含于贴片金属层15l的导电部。
CS端子部CT具有包含于栅极金属层3的下部连接部3c，因此与源极端子部ST同样地具有优异的可靠性。
·传输端子部PT
如图21的(b)所示，TFT基板105在非发送接收区域R2具有第1传输端子部PT1。第1传输端子部PT1在此设置于密封区域Rs内(即，第1传输端子部PT1设置于包围液晶层的密封部)。
如图21的(b)和图22的(b)所示，第1传输端子部PT1具有：第1传输端子用下部连接部3px(有时也简称为“下部连接部3px”。)；开口部4px，其形成于栅极绝缘层4；开口部11px，其形成于第1绝缘层11；第1传输端子用第1导电部13px(有时也简称为“第1导电部13px”。)；第1传输端子用第2导电部15px(有时也简称为“第2导电部15px”。)；开口部17px，其形成于第2绝缘层17；以及第1传输端子用上部连接部19px(有时也简称为“上部连接部19px”。)。
下部连接部3px包含于栅极金属层3。即，下部连接部3px与栅极总线GL由相同导电膜形成。下部连接部3px与栅极总线GL是电分离的。例如，在对CS总线CL供应有与缝隙电压相同的电压的情况下，下部连接部3px例如与CS总线CL电连接。如图所示，下部连接部3px可以从CS总线延伸设置。不过不限于该例，下部连接部3px也可以与CS总线是电分离的。
形成于栅极绝缘层4的开口部4px到达下部连接部3px。
形成于第1绝缘层11的开口部11px在从电介质基板1的法线方向观看时，与形成于栅极绝缘层4的开口部4px重叠。形成于栅极绝缘层4的开口部4px和形成于第1绝缘层11的开口部11px构成接触孔CH_px。
第1导电部13px包含于下部导电层13。第1导电部13px形成于第1绝缘层11上和接触孔CH_px内，在接触孔CH_px内与下部连接部3px连接。在此，第1导电部13px在开口部4px内与下部连接部3px接触。
第2导电部15px包含于贴片金属层15l。第2导电部15px形成于第1导电部13px上。第2导电部15px与第1导电部13px电连接。例如在此，第2导电部15px与第1导电部13px直接接触。
形成于第2绝缘层17的开口部(接触孔)17px到达第2导电部15px。
上部连接部19px包含于上部导电层19。上部连接部19px形成于第2绝缘层17上和开口部17px内，在开口部17px内与第2导电部15px连接。在此，上部连接部19px在开口部17px内与第2导电部15px接触。上部连接部19px例如通过包含导电性粒子的密封材料与缝隙基板侧的传输端子用连接部连接(参照图7)。
在该例中，第1传输端子部PT1不具有包含于源极金属层7的导电部。
第1传输端子部PT1在下部连接部3px与上部连接部19px之间具有第1导电部13px和第2导电部15px。由此，第1传输端子部PT1具有下部连接部3px与上部连接部19px之间的电阻低的优点。
也可以是，在从电介质基板1的法线方向观看时，上部连接部19px的整个范围与第2导电部15px重叠。
在该例中，下部连接部3px配置在相互相邻的2个栅极总线GL之间。夹着栅极总线GL配置的2个下部连接部3px可以经由导电连接部(未图示)电连接。导电连接部例如可以是与源极总线由相同导电膜形成。
在此，设置多个接触孔CH_px，由此，下部连接部3px经由第1导电部13px和第2导电部15px与上部连接部19px连接，但接触孔CH_px只要对于1个下部连接部3px设置有1个以上即可。也可以对于1个下部连接部3px设置有1个接触孔。接触孔的个数或形状不限于图示的例子。
在此，以与接触孔CH_px各自重叠的方式形成有第1导电部13px，但第1导电部13px的形状不限于此。第1导电部也可以是以与多个接触孔CH_px重叠的方式形成。
在此，上部连接部19px通过1个开口部17px与第1导电部13px和第2导电部15px连接，但开口部17px只要对于1个上部连接部19px设置有1个以上即可。也可以对于1个上部连接部19px设置有多个开口部。开口部的个数或形状不限于图示的例子。
第2传输端子部PT2设置于密封区域Rs的外侧(与发送接收区域R1相反的一侧)。如图21的(b)和图23的(a)所示，第2传输端子部PT2具有：第2传输端子用下部连接部15p2(有时也简称为“下部连接部15p2”。)、形成于第2绝缘层17的开口部17p2、以及第2传输端子用上部连接部19p2(有时也简称为“上部连接部19p2”。)。
第2传输端子部PT2具有与第1传输端子部PT1中的、不具有下部连接部3px、接触孔CH_px以及第1导电部13px的部分(参照图23的(b))同样的截面结构。
下部连接部15p2包含于贴片金属层15l。在此，下部连接部15p2从第1传输端子用第2导电部15px延伸设置，与第1传输端子用第2导电部15px一体地形成。
形成于第2绝缘层17的开口部(接触孔)17p2到达下部连接部15p2。
上部连接部19p2包含于上部导电层19。上部连接部19p2形成于第2绝缘层17上和开口部17p2内，在开口部17p2内与下部连接部15p2连接。在此，上部连接部19p2在开口部17p2内与下部连接部15p2接触。
在该例中，第2传输端子部PT2不具有：包含于栅极金属层3的导电部；包含于源极金属层7的导电部；以及包含于下部导电层13的导电部。
在第2传输端子部PT2中，上部连接部19p2例如也可以通过包含导电性粒子的密封材料与缝隙基板侧的传输端子用连接部连接。
(第5实施方式)
本实施方式的扫描天线所使用的TFT基板与第4实施方式的扫描天线所使用的TFT基板相比动作稳定性更优异。
以下，参照图24～图26说明本实施方式的TFT基板106。针对与第4实施方式的TFT基板105共同的构成附上共同的附图标记，省略说明。
图24的(a)～(c)是TFT基板106的示意性俯视图。图24的(a)表示发送接收区域R1的天线单位区域U，图24的(b)表示设置于非发送接收区域R2的传输端子部PT、公共-CS连接部CC、栅极端子部GT以及CS端子部CT，图24的(c)表示设置于非发送接收区域R2的源极-栅极连接部SG和源极端子部ST。
图25的(a)～(d)和图26的(a)～(d)分别是TFT基板106的示意性截面图。图25的(a)表示沿着图24的(a)中的A-A’线的天线单位区域U的截面，图25的(b)表示沿着图24的(b)中的B-B’线的第1传输端子部PT1的截面，图25的(c)表示沿着图24的(c)中的C-C’线的源极-栅极连接部SG的截面，图25的(d)表示沿着图24的(c)中的D-D’线的源极端子部ST的截面，图26的(a)表示沿着图24的(b)中的E-E’线的第2传输端子部PT2的截面，图26的(b)表示沿着图24的(b)中的F-F’线的第1传输端子部PT1的截面，图26的(c)表示沿着图24的(b)中的G-G’线的公共-CS连接部CC的截面，图26的(d)表示沿着图24的(c)中的H-H’线的源极-栅极连接部SG和源极端子部ST的截面。
·天线单位区域U
TFT基板106在漏极电极7D与贴片电极15的连接方法上不同于TFT基板105。
如图24的(a)和图25的(a)所示，在TFT基板106的天线单位区域U中，上部导电层19包含与贴片电极15和漏极电极7D电连接的贴片漏极连接部19a。即，漏极电极7D与贴片电极15经由贴片漏极连接部19a电连接。
说明具体构成的一例。如图24的(a)和图25的(a)所示，例如在此，在第1绝缘层11和第2绝缘层17形成有到达从漏极电极7D延伸设置的部分的接触孔CH_a。接触孔CH_a包含：开口部11a，其形成于第1绝缘层11，到达从漏极电极7D延伸设置的部分；以及开口部17a，其形成于第2绝缘层17，在从电介质基板1的法线方向观看时与开口部11a重叠。另外，在第2绝缘层17形成有到达与贴片电极15连接的贴片连接部15a的开口部17b。在此，贴片连接部15a从贴片电极15延伸设置，与贴片电极15一体地形成。在该例中，TFT基板106不具有下部导电层13。
TFT基板106通过具有贴片漏极连接部19a，从而具有比TFT基板105更优异的动作稳定性。说明该效果。
本发明的发明人试制的结果是，有时TFT基板105的动作稳定性不充分。根据本发明的发明人的研究发现，由于包含氧化物导电层的下部导电层13(连接部13x)与贴片金属层15l(连接部15x)的含高熔点金属的层(下层)是直接接触的，因而TFT基板105的动作稳定性有时不充分。氧元素会从下部导电层(例如ITO层)13扩散，因而贴片金属层15l的含高熔点金属的层(下层)所包含的金属元素(例如，在含高熔点金属的层是MoN层的情况下为Mo)会被氧化。通过这种氧化反应，会在贴片金属层15l的含高熔点金属的层(下层)的下部导电层13侧形成金属氧化层(在这种情况下为氧化钼层)。并发现，当产生了金属氧化层时，下部导电层13与贴片金属层15l之间的接触电阻会变大，由此，例如在经由连接部13x和连接部15x电连接的漏极电极7D与贴片电极15之间发生接触不良。
上述的氧化反应在制造TFT基板105的工序中的、下部导电层13和贴片金属层15l被加热的工序中特别得到促进。例如，在使用CVD法沉积用于形成第2绝缘层17的绝缘膜的情况下，成膜温度为大约230℃。但是，上述氧化反应不限于发生在下部导电层13和贴片金属层15l被加热的工序中，例如在常温时上述氧化反应也会随时间的经过而进行。因而，发生接触不良的问题不受限于其制造方法，在氧化物导电层之上以与氧化物导电层直接接触的方式形成有包含金属元素的层的TFT基板中就可能会发生这种问题。
在本实施方式的TFT基板106中，漏极电极7D与贴片电极15经由贴片漏极连接部19a电连接，因此不会发生上述的问题。因而，能抑制漏极电极7D和贴片电极15的电极之间的接触不良。TFT基板106与TFT基板105相比动作稳定性更优异。
此外，在TFT基板106中，在上部导电层19例如是ITO层的情况下，贴片漏极连接部19a的ITO层在开口部17b内与贴片金属层15l接触，在开口部11a内与源极金属层7接触。即，氧化物导电层(在此为ITO层)形成于包含金属元素的层(在此为贴片金属层15l或者源极金属层7)之上并与其直接接触。然而，与TFT基板105的例子不同，即使在包含金属元素的层之上形成有氧化物导电层，也几乎不会发生由氧化物导电层所致的氧化反应。其原因是，在形成了包含金属元素的层(在此为贴片金属层15l或者源极金属层7)后，在其之上沉积用于形成氧化物导电层(在此为上部导电层19)的导电膜之前，包含金属元素的层的表面(例如通过使腔室在大气中开放)被暴露在大气中，会在包含金属元素的层的表面形成氧化膜(有时也称为自然氧化膜或者钝化皮膜。)。由此，包含金属元素的层的表面在化学上被稳定化，因此即使在其之上形成氧化物导电层，由氧化物导电层导致的氧化反应的发生也会被抑制。
此外，上述的自然氧化膜非常薄(例如厚度不到10nm)，因此对接触电阻的影响几乎能忽略。自然氧化膜的厚度几乎不会依赖于暴露于大气的时间的长度，其后也不会随时间的经过而增大。
·第1传输端子部PT1和公共-CS连接部CC
在TFT基板105中，如图22的(b)所示，在第1传输端子部PT1中，也是在包含氧化物导电层的下部导电层13(第1导电部13px)之上以与其直接接触的方式形成有贴片金属层15l(第2导电部15px)的含高熔点金属的层。因而，在TFT基板105中，在第1传输端子部PT1中，有时也会在上部连接部19px与下部连接部3px之间发生接触不良。
对此，TFT基板106的第1传输端子部PT1不具有包含于下部导电层13的导电部，因此接触不良被抑制。TFT基板106与TFT基板105相比动作稳定性更优异。
如图24的(b)所示，TFT基板106在非发送接收区域R2具有公共-CS连接部CC。通过具有公共-CS连接部CC，从而下部连接部15p1电连接到CS总线CL。即，在该例中，对CS总线CL供应有与缝隙电压相同的电压。
说明第1传输端子部PT1和公共-CS连接部CC的具体结构。
如图24的(b)和图25的(b)所示，TFT基板106的第1传输端子部PT1具有：第1传输端子用下部连接部15p1(有时也简称为“下部连接部15p1”。)；形成于第2绝缘层17的开口部17p1；以及第1传输端子用上部连接部19p1(有时也简称为“上部连接部19p1”。)。TFT基板106的第1传输端子部PT1具有与第2传输端子部PT2同样的截面结构。
下部连接部15p1包含于贴片金属层15l，电连接到CS总线CL。
形成于第2绝缘层17的开口部(接触孔)17p1到达下部连接部15p1。
上部连接部19p1包含于上部导电层19。上部连接部19p1形成于第2绝缘层17上和开口部17p1内，在开口部17p1内与下部连接部15p1连接。在此，上部连接部19p1在开口部17p1内与下部连接部15p1接触。
TFT基板106的第1传输端子部PT1不具有包含于栅极金属层3的导电部和包含于源极金属层7的导电部。
通过具有这种构成，能抑制在TFT基板106的第1传输端子部PT1中发生上部连接部19p1与下部连接部15p1之间的接触不良。
例如，如图24的(b)和图26的(c)所示，公共-CS连接部CC具有：CS连接用下部连接部3cc(有时也简称为“下部连接部3cc”。)；形成于栅极绝缘层4的开口部4cc；形成于第1绝缘层11的开口部11cc；形成于第2绝缘层17的开口部17cc；以及CS连接用上部连接部19cc(有时也简称为“上部连接部19cc”。)。
下部连接部3cc包含于栅极金属层3，电连接到CS总线CL。在该例中，下部连接部3cc从CS总线CL延伸设置。
形成于栅极绝缘层4的开口部4cc到达下部连接部3cc。
形成于第1绝缘层11的开口部11cc在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4cc重叠。
形成于第2绝缘层17的开口部17cc在从电介质基板1的法线方向观看时与形成于第1绝缘层11的开口部11cc重叠。形成于栅极绝缘层4的开口部4cc、形成于第1绝缘层11的开口部11cc、以及形成于第2绝缘层17的开口部17cc构成接触孔CH_cc。
上部连接部19cc包含于上部导电层19，与第1传输端子用上部连接部19p1电连接。在此，上部连接部19cc从上部连接部19p1延伸设置，与上部连接部19p1一体地形成。另外，上部连接部19cc形成于第2绝缘层17上和接触孔CH_cc内，在接触孔CH_cc内与下部连接部3cc连接。在此，上部连接部19cc在形成于栅极绝缘层4的开口部4cc内与下部连接部3cc接触。
在该例中，公共-CS连接部CC不具有包含于源极金属层7的导电部和包含于贴片金属层15l的导电部。
·源极-栅极连接部SG
TFT基板106也可以在源极-栅极连接部SG的构成上不同于TFT基板105。
例如，如图24的(c)、图25的(c)以及图26的(d)所示，TFT基板106的源极-栅极连接部SG具有：源极下部连接配线3sg；形成于栅极绝缘层4的开口部4sg1；源极总线连接部7sg；形成于第1绝缘层11的开口部11sg1和开口部11sg2；形成于第2绝缘层17的开口部17sg1和开口部17sg2；以及源极总线上部连接部19sg。
源极下部连接配线3sg包含于栅极金属层3，与栅极总线GL是电分离的。
形成于栅极绝缘层4的开口部4sg1到达源极下部连接配线3sg。
源极总线连接部7sg包含于源极金属层7，电连接到源极总线SL。在该例中，源极总线连接部7sg从源极总线SL延伸设置，与源极总线SL一体地形成。源极总线连接部7sg的宽度可以大于源极总线SL的宽度。
形成于第1绝缘层11的开口部11sg1在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4sg1重叠。
形成于第1绝缘层11的开口部11sg2到达源极总线连接部7sg。
形成于第2绝缘层17的开口部17sg1在从电介质基板1的法线方向观看时，与形成于第1绝缘层11的开口部11sg1重叠。形成于栅极绝缘层4的开口部4sg1、形成于第1绝缘层11的开口部11sg1、以及形成于第2绝缘层17的开口部17sg1构成接触孔CH_sg1。
形成于第2绝缘层17的开口部17sg2在从电介质基板1的法线方向观看时与形成于第1绝缘层11的开口部11sg2重叠。形成于第1绝缘层11的开口部11sg2和形成于第2绝缘层17的开口部17sg2构成接触孔CH_sg2。
源极总线上部连接部19sg(有时也简称为“上部连接部19sg”。)包含于上部导电层19。上部连接部19sg形成于第2绝缘层17上、接触孔CH_sg1内以及接触孔CH_sg2内，在接触孔CH_sg1内连接到源极下部连接配线3sg，在接触孔CH_sg2内连接到源极总线连接部7sg。例如在此，上部连接部19sg在形成于栅极绝缘层4的开口部4sg1内与源极下部连接配线3sg接触，在形成于第1绝缘层11的开口部11sg2内与源极总线连接部7sg接触。
在此，源极-栅极连接部SG不具有包含于贴片金属层15l的导电部。
TFT基板106的源极-栅极连接部SG具有比TFT基板105的源极-栅极连接部SG更优异的动作稳定性。在TFT基板106中，通过将例如栅极绝缘层4、第1绝缘层11以及第2绝缘层17一并进行蚀刻，从而形成接触孔CH_sg1和CH_sg2。在用于形成贴片金属层15l的贴片用导电膜的图案化工序中，开口部4sg1、11sg1以及11sg2尚未形成。即，在贴片用导电膜的图案化工序中，在第1绝缘层11和栅极绝缘层4未设置有通过源极-栅极连接部SG到达栅极金属层3和/或源极金属层7的开口部。因而，从抑制对贴片用导电膜进行蚀刻的工序中的、对栅极金属层3和源极金属层7的损伤的观点来看，TFT基板106比TFT基板105更有利。后述TFT基板106的制造方法的详细内容。
另外，若具有具备上述构成的源极-栅极连接部SG，则能省略下部导电层13，因此与TFT基板105相比，能削减制造工序和制造成本。而且，由于能将栅极绝缘层4、第1绝缘层11以及第2绝缘层17一并进行蚀刻，因此与TFT基板105相比，能削减制造工序和制造成本。
·TFT基板106的制造方法
参照图27～图30说明TFT基板106的制造方法。
图27的(a)～(e)、图28的(a)～(c)、图29的(a)～(c)以及图30的(a)～(b)是表示TFT基板106的制造方法的一例的工序截面图。这些图分别表示与图25的(a)～(d)和图26的(a)对应的截面。此外，关于与图26的(b)和图26的(c)对应的截面，虽然省略图示，但分别是用与图26的(a)和图25的(d)对应的截面同样的方法来形成。各层的材料、厚度、形成方法等若与参照图5在前面描述的方法是同样的，则有时也适当地省略说明。
如上述那样，TFT基板106在电介质基板1上按顺序具有栅极金属层3、栅极绝缘层4、源极金属层7、第1绝缘层11、贴片金属层15l、第2绝缘层17以及上部导电层19。
栅极金属层3包含TFT10的栅极电极3G、栅极总线GL、CS总线CL、下部辅助电容电极3C、源极-栅极连接部SG的源极下部连接配线3sg、公共-CS连接部CC的下部连接部3cc、以及各端子部的下部连接部3gA、3c和3sA。
源极金属层7包含TFT10的源极电极7S和漏极电极7D、源极总线SL、上部辅助电容电极7C、以及源极-栅极连接部SG的源极总线连接部7sg。
贴片金属层15l包含贴片电极15、天线单位区域U的连接部15a、第1传输端子部PT1和第2传输端子部PT2的下部连接部15p1和15p2。
上部导电层19包含源极-栅极连接部SG的源极总线上部连接部19sg、公共-CS连接部CC的上部连接部19cc、以及各端子部的上部连接部19gA、19c、19sA、19p1和19p2。
首先，如图27的(a)所示，在电介质基板1上通过溅射法等形成栅极用导电膜3’。在此，作为栅极用导电膜3’，形成将Al膜(厚度：例如150nm)和MoN膜(厚度：例如100nm)按此顺序层叠而成的层叠膜(MoN/Al)。
接下来，将栅极用导电膜3’图案化，由此如图27的(b)所示，形成栅极金属层3。具体地说，在天线单位形成区域形成栅极电极3G、下部辅助电容电极3C、栅极总线GL以及CS总线CL，在源极-栅极连接部形成区域形成源极下部连接配线3sg，在各端子部形成区域形成下部连接部3sA、3gA以及3c，在公共-CS连接部形成区域形成下部连接部3cc。在此，栅极用导电膜3’的图案化是通过湿式蚀刻来进行。
其后，如图27的(c)所示，以覆盖栅极金属层3的方式按顺序形成栅极绝缘膜4、本征非晶硅膜5’以及n+型非晶硅膜6’。为了简化，用相同的附图标记示出栅极绝缘层4和栅极绝缘膜4。在此，作为栅极绝缘膜4，例如形成厚度为350nm的氮化硅(SixNy)膜。另外，形成例如厚度为120nm的本征非晶硅膜5’以及例如厚度为30nm的n+型非晶硅膜6’。
接下来，将本征非晶硅膜5’和n+型非晶硅膜6’图案化，由此如图27的(d)所示，得到岛状的半导体层5和接触层6。此外，半导体层5所使用的半导体膜不限于非晶硅膜。例如，也可以形成氧化物半导体层作为半导体层5。在这种情况下，也可以在半导体层5与源极电极和漏极电极之间不设置接触层。
接下来，如图27的(e)所示，在栅极绝缘膜4上和接触层6上形成源极用导电膜7’。在此，作为源极用导电膜7’，形成将MoN(厚度：例如50nm)、Al(厚度：例如150nm)以及MoN(厚度：例如100nm)按此顺序层叠而成的层叠膜(MoN/Al/MoN)。
接下来，将源极用导电膜7’图案化，由此如图28的(a)所示，形成源极金属层7。具体地说，在天线单位形成区域形成源极电极7S和漏极电极7D、源极总线SL、上部辅助电容电极7C，在源极-栅极连接部形成区域形成源极总线连接部7sg。此时，接触层6也被蚀刻，形成相互分离的源极接触层6S和漏极接触层6D。在此，源极用导电膜7’的图案化是通过湿式蚀刻来进行。例如使用包含磷酸、硝酸以及醋酸的水溶液，通过湿式蚀刻将MoN膜和Al膜同时进行图案化。这样，得到TFT10。
在此，在源极-栅极连接部形成区域中，源极金属层7形成为源极下部连接配线3sg的至少一部分与源极总线连接部7sg不重叠。另外，各端子部形成区域不具有包含于源极金属层7的导电部。
接下来，如图28的(b)所示，以覆盖TFT10和源极金属层7的方式形成第1绝缘膜11。为了简化，用相同的附图标记示出第1绝缘层11和第1绝缘膜11。在该例中，第1绝缘膜11以与半导体层5的沟道区域接触的方式形成。在此，作为第1绝缘膜11，形成例如厚度为330nm的氮化硅(SixNy)膜。
接着，如图28的(c)所示，在第1绝缘膜11上形成贴片用导电膜15’。在此，作为贴片用导电膜15’，形成按顺序包含MoN膜(厚度：例如50nm)，Al膜(厚度：例如1000nm)以及MoN膜(厚度：例如50nm)的层叠膜(MoN/Al/MoN)。或者，作为贴片用导电膜15’，也可以形成按顺序包含Ti膜(厚度：例如20nm)和Cu膜(厚度：例如500nm)的层叠膜(Cu/Ti)。
接下来，将贴片用导电膜15’图案化，由此如图29的(a)所示，形成贴片金属层15l。具体地说，在天线单位区域形成区域形成贴片电极15和连接部15a，在第1传输端子部形成区域形成下部连接部15p1，在第2传输端子部形成区域形成下部连接部15p2。
在形成了将MoN、Al以及MoN按此顺序层叠而成的层叠膜(MoN/Al/MoN)作为贴片用导电膜15’的情况下，贴片用导电膜15’的图案化例如是使用包含磷酸、硝酸以及醋酸的水溶液作为蚀刻液并通过湿式蚀刻将MoN膜和Al膜同时图案化。在形成有将Ti和Cu按此顺序层叠而成的层叠膜(Cu/Ti)作为贴片用导电膜15’的情况下，贴片用导电膜15’例如能使用混酸水溶液作为蚀刻液并通过湿式蚀刻来进行图案化。
如图29的(a)所示，在贴片用导电膜15’的图案化工序中，在栅极绝缘层4和第1绝缘层11未形成有开口部。即，形成于源极-栅极连接部形成区域的源极总线连接部7sg被第1绝缘层11覆盖，形成于源极-栅极连接部形成区域的源极下部连接配线3sg被栅极绝缘层4和第1绝缘层11覆盖。因而，源极总线连接部7sg和源极下部连接配线3sg在贴片用导电膜15’的图案化工序中几乎不会受到蚀刻损伤。
接下来，如图29的(b)所示，在贴片金属层15l上和第1绝缘层11上形成第2绝缘膜17。为了简化，用相同的附图标记表示第2绝缘层17和第2绝缘膜17。在此，作为第2绝缘膜17，例如形成厚度为100nm的氮化硅(SixNy)膜。第2绝缘膜17以覆盖贴片金属层15l的方式形成。
接下来，通过公知的光刻工艺进行第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4的蚀刻，由此如图29的(c)所示，形成第2绝缘层17、第1绝缘层11以及栅极绝缘层4。
具体地说，在天线单位形成区域中，将到达从漏极电极7D延伸设置的部分的接触孔CH_a形成于第2绝缘膜17和第1绝缘膜11，将到达连接部15a的开口部17b形成于第2绝缘膜17。在源极-栅极连接部形成区域中，在第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4形成到达源极下部连接配线3sg的接触孔CH_sg1，在第2绝缘膜17和第1绝缘膜11形成到达源极总线连接部7sg的接触孔CH_sg2。在源极端子部形成区域中，在第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4形成到达下部连接部3sA的接触孔CH_s。在栅极端子部形成区域中，在第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4形成到达下部连接部3gA的接触孔CH_g。在CS端子部形成区域中，在第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4形成到达下部连接部3c的接触孔CH_c。在第1传输端子部形成区域中，在第2绝缘膜17形成到达下部连接部15p1的开口部17p1。在第2传输端子部形成区域中，在第2绝缘膜17形成到达下部连接部15p2的开口部17p2。在公共-CS连接部形成区域中，在第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4形成到达下部连接部3cc的接触孔CH_cc。
在该蚀刻工序中，以源极金属层7和贴片金属层15l为蚀刻阻挡物进行第2绝缘层17、第1绝缘膜11以及栅极绝缘膜4的蚀刻。
例如在天线单位形成区域中，在与从漏极电极7D延伸设置的部分重叠的区域中第2绝缘膜17和第1绝缘膜11一并被蚀刻，并且在与连接部15a重叠的区域中连接部15a作为蚀刻阻挡物发挥功能，从而仅第2绝缘膜17被蚀刻。由此，能得到接触孔CH_a和开口部17b。接触孔CH_a具有：开口部11a，其形成于第1绝缘层11，到达从漏极电极7D延伸设置的部分；以及开口部17a，其形成于第2绝缘层17，与开口部11a重叠。在此，漏极电极7D和从漏极电极7D延伸设置的部分的至少一部分以与贴片金属层15l不重叠的方式形成，因此会在第1绝缘膜11和第2绝缘膜17形成接触孔CH_a。也可以是，在接触孔CH_a的侧面，开口部11a的侧面与开口部17a的侧面是对齐的。
在源极-栅极连接部形成区域中，在与源极下部连接配线3sg重叠的区域中第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻，并且在与源极总线连接部7sg重叠的区域中源极总线连接部7sg作为蚀刻阻挡物发挥功能，从而第2绝缘膜17和第1绝缘膜11被蚀刻。由此，能得到接触孔CH_sg1和接触孔CH_sg2。接触孔CH_sg1具有：开口部4sg1，其形成于栅极绝缘层4，到达源极下部连接配线3sg；开口部11sg1，其形成于第1绝缘层11，与开口部4sg1重叠；以及开口部17sg1，其形成于第2绝缘层17，与开口部11sg1重叠。接触孔CH_sg2具有：开口部11sg2，其形成于第1绝缘层11，到达源极总线连接部7sg；以及开口部17sg2，其形成于第2绝缘层17，与开口部11sg2重叠。在此，源极下部连接配线3sg的至少一部分以与源极总线连接部7sg不重叠的方式形成，因此会在栅极绝缘膜4、第1绝缘膜11以及第2绝缘膜17形成接触孔CH_sg1。也可以是，在接触孔CH_sg1的侧面，开口部4sg1的侧面、开口部11sg1的侧面以及开口部17sg1的侧面是对齐的。也可以是，在接触孔CH_sg2的侧面，开口部11sg2的侧面与开口部17sg2的侧面是对齐的。
例如使用同一蚀刻剂将第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并进行蚀刻。在此，通过使用了氟系气体的干式蚀刻对第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4进行蚀刻。第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4也可以使用不同的蚀刻剂来蚀刻。
在源极端子部形成区域、栅极端子部形成区域、CS端子部形成区域以及公共-CS连接部形成区域中的每一个区域中，未形成有包含于源极金属层7和贴片金属层15l的导电部，因此第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻。
在源极端子部形成区域中，第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻，从而形成接触孔CH_s。接触孔CH_s具有：开口部4s，其形成于栅极绝缘层4，到达下部连接部3sA；开口部11s，其形成于第1绝缘层11，与开口部4s重叠；以及开口部17s，其形成于第2绝缘层17，与开口部11s重叠。也可以是，在接触孔CH_s的侧面，开口部4s的侧面、开口部11s的侧面以及开口部17s的侧面是对齐的。
在栅极端子部形成区域中，第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻，从而形成接触孔CH_g。接触孔CH_g具有：开口部4g，其形成于栅极绝缘层4，到达下部连接部3gA；开口部11g，其形成于第1绝缘层11，与开口部4g重叠；以及开口部17g，其形成于第2绝缘层17，与开口部11g重叠。也可以是，在接触孔CH_g的侧面，开口部4g的侧面、开口部11g的侧面以及开口部17g的侧面是对齐的。
在CS端子部形成区域中，第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻，从而形成接触孔CH_c。接触孔CH_c具有：开口部4c，其形成于栅极绝缘层4，到达下部连接部3c；开口部11c，其形成于第1绝缘层11，与开口部4c重叠；以及开口部17c，其形成于第2绝缘层17，与开口部11c重叠。也可以是，在接触孔CH_c的侧面，开口部4c的侧面、开口部11c的侧面以及开口部17c的侧面是对齐的。
在公共-CS连接部形成区域中，第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4一并被蚀刻，从而形成接触孔CH_cc。接触孔CH_cc具有：开口部4cc，其形成于栅极绝缘层4，到达下部连接部3cc；开口部11cc，其形成于第1绝缘层11，与开口部4cc重叠；以及开口部17cc，其形成于第2绝缘层17，与开口部11cc重叠。也可以是，在接触孔CH_cc的侧面，开口部4cc的侧面、开口部11cc的侧面以及开口部17cc的侧面是对齐的。
接下来，如图30的(a)所示，在第2绝缘层17上、接触孔CH_a内、开口部17b内、接触孔CH_sg1内、接触孔CH_sg2内、接触孔CH_s内、接触孔CH_g内、接触孔CH_c内、开口部17p1内、开口部17p2内以及接触孔CH_cc内通过例如溅射法形成上部导电膜19’。上部导电膜19’包含例如透明导电膜。在此，作为上部导电膜19’，例如使用厚度为70nm的ITO膜。或者，作为上部导电膜19’，也可以使用将Ti(厚度：例如50nm)和ITO(厚度：例如70nm)按此顺序层叠而成的层叠膜(ITO/Ti)。也可以代替Ti膜而使用从包括MoNbNi膜、MoNb膜、MoW膜、W膜以及Ta膜的群中选择的1个膜或者2个以上的膜的层叠膜。即，作为上部导电膜19’，也可以使用将从包括Ti膜、MoNbNi膜、MoNb膜、MoW膜、W膜以及Ta膜的群中选择的1个膜或者2个以上的膜的层叠膜、以及ITO膜按此顺序层叠而成的层叠膜。
接下来，将上部导电膜19’图案化，由此如图30的(b)所示，形成上部导电层19。具体地说，在天线单位形成区域中形成在接触孔CH_a内与从漏极电极7D延伸设置的部分接触且在开口部17b内与连接部15a接触的贴片漏极连接部19a，在源极-栅极连接部形成区域中形成在接触孔CH_sg1内与源极下部连接配线3sg接触且在接触孔CH_sg2内与源极总线连接部7sg接触的上部连接部19sg，在源极端子部形成区域中形成在接触孔CH_s内与下部连接部3sA接触的上部连接部19sA，在栅极端子部形成区域中形成在接触孔CH_g内与下部连接部3gA接触的上部连接部19gA，在CS端子部形成区域中形成在接触孔CH_c内与下部连接部3c接触的上部连接部19c，在第1传输端子部形成区域中形成在开口部17p1内与下部连接部15p1接触的上部连接部19p1，在第2传输端子部形成区域中形成在开口部17p2内与下部连接部15p2接触的上部连接部19p2，并且在公共-CS连接部形成区域中形成在接触孔CH_cc内与下部连接部3cc接触的上部连接部19cc。由此，得到天线单位区域U、源极-栅极连接部SG、源极端子部ST、栅极端子部GT、CS端子部CT、第1传输端子部PT1、第2传输端子部PT2以及公共-CS连接部CC。
这样，制造TFT基板106。
(变形例)
本实施方式的变形例的TFT基板与TFT基板106的不同之处在于还具有下部导电层13。
以下，参照图31～图33说明本实施方式的变形例的TFT基板107。以下，主要说明与TFT基板106的不同之处。
图31的(a)～(c)是TFT基板107的示意性俯视图。图31的(a)表示发送接收区域R1的天线单位区域U，图31的(b)表示设置于非发送接收区域R2的传输端子部PT、公共-CS连接部CC、栅极端子部GT以及CS端子部CT，图31的(c)表示设置于非发送接收区域R2的源极-栅极连接部SG和源极端子部ST。
图32的(a)～(d)和图33的(a)～(d)分别是TFT基板107的示意性截面图。图32的(a)表示沿着图31的(a)中的A-A’线的天线单位区域U的截面，图32的(b)表示沿着图31的(b)中的B-B’线的第1传输端子部PT1的截面，图32的(c)表示沿着图31的(c)中的C-C’线的源极-栅极连接部SG的截面，图32的(d)表示沿着图31的(c)中的D-D’线的源极端子部ST的截面，图33的(a)表示沿着图31的(b)中的E-E’线的第2传输端子部PT2的截面，图33的(b)表示沿着图31的(b)中的F-F’线的第1传输端子部PT1的截面，图33的(c)表示沿着图31的(b)中的G-G’线的公共-CS连接部CC的截面，图33的(d)表示沿着图31的(c)中的H-H’线的源极-栅极连接部SG和源极端子部ST的截面。
·天线单位区域U
如图31的(a)和图32的(a)所示，TFT基板107的天线单位区域U在还包含下部导电层13这一点上不同于TFT基板106的天线单位区域的构成。在TFT基板107中，通过具有贴片漏极连接部19a，也能得到具有比第4实施方式的TFT基板105更优异的动作稳定性的优点。
在TFT基板107中，第1绝缘层11具有到达从漏极电极7D延伸设置的部分的开口部11a和开口部11d。开口部11a和开口部11d相互空开间隔地形成。在图示的例子中，开口部11d到达从漏极电极7D延伸设置的上部辅助电容电极7C。
下部导电层13包含形成于第1绝缘层11上和开口部11d内的连接部13c。连接部13c在开口部11d内与从漏极电极7D延伸设置的部分连接。例如在此，连接部13c在开口部11d内与从漏极电极7D延伸设置的部分接触。
贴片金属层15l包含贴片电极15和连接部15a。连接部15a形成于连接部13c上，与连接部13c电连接。例如在此，连接部15a以与连接部13c直接接触的方式形成。因而，在TFT基板107中，贴片电极15与漏极电极7D经由连接部13c和连接部15a电连接，并且还经由贴片漏极连接部19a电连接。
下部导电层13包含例如氧化物导电层(例如ITO层)。如已经说明的那样，包含氧化物导电层的下部导电层13(连接部13c)包含与贴片金属层15l(连接部15a)的含高熔点金属的层(下层)直接接触的部分，因而连接部13c与连接部15a之间的接触电阻有时会变大。然而，在TFT基板107中，贴片电极15和漏极电极7D还经由贴片漏极连接部19a电连接，因此即使连接部13c与连接部15a之间的接触电阻变大，漏极电极7D与贴片电极15之间的接触不良也会被抑制。TFT基板107与TFT基板105相比动作稳定性更优异。
·第1传输端子部PT1和公共-CS连接部CC
如图31的(b)和图32的(b)所示，TFT基板107的第1传输端子部PT1也可以具有与TFT基板106不同的构成。在此，TFT基板107的第1传输端子部PT1具有与TFT基板105的第1传输端子部PT1相同的构成。但是，如图31的(b)和图33的(c)所示，TFT基板107与TFT基板105的不同之处在于具有公共-CS连接部CC。公共-CS连接部CC的构成与TFT基板106相同。TFT基板107通过具有公共-CS连接部CC，从而第1传输端子部PT1的下部连接部与CS总线被电连接。
在TFT基板107中，公共-CS连接部CC的下部连接部3cc与第1传输端子部PT1的下部连接部3px电连接。例如，下部连接部3cc从下部连接部3px延伸设置。另外，公共-CS连接部CC的上部连接部19cc与第1传输端子部PT1的上部连接部19px电连接。例如，上部连接部19cc从上部连接部19px延伸设置。
与TFT基板105同样地，在TFT基板107的第1传输端子部PT1中，包含氧化物导电层的下部导电层13(第1导电部13px)包含与贴片金属层15l(第2导电部15px)的含高熔点金属的层直接接触的部分。因而，在TFT基板107的第1传输端子部PT1中，第1导电部13px和第2导电部15px之间的接触电阻有时会变大。然而，TFT基板107具有公共-CS连接部CC，因此在TFT基板107中，上部连接部19px与CS总线CL之间的接触不良被抑制。TFT基板107与TFT基板105相比动作稳定性更优异。
·TFT基板107的制造方法
参照图34～图38说明TFT基板107的制造方法。
图34的(a)～(e)、图35的(a)～(d)、图36的(a)～(c)、图37的(a)～(b)以及图38的(a)～(b)是表示TFT基板107的制造方法的一例的工序截面图。这些图分别表示与图32的(a)～(d)和图33的(a)对应的截面。以下，主要说明与参照图27～图30所说明的TFT基板106的制造方法的不同点。
首先，如图34的(a)～(e)和图35的(a)～(b)所示，在电介质基板1上形成栅极金属层3、栅极绝缘膜4、岛状的半导体层5、接触层6S、6D、源极金属层7以及第1绝缘膜11。这些工序是与参照图27的(a)～(e)和图28的(a)～(b)所说明的工序同样地进行的。但是，在此，如图34的(b)所示，在形成栅极金属层3的工序中，在第1传输端子部形成区域还形成下部连接部3px，这一点与TFT基板106的制造方法不同。
接下来，如图35的(c)所示，通过公知的光刻工艺进行第1绝缘膜11和栅极绝缘膜4的蚀刻。由此，在天线单位形成区域中将到达从漏极电极7D延伸设置的部分的开口部11d形成于第1绝缘膜11，在第1传输端子部形成区域中将到达下部连接部3px的接触孔CH_px形成于栅极绝缘膜4和第1绝缘膜11。
在该工序中，在源极-栅极连接部形成区域、源极端子部形成区域、栅极端子部形成区域、CS端子部形成区域、第2传输端子部形成区域以及公共-CS连接部形成区域中，在栅极绝缘膜4和第1绝缘膜11中不形成开口部。
第1绝缘膜11和栅极绝缘膜4例如使用同一蚀刻剂一并被蚀刻。在此，通过使用了氟系气体的干式蚀刻对第1绝缘膜11和栅极绝缘膜4进行蚀刻。第1绝缘膜11和栅极绝缘膜4也可以使用不同的蚀刻剂来蚀刻。
在第1传输端子部形成区域中，第1绝缘膜11和栅极绝缘膜4一并被蚀刻，从而形成接触孔CH_px。接触孔CH_px具有：开口部4px，其形成于栅极绝缘膜4，到达下部连接部3px；以及开口部11px，其形成于第1绝缘膜11，与开口部4px重叠。也可以是，在接触孔CH_px的侧面，开口部4px的侧面与开口部11px的侧面是对齐的。
接下来，如图35的(d)所示，在第1绝缘膜11上、开口部11d内以及接触孔CH_px内通过例如溅射法形成下部导电膜13’。下部导电膜13’包含例如氧化物导电膜。在此，作为下部导电膜13’，例如形成厚度为70nm的ITO膜。
接下来，将下部导电膜13’图案化，由此如图36的(a)所示，形成下部导电层13。具体地说，在天线单位形成区域中形成在开口部11d内与从漏极电极7D延伸设置的部分接触的连接部13c，并且在第1传输端子部形成区域中形成在接触孔CH_px内与下部连接部3px接触的第1导电部13px。
接着，如图36的(b)所示，在下部导电层13上和第1绝缘膜11上形成贴片用导电膜15’。该工序是与参照图28的(c)所说明的工序同样地进行的。
接下来，将贴片用导电膜15’图案化，由此如图36的(c)所示，形成贴片金属层15l。该工序是与参照图29的(a)所说明的工序同样地进行的。在此，具体地说，在天线单位区域形成区域形成贴片电极15和连接部15a，在第1传输端子部形成区域形成第2导电部15px，在第2传输端子部形成区域形成下部连接部15p2。
在天线单位形成区域中，连接部15a以与连接部13c连接的方式形成。在此，连接部15a以与连接部13c接触的方式形成。另外，在第1传输端子部形成区域中，第2导电部15px以与第1导电部13px连接的方式形成。在此，第2导电部15px以与第1导电部13px接触的方式形成。
如图36的(c)所示，在进行贴片用导电膜15’的图案化时，在源极-栅极连接部形成区域中未在栅极绝缘层4和第1绝缘层11形成有开口部。即，形成于源极-栅极连接部形成区域的源极总线连接部7sg被第1绝缘层11覆盖，形成于源极-栅极连接部形成区域的源极下部连接配线3sg被栅极绝缘层4和第1绝缘层11覆盖。因而，与TFT基板106的制造方法同样，在TFT基板107的制造方法中，源极总线连接部7sg和源极下部连接配线3sg在贴片用导电膜15’的图案化工序中也几乎不会受到蚀刻损伤。
接下来，如图37的(a)所示，在贴片金属层15l上和第1绝缘层11上形成第2绝缘膜17。该工序是与参照图29的(b)所说明的工序同样地进行的。
接下来，进行第2绝缘膜17、第1绝缘膜11以及栅极绝缘膜4的蚀刻，由此如图37的(b)所示，形成第2绝缘层17、第1绝缘层11以及栅极绝缘层4。该工序是与参照图29的(c)所说明的工序同样地进行的。在此，在第1传输端子部形成区域中，在第2绝缘膜17形成到达第2导电部15px的开口部17px，这一点与TFT基板106的制造方法不同。
接下来，如图38的(a)所示，在第2绝缘层17上、接触孔CH_a内、开口部17b内、接触孔CH_sg1内、接触孔CH_sg2内、接触孔CH_s内、接触孔CH_g内、接触孔CH_c内、开口部17px内、开口部17p2内、以及接触孔CH_cc内形成上部导电膜19’。该工序是与参照图30的(a)所说明的工序同样地进行的。
接下来，将上部导电膜19’图案化，由此如图38的(b)所示，形成上部导电层19。该工序是与参照图30的(b)所说明的工序同样地进行的。在此，在第1传输端子部形成区域中形成在开口部17px内与第2导电部15px接触的上部连接部19px。由此，得到天线单位区域U、源极-栅极连接部SG、源极端子部ST、栅极端子部GT、CS端子部CT、第1传输端子部PT1、第2传输端子部PT2以及公共-CS连接部CC。
这样，制造TFT基板107。
本发明的实施方式的扫描天线根据需要例如收纳于塑料制的箱体。优选箱体使用不会对微波的发送接收带来影响的介电常数εM小的材料。另外，也可以在箱体的与发送接收区域R1对应的部分设置贯通孔。而且，为了不使液晶材料暴露于光中，也可以设置遮光结构。遮光结构设置成对例如从TFT基板101的电介质基板1和/或缝隙基板201的电介质基板51的侧面在电介质基板1和/或51内传播并入射到液晶层的光进行遮光。介电各向异性ΔεM大的液晶材料有的易于发生光劣化，优选不仅对紫外线而且对可见光中短波长的蓝色光进行遮光。例如通过使用黑色的粘合胶带等遮光性胶带，能在需要的部位容易地形成遮光结构。
工业上的可利用性
本发明的实施方式例如在移动体(例如船舶、飞机、汽车)所搭载的卫星通信或卫星广播用扫描天线及其制造中使用。
附图标记说明
1：电介质基板
2：基底绝缘膜
3：栅极金属层
3G：栅极电极
3c、3cc、3gA、3px、3sA：下部连接部
3sg：源极下部连接配线
4：栅极绝缘层
4c、4cc、4g、4px、4s、4sg1：开口部
5：半导体层
6D：漏极接触层
6S：源极接触层
7：源极金属层
7D：漏极电极
7S：源极电极
7p：源极连接配线
7sg：源极总线连接部
11：第1绝缘层
11a、11c、11cc、11d、11g、11px：开口部
11s、11sg1、11sg2、11x：开口部
13：下部导电层
13c、13x：连接部
13px：第1导电部
13sg：源极总线上部连接部
15：贴片电极
15l：贴片金属层
15p：贴片连接部
15p1、15p2：下部连接部
15px：第2导电部
15x：连接部
17：第2绝缘层
17a、17b、17c、17cc、17g、17p1、17p2：开口部
17px、17s、17sg1、17sg2：开口部
18g、18s、18p：开口部
19：上部导电层
19a：贴片漏极连接部
19g：栅极端子用上部连接部
19p：传输端子用上部连接部
19s：源极端子用上部连接部
19c、19cc、19gA、19p1、19p2、19px、19sA：上部连接部
19sg：源极总线上部连接部
21：对准标记
23：保护导电层
51：电介质基板
52：第3绝缘层
54：电介质层(空气层)
55：缝隙电极
55L：下层
55M：主层
55U：上层
55c：接触面
57：缝隙
58：第4绝缘层
60：上部连接部
65：反射导电板
67：粘接层
68：加热器用电阻膜
70：供电装置
71：导电性珠
72：供电销
73：密封部
101、102、103、104：TFT基板
105、106、107：TFT基板
201、203：缝隙基板
1000：扫描天线
CH1、CH2、CH3、CH4、CH5、CH6：接触孔
CH_a、CH_c、CH_cc、CH_g：接触孔
CH_px、CH_s、CH_sg1、CH_sg2：接触孔
CH_sgx1、CH_sgx2：接触孔
GD：栅极驱动器
GL：栅极总线
GT：栅极端子部
SD：源极驱动器
SL：源极总线
ST：源极端子部
PT：传输端子部
IT：端子部
LC：液晶层
R1：发送接收区域
R2：非发送接收区域
Rs：密封区域
U、U1、U2：天线单位、天线单位区域。

Claims (18)

1.一种TFT基板，
具有电介质基板和在上述电介质基板上排列的多个天线单位区域，
上述多个天线单位区域各自具有TFT和电连接到上述TFT的漏极电极的贴片电极，
上述TFT基板具备包含上述多个天线单位区域的发送接收区域和位于上述发送接收区域以外的区域的非发送接收区域，上述TFT基板的特征在于，具有：
栅极金属层，其支撑于上述电介质基板，包含上述TFT的栅极电极；
栅极绝缘层，其形成于上述栅极金属层上；
源极金属层，其形成于上述栅极绝缘层上，包含上述TFT的源极电极和上述漏极电极；
第1绝缘层，其形成于上述源极金属层上；
贴片金属层，其形成于上述第1绝缘层上，包含上述贴片电极；
第2绝缘层，其形成于上述贴片金属层上；以及
上部导电层，其形成于上述第2绝缘层上，
上述上部导电层包含与上述贴片电极和上述漏极电极电连接的贴片漏极连接部。
2.根据权利要求1所述的TFT基板，
还具有形成于上述第1绝缘层与上述贴片金属层之间的下部导电层。
3.根据权利要求2所述的TFT基板，
上述下部导电层包含与上述贴片金属层直接接触的部分。
4.根据权利要求2或3所述的TFT基板，
上述下部导电层包含氧化物导电层。
5.根据权利要求1至4中的任意一项所述的TFT基板，
上述贴片金属层包含：
第1金属层，其含有从包括Ti、W、Mo、Ta以及Nb的群中选择的至少1种元素；以及
第2金属层，其形成于上述第1金属层上，含有从包括Cu、Al、Ag以及Au的群中选择的至少1种元素。
6.根据权利要求1至5中的任意一项所述的TFT基板，
上述上部导电层包含：
第1导电层，其包含透明导电层；以及
第2导电层，其形成于上述第1导电层之下，由从包括Ti层、MoNb层、MoNbNi层、MoW层、W层以及Ta层的群中选择的至少1个层形成。
7.根据权利要求1至6中的任意一项所述的TFT基板，
上述栅极金属层还包含连接到上述TFT的上述栅极电极的栅极总线，
上述源极金属层还包含连接到上述TFT的上述源极电极的源极总线，
上述TFT基板还具有配置于上述非发送接收区域的源极-栅极连接部，
上述源极-栅极连接部具有：
源极下部连接配线，其包含于上述栅极金属层，与上述栅极总线是电分离的；
源极总线连接部，其包含于上述源极金属层，电连接到上述源极总线；
第1接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述源极下部连接配线；
第2接触孔，其形成于上述第1绝缘层和上述第2绝缘层，到达上述源极总线连接部；以及
源极总线上部连接部，其包含于上述上部导电层，在上述第1接触孔内与上述源极下部连接配线连接，在上述第2接触孔内与上述源极总线连接部连接。
8.根据权利要求7所述的TFT基板，
还具有配置于上述非发送接收区域的源极端子部，
上述源极端子部具有：
源极端子用下部连接部，其包含于上述栅极金属层，与上述源极下部连接配线电连接；
第3接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述源极端子用下部连接部；以及
源极端子用上部连接部，其包含于上述上部导电层，在上述第3接触孔内与上述源极端子用下部连接部连接。
9.根据权利要求1至8中的任意一项所述的TFT基板，
上述多个天线单位区域各自还具有：
上部辅助电容电极，其包含于上述源极金属层，与上述漏极电极电连接；以及
下部辅助电容电极，其包含于上述栅极金属层，隔着上述栅极绝缘层与上述上部辅助电容电极相对，
上述栅极金属层还包含连接到上述下部辅助电容电极的CS总线，
上述TFT基板还具有配置于上述非发送接收区域的CS端子部和传输端子部，
上述CS端子部具有：
CS端子用下部连接部，其包含于上述栅极金属层，与上述CS总线电连接；
第4接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述CS端子用下部连接部；以及
CS端子用上部连接部，其包含于上述上部导电层，在上述第4接触孔内与上述CS端子用下部连接部连接。
10.根据权利要求9所述的TFT基板，
上述传输端子部包含第1传输端子部，上述第1传输端子部具有：
第1传输端子用下部连接部，其包含于上述贴片金属层；
第5接触孔，其形成于上述第2绝缘层，到达上述第1传输端子用下部连接部；以及
第1传输端子用上部连接部，其包含于上述上部导电层，在上述第5接触孔内连接到上述第1传输端子用下部连接部。
11.根据权利要求10所述的TFT基板，
上述第1传输端子用下部连接部电连接到上述CS总线。
12.根据引用权利要求2的权利要求9至11中的任意一项所述的TFT基板，
上述传输端子部包含第2传输端子部，上述第2传输端子部具有：
第2传输端子用下部连接部，其包含于上述栅极金属层；
第6接触孔，其形成于上述栅极绝缘层和上述第1绝缘层，到达上述第2传输端子用下部连接部；
第2传输端子用第1导电部，其包含于上述下部导电层，在上述第6接触孔内连接到上述第2传输端子用下部连接部；
第2传输端子用第2导电部，其包含于上述贴片金属层，形成于上述第2传输端子用第1导电部上；
第7接触孔，其形成于上述第2绝缘层，到达上述第2传输端子用第2导电部；以及
第2传输端子用上部连接部，其包含于上述上部导电层，在上述第7接触孔内连接到上述第2传输端子用第2导电部。
13.根据权利要求12所述的TFT基板，
上述第2传输端子用下部连接部电连接到上述CS总线。
14.根据权利要求10和11以及引用权利要求10的权利要求12和13中的任意一项所述的TFT基板，
还具有配置于上述非发送接收区域的公共-CS连接部，
上述公共-CS连接部具有：
CS连接用下部连接部，其包含于上述栅极金属层；
第8接触孔，其形成于上述栅极绝缘层、上述第1绝缘层以及上述第2绝缘层，到达上述CS连接用下部连接部；以及
CS连接用上部连接部，其包含于上述上部导电层，在上述第8接触孔内与上述CS连接用下部连接部连接，
上述CS连接用下部连接部与上述CS总线电连接，上述CS连接用上部连接部与上述第1传输端子用上部连接部电连接。
15.根据引用权利要求12或13的权利要求14所述的TFT基板，
上述CS连接用下部连接部与上述第2传输端子用下部连接部电连接，上述CS连接用上部连接部与上述第2传输端子用上部连接部电连接。
16.一种扫描天线，其特征在于，具备：
权利要求1至15中的任意一项所述的TFT基板；
缝隙基板，其以与上述TFT基板相对的方式配置；
液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及
反射导电板，其以隔着电介质层与上述缝隙基板的与上述液晶层相反的一侧的表面相对的方式配置，
上述缝隙基板具有其它电介质基板和形成于上述其它电介质基板的上述液晶层侧的表面的缝隙电极，
上述缝隙电极具有多个缝隙，上述多个缝隙与上述TFT基板的上述多个天线单位区域中的上述贴片电极对应配置。
17.一种TFT基板的制造方法，是权利要求7或8所述的TFT基板的制造方法，其特征在于，包含：
工序(a)，在上述电介质基板上形成包含上述源极下部连接配线的上述栅极金属层；
工序(b)，在上述栅极金属层上沉积栅极绝缘膜；
工序(c)，在上述栅极绝缘膜上形成包含上述源极总线连接部的上述源极金属层；
工序(d)，在上述源极金属层上沉积第1绝缘膜；
工序(e)，在上述第1绝缘膜上沉积贴片用导电膜；
工序(f)，将上述贴片用导电膜图案化，从而形成上述贴片金属层；
工序(g)，在上述贴片金属层上沉积第2绝缘膜；以及
工序(h)，在上述栅极绝缘膜、上述第1绝缘膜以及上述第2绝缘膜形成上述第1接触孔和上述第2接触孔，
在上述工序(f)中，上述源极下部连接配线被上述栅极绝缘膜和上述第1绝缘膜覆盖，上述源极总线连接部被上述第1绝缘膜覆盖。
18.根据权利要求17所述的TFT基板的制造方法，
上述工序(h)包含将上述栅极绝缘膜、上述第1绝缘膜以及上述第2绝缘膜一并进行蚀刻的工序。
CN201880014038.0A 2017-02-28 2018-02-20 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 Active CN110326114B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-037140 2017-02-28
JP2017037140 2017-02-28
PCT/JP2018/006013 WO2018159389A1 (ja) 2017-02-28 2018-02-20 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
CN110326114A CN110326114A (zh) 2019-10-11
CN110326114B true CN110326114B (zh) 2022-04-22

Family

ID=63371353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880014038.0A Active CN110326114B (zh) 2017-02-28 2018-02-20 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Country Status (3)

Country Link
US (1) US11342666B2 (zh)
CN (1) CN110326114B (zh)
WO (1) WO2018159389A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493592B (zh) * 2018-05-03 2019-12-20 京东方科技集团股份有限公司 微带天线及其制备方法和电子设备
US11335636B2 (en) * 2019-10-29 2022-05-17 Hefei Reliance Memory Limited Gradual breakdown memory cell having multiple different dielectrics

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303150A (ja) * 2004-04-14 2005-10-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、発光装置及びその作製方法、及び電子機器
CN101283480A (zh) * 2005-10-11 2008-10-08 松下电器产业株式会社 相控阵天线
CN102013228A (zh) * 2009-09-04 2011-04-13 株式会社半导体能源研究所 显示装置以及电子设备
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
CN103975483A (zh) * 2011-09-27 2014-08-06 默克专利股份有限公司 可电子地操纵的平面相控阵列天线
CN105960735A (zh) * 2014-02-19 2016-09-21 集美塔公司 可操纵的圆柱馈送全息天线的动态极化和耦合控制

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
WO2003079441A1 (en) * 2002-03-20 2003-09-25 Koninklijke Philips Electronics N.V. Active matrix display devices, and their manufacture
JP2007295044A (ja) * 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US7466269B2 (en) 2006-05-24 2008-12-16 Wavebender, Inc. Variable dielectric constant-based antenna and array
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
RU2590937C2 (ru) 2010-10-15 2016-07-10 Де Инвеншн Сайенс Фанд Уан, ЭлЭлСи Антенны поверхностного рассеяния
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10431899B2 (en) 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
CN110050350B (zh) * 2016-12-08 2021-12-07 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303150A (ja) * 2004-04-14 2005-10-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、発光装置及びその作製方法、及び電子機器
CN101283480A (zh) * 2005-10-11 2008-10-08 松下电器产业株式会社 相控阵天线
CN102013228A (zh) * 2009-09-04 2011-04-13 株式会社半导体能源研究所 显示装置以及电子设备
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
CN103975483A (zh) * 2011-09-27 2014-08-06 默克专利股份有限公司 可电子地操纵的平面相控阵列天线
CN105960735A (zh) * 2014-02-19 2016-09-21 集美塔公司 可操纵的圆柱馈送全息天线的动态极化和耦合控制

Also Published As

Publication number Publication date
US11342666B2 (en) 2022-05-24
US20210273331A1 (en) 2021-09-02
WO2018159389A1 (ja) 2018-09-07
CN110326114A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN108140945B (zh) 扫描天线及其驱动方法
CN110140221B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110050350B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462843B (zh) Tft基板和具备tft基板的扫描天线
CN110462842B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110050351B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN108432047B (zh) 扫描天线及其制造方法
CN110462841B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109314145B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109314316B (zh) 扫描天线
CN109643848B (zh) 扫描天线
CN109891598B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109891560B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109196716B (zh) 扫描天线及扫描天线的制造方法
CN110392930B (zh) Tft基板和具备tft基板的扫描天线
CN109478515B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN108496277B (zh) 扫描天线
CN109155339B (zh) Tft基板、具备tft基板的扫描天线及tft基板的制造方法
CN108604735B (zh) 扫描天线
CN109643849B (zh) 扫描天线
CN109478719B (zh) 扫描天线及扫描天线的驱动方法以及液晶设备
CN109690870B (zh) 扫描天线
CN110192306B (zh) 扫描天线和扫描天线的制造方法
CN109564944B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109314317B (zh) 扫描天线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant