CN114725205A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN114725205A
CN114725205A CN202210634999.XA CN202210634999A CN114725205A CN 114725205 A CN114725205 A CN 114725205A CN 202210634999 A CN202210634999 A CN 202210634999A CN 114725205 A CN114725205 A CN 114725205A
Authority
CN
China
Prior art keywords
layer
thin film
source electrode
active layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210634999.XA
Other languages
English (en)
Inventor
邬可荣
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210634999.XA priority Critical patent/CN114725205A/zh
Publication of CN114725205A publication Critical patent/CN114725205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供了一种阵列基板及显示面板，显示面板包括阵列基板，阵列基板包括基层及薄膜晶体管组，薄膜晶体管组设于基层上，薄膜晶体管组包括两个薄膜晶体管，两个薄膜晶体管沿垂直于基层方向叠层设置于基层上；每个薄膜晶体管包括栅极层、有源层、源极和漏极；其中，两个薄膜晶体管的两个栅极层沿垂直于基层方向上间隔设置，有源层、源极及漏极均设于两个栅极层之间；每个薄膜晶体管的栅极层沿垂直于基层方向上至少能够覆盖对应的有源层。本申请的阵列基板不仅提高了显示面板的开口率，同时还能够防止背光源及外界环境光照射到两个有源层，减少了漏电流的现象发生，减少了闪烁或串扰的现象发生，进而提高了显示面板的显示质量。

Description

阵列基板及显示面板
技术领域
本申请属于显示技术领域，更具体地说，是涉及一种阵列基板及显示面板。
背景技术
随着AR(Augmented Reality)/VR(Virtual Reality)产品的普及，人们对于高PPI(Pixels Per Inch，像素密度)及高开口率的显示器的需求越来越多。然而，目前市场上的显示器的开口率还有待进一步提高。为了提升显示产品的开口率，现有技术中采用将薄膜晶体管进行层叠放置，以提高开口率，增大显示基板上的像素密度，提升显示面板的显示效果。但是，显示面板的工作环境中存在多种光线照射（例如背光源或外界环境光等），这些光线照射到显示面板之后，显示面板的薄膜晶体管在工作时容易受到影响，如部分薄膜晶体管容易出现漏电流现象，导致显示面板产生闪烁或者串扰，进而降低显示面板的显示效果。
发明内容
本申请实施例的目的在于提供一种阵列基板及显示面板，以解决显示面板在工作环境中受多种光线照射时引起的显示效果降低的技术问题。
为实现上述目的，本申请采用的技术方案是：提供一种阵列基板，包括基层及薄膜晶体管组，所述薄膜晶体管组设于所述基层上，所述薄膜晶体管组包括两个薄膜晶体管，两个所述薄膜晶体管沿垂直于所述基层方向叠层设置于所述基层上；每个所述薄膜晶体管包括栅极层、有源层、源极和漏极；其中，两个所述薄膜晶体管的两个所述栅极层沿垂直于所述基层方向上间隔设置，所述有源层、所述源极及所述漏极均设于两个所述栅极层之间；每个所述薄膜晶体管的所述栅极层沿垂直于所述基层方向上至少能够覆盖对应的所述有源层。
在一种可能的设计中，所述有源层的两端分别与所述源极及所述漏极连接；
在同一个所述薄膜晶体管中，所述源极与所述有源层连接的一端至少部分遮挡于所述有源层朝向所述栅极层的一侧；
和/或，所述漏极与所述有源层连接的一端至少部分遮挡于所述有源层朝向所述栅极层的一侧。
在一种可能的设计中，所述栅极层的至少一个侧面为倾斜面或曲面；
所述栅极层沿平行于所述基层方向上的截面为第一截面；同一个所述薄膜晶体管中，所述栅极层的所述第一截面的面积沿靠近所述有源层的方向逐渐增大。
在一种可能的设计中，所述栅极层沿所述源极与所述漏极的分布方向上的相对两侧为倾斜面或斜面。
在一种可能的设计中，所述有源层的两端分别与所述源极及所述漏极连接；所述有源层的两端分别遮挡于所述源极及所述漏极分别朝向所述栅极层的一侧上。
在一种可能的设计中，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极与所述第一漏极同层且间隔设置，所述第一有源层设于所述第一源极与所述第一漏极之间的位置，并分别与所述第一源极及所述第一漏极连接；
所述第二源极与所述第二漏极同层且间隔设置，所述第二有源层设于所述第二源极与所述第二漏极之间的位置，并分别与所述第二源极及所述第二漏极连接。
在一种可能的设计中，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极、所述第一漏极、第二源极及第二漏极同层设置；
所述第一源极与所述第一漏极间隔设置；所述第一有源层设于所述第一源极与所述第一漏极之间，并分别与所述第一源极及所述第一漏极连接；
所述第二源极及所述第二漏极分别设于所述第一源极与所述第一漏极的相对外侧；所述第二有源层与所述第二源极沿垂直于所述基层方向上间隔设置。
在一种可能的设计中，所述第二有源层与所述第二源极之间设有第一间隔层，所述第一间隔层上开设有两个过孔，两个所述过孔分别用于所述第二有源层与所述第二源极及所述第二漏极的连接。
在一种可能的设计中，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极、所述第一漏极同层且间隔设置，所述第一有源层与所述第一源极沿垂直于所述基层方向上间隔设置；
所述第二源极、所述第二漏极同层且间隔设置，所述第二有源层与所述第二源极沿垂直于所述基层方向上间隔设置。
本申请提供的阵列基板的有益效果在于：本申请实施例提供的阵列基板，通过将两个薄膜晶体管沿垂直于基层方向叠层设于基层上，从而可以减少阵列基板上薄膜晶体管的占用面积，进而增大了使用该阵列基板的显示面板的开口率，其中，开口率是指除去每一个次像素的配线部、晶体管部（通常采用黑色矩阵掩藏）后的光线通过部分的面积和每一个次像素整体的面积之间的比例，当减少了阵列基板上薄膜晶体管的占用面积，相当于减少了开口率的分母，进而提高了开口率。同时，通过将两个有源层、两个源极及两个漏极均设于两个栅极层之间，且每个薄膜晶体管的栅极层沿垂直于基层方向上至少能够遮覆盖对应的有源层，具体是，其中一个栅极层能够遮挡背光源照射到对应的有源层上，减少了漏电流的现象发生，减少了闪烁或串扰的现象发生；另一个栅极层能够遮挡外界环境光照射到有源层，减少了漏电流的现象发生，减少了闪烁或串扰的现象发生，进而提高了显示面板的显示效果。
另一方面，本申请还提供了一种显示面板，包括封装层、发光器件层及上述阵列基板，所述阵列基板、所述发光器件层及所述封装层依次层叠设置。
本申请提供的显示面板的有益效果在于：本申请实施例提供的显示面板，通过上述阵列基板的设置，不仅能够提供显示面板的开口率，同时还能够显示面板漏电流的现象，减少了闪烁或串扰的现象发生，进而提高了显示面板的显示质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的阵列基板的结构示意图；
图2为本申请实施例二提供的阵列基板的结构示意图；
图3为本申请实施例四提供的阵列基板的结构示意图；
图4为本申请实施例五提供的阵列基板的结构示意图；
图5为本申请实施例六提供的阵列基板的结构示意图；
图6为本申请提供的液晶显示面板的结构示意图；
图7为本申请提供的有机电致发光显示面板的结构示意图。
其中，图中各附图标记：
1、阵列基板；11、基层；12、第一薄膜晶体管；121、第一栅极层；122、第一有源层；123、第一源极；124、第一漏极；125、第一栅极绝缘层；126、第二间隔层；13、第二薄膜晶体管；131、第二栅极层；132、第二有源层；133、第二源极；134、第二漏极；135、第二栅极绝缘层；14、第一间隔层；141、过孔；2、彩膜基板；3、液晶层；4、背光源；5、封装层；6、发光器件层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1及图2，现对本申请实施例提供的阵列基板1进行说明。阵列基板1包括基层11及薄膜晶体管组，薄膜晶体管组设于基层11上。薄膜晶体管组包括两个薄膜晶体管，两个薄膜晶体管沿垂直于基层11方向叠层设置。
薄膜晶体管组用于驱动LCD显示面板的像素点或OLED显示面板的发光器件。薄膜晶体管组中层叠设置的薄膜晶体管为驱动晶体管，也可以为开关晶体管，每一个驱动晶体管可驱动不同的像素点或发光器件。例如，薄膜晶体管组中两个层叠设置的薄膜晶体管可以用于驱动相邻的两个像素点或发光器件。
请参阅图1及图2，为了便于描述，将两组薄膜晶体管分别设为第一薄膜晶体管12和第二薄膜晶体管13。
每个薄膜晶体管包括栅极层、有源层、源极和漏极；其中，两个薄膜晶体管的两个栅极层沿垂直于基层11方向上间隔设置，两个有源层、两个源极及两个漏极均设于两个栅极层之间；每个薄膜晶体管的栅极层沿垂直于基层11方向上至少能够覆盖对应的有源层。
具体的，参图1，第一薄膜晶体管12包括第一栅极层121、第一有源层122、第一漏极124及第一源极123；第二薄膜晶体管13包括第二栅极层131、第二有源层132、第二漏极134及第二源极133。第一栅极层121设于阵列基板中靠近顶侧的位置，第二栅极层131设于阵列基板中靠近底侧的位置，第一有源层122、第一漏极124及第一源极123、第二有源层132、第二漏极134及第二源极133均设于第一栅极层121及第二栅极层131之间。第一栅极层121沿垂直于基层11方向上至少能够覆盖第一有源层122以遮挡从第一栅极层121方向照射过来的环境光，第二栅极层131沿垂直于基层11方向上至少能够遮覆盖第二有源层132以遮挡背光源。
此处需要说明的是，每个薄膜晶体管中，栅极层、有源层、源极和漏极的具体位置分布可以不做限定，例如有源层的两端分别与源极及漏极连接，其连接可以是直接连接，也可以是间隔连接。
对于两个栅极层，需要将两个有源层、两个源极及两个漏极均设于两个栅极层之间，也即是将两个栅极层分别设于两个有源层、两个源极及两个漏极的两个相对外侧。
而栅极层沿垂直于基层11方向上能够覆盖对应的有源层，是指第二栅极层131需要与第二有源层132的位置上下对应，且第二栅极层131的面积大于第二有源层132的面积，从而使得第二栅极层131能够遮挡第二有源层132，以实现阻挡背光源照射到第二有源层132，减少了薄膜晶体管的漏电流的现象发生，减少了显示面板显示时闪烁或串扰的现象发生；同时，也指第一栅极层121需要与第一有源层122的位置上下对应，且第一栅极层121的面积大于第一有源层122的面积，从而使得第一栅极层121能够遮挡第一有源层122，阻挡环境光照射到第一有源层122，能够避免环境光照射第一薄膜晶体管，从而减少漏电流的现象发生，进而避免了环境光对显示面板显示性能的影响。
本实施例中的阵列基板1，通过将两个薄膜晶体管沿垂直于基层11方向叠层设于基层11上，从而可以减少阵列基板1上薄膜晶体管的占用面积，进而增大了使用该阵列基板1的显示面板的开口率，其中，开口率是指除去每一个次像素的配线部、晶体管部（通常采用黑色矩阵掩藏）后的光线通过部分的面积和每一个次像素整体的面积之间的比例，当减少了阵列基板1上薄膜晶体管的占用面积，相当于减少了开口率的分母，进而提高了开口率。同时，通过将两个有源层、两个源极及两个漏极均设于两个栅极层之间，且每个薄膜晶体管的栅极层沿垂直于基层11方向上至少能够覆盖对应的有源层，具体是，其中一个栅极层能够遮挡背光源4照射到对应的有源层上，另一个栅极层能够遮挡外界环境光照射到有源层，减少了光线照射到薄膜晶体管时导致的漏电流的现象发生，减少了显示面板显示时闪烁或串扰的现象发生，进而提高了显示面板的显示质量。
请参阅图1及图2，两个有源层沿垂直于基层11方向上间隔设置，也即是第一有源层122与第二有源层132不同层设置，则第一有源层122与第二有源层132均可以设于薄膜晶体管沿水平方向的大致中间位置，对应的，第一栅极层121及第二栅极层131也可以设于薄膜晶体管沿水平方向的大致中间位置，且第一栅极层121及第二栅极层131还能够在尺寸尽量小的情况下分别遮挡第一有源层122与第二有源层132。
实施例一：
请参阅图1，为本申请一种实施例提供的阵列基板1。
第一源极123与第一漏极124同层设置，第一源极123与第一漏极124间隔设置，第一有源层122设于第一源极123与第一漏极124之间的位置，第一有源层122的两端分别与第一源极123及第一漏极124连接。第一有源层122的两端分别覆盖于第一源极123及第一漏极124朝向第一栅极层121的一侧，其目的在于降低第一源极123与第一漏极124和第一栅极层121的寄生电容。
第二源极133与第二漏极134同层设置，第二源极133与第二漏极134间隔设置，第二有源层132设于第二源极133与第二漏极134之间的位置，第二有源层132的两端分别与第二源极133及第二漏极134连接。第二有源层132的两端分别覆盖于第二源极133及第二漏极134朝向第二栅极层131的一侧，其目的在于降低第二源极133与第二漏极134和第二栅极层131的寄生电容。
第一有源层122与第二有源层132之间设有第一间隔层14，第一有源层122与第一栅极层121之间设有第二间隔层126，第一栅极层121上形成有第一栅极绝缘层125，第二有源层132与第二栅极层131之间设有第二栅极绝缘层135。
本实施例中的阵列基板1，通过将每个薄膜晶体管的源极、漏极同层设置，将有源层设置于源漏极中间，从而便于有源层分别与源极及漏极的连接；并且由于有源层和源极、漏极直接搭接，大大减小了阵列基板的厚度，有利于显示面板产品的轻薄化；同时，有源层的两端分别覆盖于源极及漏极朝向栅极层的一侧，这可以降低源极、漏极和栅极层之间的寄生电容，从而进一步提高显示面板的显示效果。
实施例二：
该实施例中阵列基板1的结构与实施例一中阵列基板1的结构基本相同，其区别在于：请参阅图2，第一源极123、第一漏极124、第二源极133及第二漏极134同层设置。
第一源极123与第一漏极124间隔设置，第一有源层122设于第一源极123与第一漏极124之间，第一有源层122正对第一栅极层121设置。第一有源层122的两端分别与第一源极123及第一漏极124连接。第一有源层122的两端分别覆盖于第一源极123及第一漏极124朝向第一栅极层121的一侧，其目的在于降低第一源极123与第一漏极124和第一栅极层121的寄生电容。
第二源极133及第二漏极134分别设于第一源极123与第一漏极124的相对外侧；第二有源层132与第二栅极层131正对设置，第二有源层132与第二源极133沿垂直于基层方向上间隔设置，第二有源层132与第一有源层122通过第一间隔层14间隔设置，第一间隔层14开设有两个过孔141，第二源极133和第二漏极134分别通过两个过孔141与第二有源层132连接。通过在第一间隔层14上开孔，并通过导电介质实现第二有源层132与第二源极133的连接及第二有源层132与第二漏极134的连接。
其中，过孔141的内壁上渡有金属层，或者过孔141中设置有金属柱，或者过孔141中设置有与第二有源层132材料相同的结构均可以，通过该结构实现第二有源层132与第二源极133的连接及第二有源层132与第二漏极134的连接。
具体的，第二源极133及第二漏极134设于第二有源层132的相对两侧。以图2为例，两个过孔141竖直设置，位于左侧的过孔141连接于第二源极133的右端与第二有源层132的左端之间，位于右侧的过孔141连接于第二漏极134的左端与第二有源层132的右端。
同样的，第一有源层122与第一栅极层121之间设有第二间隔层126，第一栅极层121上形成有第一栅极绝缘层125，第二有源层132与第二栅极层131之间设有第二栅极绝缘层135。
在该实施例中，通过将第一源极123、第一漏极124、第二源极133及第二漏极134均同层设置，具体是均形成于第一间隔层14的顶侧，而第一源极123、第一漏极124、第二源极133及第二漏极134均是通过金属刻蚀形成，也即是在该实施例中，可以在第一间隔层14的顶侧通过金属一次性刻蚀形成第一源极123、第一漏极124、第二源极133及第二漏极134，从而减少了两个薄膜晶体管的刻蚀工艺步骤，进而简化了整个阵列基板1的制作工艺，同时也有利于减少阵列基板的厚度，进而有利于显示面板产品的轻薄化。
实施例三：
该实施例中阵列基板1的结构与实施例二中阵列基板1的结构基本相同，其区别在于：在该实施例中，第一源极123与第一漏极124同层且间隔设置，第一有源层122与第一源极123沿垂直于所述基层方向上间隔设置。
第二源极133与第二漏极134同层且间隔设置，第二有源层132与第二源极133沿垂直于所述基层方向上间隔设置。
也即是本申请的结构与实施例二的结构是一样的，区别在于，在图2中，将第一有源层122上移一层并独立设置，然后通过在第二间隔层126中打孔以实现第一有源层122与第一源极123及第一漏极124的连接，其中结构不变。
实施例四：
该实施例中阵列基板1的结构与实施例一中阵列基板1的结构基本相同，其区别在于：在该实施例中，在同一个薄膜晶体管中，源极与有源层连接的一端至少部分遮挡于有源层朝向栅极层的一侧；也可以是，漏极与有源层连接的一端至少部分遮挡于有源层朝向栅极层的一侧；还可以是，源极与有源层连接的一端至少部分遮挡于有源层朝向栅极层的一侧，漏极与有源层连接的一端也至少部分遮挡于有源层朝向栅极层的一侧。
具体的，请参阅图3，第一源极123与第一有源层122连接的一端至少部分遮挡第一有源层122朝向第一栅极层121的一侧，第一漏极124与第一有源层122连接的一端至少部分遮挡于第一有源层122朝向第一栅极层121的一侧。同时，第二源极133与第二有源层132连接的一端至少部分遮挡第二有源层132朝向第二栅极层131的一侧，第二漏极134与第二有源层132连接的一端至少部分遮挡于第二有源层132朝向第二栅极层131的一侧。上述设计，可以通过由金属层形成的源极及漏极对有源层进行一定的遮挡，增强了栅极层对有源层的遮挡效果，进一步提高了对背光源及环境光的遮挡效果，进一步减少了背光源和环境光对薄膜晶体管的照射，从而减少了阵列基板中上、下层叠后的薄膜晶体管的漏电流现象，进而提升了显示面板的显示效果。
同时在层叠设置的两个薄膜晶体管中，通过将源极、漏极同层间隔设置，并将有源层设于源极、漏极之间，以便于有源层和源极、漏极连接，这大大减小了阵列基板的厚度，有利于显示面板产品的轻薄化。
可以理解地，在本申请的其他实施例中，也可以是第一源极123或第一漏极124中的一个遮挡第一有源层122；同样也可以是第二源极133或第二漏极134中的一个遮挡第二有源层132，此处不做唯一限定。
实施例五：
该实施例中阵列基板1的结构与实施例四中阵列基板1的结构基本相同，其区别在于：栅极层的至少一个侧面为倾斜面或曲面。
可选地，在源极和漏极的分布方向上，栅极层的两侧面为倾斜面或曲面。
具体的，栅极层沿平行于基层方向上的截面为第一截面；同一个薄膜晶体管中，栅极层的第一截面面积沿靠近有源层的方向逐渐增大。也即是整个栅极层的两侧面沿靠近有源层的方向扩展开。
例如，图4所示，第二栅极层131的一周侧面倾斜设置，且第二栅极层131的侧面自下向上由中心向外侧方向倾斜设置。第一栅极层121的一周侧面倾斜设置，且第一栅极层121的侧面自上向下由中心向外侧方向倾斜设置。可以理解地，在本申请的其他实施例中，第一栅极层121及第二栅极层131的侧面也可以不是斜面，而是内凹弧面，此处不做唯一限定。
本申请通过对第一栅极层121的侧面进行上述设计，使得第一栅极层121的侧面能够将射向第一有源层122的环境光线进行预设方向的反射，即向阵列基板的外部空间反射，从而使得第一栅极层121对第一有源层122的挡光效果更好。
同样的，本申请通过对第二栅极层131的侧面进行上述设计，使得第二栅极层131的侧面能够将射向第二有源层132的背光源光线进行反射，从而使得第二栅极层131对第二有源层132的挡光效果更好。
本实施例中，通过将栅极层的至少一个侧面为倾斜面或曲面，可以对倾斜入射的光线进一步遮挡及反射，从而更进一步提高阵列基板中对有源层的光线遮挡效果，可以进一步降低层叠后的薄膜晶体管的漏电流现象发生，进而提高显示面板的整体显示效果。
此外，为了提高两个栅极层的侧面对光线的反射效果，还可以在两个栅极层的侧面铺设反射层，反射层用于对光线进行反射，反射层采用具有反射效果的材料形成。
实施例六：
该实施例中阵列基板1的结构与实施例一中阵列基板1的结构基本相同，其区别在于：在该实施例中，请参阅图5，基层1朝向第二栅极层131的一侧形成有凹槽，第二栅极层131形成于凹槽中，从而将实施例一及实施例二中的第二栅极绝缘层135的厚度减薄，也即是本实施例中的阵列基板1的厚度相对于实施例一及实施例二减少了一个第二栅极层131的厚度。
此外，在该实施例中，两个所述薄膜晶体管之间设有控制隔离层10。具体是在第一间隔层14中设置控制隔离层10，从而防止两个薄膜晶体管距离较近时发生交叉干扰。
另一方面。本申请提供了一种显示面板，包括上述阵列基板，本申请的阵列基板可用于液晶显示面板和有机电致发光显示面板等。薄膜晶体管组中层叠设置的每一个薄膜晶体管组分别驱动一个液晶像素点或发光器件。
请参阅图6，当显示面板为有机电致发光显示面板时，其包括封装层5、发光器件层6及上述阵列基板1。其中，阵列基板1、发光器件层6及封装层5依次层叠设置。
请参阅图7，当显示面板为液晶显示面板时，显示面板还包括背光源4、阵列基板1、彩膜基板2、液晶层3及偏光片。其中，阵列基板1与彩膜基板2相对且间隔设置，液晶层3设于阵列基板1与彩膜基板2之间，两个偏光片分别设于阵列基板1及彩膜基板2相对侧一侧，背光源4设于阵列基板1背离阵列基板1的一侧。通过在阵列基板1及彩膜基板2上施加电压以控制液晶层3中液晶分子改变方向，从而将背光源4发出的光线折射出来以产生画面。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，包括基层及薄膜晶体管组，所述薄膜晶体管组设于所述基层上，所述薄膜晶体管组包括两个薄膜晶体管，两个所述薄膜晶体管沿垂直于所述基层方向叠层设置；每个所述薄膜晶体管包括栅极层、有源层、源极和漏极，两个所述薄膜晶体管的两个所述栅极层沿垂直于所述基层方向上间隔设置，其特征在于，所述有源层、所述源极及所述漏极均设于两个所述栅极层之间；每个所述薄膜晶体管的所述栅极层沿垂直于所述基层方向上至少能够覆盖对应的所述有源层。
2.如权利要求1所述的阵列基板，其特征在于，所述有源层的两端分别与所述源极及所述漏极连接；
在同一个所述薄膜晶体管中，所述源极与所述有源层连接的一端至少部分遮挡于所述有源层朝向所述栅极层的一侧；
和/或，所述漏极与所述有源层连接的一端至少部分遮挡于所述有源层朝向所述栅极层的一侧。
3.如权利要求1所述的阵列基板，其特征在于，所述栅极层的至少一个侧面为倾斜面或曲面；
所述栅极层沿平行于所述基层方向上的截面为第一截面；同一个所述薄膜晶体管中，所述栅极层的所述第一截面的面积沿靠近所述有源层的方向逐渐增大。
4.如权利要求3所述的阵列基板，其特征在于，所述栅极层沿所述源极与所述漏极的分布方向上的相对两侧为倾斜面或斜面。
5.如权利要求1所述的阵列基板，其特征在于，所述有源层的两端分别与所述源极及所述漏极连接；所述有源层的两端分别遮挡于所述源极及所述漏极分别朝向所述栅极层的一侧上。
6.如权利要求1至5任一项所述的阵列基板，其特征在于，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极与所述第一漏极同层且间隔设置，所述第一有源层设于所述第一源极与所述第一漏极之间的位置，并分别与所述第一源极及所述第一漏极连接；
所述第二源极与所述第二漏极同层且间隔设置，所述第二有源层设于所述第二源极与所述第二漏极之间的位置，并分别与所述第二源极及所述第二漏极连接。
7.如权利要求1、3、4或5任一项所述的阵列基板，其特征在于，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极、所述第一漏极、第二源极及第二漏极同层设置；
所述第一源极与所述第一漏极间隔设置；所述第一有源层设于所述第一源极与所述第一漏极之间，并分别与所述第一源极及所述第一漏极连接；
所述第二源极及所述第二漏极分别设于所述第一源极与所述第一漏极的相对外侧；所述第二有源层与所述第二源极沿垂直于所述基层方向上间隔设置。
8.如权利要求7所述的阵列基板，其特征在于，所述第二有源层与所述第二源极之间设有第一间隔层，所述第一间隔层上开设有两个过孔，两个所述过孔分别用于所述第二有源层与所述第二源极及所述第二漏极的连接。
9.如权利要求1至5任一项所述的阵列基板，其特征在于，两组所述薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极层、第一有源层、第一漏极及第一源极；所述第二薄膜晶体管包括第二栅极层、第二有源层、第二漏极及第二源极；
所述第一源极、所述第一漏极同层且间隔设置，所述第一有源层与所述第一源极沿垂直于所述基层方向上间隔设置；
所述第二源极、所述第二漏极同层且间隔设置，所述第二有源层与所述第二源极沿垂直于所述基层方向上间隔设置。
10.显示面板，包括阵列基板、封装层和发光器件层，所述阵列基板、所述发光器件层及所述封装层依次层叠设置，其特征在于，所述阵列基板采用如权利要求1至9任一项所述的阵列基板。
CN202210634999.XA 2022-06-07 2022-06-07 阵列基板及显示面板 Pending CN114725205A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210634999.XA CN114725205A (zh) 2022-06-07 2022-06-07 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210634999.XA CN114725205A (zh) 2022-06-07 2022-06-07 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114725205A true CN114725205A (zh) 2022-07-08

Family

ID=82232698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210634999.XA Pending CN114725205A (zh) 2022-06-07 2022-06-07 阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN114725205A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209254A (ja) * 2002-01-11 2003-07-25 Sharp Corp 半導体装置及びその製造方法
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
US20120205647A1 (en) * 2011-02-11 2012-08-16 Seong-Kweon Heo Organic light-emitting display device and method of manufacturing the same
CN104205340A (zh) * 2012-03-19 2014-12-10 株式会社理光 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法
US20150060814A1 (en) * 2013-08-27 2015-03-05 Lg Display Co., Ltd. Organic light emitting diode display having high aperture ratio and method for manufacturing the same
CN105425493A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN105742309A (zh) * 2016-02-29 2016-07-06 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN106876386A (zh) * 2017-02-17 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN107017308A (zh) * 2015-12-08 2017-08-04 株式会社理光 阻气叠层、半导体装置、显示元件、显示装置和系统
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
US20210134848A1 (en) * 2018-07-25 2021-05-06 Japan Display Inc. Semiconductor device and method for producing semiconductor device
CN214898447U (zh) * 2021-03-19 2021-11-26 京东方科技集团股份有限公司 阵列基板、显示面板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209254A (ja) * 2002-01-11 2003-07-25 Sharp Corp 半導体装置及びその製造方法
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
US20120205647A1 (en) * 2011-02-11 2012-08-16 Seong-Kweon Heo Organic light-emitting display device and method of manufacturing the same
CN104205340A (zh) * 2012-03-19 2014-12-10 株式会社理光 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法
US20150060814A1 (en) * 2013-08-27 2015-03-05 Lg Display Co., Ltd. Organic light emitting diode display having high aperture ratio and method for manufacturing the same
CN107017308A (zh) * 2015-12-08 2017-08-04 株式会社理光 阻气叠层、半导体装置、显示元件、显示装置和系统
CN105425493A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN105742309A (zh) * 2016-02-29 2016-07-06 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN106876386A (zh) * 2017-02-17 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
US20210134848A1 (en) * 2018-07-25 2021-05-06 Japan Display Inc. Semiconductor device and method for producing semiconductor device
CN214898447U (zh) * 2021-03-19 2021-11-26 京东方科技集团股份有限公司 阵列基板、显示面板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
邵名望等: "《纳米材料专业实验》", 30 September 2017, 厦门大学出版社 *
黄锡珉: "TFT LCD技术的进步", 《液晶与显示》 *

Similar Documents

Publication Publication Date Title
US10957744B2 (en) Display device including process key
US8284367B2 (en) Liquid crystal display device
KR101276750B1 (ko) 플렉시블 액정표시장치 및 그 제조방법
US11796870B2 (en) Array substrate, light control panel, and display device
US11980068B2 (en) Display panel and display device with multiplexed photosensitive and display region
CN112859463B (zh) 一种显示面板及显示装置
CN105511146B (zh) 一种集成触控显示面板
TWI753527B (zh) 顯示裝置
CN112767852B (zh) 一种用于透明显示的迷你发光二极管显示面板及拼接屏
CN1573485A (zh) 面内切换模式液晶显示器件及其制造方法
WO2020140731A1 (zh) Oled显示面板及其制造方法、显示装置
US20220107528A1 (en) Liquid crystal display panel and manufacturing method thereof
US8284353B2 (en) Display panel with color filter on pixel substrate covering lead lines
KR20160141902A (ko) 액정 표시 장치
US8941804B2 (en) Liquid crystal display device
CN111381404A (zh) 液晶显示装置
CN114725205A (zh) 阵列基板及显示面板
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN113741108B (zh) 阵列基板、显示面板及显示装置
US11294248B2 (en) Display panel and display device
KR101781214B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
CN205539822U (zh) 一种集成触控显示面板
CN112987384B (zh) 一种显示面板及显示装置
US20230333696A1 (en) Display substrate and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220708

RJ01 Rejection of invention patent application after publication