CN115497423A - 一种显示面板和显示装置 - Google Patents

一种显示面板和显示装置 Download PDF

Info

Publication number
CN115497423A
CN115497423A CN202211352225.4A CN202211352225A CN115497423A CN 115497423 A CN115497423 A CN 115497423A CN 202211352225 A CN202211352225 A CN 202211352225A CN 115497423 A CN115497423 A CN 115497423A
Authority
CN
China
Prior art keywords
transistor
node
potential
pixel circuit
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211352225.4A
Other languages
English (en)
Inventor
熊娜娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Original Assignee
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Changjiang New Display Industry Innovation Center Co Ltd filed Critical Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority to CN202211352225.4A priority Critical patent/CN115497423A/zh
Publication of CN115497423A publication Critical patent/CN115497423A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本发明公开了一种显示面板和显示装置。显示面板包括像素电路和发光元件；像素电路包括驱动晶体管、双栅晶体管和钳位模块；驱动晶体管的栅极和双栅晶体管的一端均连接于第一节点；双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管之间的连接节点为第二节点；发光元件的阳极连接于第三节点；像素电路的工作过程包括发光阶段，钳位模块用于在发光阶段的至少部分时间段内，将第二节点的电位钳位为第三节点的电位。本发明中，通过钳位模块将第二节点的电位钳位至第三节点后，第二节点与第一节点之间的压差大大减小，较大程度上抑制了第一子晶体管的漏流现象，提升了发光元件发光亮度稳定性，改善了显示面板的显示效果。

Description

一种显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)，具有低功耗、低成本、自发光、宽视角以及响应速度快等优点，成为目前显示领域的研究热点之一。电子显示产品在不同的应用场景中会采用不同的刷新率进行显示，比如采用刷新率较高的驱动方式来驱动显示动态画面，以保证显示画面的流畅性；采用刷新率较低的驱动方式来驱动显示静态画面，以降低功耗。
现有技术中，OLED显示装置在低频下显示时，会出现发光元件在一帧内亮度下降的问题，出现闪烁现象，影响显示装置的显示效果。
发明内容
有鉴于此，本发明提供一种显示面板和显示装置，以提升发光元件的发光亮度稳定性，改善显示面板的显示效果。
第一方面，本发明实施例提供了一种显示面板，包括多个像素电路和多个发光元件；
所述像素电路包括驱动晶体管、双栅晶体管和钳位模块；
所述驱动晶体管用于为所述发光元件提供驱动电流，所述驱动晶体管的栅极和所述双栅晶体管的一端均连接于第一节点；
所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和第二子晶体管之间的连接节点为第二节点；
所述发光元件的阳极连接于第三节点；
所述像素电路的工作过程包括发光阶段，在所述发光阶段，所述第一子晶体管和所述第二子晶体管均关断；
所述钳位模块分别连接所述第二节点和所述第三节点，所述钳位模块用于在所述发光阶段的至少部分时间段内，将所述第二节点的电位钳位为所述第三节点的电位。
第二方面，本发明实施例还提供了一种显示装置，包括本发明第一方面所述的显示面板。
本发明实施例中，显示面板包括多个像素电路和多个发光元件；像素电路包括驱动晶体管、双栅晶体管和钳位模块；驱动晶体管用于为发光元件提供驱动电流，驱动晶体管的栅极和双栅晶体管的一端均连接于第一节点；双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管之间的连接节点为第二节点；发光元件的阳极连接于第三节点；像素电路的工作过程包括发光阶段，在发光阶段，第一子晶体管和第二子晶体管均关断；钳位模块分别连接第二节点和第三节点，钳位模块用于在发光阶段的至少部分时间段内，将第二节点的电位钳位为第三节点的电位。本发明中，通过钳位模块将第二节点的电位钳位至第三节点后，第二节点与第一节点之间的压差大大减小，较大程度上抑制了第一子晶体管的漏流现象，提升了发光元件发光亮度稳定性，改善了显示面板的显示效果。
附图说明
图1为本发明实施例提供的相关技术中显示面板中像素电路的结构示意图；
图2为本发明实施例提供的一种显示面板中像素电路和发光元件的结构示意图；
图3为本发明实施例提供的一种不同驱动时序下各节点电位变化曲线图；
图4为本发明实施例提供的另一种显示面板中像素电路和发光元件的结构示意图；
图5为本发明实施例提供的一种像素电路的驱动时序图；
图6为本发明实施例提供的又一种显示面板中像素电路和发光元件的结构示意图；
图7为本发明实施例提供的一种钳位模块的工作时序图；
图8为本发明实施例提供的再一种显示面板中像素电路和发光元件的结构示意图；
图9为本发明实施例提供的一种显示面板的结构示意图；
图10为本发明实施例提供的另一种像素电路的驱动时序图；
图11为本发明实施例提供的另一种显示面板的结构示意图；
图12为本发明实施例提供的又一种像素电路的驱动时序图；
图13为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的相关技术中显示面板中像素电路的结构示意图，如图1中所示，相关技术中，像素电路1’中第一节点N1分别连接驱动晶体管T3的栅极与第一双栅晶体管T1的一端。本领域技术人员可以理解，该像素电路1’可包括复位阶段、数据写入阶段和发光阶段，其中，在数据写入阶段，由第一双栅晶体管T1向第一节点N1写入数据信号同时将驱动晶体管T3的阈值电压补偿至第一节点N1的电位中；在发光阶段，驱动晶体管T3利用栅极即第一节点N1存储的且经过阈值补偿的数据信号驱动发光元件2’发光。
其中，双栅晶体管中包括有两个子晶体管，可以理解，通过扫描信号控制两个子晶体管导通或关断时，子晶体管的栅极接收的电压信号会对两个子晶体管连接点的电位造成影响。以图1中所示的第一双栅晶体管T1为P型双栅晶体管为例，其在栅极接收高电平信号VGH时关断。第一双栅晶体管T1中的第一个子晶体管T11和第二个子晶体管T12之间的连接节点为第二节点N2。第一双栅晶体管T1的栅极接收扫描信号S2由低电平信号跳变为高电平信号VGH时，第二节点N2的电位会在其与第一双栅晶体管T1的栅极之间的寄生电容的耦合作用下被抬高至接近该高电平信号VGH的电位，导致第二节点N2的电位大于第一节点N1的电位，第一个子晶体管T11产生漏电流，第一节点N1的电位逐渐升高。经实验发现，此阶段驱动晶体管T3在驱动发光元件2’点亮时，发光元件2’的发光亮度会受到第一节点N1的电位的影响，第一节点N1的电位变化导致发光元件2’的发光亮度不稳定，出现闪烁现象，显示面板的显示效果受到影响。
基于上述现有技术的缺陷，发明人提出本申请中的技术方案，具体地，本申请提出了一种显示面板，包括多个像素电路和多个发光元件；
像素电路包括驱动晶体管、双栅晶体管和钳位模块；
驱动晶体管用于为发光元件提供驱动电流，驱动晶体管的栅极和双栅晶体管的一端均连接于第一节点；
双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管之间的连接节点为第二节点；
发光元件的阳极连接于第三节点；
像素电路的工作过程包括发光阶段，在发光阶段，第一子晶体管和第二子晶体管均关断；
钳位模块分别连接第二节点和第三节点，钳位模块用于在发光阶段的至少部分时间段内，将第二节点的电位钳位为第三节点的电位。
上述技术方案中，通过钳位模块将第二节点的电位钳位至第三节点后，第二节点与第一节点之间的压差大大减小，第一节点处的电位基本上都可以得到保持，较大程度上抑制了第一子晶体管的漏流现象，提升了发光元件发光亮度稳定性，改善了显示面板的显示效果。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明实施例提供的一种显示面板中像素电路和发光元件的结构示意图，参考图2，该显示面板包括多个像素电路1和多个发光元件2；像素电路1包括驱动晶体管T3、双栅晶体管3和钳位模块4；驱动晶体管T3用于为发光元件2提供驱动电流，驱动晶体管T3的栅极和双栅晶体管3的一端均连接于第一节点N1；双栅晶体管3包括第一子晶体管31和第二子晶体管32，第一子晶体管31和第二子晶体管32之间的连接节点为第二节点N2；发光元件2的阳极连接于第三节点N3；像素电路1的工作过程包括发光阶段，在发光阶段，第一子晶体管31和第二子晶体管32均关断；钳位模块4分别连接第二节点N2和第三节点N3，钳位模块4用于在发光阶段的至少部分时间段内，将第二节点N2的电位钳位为第三节点N3的电位。
具体地，可参考图2，本申请中，显示面板包括多个像素电路1和多个发光元件2，像素电路1用于驱动发光元件2发光，完成显示面板的显示。其中，像素电路1可在显示面板中呈阵列排布，像素电路1中设置有驱动晶体管T3、双栅晶体管3和钳位模块4，在控制发光元件2发光时，由驱动晶体管T3向发光元件2提供驱动电流，驱动晶体管T3的栅极连接至第一节点N1。同时，双栅晶体管3的一端也连接至第一节点N1，双栅晶体管3中包括第一子晶体管31和第二子晶体管32，第一子晶体管31和第一子晶体管31之间通过第二节点N2连接，第一子晶体管31和第二子晶体管32的栅极连接同一扫描信号线，受相同扫描信号(例如数据写入控制信号S2)的控制。发光元件2的阳极连接至第三节点N3，驱动晶体管T3的一端也连接至第三节点N3，以向发光元件2通入驱动电流。钳位模块4的第一端连接至第二节点N2，另一端连接至第三节点N3。
需要时说明的是，图2所示的显示面板中仅示意出像素电路1和发光元件2，显示面板还可以包括其他已知的结构，例如衬底。
下面对像素电路1的工作过程以及钳位模块4的钳位原理进行介绍。首先，像素电路1的工作过程包括发光阶段，在发光阶段，第一子晶体管31和第二子晶体管32关断、发光元件2的阴极和阳极之间导通，驱动电流流入发光元件2，发光元件2发光。根据上述相关技术的说明，若不存在钳位模块4，在发光阶段，会出现第二节点N2的电位充入第一节点N1，导致第一节点N1电位升高的现象。本申请中，设置钳位模块4后，在发光阶段的至少部分时间内，钳位模块4可将第二节点N2的电位钳位至第三节点N3的电位，也即是说，在发光阶段的至少部分时间内，通过钳位模块4将第三节点N3的电位充入第二节点N2。由于第三节点N3与发光元件2的阳极连接，第三节点N3设置于两个电源电压端之间，也可以理解第三节点N3为有源节点，第三节点N3的电位是比较稳定且持续的。相比于第一子晶体管31和第二子晶体管32栅极接收的高电平信号VGH对第二节点N2电位的耦合效果，第三节点N3电位对第二节点N2电位的影响更大，第三节点N3电位的电位更容易充入第二节点N2。而第三节点N3的电位与第一节点N1的电位更接近，使得第二节点N2的电位与第一节点N1的电位接近或相同。
本领域技术人员可知，除驱动晶体管T3外，像素电路1中一般还设置有补偿模块6和复位模块5等，补偿模块6在数据写入控制信号S2的控制下导通或关断，在阈值补偿阶段，补偿模块6导通检测并自补偿驱动晶体管T3阈值电压的偏差。本发明实施例不限定双栅晶体管的具体位置，本领域技术人员可根据实际需求进行设置，图2中示例性的示出了补偿模块6设置为双栅晶体管3。其中，本实施例中，在时间维度上，阈值补偿阶段与数据写入阶段可重合，也即，在数据写入阶段进行检测以及阈值补偿。
下面以补偿模块6包括双栅晶体管3为例，对本发明的技术原理进行说明：由上述内容可知，相关技术中未设置钳位模块4时，在发光阶段，第二节点N2的电位会受到高电平信号VGH的耦合作用而被抬高至接近该高电平信号VGH的电位，而第一节点N1的电位VN1为Vdata-|Vth|，Vdata表示数据信号的电压值，Vth为驱动晶体管T3的阈值电压，第二节点N2与第一节点N1的压差ΔV’＝VN2-VN1≈VGH-(Vdata-|Vth|)。一般情况下，高电平信号VGH的电位约为8V，Vdata-|Vth|约为0.5V，第二节点N2与第一节点N1的压差ΔV’＝VN2-VN1≈VGH-(Vdata-|Vth|)≈8-0.5＝7.5V。而本申请中，第三节点N3和补偿模块6中的第二节点N2之间设置有钳位模块4，在发光阶段，第三节点N3的电位为发光元件2阳极的电位，通常情况下，发光元件2的阴极和阳极之间的跨压约为4V，发光元件2阴极连接的电源电压信号约为-3.5V，即第三节点N3的电位VN3约为4-3.5＝0.5V。由钳位模块4将第三节点N3的电位写入第二节点N2后，第二节点N2的电位变为0.5V。此时，第二节点N2与第一节点N1节点的压差ΔV＝VN2-VN1＝VN3-VN1≈0.5-0.5＝0V。由此可见，钳位模块4的存在可在较大程度上减小第二节点N2与第一节点N1之间的压差，避免子晶体管出现漏流现象，保证了第一节点N1电位的稳定性。
图3为本发明实施例提供的一种不同驱动时序下各节点电位变化曲线图。图3中示出了显示面板不同工作阶段下复位控制信号S1、数据写入控制信号S2和发光控制信号EM的时序图，以及不同时序下第一节点N1和第二节点N2的电位变化情况。图3中曲线1和曲线2分别为图1所示相关技术像素电路中第一节点N1和第二节点N2的电位变化曲线；曲线3和曲线4分别为本申请图2所示像素电路中第一节点N1和第二节点N2的电位变化曲线。相关技术中，如曲线1和曲线2所示，在数据写入阶段tb，数据信号写入第一节点N1，第一节点N1电位升高；在发光阶段tc，由于第二节点N2的电位高于第一节点N1的电位，第一节点N1的电位受到第二节点N2的作用而逐渐升高；同时由于第二节点N2向第一节点N1漏流，第二节点N2电位逐渐降低，第一节点N1和第二节点N2的电位均无法得到保持。而本申请中，如曲线3和曲线4所示，在发光阶段tc，由于第二节点N2写入了第三节点N3的电位，第一节点N1和第二节点N2的电位基本相同，第一节点N1和第二节点N2的电位均能得到保持，第一节点N1电位不会受到第二节点N2电位的影响。
本实施例中，当发光元件2导通时，通过钳位模块4将第二节点N2的电位钳位至第三节点N3的电位后，第二节点N2与第一节点N1之间的压差大大减小，第一节点N1处的电位基本上都可以得到保持，较大程度上抑制了第一子晶体管31的漏流现象，提升了发光元件2发光亮度稳定性，改善了显示面板的显示效果。
其中可选的，本发明实施例不限定钳位模块4的具体设置方式，本领域技术人员可根据实际需求进行设置，任意实现钳位模块4功能的具体设计方案均在本发明保护的技术方案范围内。
另外，需要说明的是，显示面板中包括多个像素电路1以及多个发光元件2，上述钳位模块4与像素电路1可以是一一对应的关系，每个钳位模块4可将相应的像素电路1第二节点N2的电位钳位至同一像素电路1第三节点N3的电位；钳位模块4与像素电路1也可以一对多的关系，每个钳位模块4可将某像素电路1第二节点N2的电位钳位至不同像素电路1第三节点N3的电位。钳位模块4的具体钳位方式，可由本领域技术人员根据实际需求进行设置，任意能够实现将第三节点N3电位充入第二节点N2的方式，均在本发明实施例保护的技术方案范围内。
本发明实施例中，显示面板包括像素电路和发光元件；像素电路包括驱动晶体管、双栅晶体管和钳位模块；驱动晶体管用于为发光元件提供驱动电流，驱动晶体管的栅极和双栅晶体管的一端均连接于第一节点；双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管之间的连接节点为第二节点；发光元件的阳极连接于第三节点；像素电路的工作过程包括发光阶段，在发光阶段，第一子晶体管和第二子晶体管均关断；钳位模块分别连接第二节点和第三节点，钳位模块用于在发光阶段的至少部分时间段内，将第二节点的电位钳位为第三节点的电位。本发明中，通过钳位模块将第二节点的电位钳位至第三节点后，第二节点与第一节点之间的压差大大减小，较大程度上抑制了第一子晶体管的漏流现象，提升了发光元件发光亮度稳定性，改善了显示面板的显示效果。
可选的，图4为本发明实施例提供的另一种显示面板中像素电路和发光元件的结构示意图，参考图4，在其他可能的实施例中，像素电路1还包括复位模块5，复位模块5用于在复位阶段为第一节点N1提供复位信号Vref，复位模块5包括双栅晶体管3。
如图4所示，本发明实施例还可设置复位模块5包括上述双栅晶体管3。，也即复位模块5中设置第一子晶体管31和第二子晶体管32，此时，复位模块5中第一子晶体管31和第二子晶体管32的连接点为第二节点N2，钳位模块4可将第二节点N2的电位钳位至第三节点N3，同样能够抑制第二节点N2向第一节点N1的漏流。当复位模块5为双栅晶体管3时，钳位模块4的工作原理与上述实施例中相同，此处不再进行过多说明。
当然，在其他可选实施例中，也可同时设置复位模块5和补偿模块6均包双栅晶体管3。
在可能的实施例中，如图2中所示，钳位模块4可包括第一晶体管41，第一晶体管41的两端分别连接第二节点N2和第三节点N3，第一晶体管41的控制端接收钳位控制信号SCQ；第一晶体管41用于受钳位控制信号SCQ的控制，在发光阶段的至少部分时间段内导通。
作为一可能的实施例，可利用晶体管实现钳位模块4的功能。具体地，钳位模块4中可设置第一晶体管41，第一晶体管41的第一端连接至第二节点N2，第一晶体管41的第二端连接至第三节点N3，第一晶体管41的控制端用于接收钳位控制信号SCQ。钳位控制信号SCQ控制第一晶体管41在发光阶段内，至少部分时间处于导通状态。图中所示第一晶体管41为P型晶体管，实际设置方式不限于此。当第一晶体管41为P型晶体管，在发光阶段的至少部分时间段内，钳位控制信号SCQ为低电平，以控制第一晶体管41导通。此实施例中，像素电路1与钳位模块4为一一对应的关系，即每个像素电路1中均设置有第一晶体管41，第一晶体管41可将本像素电路1第三节点N3的电位充入本像素电路1第二节点N2。
另外，需要注意的一点是，为保证复位模块5对第一节点N1电位的复位作用，或者补偿模块6对第一节点N1电位的补偿作用，在复位阶段或补偿阶段，应保证第一晶体管41关断，避免第一晶体管41将第三节点N3的电位充入第一节点N1。因此，本发明实施例中，当复位模块5包括双栅晶体管3时，可设置第一晶体管41还用于受钳位控制信号SCQ的控制，在复位阶段关断；当补偿模块6包括双栅晶体管3时，可设置第一晶体管41还用于受钳位控制信号SCQ的控制，在阈值补偿阶段关断。
具体地，当复位模块5为双栅晶体管3时(图4中所示)，在复位阶段，钳位控制信号SCQ控制第一晶体管41关断；当补偿模块6为双栅晶体管3时(图2中所示)，在阈值补偿阶段，钳位控制信号SCQ控制第一晶体管41关断。示例性的，当第一晶体管41为P型晶体管，在复位阶段或者补偿阶段，钳位控制信号SCQ应为高电平，以控制第一晶体管41关断。
可继续参考图2，像素电路1还可包括发光控制模块7，发光控制模块7分别与驱动晶体管T3以及发光元件2串联，用于控制驱动电流是否流过发光元件2；发光控制模块7接收发光控制信号EM，在发光阶段，发光控制信号EM使发光控制模块7导通；发光控制信号EM复用为钳位控制信号SCQ。
具体地，发光控制模块7、驱动晶体管T3以及发光元件2之间串联，发光控制模块7可在发光控制信号EM的控制下导通或关断，发光控制信号EM控制发光控制模块7导通时，驱动晶体管T3的驱动电流流过发光元件2，发光元件2发光。
值得提出的是，本实施例中，可将发光控制信号EM复用为钳位控制信号SCQ，也即，第一晶体管41在发光控制信号EM的控制下导通或关断。
图5为本发明实施例提供的一种像素电路的驱动时序图，如图2和图5所示，对本发明实施例中像素电路1的功能模块和驱动过程进行介绍。参考图2，本实施例的像素电路1中复位模块5可包括复位晶体管51，补偿模块6包括双栅晶体管3；发光控制模块7可包括第一发光控制晶体管71和第二发光控制晶体管72，第一发光控制晶体管71和第二发光控制晶体管72均连接发光控制信号端EM。像素电路1中还设置有数据写入模块8以及初始化模块9，数据写入模块8可包括数据写入晶体管81，初始化模块9可包括初始化晶体管91。数据写入晶体管81的控制端连接数据写入控制信号S2，在数据写入晶体管81导通时，数据信号Vdata通过数据写入晶体管81写入第一节点N1。初始化晶体管91的控制端也可连接复位控制信号S1，在初始化晶体管91导通时，复位信号Vref通过初始化晶体管91写入发光元件2的阳极，对阳极进行初始化。另外，可设置上述各晶体管均为P型晶体管，向其栅极提供的控制信号为高电平时晶体管关断，低电平时晶体管导通。上述像素电路1的具体设置方式仅为可选方式，在实际应用过程中，本领域技术人员可根据需求进行调整。
参考图5，该像素电路1的驱动过程包括复位阶段ta、数据写入阶段tb和发光阶段tc。在复位阶段ta；复位控制信号S1由高电平跳变为低电平，此时，复位晶体管51导通，复位信号Vref写入第一节点N1；同时，初始化晶体管91导通，复位信号Vref写入发光元件2的阳极。该复位阶段用于将第一节点N1和发光元件2的阳极进行复位，以避免上一帧写入的电压信号的影响。
在数据写入阶段tb：数据写入控制信号S2由高电平跳变为低电平，此时数据写入晶体管81导通，同时，双栅晶体管3导通，数据信号Vdata依次通过数据写入晶体管81、驱动晶体管T3和双栅晶体管3流入第一节点N1，并且，由于第五节点的电压为Vdata，在第一节点N1的电压达到Vdata-|Vth|时，驱动晶体管T3会关断。也即，在该阶段，第一节点N1写入经过阈值补偿的数据电压信号Vdata-|Vth|。其中，在上述复位阶段ta和数据写入阶段tb，发光控制信号EM均为高电平，第一发光控制晶体管71、第二发光控制晶体管72和第一晶体管41均关断。
发光阶段tc：发光控制信号EM由高电平跳变为低电平，此时第一发光控制晶体管71和第二发光控制晶体管72导通，由第一电源电压端PVDD至第二电源电压端PVEE之间形成通路，发光元件2发光。同时，第一晶体管41导通，第三节点N3的电位充入第二节点N2。根据上述分析可知，第三节点N3的电位与第一节点N1的电位相近，在发光阶段，能够避免第一子晶体管31出现漏流现象，保证第一节点N1的电位保持在Vdata-|Vth|，进而保证发光元件2的发光亮度。
本实施例中，将发光控制信号EM复用为钳位控制信号SCQ，在发光元件2开始发光时，第一晶体管41即可将第三节点N3的电位写入第二节点N2，电位写入的比较及时，保证发光阶段开始时第二节点N2电位就与第一节点N1电位相近，使第一节点N1电位保持稳定，避免出现发光元件2亮度下降问题。
图6为本发明实施例提供的又一种显示面板中像素电路和发光元件的结构示意图，图6所示实施例中，钳位模块4可采用其他结构。参考图6，本实施例中，钳位模块4可包括电位抓取单元42和电位写入单元43，电位抓取单元42用于在第一时间段内抓取并存储像素电路1中第三节点N3的电位；电位写入单元43用于在第二时间段内将第三节点N3的电位写入到相同或不同的像素电路1的第二节点N2上；其中，在时间维度上，第一时间段与第三节点N3所在像素电路1的发光阶段至少部分交叠，第二时间段与第二节点N2所在像素电路1的发光阶段至少部分交叠，且第二时间段位于第一时间段之后。
具体地，如图6中所示，钳位模块4中设置有电位抓取单元42和电位写入单元43，电位抓取单元42连接至像素电路1的第三节点N3，进而抓取并存储的像素电路1中第三节点N3的电位。需要说明的是，此处并不限定电位抓取单元42抓取哪个像素电路1中第三节点N3的电位，既可抓取相应像素电路1中第三节点N3的电位，也可抓取其他像素电路1中第三节点N3的电位(例如相邻行中某像素电路1中第三节点N3的电位)。
电位写入单元43分别与电位抓取单元42以及像素电路1的第二节点N2连接，电位写入单元43用于将电位抓取单元42抓取的某像素电路1中第三节点N3的电位写入本像素电路1的第二节点N2。此处需要说明的是，当电位抓取单元42所抓取的电位属于电位写入单元43即将写入的像素电路1，则电位写入单元43将第三节点N3电位写入至与抓取电位相同的像素电路1的第二节点N2上，当电位抓取单元42所抓取的电位不属于电位写入单元43即将写入的像素电路1，则电位写入单元43将第三节点N3电位写入至与抓取电位不同的像素电路1的第二节点N2上。
可以理解的是，钳位模块4工作在发光阶段内，则电位抓取单元42和电位写入单元43至少应该在发光阶段覆盖的部分时间段内完成相应的工作，并且二者工作过程应该存在一定时序关系。图7为本发明实施例提供的一种钳位模块的工作时序图，参考图6和图7，可设定电位抓取单元42在第一时间段t1内抓取并存储第三节点N3的电位，电位写入单元43在第二时间段t2内将第三节点N3的电位写入第二节点N2，其中，在时间维度上，第一时间段t1可与第三节点N3所在像素电路1的发光阶段tc-N3存在交叠的区域，也即，电位抓取单元42至少工作在其抓取电位的像素电路1发光阶段tc-N3的部分时间段内；同时，第二时间段t2可与第二节点N2所在像素电路1的发光阶段tc-N2存在交叠的区域，也即，电位写入单元43至少工作在其将电位写入的像素电路1发光阶段tc-N2的部分时间段内。并且，第二时间段t2位于第一时间段t1之后，也即，电位写入单元43的工作时段晚于电位抓取单元42的工作时段。当电位抓取单元42抓取电位的像素电路1与电位写入单元43将电位写入的像素电路1为同一像素电路1时，第三节点N3所在像素电路1的发光阶段tc-N3与第二节点N2所在像素电路1的发光阶段tc-N2为同一发光阶段；当电位抓取单元42抓取电位的像素电路1与电位写入单元43将电位写入的像素电路1为不同像素电路1时，第三节点N3所在像素电路1的发光阶段tc-N3与第二节点N2所在像素电路1的发光阶段tc-N2为不同发光阶段。
本领域技术人员可以理解，相比于图2所示实施例中直接将第三节点N3的与相应像素电路1的第二节点N2电连接，本实施例此种设置方式下，存在一个电位抓取的过渡阶段，整个像素电路1的运作更加稳定。
可选的，本发明实施例不限定电位抓取单元42和电位写入单元43的具体设置方式，本领域技术人员可根据实际需求进行设置，任意一种能够实现电位抓取以及电位写入的方法均在本发明实施例保护的技术方案范围内。
图8为本发明实施例提供的再一种显示面板中像素电路和发光元件的结构示意图，可结合参考图6和图8，在可能的实施例中，电位抓取单元42可包括第二晶体管44和第一存储电容45，第二晶体管44的两端分别电连接像素电路1中第三节点N3和第一存储电容45的第一极板c1，第一存储电容45的第二极板c2连接固定电位；第二晶体管44的控制端接收电位抓取控制信号S3，第二晶体管44用于在电位抓取控制信号S3的控制下在第一时间段内导通；电位写入单元43包括第三晶体管46，第三晶体管46的两端分别电连接相同或不同的像素电路1中的第二节点N2和第一存储电容45的第一极板c1，第三晶体管46的控制端接收电位写入控制信号S4，第三晶体管46用于在电位写入控制信号S4的控制下在第二时间段内导通。
具体地，如图6和图8中所示，电位抓取单元42中由第二晶体管44和第一存储电容45构成，第二晶体管44的控制端接收电位抓取控制信号S3，第二晶体管44还用于连接像素电路1的第三节点N3和第一存储电容45的某一极板(可为第一极板c1)，第一存储电容45的另一极板(可为第二极板c2)连接固定电位信号。以某像素电路1为例，该像素电路1内的第二晶体管44的一端连接该像素电路1内的第一存储电容45，另一端连接该像素电路1的第三节点N3，或者，第二晶体管44的一端连接该像素电路1内的第一存储电容45，另一端连接其他像素电路1的第三节点N3。在第一时间段t1内，电位抓取控制信号S3控制第二晶体管44导通，在第二晶体管44导通时，与第二晶体管44连接的第三节点N3的电位被存储于第一存储电容45。
继续参考图6和图8，电位写入单元43可由第三晶体管46构成，第三晶体管46的控制端接收电位写入控制信号S4，同一像素电路1内，第三晶体管46可用于连接与该像素电路的第二节点N2以及第一存储电容45的第一极板c1。当第二晶体管44连接该像素电路第三节点N3时，第三晶体管46两端连接的是相同像素电路1的第二节点N2和第一存储电容45，第三晶体管46将该像素电路1第三节点N3的电位写入至该像素电路1的第二节点N2；当第二晶体管44连接其他像素电路1的第三节点N3时，第三晶体管46两端连接的是与本像素电路1不同的其他像素电路1的第二节点N2以及本像素电路1的第一存储电容45，第三晶体管46将其他像素电路4第三节点N3的电位写入至本像素电路1第二节点N2。
图6中所示某像素电路1中，第二晶体管44的两端分别该像素电路1的第四节点N3和第一存储电容45，第二晶体管44抓取本像素电路第三节点N3的电位并储存后，第三晶体管46将抓取的电位写入至同一像素电路1的第二节点N2，由于同一像素电路1中第二节点N2与电三节点的距离较近，此种设置方式下第二节点N2与第三节点N3之间的连接走线长度比较短，布线方式较为简单。图8中所示某像素电路1中，第二晶体管44的两端分别连接其他像素电路1(上一行对应位置处的像素电路1)的第三节点N3以及该像素电路1内的第一存储电容45，第二晶体管44抓取上一行像素电路1中第三节点N3的电位并储存后，第三晶体管46将抓取的电位写入至本行像素电路1的第二节点N2。
可选的，复位模块5包括双栅晶体管3时，第三晶体管46还用于在电位写入控制信号S4的控制下在复位阶段关断；补偿模块6包括双栅晶体管3时，第三晶体管46还用于在电位写入控制信号S4的控制下在阈值补偿阶段关断。
具体地，当复位模块5为双栅晶体管3时，在复位阶段，电位写入控制信号S4控制第三晶体管46关断；当补偿模块6为双栅晶体管3时，在补偿阶段，电位写入控制信号S4控制第三晶体管46关断。示例性的，当第三晶体管46为P型晶体管，在复位阶段或者补偿阶段，电位写入控制信号S4应为高电平，以控制第三晶体管46关断。
由此，能够保证复位模块5对第一节点N1电位的复位作用，或者补偿模块6对第一节点N1电位的补偿作用，在复位阶段或补偿阶段，应保证第三晶体管46关断，避免第三晶体管46将第三节点N3的电位充入第一节点N1。
可继续参考图6或图8，像素电路1还可包括数据写入模块8和数据存储模块10；复位模块5连接于复位信号端Vref和第一节点N1之间，复位模块5的控制端接收复位控制信号S1，复位模块5用于在复位控制信号S1的控制下为第一节点N1提供复位信号Vref；数据写入模块8连接于数据信号端Vdata和驱动晶体管T3的第一端，数据写入模块8的控制端接收数据写入控制信号S2；补偿模块6连接于驱动晶体管T3的第二端和第一节点N1之间；数据存储模块10连接于第一电源电压端PVDD和第一节点N1之间；数据写入模块8用于在数据写入控制信号S2的控制下，依次经驱动晶体管T3和补偿模块6向第一节点N1写入数据信号Vdata，数据存储模块10用于存储写入第一节点N1的数据信号。
其中，数据写入模块8、复位模块5和补偿模块6在上述实施例中有所提及。复位模块5的两端可具体位于复位信号端Vref和第一节点N1之间，复位模块5的控制端接收复位控制信号S1，进而将第一节点N1复位。数据写入模块8具体可位于数据信号端Vdata与驱动晶体管T3的第一端之间；补偿模块6可具体位于驱动晶体管T3的第二端与第一节点N1之间。在数据写入阶段，数据信号Vdata经过驱动晶体管T3以及补偿模块6后写入第一节点N1。各阶段的具体工作原理可参考上述实施例，此处不再赘述。
另外，像素电路1中还设置有数据存储模块10，数据存储模块10位于第一电源电压端PVDD与第一节点N1之间，数据写入阶段写入的数据信号Vdata可存储在数据存储模块10中。其中，数据存储模块10可为存储电容，但不限于此。
可选的，图9为本发明实施例提供的一种显示面板的结构示意图，可参考图2和图9，在可能的实施例中，显示面板可包括N行像素电路1和M个级联的移位寄存器11，其中，N和M均为大于或等于1的正整数，且N＜M；移位寄存器11用于向像素电路1提供扫描信号，且各级移位寄存器11提供的扫描信号在时序上依次移位相同距离；第n行的像素电路1中，第n级移位寄存器11向复位模块5的控制端提供扫描信号作为复位控制信号S1，第n+1级移位寄存器11向数据写入模块8的控制端提供扫描信号作为数据写入控制信号S2；其中，n为大于或等于1且小于或等于N的正整数。
具体地，如图9中所示，显示面板中共可设置N行像素电路1，以及向像素电路1提供扫描信号的M个移位寄存器11，M个移位寄存器11级联设置，也即，在像素电路1所在的行方向上可设置M个级联的移位寄存器11，本领域技术人员可知级联设置的具体含义，此处不再详述。
其中，可以理解的是，M和N均应为大于或等于1的正整数，并且移位寄存器11的数量多于像素电路1行的数量。由M个移位寄存器11向N个像素电路1提供像素电路1中各器件所需信号。以图中所示由上至下的方向为第一方向X，沿第一方向X，各级移位寄存器11提供的扫描信号在时序依次上延迟相同时间，也即，在第n级移位寄存器11发出扫描信号后，第n+1级移位寄存器11延迟预设时间发出扫描信号。
另外，本领域技术人员可知，通常情况下，一行像素电路1由多级移位寄存器11控制。参考图6和图9，本实施例中，对于某一行像素电路1来说，例如第n行像素电路1(n为正整数，且1≤n≤N)，第n级移位寄存器11向其复位模块5提供扫描信号，该扫描信号作为复位控制信号S1，用于控制复位模块5的导通或关断；并且，第n+1级移位寄存器11向其数据写入模块8提供扫描信号，该扫描信号作为数据写入控制信号S2，用于控制数据写入模块8的导通或关断。同时，第n+1级移位寄存器11提供的扫描信号还作为第n+1行像素电路1内复位模块5的复位控制信号S1。简单来说，也可以理解为当前行像素电路1接收的数据写入控制信号S2，也作为下一行像素电路1的复位控制信号S1。
例如，当n＝1时，第1级移位寄存器11输出的扫描信号作为向第1行像素电路1的复位控制信号S1，延迟预设时间后，第2级移位寄存器11输出扫描信号，该扫描信号既用作第1行像素电路1的数据写入控制信号S2，同时也用作第2行像素电路1的复位控制信号S1，并依次类推。其中，可以理解的是，第1级移位寄存器11输出的扫描信号还用作启动信号，以控制各级移位寄存器11依次延迟预设时间开启并传输扫描信号。
其中，上述图6和图8示出了钳位模块4中电位抓取单元42与电位写入单元43的两种可选的工作方式，基于工作方式的差别，相应的电位抓取单元42中第二晶体管44和电位写入单元43中第三晶体管46的控制时序不同，移位寄存器11的数量与像素电路1行的数量也存在区别。
由上述实施例中可知，第n级移位寄存器11输出的扫描信号作为第n行像素电路1的复位控制信号S1，第n+1级移位寄存器11输出的扫描信号作为第n行像素电路1的数据写入控制信号S2。以像素电路1中各模块均包括P型晶体管为例，当第n级移位寄存器11输出的扫描信号为低电平时，第n行的某像素电路1进入复位阶段，延迟预设时间后，第n+1级移位寄存器11输出低电平的扫描信号，该像素电路1进入数据写入阶段；延迟预设时间后，第n+2级移位寄存器11输出低电平的扫描信号，此时段对应该像素电路1的发光阶段。
因此，在图6所示实施例对应的钳位模块4的工作方式下，也即当电位写入单元43在第二时间段内将第三节点N3的电位写入到相同的像素电路1的第二节点N2上时，可设置M＝N+3；第n行的像素电路1中，第n+2级移位寄存器11向第二晶体管44的控制端提供扫描信号作为电位抓取控制信号S3，第n+3级移位寄存器11向第三晶体管46的控制端提供扫描信号作为电位写入控制信号S4。
具体地，参考图6和图9，电位抓取单元42工作的第一时间段t1和电位写入单元43工作的第二时间段t2均应位于该像素电路1的数据写入阶段之后。此时，为保证移位寄存器11对电位抓取单元42中第二晶体管44以及电位写入单元43中第三晶体管46的准确控制，可设置移位寄存器11的数量比像素电路1行的数量多3。并将第n+2级移位寄存器11提供的扫描信号复用为第n行像素电路1中第二晶体管44接收的电位抓取控制信号S3，第n行的像素电路1中电位抓取单元42的第二晶体管44根据第n+2级移位寄存器11输出的扫描信号导通或关断。当第n+2级移位寄存器11输出低电平时扫描信号时，第n行的像素电路1中的第二晶体管44导通，第二晶体管44抓取并存储本像素电路1的第三节点N3的电位。
进一步地，由于电位写入单元43工作的第二时间段t2位于第一时间段t1之后，此时，可利用第n+3级移位寄存器11输出的扫描信号来控制该像素电路1中电位写入单元43的第三晶体管46的导通或关断，也即，将第n+3级移位寄存器11输出的扫描信号复用为第n行像素电路1中第三晶体管46接收的电位写入控制信号S4。当第n+3级移位寄存器11输出低电平时扫描信号时，第n行的像素电路1中的第三晶体管46导通，将第一存储电容45存储的该像素电路1第三节点N3的电位写入第二节点N2。
图10为本发明实施例提供的另一种像素电路的驱动时序图，图6所示像素电路可按此驱动时序进行驱动，以第n行的某一像素电路1的驱动过程为例，结合图6、图9和图10，对本实施例中像素电路1的驱动过程进行介绍。
如图6、图9和图10所示，该像素电路1的驱动过程包括复位阶段ta、数据写入阶段tb和发光阶段tc，其中，发光阶段tc包括第一时间段t1和第二时间段t2。在复位阶段ta：第n级移位寄存器11输出的复位控制信号S1由高电平跳变为低电平，复位晶体管51导通，复位信号Vref写入第一节点N1；同时，初始化晶体管91导通，复位信号Vref写入发光元件2的阳极，完成对第一节点N1和发光元件2阳极的复位。
在数据写入阶段tb：第n+1级移位寄存器11输出的数据写入控制信号S2由高电平跳变为低电平，数据写入晶体管81导通，数据信号经驱动晶体管T3以及补偿模块6后写入第一节点N1。在上述复位阶段ta和数据写入阶段tb，发光控制信号EM均为高电平，第一发光控制晶体管71和第二发光控制晶体管72均关断。
在发光阶段tc：第一时间段t1内，第n+2级移位寄存器11输出的电位抓取控制信号S3由高电平跳变为低电平，第二晶体管44导通，该像素电路1的第三节点N3的电位充入第一存储电容45。进一步地，第二时间段t2内，第n+3级移位寄存器11输出的电位写入控制信号S4由高电平跳变为低电平，第三晶体管46导通，第一存储电容45存储的第三节点N3电位充入第二节点N2。在发光阶段tc的整个时间段内，发光控制信号EM保持为低电平。
可选的，图11为本发明实施例提供的另一种显示面板的结构示意图，图11中所示移位寄存器可用于驱动图8所示像素电路。参考图8和图11，当电位写入单元43在第二时间段t2内将第三节点N3的电位写入到下一行的像素电路1的第二节点N2上时，可设置M＝N+2；第n行的像素电路1中，第n+1级移位寄存器11向第二晶体管44的控制端提供扫描信号作为电位抓取控制信号S3，第n+2级移位寄存器11向第三晶体管46的控制端提供扫描信号作为电位写入控制信号S4。
其中，电位写入单元43在第二时间段t2内将第三节点N3的电位写入到下一行的像素电路1的第二节点N2上，也可以解释为，同一钳位模块4中，电位抓取单元42可在上一行像素电路1的发光阶段内抓取上一行像素电路1第三节点N3的电位，电位写入单元43在本行像素电路1的发光阶段内，将抓取的第三节点N3的电位写入本行像素电路1的第二节点N2。此时，为保证移位寄存器11对电位抓取单元42中第二晶体管44以及电位写入单元43中第三晶体管46的准确控制，可设置移位寄存器11的数量比像素电路1行的数量多2。并将第n+1级移位寄存器11提供的扫描信号复用为第n行像素电路1中第二晶体管44接收的电位抓取控制信号S3，第n行像素电路1中电位抓取单元42的第二晶体管44根据第n+1级移位寄存器11输出的扫描信号导通或关断。当第n+1级移位寄存器11输出低电平时扫描信号时，第n行的像素电路1中的第二晶体管44导通，第二晶体管44抓取并存储第n-1行像素电路1的第三节点N3的电位。
进一步地，可利用第n+2级移位寄存器11输出的扫描信号来控制该钳位模块4中电位写入单元43的第三晶体管46的导通或关断，也即，将第n+2级移位寄存器11输出的扫描信号复用为第n行像素电路1中第三晶体管46接收的电位写入控制信号S4。当第n+2级移位寄存器11输出低电平时扫描信号时，第n行的像素电路1中的第三晶体管46导通，将第一存储电容45存储的第n-1行像素电路1第三节点N3的电位写入本像素电路1的第二节点N2。
图12为本发明实施例提供的又一种像素电路的驱动时序图，图8所示像素电路1可按此驱动时序驱动，仍以第n行的某像素电路1的驱动过程为例，结合图8、图11和图12，对本实施例中像素电路1的驱动过程进行介绍。图12中各阶段标记所带下标表示第几行的像素电路1，例如，以tcn表示第n行的像素电路1的发光阶段，tcn-1表示第n-1行的像素电路1的发光阶段。
如图8、图11和图12所示，该像素电路1的驱动过程包括复位阶段tan、数据写入阶段tbn和发光阶段tcn。在复位阶段tan：第n级移位寄存器11输出的复位控制信号S1由高电平跳变为低电平，复位晶体管51导通，复位信号Vref写入第一节点N1；同时，初始化晶体管91导通，复位信号Vref写入发光元件2的阳极，完成对第一节点N1和发光元件2阳极的复位。
在数据写入阶段tbn：第n+1级移位寄存器11输出的数据写入控制信号S2由高电平跳变为低电平，数据写入晶体管81导通，数据信号Vdata经驱动晶体管T3以及补偿模块6后写入第一节点N1；同时，数据写入控制信号S2复用为电位抓取控制信号S3，该像素电路1对应的第二晶体管44导通。本领域技术人员可以理解，通常情况下，相邻行方向的像素电路1之间的发光阶段存在交叠的时刻，可设置第n-1行的像素电路1处于发光阶段tcn-1时，第n行的像素电路1进行数据信号写入(如图11中所示，第n行像素电路1的数据写入阶段tbn位于第n-1行像素电路1的发光阶段tcn-1内，并且第n行像素电路1与第n-1行像素电路1的发光阶段存在交叠区域)。此时，当第n行的像素电路1的第二晶体管44导通时，第二晶体管44可抓取到处于发光阶段的第n-1行像素电路1的第三节点N3的电位并储存在第一存储电容45。在时间维度上，第一时间段t1与本行像素电路1的数据写入阶段tbn以及上一行像素电路1的发光阶段tcn-1部分交叠。在上述复位阶段tan和数据写入阶段tbn，第n行像素电路1接收的发光控制信号EM(n)均为高电平，第n-1行像素电路接收的发光控制信号EM(n-1)为低电平在数据写入阶段tbn，第n-1行像素电路接收的发光控制信号EM(n-1)为低电平。
在发光阶段tcn：第二时间段t2位于发光阶段tcn内，第n+2级移位寄存器11输出的电位写入控制信号S4由高电平跳变为低电平，第三晶体管46导通，第一存储电容45存储的第n-1行像素电路1第三节点N3电位充入第n行像素电路1的第二节点N2。在发光阶段tcn的整个时间段内，本行像素电路1(第n行像素电路1)的发光控制信号EM(n-1)保持为低电平。
图12所示驱动时序的好处在于：电位写入控制信号S4的有效时间早于本行发光控制信号EM(n-1)的有效时间，也即，在本行发光元件2发光之前，已经将第一存储电容45存储的第三节点N3电位写入第二节点N2，更好地保证了整个发光阶段内第二节点N2与第一节点N1之间的压差均接近0，避免漏流现象。
需要说明的是，上述实施例中仅示例性的示出了一组传输扫描信号并级联设置的移位寄存器11，显示面板中还可设置任何本领域技术人员可知的移位寄存器组，例如发光控制移位寄存器组12等，但不限于此。另外，图中仅示出了位于像素电路1一侧的移位寄存器11，若像素电路为双边驱动，则像素电路1两侧均设置有移位寄存器11。
上述实施例中提到，第一存储电容45的第二极板c2连接至一固定电位，此固定电位可由本领域技术人员根据实际需求进行设置，既可是新增的固定电位，也可是显示面板内现有的某固定电位。
可继续参考图6和图7，作为可选实施例，第一存储电容45的第二极板c2可与发光元件2的阴极电连接。发光元件2的阴极连接一固定低电位，可直接将发光元件2的阴极与第二极板c2连接，由此简化电位抓取单元42的制备工艺。
上述实施例所示显示面板中，每个像素电路1对应设置的钳位模块4中，均包括一个电位抓取单元42和一个电位写入单元43。可选的，在其他可能的实施例中，显示面板可包括分别沿行方向和列方向依次排列的多个像素电路1；所有的像素电路1或同一行的像素电路1中的钳位模块4共用同一个电位抓取单元42。
具体地，多个像素电路1沿行方向和列方向依次排列，列方向即为第一方向。其中，由于电位抓取单元42用于抓取并储存像素电路1中第三节点N3的电位，可设置不同像素电路1共用一个电位抓取单元42，共用电位抓取单元42的像素电路1中的电位写入单元43与同一电位抓取单元42电连接。例如，所有像素电路1的钳位模块4共用一个电位抓取单元42，各钳位模块4均从该电位抓取单元42提取电位，显示面板中可仅设置一个电位抓取单元42。再例如，同一行像素电路1的钳位模块4共用一个电位抓取单元42，同行钳位模块4从同一个电位抓取单元42提取电位，当显示面板中设置有N行像素电路1中，显示面板中可设置N个电位抓取单元42。
设置不同像素电路1共用电位抓取单元42，无需设置过多电位抓取单元42，钳位模块4占用显示面板空间较少，有利于实现高PPI。
本发明实施例中所述各晶体管的控制端可为晶体管的栅极，晶体管的两端可为晶体管的源极和漏极。
基于同一构思，本发明实施例还提供了一种显示装置，图13为本发明实施例提供的一种显示装置的结构示意图，参考图13，显示装置可包括上述实施例提供的任意一种显示面板100。并且，由于该显示装置采用上述的显示面板制成，故而具有上述显示面板的相同或相应的技术效果。需要说明的是，该显示装置还包括其他用于支持显示装置正常工作的器件。具体地，该显示装置可以是手机、平板、电脑、电视、可穿戴智能设备等，本发明实施例不做限制。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种显示面板，其特征在于，包括多个像素电路和多个发光元件；
所述像素电路包括驱动晶体管、双栅晶体管和钳位模块；
所述驱动晶体管用于为所述发光元件提供驱动电流，所述驱动晶体管的栅极和所述双栅晶体管的一端均连接于第一节点；
所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和第二子晶体管之间的连接节点为第二节点；
所述发光元件的阳极连接于第三节点；
所述像素电路的工作过程包括发光阶段，在所述发光阶段，所述第一子晶体管和所述第二子晶体管均关断；
所述钳位模块分别连接所述第二节点和所述第三节点，所述钳位模块用于在所述发光阶段的至少部分时间段内，将所述第二节点的电位钳位为所述第三节点的电位。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括复位模块，所述复位模块用于在复位阶段为所述第一节点提供复位信号，所述复位模块包括所述双栅晶体管；或者，
所述像素电路还包括补偿模块，所述补偿模块用于在阈值补偿阶段检测和自补偿所述驱动晶体管的阈值电压的偏差，所述补偿模块包括所述双栅晶体管。
3.根据权利要求2所述的显示面板，其特征在于，所述钳位模块包括第一晶体管，所述第一晶体管的两端分别连接所述第二节点和所述第三节点，所述第一晶体管的控制端接收钳位控制信号；
所述第一晶体管用于受所述钳位控制信号的控制，在所述发光阶段的至少部分时间段内导通。
4.根据权利要求3所述的显示面板，其特征在于，所述复位模块包括所述双栅晶体管时，所述第一晶体管还用于受所述钳位控制信号的控制，在所述复位阶段关断；
所述补偿模块包括所述双栅晶体管时，所述第一晶体管还用于受所述钳位控制信号的控制，在所述阈值补偿阶段关断。
5.根据权利要求3所述的显示面板，其特征在于，所述像素电路还包括发光控制模块，所述发光控制模块分别与所述驱动晶体管以及所述发光元件串联，用于控制驱动电流是否流过所述发光元件；
所述发光控制模块接收发光控制信号，在所述发光阶段，所述发光控制信号使所述发光控制模块导通；
所述发光控制信号复用为所述钳位控制信号。
6.根据权利要求2所述的显示面板，其特征在于，所述钳位模块包括电位抓取单元和电位写入单元，所述电位抓取单元用于在第一时间段内抓取并存储所述像素电路中第三节点的电位；
所述电位写入单元用于在第二时间段内将所述第三节点的电位写入到相同或不同的所述像素电路的第二节点上；
其中，在时间维度上，所述第一时间段与所述第三节点所在像素电路的发光阶段至少部分交叠，所述第二时间段与所述第二节点所在像素电路的发光阶段至少部分交叠，且所述第二时间段位于所述第一时间段之后。
7.根据权利要求6所述的显示面板，其特征在于，所述电位抓取单元包括第二晶体管和第一存储电容，所述第二晶体管的两端分别电连接所述像素电路中第三节点和所述第一存储电容的第一极板，所述第一存储电容的第二极板连接固定电位；
所述第二晶体管的控制端接收电位抓取控制信号，所述第二晶体管用于在所述电位抓取控制信号的控制下在所述第一时间段内导通；
所述电位写入单元包括第三晶体管，所述第三晶体管的两端分别电连接相同或不同的所述像素电路中的第二节点和所述第一存储电容的第一极板，所述第三晶体管的控制端接收电位写入控制信号，所述第三晶体管用于在电位写入控制信号的控制下在所述第二时间段内导通。
8.根据权利要求7所述的显示面板，其特征在于，
所述复位模块包括所述双栅晶体管时，所述第三晶体管还用于在所述电位写入控制信号的控制下在所述复位阶段关断；
所述补偿模块包括所述双栅晶体管时，所述第三晶体管还用于在所述电位写入控制信号的控制下在所述阈值补偿阶段关断。
9.根据权利要求7所述的显示面板，其特征在于，所述像素电路还包括数据写入模块和数据存储模块；
所述复位模块连接于复位信号端和所述第一节点之间，所述复位模块的控制端接收复位控制信号，所述复位模块用于在所述复位控制信号的控制下为所述第一节点提供复位信号；
所述数据写入模块连接于数据信号端和所述驱动晶体管的第一端，所述数据写入模块的控制端接收数据写入控制信号；所述补偿模块连接于所述驱动晶体管的第二端和所述第一节点之间；所述数据存储模块连接于第一电源电压端和所述第一节点之间；
所述数据写入模块用于在所述数据写入控制信号的控制下，依次经所述驱动晶体管和所述补偿模块向所述第一节点写入数据信号，所述数据存储模块用于存储写入所述第一节点的数据信号。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括N行像素电路和M个级联的移位寄存器，其中，N和M均为大于或等于1的正整数，且N＜M；
所述移位寄存器用于向所述像素电路提供扫描信号，且各级所述移位寄存器提供的所述扫描信号在时序上依次移位相同距离；
第n行的所述像素电路中，第n级所述移位寄存器向所述复位模块的控制端提供所述扫描信号作为所述复位控制信号，第n+1级所述移位寄存器向所述数据写入模块的控制端提供扫描信号作为所述数据写入控制信号；
其中，n为大于或等于1且小于或等于N的正整数。
11.根据权利要求10所述的显示面板，其特征在于，当所述电位写入单元在第二时间段内将所述第三节点的电位写入到相同的所述像素电路的第二节点上时，M＝N+3；
第n行的所述像素电路中，第n+2级所述移位寄存器向所述第二晶体管的控制端提供所述扫描信号作为所述电位抓取控制信号，第n+3级所述移位寄存器向所述第三晶体管的控制端提供扫描信号作为所述电位写入控制信号。
12.根据权利要求10所述的显示面板，其特征在于，当所述电位写入单元在第二时间段内将所述第三节点的电位写入到下一行的所述像素电路的第二节点上时，M＝N+2；
第n行的所述像素电路中，第n+1级所述移位寄存器向所述第二晶体管的控制端提供所述扫描信号作为所述电位抓取控制信号，第n+2级所述移位寄存器向所述第三晶体管的控制端提供扫描信号作为所述电位写入控制信号。
13.根据权利要求7所述的显示面板，其特征在于，所述第一存储电容的第二极板与所述发光元件的阴极电连接。
14.根据权利要求6所述的显示面板，其特征在于，所述显示面板包括分别沿行方向和列方向依次排列的多个像素电路；
所有的所述像素电路或同一行的所述像素电路中的所述钳位模块共用同一个所述电位抓取单元。
15.一种显示装置，其特征在于，包括如权利要求1-14任一项所述的显示面板。
CN202211352225.4A 2022-10-31 2022-10-31 一种显示面板和显示装置 Pending CN115497423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211352225.4A CN115497423A (zh) 2022-10-31 2022-10-31 一种显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211352225.4A CN115497423A (zh) 2022-10-31 2022-10-31 一种显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115497423A true CN115497423A (zh) 2022-12-20

Family

ID=85114932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211352225.4A Pending CN115497423A (zh) 2022-10-31 2022-10-31 一种显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN115497423A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682377A (zh) * 2023-06-21 2023-09-01 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682377A (zh) * 2023-06-21 2023-09-01 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板
CN116682377B (zh) * 2023-06-21 2024-04-09 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板

Similar Documents

Publication Publication Date Title
US11211013B2 (en) Gate driving circuit and display apparatus comprising the same
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US11200850B2 (en) Gate driving circuit and light emitting display apparatus comprising the same
US11250768B2 (en) Gate driving circuit and display apparatus comprising the same
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US10650716B2 (en) Shift register unit, shift register, driving method, display panel and display apparatus
US11289004B2 (en) Pixel driving circuit, organic light emitting display panel and pixel driving method
US11217177B2 (en) Emission driver and display device including the same
CN114944129A (zh) 电致发光显示器
TWI778480B (zh) 閘極驅動電路及包含其的發光顯示裝置
CN110827765B (zh) 显示面板及其驱动方法、显示装置
US20210193036A1 (en) Pixel unit, array substrate and display terminal
CN111477166A (zh) 像素电路、像素驱动方法和显示装置
US20230024029A1 (en) Display driving module, method for driving the same and display device
US11626065B2 (en) Display substrate, driving method thereof and display device
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
US9852690B2 (en) Drive method and display device
US20230197007A1 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
US20240127738A1 (en) Pixel circuit and display panel
CN111354308A (zh) 一种像素驱动电路、有机发光显示面板及显示装置
CN112233621A (zh) 一种像素驱动电路、显示面板及电子设备
CN115497423A (zh) 一种显示面板和显示装置
US11942035B2 (en) Display panel, method for driving display panel, and display device
CN116863874B (zh) 扫描驱动电路、扫描驱动方法及显示装置
CN115565492A (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination