CN114447072A - 显示面板及显示终端 - Google Patents
显示面板及显示终端 Download PDFInfo
- Publication number
- CN114447072A CN114447072A CN202210059521.9A CN202210059521A CN114447072A CN 114447072 A CN114447072 A CN 114447072A CN 202210059521 A CN202210059521 A CN 202210059521A CN 114447072 A CN114447072 A CN 114447072A
- Authority
- CN
- China
- Prior art keywords
- display panel
- thin film
- film transistor
- branch
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示面板及显示终端,所述显示面板包括多个像素单元,每一像素单元包括具有有源图案的像素驱动电路;其中,在显示面板中扫描线的延伸方向上,相邻两个有源图案以相邻两个像素单元之间的中线为轴呈对称设置;本发明通过将像素驱动电路的有源图案对称设置,可以节省空间,实现高分辨率显示,同时,还可以使数据线与Q点之间的距离变远,减弱数据线与Q点之间的电场,从而降低数据线与Q点之间的寄生电容,降低显示面板的串扰现象,提升显示面板高分辨率时的显示性能,并且,还可以提升显示面板在光学指纹解锁时的透过率。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及显示终端。
背景技术
随着多媒体的发展,显示面板变得越来越重要。相应地,对各种类型的显示面板的要求越来越高,尤其是智能手机领域,超高频驱动显示、低功耗驱动显示以及低频驱动显示都是现阶段和未来的发展需求方向。
P沟道金属氧化物半导体场效应晶体管(Positive channel Metal OxideSemiconductor,PMOS)广泛用作显示面板的晶体管,手机领域广泛应用低温多晶硅(LowTemperature Poly-silicon,LTPS)。然而,LTPS存在一个致命弱点就是串扰较大,尤其是在高分辨显示时。故,有必要改善这一缺陷。
发明内容
本发明实施例提供一种显示面板,用于解决现有技术的显示面板采用低温多晶硅薄膜晶体管,在高分辨显示时串扰较大的技术问题。
本发明实施例提供一种显示面板,包括多个像素单元,每一所述像素单元包括具有有源图案的像素驱动电路;其中,在所述显示面板中扫描线的延伸方向上,相邻两个所述有源图案以相邻两个所述像素单元之间的中线为轴呈对称设置。
在本发明实施例提供的显示面板中,所述有源图案包括第一分支、第二分支以及第三分支;所述第一分支沿所述显示面板中数据线的延伸方向排布;所述第二分支沿所述数据线的延伸方向排布;所述第三分支沿所述扫描线的延伸方向排布,所述第三分支的一端与所述第一分支连通,所述第三分支的另一端与所述第二分支连通。
在本发明实施例提供的显示面板中,所述第二分支包括第一端部和第二端部,所述第二分支的所述第一端部为靠近所述第一端部的所述像素驱动电路的组成部分。
在本发明实施例提供的显示面板中,所述显示面板包括第一金属图案,所述第一金属图案包括第一扫描线、第二扫描线、存储电容的第一极板以及发光控制线;
其中,所述存储电容的第一极板在所述第三分支上的正投影与所述第三分支相交的区域为第一薄膜晶体管的设置区;
所述第二扫描线在所述第一分支上的正投影与所述第一分支相交的区域为第二薄膜晶体管的设置区;
所述第二扫描线在所述第二分支上的正投影与所述第二分支相交的区域为第三薄膜晶体管的设置区;
所述第一扫描线在所述第二分支上的正投影与所述第二分支相交的区域为第四薄膜晶体管的设置区;
所述发光控制线在所述第一分支上的正投影与所述第一分支相交的区域为第五薄膜晶体管的设置区;
所述发光控制线在所述第二分支上的正投影与所述第二分支相交的区域为第六薄膜晶体管的设置区;
所述第一扫描线在靠近所述第二端部的所述像素驱动电路的所述第二分支上的正投影与靠近所述第二端部的所述像素驱动电路的所述第二分支相交的区域为第七薄膜晶体管的设置区。
在本发明实施例提供的显示面板中,所述显示面板包括衬底层和第二金属图案,多个所述像素单元位于所述衬底层上,所述第二金属图案包括信号线和存储电容的第二极板,所述存储电容的第二极板与所述存储电容的第一极板相对设置,所述信号线位于相邻的一所述第一扫描线和一所述发光控制线之间。
在本发明实施例提供的显示面板中,所述第二金属图案还包括第三扫描线,所述第三扫描线位于所述第三薄膜晶体管和所述第四薄膜晶体管的设置区。
在本发明实施例提供的显示面板中,所述第一金属图案和所述第二金属图案均位于所述有源图案远离所述衬底层的一侧。
在本发明实施例提供的显示面板中,所述第一金属图案位于所述有源图案和所述衬底层之间,所述第二金属图案位于所述有源图案远离所述衬底层的一侧;或者,所述第二金属图案位于所述有源图案和所述衬底层之间,所述第一金属图案位于所述有源图案远离所述衬底层的一侧。
在本发明实施例提供的显示面板中,所述显示面板还包括位于所述有源图案远离所述衬底层一侧的第一源漏极图案和第二源漏极图案,所述第一源漏极图案位于所述第二源漏极图案和所述有源图案之间;所述第一源漏极图案通过过孔与所述有源图案电性连接。
本发明实施例还提供一种显示终端,包括终端主体和上述的显示面板,所述终端主体与所述显示面板组合为一体。
有益效果:本发明实施例提供的一种显示面板,包括多个像素单元,每一像素单元包括具有有源图案的像素驱动电路;其中,在显示面板中扫描线的延伸方向上,相邻两个有源图案以相邻两个像素单元之间的中线为轴呈对称设置;本发明通过将像素驱动电路的有源图案对称设置,可以节省空间,实现高分辨率显示,同时,还可以使数据线与Q点之间的距离变远,减弱数据线与Q点之间的电场,从而降低数据线与Q点之间的寄生电容,降低显示面板的串扰现象,提升显示面板高分辨率时的显示性能,并且,还可以提升显示面板在光学指纹解锁时的透过率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本发明实施例提供的像素驱动电路的电路图。
图2是现有技术的像素驱动电路的排版结构示意图。
图3是本发明实施例提供的有源图案的排版结构示意图。
图4是本发明实施例提供的有源图案和第一金属图案的相对位置示意图。
图5是本发明实施例提供的有源图案、第一金属图案以及第二金属图案的相对位置示意图。
图6是本发明实施例提供的第一源漏极图案和第二源漏极图案的相对位置示意图。
图7是本发明实施例提供的多个像素单元的相对位置示意图。
图8是本发明实施例提供的显示面板的排版结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。在附图中,为了清晰及便于理解和描述,附图中绘示的组件的尺寸和厚度并未按照比例。
如图1所示,为本发明实施例提供的像素驱动电路的电路图,所述像素驱动电路包括第一薄膜晶体管Tl、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容Cst以及发光器件EL。
第一薄膜晶体管T1的控制端与存储电容Cst的第一端、第三薄膜晶体管T3的第一端以及第四薄膜晶体管T4的第一端连接,第一薄膜晶体管T1的第一端通过第五薄膜晶体管T5连接至第一电源电压端VDD,第一薄膜晶体管T1的第二端通过第六薄膜晶体管T6连接至发光器件EL的阳极。
第二薄膜晶体管T2的控制端连接第二扫描线Scan(n),n为大于或等于2的整数,第二薄膜晶体管T2的第一端连接数据线Data,第二薄膜晶体管T2的第二端连接第一薄膜晶体管T1的第一端。
第三薄膜晶体管T3的控制端连接第二扫描线Scan(n),第三薄膜晶体管T3的第一端与第一薄膜晶体管T1的控制端连接,第三薄膜晶体管T3的第二端与第一薄膜晶体管T1的第二端连接。
第四薄膜晶体管T4的控制端与第一扫描线Scan(n-1)连接,第四薄膜晶体管T4的第一端与第一薄膜晶体管T1的控制端连接,第四薄膜晶体管T4的第二端与第一初始化信号线Vint1连接。
第五薄膜晶体管T5的控制端和第六薄膜晶体管T6的控制端均与发光控制线EM连接。第七薄膜晶体管T7的控制端与第二扫描线Scan(n)连接,第七薄膜晶体管T7的第一端与发光器件EL的阳极连接,第七薄膜晶体管T7的第二端与第二初始化信号线Vint2连接。
存储电容Cst的第二端与第一电源电压端VDD连接。
发光器件EL的阴极与第二电源电压端VSS连接。
其中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7均为P型且具有低温多晶硅有源层的薄膜晶体管。
需要说明的是,薄膜晶体管T1至T7中,控制端为栅极,第一端和第二端中的其中一个是源极,另一个是漏极。
可以理解的是,第四薄膜晶体管T4用于在第一扫描线Scan(n-1)的控制下,向第一节点Q输入第一初始化信号线Vint1的信号;第二薄膜晶体管T2用于在第二扫描线Scan(n)的控制下,向第二节点A输入数据线Data的信号;第一薄膜晶体管T1用于在第一节点Q和第二节点A电位的控制下,驱动发光器件EL发光。
可以理解的是,第三薄膜晶体管T3通过第一节点Q和第三节点B与第一薄膜晶体管T1相连,用于在第二扫描线Scan(n)的控制下,补偿第一薄膜晶体管T1的阈值电压;第七薄膜晶体管T7用于在第二扫描线Scan(n)的控制下,向发光器件EL的阳极输入第二初始化信号线Vint2的信号。
可以理解的是,第五薄膜晶体管T5通过第二节点A与第一薄膜晶体管T1相连,用于在发光控制线EM的控制下,导通第一电源电压端VDD流向第一薄膜晶体管T1的电流;第六薄膜晶体管T6通过第三节点B与第一薄膜晶体管T1相连,用于在发光控制线EM的控制下,导通第一薄膜晶体管T1流向发光器件EL的阳极D的电流。
可以理解的是,存储电容Cst通过第一节点Q与第一薄膜晶体管T1相连,通过第四节点C与第一电源电压端VDD相连,用于存储数据线Data的信号。
需要说明的是,本发明实施例提供的像素驱动电路的原理分为三个阶段:复位阶段t1、数据写入阶段t2以及发光阶段t3。
在复位阶段t1,第二扫描线Scan(n)的信号为高电平,第二薄膜晶体管T2、第三薄膜晶体管T3以及第七薄膜晶体管T7关闭;发光控制线EM的信号为高电平,第五薄膜晶体管T5和第六薄膜晶体管T6关闭;第一扫描线Scan(n-1)的信号为低电平,第四薄膜晶体管T4打开,向第一节点Q输入第一初始化信号线Vint1的信号,将第一节点Q的电位拉低。
在数据写入阶段t2,第一扫描线Scan(n-1)的信号为高电平,第四薄膜晶体管T4关闭,第二扫描线Scan(n)的信号为低电平,第二薄膜晶体管T2、第三薄膜晶体管T3以及第七薄膜晶体管T7打开,由于第一节点Q的电位为低,第三薄膜晶体管T3打开后将第一薄膜晶体管Tl的控制端和第二端短接,通过第一薄膜晶体管Tl的阈值电压在第一薄膜晶体管T1的控制端与第一端之间生成电压差,此时,第一薄膜晶体管T1开启,第二薄膜晶体管T2向第二节点A输入数据线Data的信号,该数据线Data的信号包含补偿的阈值电压,被输入至第一薄膜晶体管TI的控制端,从而补偿了第一薄膜晶体管T1的阈值电压偏差。写入的数据线Data的信号通过第一薄膜晶体管T1给第一节点Q充电,直至第一节点Q的电压变为VData-Vth,第一薄膜晶体管Tl截止。此外,由于第七薄膜晶体管T7开启,因此发光器件EL的阳极D接收第二初始化信号线Vint2的信号而被复位。
在发光阶段t3,发光控制线EM的信号为低电平,第五薄膜晶体管T5和第六薄膜晶体管T6打开,第五薄膜晶体管T5导通第一电源电压端VDD流向第一薄膜晶体管T1的电流,第六薄膜晶体管T6导通第一薄膜晶体管Tl流向发光器件EL的阳极D的电流。此时,流经发光器件EL的驱动电流满足公式I=1/2K[VDD-(VData-Vth)-Vth]2=1/2K(VDD-VData)2。发光器件EL在驱动电流Ⅰ的作用下工作发光。
接下来,如图2所示,为现有技术的像素驱动电路的排版结构示意图,可以理解的是,按照图2的排版结构会使得数据线Data与第一节点Q(即第一薄膜晶体管T1的栅极)之间产生较大的寄生电容,在高分辨率显示时,容易造成串扰现象,影响显示效果。
本发明实施例提供一种显示面板,包括多个像素单元,每一所述像素单元包括具有有源图案10(如图3)的像素驱动电路(像素驱动电路的电路图和原理请参阅图1及相关说明,此处不再赘述);其中,如图3所示,为本发明实施例提供的有源图案的排版结构示意图,在所述显示面板中扫描线的延伸方向上,相邻两个所述有源图案10以相邻两个所述像素单元(图未示)之间的中线L0为轴呈对称设置。
可以理解的是,本发明通过将像素驱动电路的有源图案10对称设置,可以节省空间,实现高分辨率显示,同时,还可以使数据线Data(如图1)与Q点(即第一薄膜晶体管T1的栅极)之间的距离变远,减弱数据线Data与Q点之间的电场,从而降低数据线Data与Q点之间的寄生电容,降低显示面板的串扰现象,提升显示面板高分辨率时的显示性能,并且,还可以提升显示面板在光学指纹解锁时的透过率。
在一种实施例中,所述有源图案10包括第一分支101、第二分支102以及第三分支103;所述第一分支101沿所述显示面板中数据线的延伸方向排布;所述第二分支102沿所述数据线的延伸方向排布;所述第三分支103沿所述扫描线的延伸方向排布,所述第三分支103的一端与所述第一分支101连通,所述第三分支103的另一端与所述第二分支102连通。
在一种实施例中,所述第二分支102包括第一端部1021(如图4)和第二端部1022(如图4),所述第二分支102的所述第一端部1021为靠近所述第一端部1021的所述像素驱动电路的组成部分。
具体的,请参阅图4,为本发明实施例提供的有源图案和第一金属图案的相对位置示意图,在一种实施例中,所述显示面板包括第一金属图案20,所述第一金属图案20包括第一扫描线201、第二扫描线202、存储电容Cst的第一极板203以及发光控制线204。
其中,所述存储电容Cst的第一极板203在所述第三分支103上的正投影与所述第三分支103相交的区域为第一薄膜晶体管T1的设置区。
所述第二扫描线202在所述第一分支101上的正投影与所述第一分支101相交的区域为第二薄膜晶体管T2的设置区。
所述第二扫描线202在所述第二分支102上的正投影与所述第二分支102相交的区域为第三薄膜晶体管T3的设置区。
所述第一扫描线201在所述第二分支102上的正投影与所述第二分支102相交的区域为第四薄膜晶体管T4的设置区。
所述发光控制线204在所述第一分支101上的正投影与所述第一分支101相交的区域为第五薄膜晶体管T5的设置区。
所述发光控制线204在所述第二分支102上的正投影与所述第二分支102相交的区域为第六薄膜晶体管T6的设置区。
所述第一扫描线201在靠近所述第二端部1022的所述像素驱动电路的所述第二分支102上的正投影与靠近所述第二端部1022的所述像素驱动电路的所述第二分支102相交的区域为第七薄膜晶体管T7的设置区。
从图4中可以看出,第七薄膜晶体管T7的设置区位于下一行像素单元的有源图案与第一扫描线201的交叠处,即下一行像素单元的第二分支102的第一端部1021为图4示出的像素驱动电路的组成部分。从图4中还可以看出,在扫描线的延伸方向上,不仅有源图案10(如图3)对称设置,薄膜晶体管T1、T2、T3、T4、T5、T6以及T7均对称设置,可以节省空间,实现高分辨率显示,透过率也更好,提升光学指纹解锁效果。
接下来,请参阅图5,为本发明实施例提供的有源图案、第一金属图案以及第二金属图案的相对位置示意图,在本实施例中,所述显示面板包括衬底层(图未示)和第二金属图案30,多个所述像素单元(图未示)位于所述衬底层上,所述第二金属图案30包括信号线301和存储电容Cst的第二极板302,所述存储电容Cst的第二极板302与所述存储电容Cst的第一极板203相对设置,所述信号线301位于相邻的一所述第一扫描线201和一所述发光控制线204之间。
可以理解的是,所述信号线301用于将初始化信号分别输入第四薄膜晶体管T4(如图4)和第七薄膜晶体管T7(如图4)。
在一种实施例中,所述第二金属图案30还包括第三扫描线(图未示),所述第三扫描线位于所述第三薄膜晶体管T3(如图4)和所述第四薄膜晶体管T4(如图4)的设置区。
可以理解的是,在本实施例中,第三薄膜晶体管T3和第四薄膜晶体管T4是双栅结构,其中,第三薄膜晶体管T3的第一栅极接入第二扫描线202(如图4),第三薄膜晶体管T3的第二栅极接入第三扫描线;第四薄膜晶体管T4的第一栅极接入第一扫描线201(如图4),第四薄膜晶体管T4的第二栅极接入第三扫描线,本发明实施例通过将第三薄膜晶体管T3和第四薄膜晶体管T4设置为双栅结构,不仅可以减小像素驱动电路的漏电流,还能减小阈值电压偏差,改善显示效果。
具体的,由于第三薄膜晶体管T3和第四薄膜晶体管T4在长时间使用时,会出现阈值电压漂移现象,阈值电压会发生正偏或负偏,此时,可以向第三扫描线输入电位信号,对阈值电压漂移进行校正调整,使得流过发光器件EL中的驱动电流I稳定,从而可以改善显示效果。
在一种实施例中,所述第一金属图案20(如图4)和所述第二金属图案30均位于所述有源图案10(如图3)远离所述衬底层(图未示)的一侧。即第一薄膜晶体管T1(如图4)、第二薄膜晶体管T2(如图4)、第五薄膜晶体管T5(如图4)、第六薄膜晶体管T6(如图4)以及第七薄膜晶体管T7(如图4)的栅极均位于有源图案10的上方;第三薄膜晶体管T3(如图4)和第四薄膜晶体管T4(如图4)的第一栅极和第二栅极也位于有源图案10的上方。
在一种实施例中,所述第一金属图案20(如图4)位于所述有源图案10(如图3)和所述衬底层(图未示)之间,所述第二金属图案30位于所述有源图案10远离所述衬底层的一侧;或者,所述第二金属图案30位于所述有源图案10和所述衬底层之间,所述第一金属图案20位于所述有源图案10远离所述衬底层的一侧。即第三薄膜晶体管T3(如图4)和第四薄膜晶体管T4(如图4)的第一栅极和第二栅极的其中之一位于衬底层和有源图案10之间,其中另一位于有源图案10的上方。
接下来,请参阅图6,为本发明实施例提供的第一源漏极图案和第二源漏极图案的相对位置示意图,在本实施例中,所述显示面板还包括位于所述有源图案10(如图3)远离所述衬底层(图未示)一侧的第一源漏极图案40和第二源漏极图案50,所述第一源漏极图案40位于所述第二源漏极图案50和所述有源图案10之间;所述第一源漏极图案40通过过孔与所述有源图案10电性连接。
可以理解的是,所述第一源漏图案40包括第一薄膜晶体管T1(如图4)、第二薄膜晶体管T2(如图4)、第三薄膜晶体管T3(如图4)、第四薄膜晶体管T4(如图4)、第五薄膜晶体管T5(如图4)、第六薄膜晶体管T6(如图4)以及第七薄膜晶体管T7(如图4)的源极和漏极,所述源极和所述漏极分别通过过孔与所述有源图案10电性连接。
在一种实施例中,所述第二源漏极图案50包括第一电源电压端VDD(如图1)的信号线,所述第一电源电压端VDD的信号线也通过过孔与第五薄膜晶体管T5(如图4)的第一端电性连接。
在一种实施例中,所述数据线Data(如图1)与第一源漏极图案40或第二源漏极图案50同层设置,所述数据线Data与第二薄膜晶体管T2(如图4)的第一端电性连接。
接下来,请参阅图7,为本发明实施例提供的多个像素单元的相对位置示意图,多个像素单元60包括多个红色像素单元601、多个绿色像素单元602以及多个蓝色像素单元603,其中,每一所述红色像素单元601以及每一所述蓝色像素单元603的四周均被四个绿色像素单元602围绕,每一所述绿色像素单元602的四周均被2个红色像素单元601和2个蓝色像素单元603围绕,且2个红色像素单元601位于同一根对角线上,2个蓝色像素单元603位于同一根对角线上。
接下来,请参阅图8,为本发明实施例提供的显示面板的排版结构示意图,显示面板包括衬底层(图未示)和位于衬底层上的多个像素单元60(如图7),多个像素单元60包括多个红色像素单元601、多个绿色像素单元602以及多个蓝色像素单元603,每一像素单元60还包括像素驱动电路604,所述像素驱动电路604的电路图及原理请参阅图1及相关说明,所述像素驱动电路604的排版结构请参阅图3至图6及相关说明,此处不再赘述。
本发明实施例还提供一种显示终端,包括终端主体和上述的显示面板,所述终端主体与所述显示面板组合为一体,所述显示面板的基本结构请参阅图1、图3至图8及相关说明,此处不再赘述。本发明实施例提供的显示终端可以为:手机、平板电脑、笔记本电脑、电视机、数码相机、导航仪等具有显示功能的产品或部件。
综上所述,本发明实施例提供的一种显示面板,包括多个像素单元,每一像素单元包括具有有源图案的像素驱动电路;其中,在显示面板中扫描线的延伸方向上,相邻两个有源图案以相邻两个像素单元之间的中线为轴呈对称设置;本发明通过将像素驱动电路的有源图案对称设置,可以节省空间,实现高分辨率显示,同时,还可以使数据线与Q点之间的距离变远,减弱数据线与Q点之间的电场,从而降低数据线与Q点之间的寄生电容,降低显示面板的串扰现象,提升显示面板高分辨率时的显示性能,并且,还可以提升显示面板在光学指纹解锁时的透过率,解决了现有技术的显示面板采用低温多晶硅薄膜晶体管,在高分辨显示时串扰较大的技术问题。
以上对本发明实施例所提供的一种显示面板及显示终端进行了详细介绍。应理解,本文所述的示例性实施方式应仅被认为是描述性的,用于帮助理解本发明的方法及其核心思想,而并不用于限制本发明。
Claims (10)
1.一种显示面板,其特征在于,包括多个像素单元,每一所述像素单元包括具有有源图案的像素驱动电路;
其中,在所述显示面板中扫描线的延伸方向上,相邻两个所述有源图案以相邻两个所述像素单元之间的中线为轴呈对称设置。
2.如权利要求1所述的显示面板,其特征在于,所述有源图案包括:
第一分支,沿所述显示面板中数据线的延伸方向排布;
第二分支,沿所述数据线的延伸方向排布;以及
第三分支,沿所述扫描线的延伸方向排布,所述第三分支的一端与所述第一分支连通,所述第三分支的另一端与所述第二分支连通。
3.如权利要求2所述的显示面板,其特征在于,所述第二分支包括第一端部和第二端部,所述第二分支的所述第一端部为靠近所述第一端部的所述像素驱动电路的组成部分。
4.如权利要求3所述的显示面板,其特征在于,所述显示面板包括第一金属图案,所述第一金属图案包括第一扫描线、第二扫描线、存储电容的第一极板以及发光控制线;
其中,所述存储电容的第一极板在所述第三分支上的正投影与所述第三分支相交的区域为第一薄膜晶体管的设置区;
所述第二扫描线在所述第一分支上的正投影与所述第一分支相交的区域为第二薄膜晶体管的设置区;
所述第二扫描线在所述第二分支上的正投影与所述第二分支相交的区域为第三薄膜晶体管的设置区;
所述第一扫描线在所述第二分支上的正投影与所述第二分支相交的区域为第四薄膜晶体管的设置区;
所述发光控制线在所述第一分支上的正投影与所述第一分支相交的区域为第五薄膜晶体管的设置区;
所述发光控制线在所述第二分支上的正投影与所述第二分支相交的区域为第六薄膜晶体管的设置区;
所述第一扫描线在靠近所述第二端部的所述像素驱动电路的所述第二分支上的正投影与靠近所述第二端部的所述像素驱动电路的所述第二分支相交的区域为第七薄膜晶体管的设置区。
5.如权利要求4所述的显示面板,其特征在于,所述显示面板包括衬底层和第二金属图案,多个所述像素单元位于所述衬底层上,所述第二金属图案包括信号线和存储电容的第二极板,所述存储电容的第二极板与所述存储电容的第一极板相对设置,所述信号线位于相邻的一所述第一扫描线和一所述发光控制线之间。
6.如权利要求5所述的显示面板,其特征在于,所述第二金属图案还包括第三扫描线,所述第三扫描线位于所述第三薄膜晶体管和所述第四薄膜晶体管的设置区。
7.如权利要求6所述的显示面板,其特征在于,所述第一金属图案和所述第二金属图案均位于所述有源图案远离所述衬底层的一侧。
8.如权利要求6所述的显示面板,其特征在于,所述第一金属图案位于所述有源图案和所述衬底层之间,所述第二金属图案位于所述有源图案远离所述衬底层的一侧;或者,所述第二金属图案位于所述有源图案和所述衬底层之间,所述第一金属图案位于所述有源图案远离所述衬底层的一侧。
9.如权利要求5所述的显示面板,其特征在于,所述显示面板还包括位于所述有源图案远离所述衬底层一侧的第一源漏极图案和第二源漏极图案,所述第一源漏极图案位于所述第二源漏极图案和所述有源图案之间;所述第一源漏极图案通过过孔与所述有源图案电性连接。
10.一种显示终端,其特征在于,包括终端主体和如权利要求1至9任一项所述的显示面板,所述终端主体与所述显示面板组合为一体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210059521.9A CN114447072A (zh) | 2022-01-19 | 2022-01-19 | 显示面板及显示终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210059521.9A CN114447072A (zh) | 2022-01-19 | 2022-01-19 | 显示面板及显示终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114447072A true CN114447072A (zh) | 2022-05-06 |
Family
ID=81367556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210059521.9A Pending CN114447072A (zh) | 2022-01-19 | 2022-01-19 | 显示面板及显示终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114447072A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023230870A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
-
2022
- 2022-01-19 CN CN202210059521.9A patent/CN114447072A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023230870A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11436978B2 (en) | Pixel circuit and display device | |
US12002414B2 (en) | Display panel and display device | |
US10943545B2 (en) | Pixel circuit and display apparatus | |
US20190189055A1 (en) | Pixel driving circuit and driving method thereof, and layout structure of transistor | |
US11776481B2 (en) | Display substrate and manufacture method thereof, and display device | |
CN114220839B (zh) | 显示面板 | |
US11244602B2 (en) | Shift register and method for driving the same, light-emitting control circuit and display apparatus | |
US11893937B2 (en) | Pixel circuit, driving method thereof, array substrate, display panel, and display device | |
CN114026629B (zh) | 显示基板及显示装置 | |
CN114822411B (zh) | 显示面板和显示装置 | |
US11783772B2 (en) | Array substrate, display panel, and display device | |
US20240135898A1 (en) | Display substrate and display device | |
US20240122014A1 (en) | Display substrate and display device | |
CN114447072A (zh) | 显示面板及显示终端 | |
CN112670305A (zh) | 显示面板和显示装置 | |
US20220254856A1 (en) | Display substrate and display device | |
US11915655B2 (en) | Shift register unit, method for driving shift register unit, gate driving circuit, and display device | |
CN112071273A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
CN216871964U (zh) | 显示面板和显示装置 | |
US11837160B2 (en) | Display panel and driving method thereof, array substrate, display panel, and display device | |
US12014676B2 (en) | Display panel and display device | |
US20240112617A1 (en) | Cmos circuit | |
US20240078977A1 (en) | Display substrate and display apparatus | |
JP2009169043A (ja) | バッファ回路、電気光学装置、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |