CN114822411B - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114822411B
CN114822411B CN202210386946.0A CN202210386946A CN114822411B CN 114822411 B CN114822411 B CN 114822411B CN 202210386946 A CN202210386946 A CN 202210386946A CN 114822411 B CN114822411 B CN 114822411B
Authority
CN
China
Prior art keywords
pixel circuit
transistor
circuit row
signal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210386946.0A
Other languages
English (en)
Other versions
CN114822411A (zh
Inventor
张蒙蒙
李玥
黄静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202210386946.0A priority Critical patent/CN114822411B/zh
Publication of CN114822411A publication Critical patent/CN114822411A/zh
Application granted granted Critical
Publication of CN114822411B publication Critical patent/CN114822411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括多个子像素和栅极驱动电路，与一个移位寄存器单元电连接的至少两个相邻的像素电路行包括第A个像素电路行和第A+1个像素电路行；一帧时间内，第A个像素电路行完成阈值补偿阶段和数据写入阶段之后，第A+1个像素电路行进入阈值补偿阶段和数据写入阶段；第A个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V11大于第A+1个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V12。显示装置包括上述显示面板。本发明可以实现窄边框设计的同时，还可以避免出现显示亮度均一性差的问题，尽可能提升显示面板的显示品质。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。
背景技术
随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light EmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。采用OLED器件构成的OLED显示面板为电流驱动器件，通过控制流入每个像素单元中的OLED器件的电流，来控制像素单元的发光亮度。目前，人们对于显示器的窄边框要求也越来越高，为了进一步降低显示器边框的宽度，目前采用的技术是将栅极驱动电路(Gate On Array，GOA)制作在TFT(Thin Film Transistor，薄膜晶体管)阵列基板上，这样不仅可以减少制作程序，降低成本，且由于不需要栅极驱动芯片(Integrate Circuit，IC)，因而可以将边框做到很窄，提高TFT阵列基板的集成度。但是为了实现极致的窄边框设计来满足人们对显示面板的美观度要求的同时，往往不能兼顾显示器本身的显示效果，通常会带来亮度均一性差、显示效果不佳的问题。
因此，提供一种既可以实现窄边框设计，又可以提高显示均一性，提升显示品质的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种显示面板和显示装置，能够解决现有技术中设计的显示屏不能较好的兼顾窄边框需求和显示品质的问题。
本发明公开了一种显示面板，包括：多个阵列排布的子像素和栅极驱动电路；子像素包括电连接的像素电路和发光器件；多个像素电路沿第一方向排列形成像素电路行，多个像素电路行沿第二方向排列；其中，第一方向与第二方向相交；栅极驱动电路包括多个级联的移位寄存器单元，一个移位寄存器单元与至少两个相邻的像素电路行电连接；与一个移位寄存器单元电连接的至少两个相邻的像素电路行包括第A个像素电路行和第A+1个像素电路行；其中，A为正整数；像素电路至少包括电连接的驱动晶体管和数据写入模块，驱动晶体管的第一极连接第一电源信号，驱动晶体管的第二极连接发光器件，驱动晶体管的栅极为第一节点；数据写入模块的第一端连接数据电压信号，数据写入模块的第二端连接驱动晶体管的第一极，数据写入模块的控制端连接第一扫描信号，一个移位寄存器单元依次向至少两个相邻的像素电路行提供第一扫描信号；显示面板的工作阶段至少包括阈值补偿阶段和数据写入阶段，一帧时间内，第A个像素电路行完成阈值补偿阶段和数据写入阶段之后，第A+1个像素电路行进入阈值补偿阶段和数据写入阶段；第A个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位为V11；第A+1个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位为V12；其中，V11＞V12。
基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。
与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明设置显示面板的栅极驱动电路中，一个移位寄存器单元至少向两个相邻的像素电路行提供驱动信号，可以使得栅极驱动电路包括的移位寄存器单元的数量可以大大减少，有利于节省栅极驱动电路在显示面板边框的布局空间，从而在实现窄边框设计的同时，还可以为实现高PPI的显示面板提供了更大可能性。本发明还设置一个移位寄存器单元与至少两个相邻的像素电路行电连接时，在第A个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V11大于第A+1个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V12，将第A个像素电路行对应的第一节点的电位在其本身完成阈值补偿阶段时进行提高，抵消后续等待第A+1个像素电路行完成阈值补偿阶段和数据写入阶段的工作时的漏流原因导致的第一节点的电位的降低，使得最终在第A+1个像素电路行完成阈值补偿阶段和数据写入阶段后，第A个像素电路行对应的第一节点的电位与第A+1个像素电路行对应的第一节点的电位可以基本一致(基本相等)，从而可以在通过设置一个移位寄存器单元至少向两个相邻的像素电路行提供驱动信号实现窄边框设计的同时，还可以避免出现显示亮度均一性差的问题，尽可能提升显示面板的显示品质。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的显示面板的一种平面结构示意图；
图2是图1中子像素包括的像素电路和发光器件的连接结构示意图；
图3是图1中Q区域中相邻两个像素电路行中任意两个驱动晶体管的平面结构的比较示意图；
图4是图1中Q区域中相邻两个像素电路行中任意两个驱动晶体管的平面结构的比较示意图；
图5是图1中子像素包括的像素电路和发光器件的另一种连接结构示意图；
图6是图5中的像素电路和发光器件的具体电连接结构示意图；
图7是图5中的像素电路和发光器件的另一种具体电连接结构示意图；
图8是图1中Q区域中相邻两个像素电路行中任意两个第五晶体管的平面结构的比较示意图；
图9是图1中Q区域中相邻两个像素电路行中任意两个第六晶体管的平面结构的比较示意图；
图10是图6中的电路结构制作在显示面板上时第A个像素电路行的一种局部电路版图；
图11是图6中的电路结构制作在显示面板上时第A+1个像素电路行的一种局部电路版图；
图12是图6中的电路结构制作在显示面板上时第A个像素电路行的另一种局部电路版图；
图13是图6中的电路结构制作在显示面板上时第A+1个像素电路行的另一种局部电路版图；
图14是图5中的像素电路和发光器件的另一种具体电连接结构示意图；
图15是图14中的电路结构制作在显示面板上时第A个像素电路行的一种局部电路版图；
图16是图14中的电路结构制作在显示面板上时第A+1个像素电路行的一种局部电路版图；
图17是图14中的电路结构制作在显示面板上时第A个像素电路行的另一种局部电路版图；
图18是图14中的电路结构制作在显示面板上时第A+1个像素电路行的另一种局部电路版图；
图19是本发明实施例提供的显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1和图2，图1是本发明实施例提供的显示面板的一种平面结构示意图，图2是图1中子像素包括的像素电路和发光器件的连接结构示意图(可以理解的是，为了清楚示意本实施例的结构，图1进行了透明度填充)，本实施例提供的显示面板000包括：多个阵列排布的子像素00和栅极驱动电路01；
子像素00包括电连接的像素电路10和发光器件20；多个像素电路10沿第一方向X排列形成像素电路行10H，多个像素电路行10H沿第二方向Y排列；其中，第一方向X与第二方向Y相交；
栅极驱动电路01包括多个级联的移位寄存器单元011，一个移位寄存器单元011与至少两个相邻的像素电路行10H电连接；
与一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H包括第A个像素电路行10H(A)和第A+1个像素电路行10H(A+1)；其中，A为正整数；
像素电路10至少包括电连接的驱动晶体管DT和数据写入模块101，驱动晶体管DT的第一极连接第一电源信号Vpvdd，驱动晶体管DT的第二极连接发光器件20，驱动晶体管DT的栅极为第一节点N1；数据写入模块101的第一端连接数据电压信号Vdata，数据写入模块101的第二端连接驱动晶体管DT的第一极，数据写入模块101的控制端连接第一扫描信号S1，一个移位寄存器单元011依次向至少两个相邻的像素电路行10H提供第一扫描信号S1；
显示面板000的工作阶段至少包括阈值补偿阶段T1和数据写入阶段T2，一帧时间内，第A个像素电路行10H(A)完成阈值补偿阶段T1和数据写入阶段T2之后，第A+1个像素电路行10H(A+1)进入阈值补偿阶段T1和数据写入阶段T2；
第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位为V11；
第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位为V12；其中，V11＞V12。
具体而言，本实施例提供的显示面板000可以为有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，显示面板000可以包括多个子像素00和栅极驱动电路01，可选的，多个子像素00可以包括多种不同颜色(图1中以不同填充图案表示)，如至少可以包括红色子像素、绿色子像素、蓝色子像素，还可以包括白色子像素等；多个子像素00在显示面板000上可以呈阵列排布，或者还可以为其他排布方式，本实施例的图1仅以多个子像素00阵列排布为例进行示例说明，可以理解的是，本实施例的图1中以一个子像素00向显示面板000出光面的正投影形状为条状为例进行示例，具体实施时，子像素00的形状包括但不局限于此形状，可以根据实际需求进行设计。
如图1所示，本实施例的子像素00包括电连接的像素电路10和发光器件20，多个像素电路10沿第一方向X排列形成像素电路行10H，多个像素电路行10H沿第二方向Y排列；其中，第一方向X与第二方向Y相交；可选的，本实施例以第一方向X与第二方向Y在平行于显示面板000出光面的方向上相互垂直为例进行示例说明。可选的，发光器件20可以为有机发光二极管，像素电路10用于在显示面板000上与栅极驱动电路01和数据驱动电路连接的驱动信号线(如扫描线、数据线、电压信号线等，图中未示意)的信号作用下将发光驱动电流传输至发光器件20，为发光器件20提供驱动电流，使其发光。
如图1和图2所示，栅极驱动电路01用于为各个像素电路行10H的子像素00提供驱动信号(如扫描信号、复位信号、发光控制信号等)，本实施例的栅极驱动电路01包括多个级联的移位寄存器单元011，一个移位寄存器单元011与至少两个相邻的像素电路行10H电连接。本实施例设置一个移位寄存器单元011至少向两个相邻的像素电路行10H提供驱动信号，可以使得栅极驱动电路01包括的移位寄存器单元011的数量可以大大减少，有利于节省栅极驱动电路01在显示面板000边框的布局空间，从而在实现窄边框设计的同时，还可以为实现高PPI(Pixels Per Inch，像素密度)的显示面板提供了更大可能性。
可以理解的是，本实施例的图中仅以一个移位寄存器单元011向两个相邻的像素电路行10H提供驱动信号为例进行示例说明，具体实施时，一个移位寄存器单元011还可以向多个相邻的像素电路行10H提供驱动信号为例进行示例说明，如一个移位寄存器单元011还可以向三个相邻的像素电路行10H提供驱动信号，或者一个移位寄存器单元011还可以向四个相邻的像素电路行10H提供驱动信号等，本实施例不作具体限定。本实施例的图1仅是简单示意出一个移位寄存器单元011至少与两个相邻的像素电路行10H电连接的结构示意图，具体实施时，移位寄存器单元011与各个子像素00的电连接关系包括但不局限于此，移位寄存器单元011还可以包括多个电信号输入端和多个电信号输出端，电信号输入端可以与显示面板000上绑定的驱动芯片或者柔性电路板电连接，用于为移位寄存器单元提供电信号，移位寄存器单元011的多个电信号输出端可以电连接至像素电路行10H中的各个像素电路10，为各个子像素00提供驱动信号，本实施例在此不作赘述，具体实施时，可参考相关技术中栅极驱动电路与子像素中像素电路的电连接方式进行理解。
如图1和图2所示，本实施例的像素电路10至少包括电连接的驱动晶体管DT和数据写入模块101，驱动晶体管DT的第一极(可以为源极)连接第一电源信号Vpvdd，驱动晶体管DT的第二极(可以为漏极)连接发光器件20，驱动晶体管DT的栅极作为第一节点N1，第一电源信号Vpvdd可以作为电源信号提供至各个子像素00的像素电路10，驱动晶体管DT的第二极(可以为漏极)与发光器件20的阳极连接。可选的，发光器件20的阴极可以连接第二电源信号Vpvee，第二电源信号Vpvee可以作为电源信号提供至各个子像素00的像素电路10；其中，第一电源信号Vpvdd的值大于第二电源信号Vpvee的值。本实施例解释说明了像素电路10还可以连接有电源信号，电源信号用于为像素电路10供电提供电源，以使得像素电路10能够进行其驱动工作；其中，驱动晶体管DT的第一极连接第一电源信号Vpvdd，可选的，驱动晶体管DT的第一极与第一电源信号Vpvdd之间还可以包括像素电路10的其他结构，如驱动晶体管DT的第一极与第一电源信号Vpvdd之间还可以包括其他晶体管，通过晶体管的导通实现两者的连接，本实施例中的连接可以指直接电连接或者间接电连接，第一电源信号Vpvdd可以作为像素电路10的正电源信号使用。进一步可选的驱动晶体管DT的第一极可以间接连接显示面板000中的第一电源信号线(图中未示意)，通过第一电源信号线为驱动晶体管DT的第一极提供第一电源信号Vpvdd。驱动晶体管DT的第二极与发光器件20的阳极连接，可选的，驱动晶体管DT的第二极与发光器件20的阳极之间还可以包括像素电路10的其他结构，如驱动晶体管DT的第二极与发光器件20的阳极之间还可以包括其他晶体管，通过晶体管的导通实现两者的连接，本实施例中的连接可以指直接电连接或者间接电连接。发光器件20的阴极连接第二电源信号Vpvee，第二电源信号Vpvee可以作为像素电路10的负电源信号使用。进一步可选的发光器件20的阴极可以间接连接显示面板000中的第二电源信号线(图中未示意)，通过第二电源信号线为发光器件20的阴极提供第二电源信号Vpvee，设置第一电源信号Vpvdd的值大于第二电源信号Vpvee的值，可以使得在像素电路10的发光阶段，驱动晶体管DT和发光器件20之间形成电流通路，像素电路10产生的驱动电流从发光器件20的阳极流向阴极，实现驱动发光器件20发光。本实施例中的数据写入模块101的第一端连接数据电压信号Vdata，数据写入模块101的第二端连接驱动晶体管DT的第一极(可以为源极)，数据写入模块101的控制端连接第一扫描信号S1，数据写入模块10用于在第一扫描信号S1的控制下使得数据写入模块101导通，向驱动晶体管DT提供数据电压信号Vdata。
本实施例提供的显示面板000的工作阶段至少包括阈值补偿阶段T1和数据写入阶段T2，可以理解的是，具体实施时，本实施例中显示面板000的工作阶段包括但不仅限于阈值补偿阶段T1和数据写入阶段T2，还可以包括其他如复位阶段、发光阶段等，本实施例在此不作赘述，具体可参考相关技术中有机发光显示面板的工作原理进行理解。本实施例的显示面板000在一帧时间内，第A个像素电路行10H(A)完成阈值补偿阶段T1和数据写入阶段T2之后，第A+1个像素电路行10H(A+1)进入阈值补偿阶段T1和数据写入阶段T2。其中，一帧时间即1个Frame，一帧指一幅静止的画面，一帧时间指的是完成一幅静止的画面显示所需的时间，本实施例中可以理解为在一帧时间内，栅极驱动电路01完成向每一个像素电路行10H提供驱动信号，逐行打开每一个子像素00，数据驱动电路(图中未示意，可集成设置于驱动芯片或柔性电路板中)完成将数据电压信号Vdata写入至每一条数据线(图中未示意)，并通过数据线传输至各个子像素00的过程。
可选的，本实施例中的阈值补偿阶段T1可以理解为抓取驱动晶体管DT的阈值电压Vth并补偿至驱动晶体管DT的栅极(即第一节点N1)的工作过程。数据写入阶段T2可以理解为根据抓取的阈值电压Vth(Vth为驱动晶体管DT对应的阈值电压)，完成对驱动晶体管DT的阈值电压补偿之后，数据写入模块101进一步继续向驱动晶体管N1的第一极提供数据电压信号Vdata的工作过程。
可选的，在一些其他实施例中，数据写入阶段T2也可以理解为数据写入模块101在第一扫描信号S1的控制下导通，数据电压信号Vdata写入驱动晶体管DT的整个工作过程，此时数据写入阶段T2可以包括阈值补偿阶段T1，即阈值补偿阶段T1可以为数据写入阶段T2中的一部分工作阶段。由于数据写入模块101在阈值补偿阶段T1也需要将数据电压信号Vdata写入驱动晶体管DT的第一极，使得第一节点N1的电位从其原始复位后的电位比如复位信号Vref逐渐变化为Vdata-|Vth|，实现对驱动晶体管DT栅极的电压补偿，因此在阈值补偿阶段T1期间，数据写入模块101也处于在第一扫描信号S1的控制下导通的状态，因此若数据写入阶段T2理解为数据写入模块101在第一扫描信号S1的控制下导通的整个阶段，则阈值补偿阶段T1可以理解为数据写入阶段T2一段工作时间。可以理解的是，本实施例对于数据写入阶段T2和阈值补偿阶段T1的定义不作具体限定，具体实施时，可根据实际设计需求选择设置。
相关技术中，针对显示面板设置一个移位寄存器单元与两个相邻的像素电路行电连接的设计中，由于第A个像素电路行开启写入数据电压信号之后，下一行即第A+1个像素电路行才能开启写入数据电压信号，这样容易导致第A个像素电路行完成阈值补偿阶段和数据写入阶段后，有一行的等待时间，一行的等待时间即为第A+1个像素电路行开启后写入数据电压信号的时间，而这段等待时间中，驱动晶体管的栅极即第一节点容易漏流，使得在该一行的等待时间内，第一节点的电位逐渐降低。并且当第A+1个像素电路行完成写入数据电压信号后，第A个像素电路行对应的第一节点N1的电位可能已经远远小于第A+1个像素电路行对应的第一节点N1的电位，进而在发光阶段很容易出现第A个像素电路行对应的子像素偏亮，第A+1个像素电路行对应的子像素偏暗，出现隔行的亮暗线，大大影响了显示品质。尤其对于穿戴显示产品，一行的扫描时间长达30-50us，即第A个像素电路行完成阈值补偿阶段和数据写入阶段后，等待的时间长达30～50us，导致上一行即第A个像素电路行对应的第一节点的电位漏流更明显，亮暗差异更大。
为了解决上述问题，本实施例设置第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位为V11；第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位为V12；其中，V11＞V12。即一个移位寄存器单元011与两个相邻的像素电路行10H电连接时，在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，抵消后续等待第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1和数据写入阶段T2的工作时的漏流原因导致的第一节点N1的电位的降低，使得最终在第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1和数据写入阶段T2后，第A个像素电路行10H(A)对应的第一节点N1的电位与第A+1个像素电路行10H(A+1)对应的第一节点N1的电位可以基本一致(基本相等)，从而可以在通过设置一个移位寄存器单元011至少向两个相邻的像素电路行10H提供驱动信号实现窄边框设计的同时，还可以避免出现显示亮度均一性差的问题，尽可能提升显示面板000的显示品质。
可以理解的是，本实施例对于如何将第A个像素电路行10H(A)对应的第一节点N1的电位在本身完成阈值补偿阶段T1时进行提高的设计结构不作具体限定，例如可以对第A个像素电路行10H(A)和第A+1个像素电路行10H(A+1)对应的像素电路的结构进行差异化设计，也可以直接对栅极驱动电路01向不同像素电路行10H提供的驱动信号进行差异化设计，还可以为其他设置方式，仅需满足能够使得同一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12即可，本实施例在此不作限定。
需要说明的是，本实施例的数据写入模块101在图2中仅以框图表示，对于数据写入模块101的具体结构本实施例不作限定，数据写入模块101可以包括电连接的至少一个晶体管等，像素电路10在图1中仅以框图表示，对于像素电路10的具体连接结构不作限定，具体实施时，像素电路10包括但不局限于本实施例的结构，像素电路10还可以包括其他能够实现发光器件20发光的结构，如复位模块、发光控制模块等(图2中以框图示意，并不表示具体结构)，本实施例在此不作赘述，具体可参考相关技术中有机发光显示面板中像素电路的结构进行理解。
需要进一步说明的是，本实施例的显示面板000的结构包括但不局限于上述结构，具体实施时，显示面板000中还可以包括其他能够实现显示功能的结构，本实施例在此不作赘述，具体可参考相关技术中有机发光二极管显示面板的结构进行理解。
在一些可选实施例中，请继续结合参考图1和图2，本实施例中，第A+1个像素电路行10H(A+1)完成数据写入阶段T2，第A个像素电路行10H(A)对应的第一节点N1的电位为V13，第A+1个像素电路行10H(A+1)对应的第一节点N1的电位为V2；其中，V13＜V12，V2＝V13。
本实施例解释说明了在设置一个移位寄存器单元011与至少两个相邻的像素电路行10H电连接时，在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，即将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，抵消后续等待第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1和数据写入阶段T2的工作时的漏流原因导致的第一节点N1的电位的降低的同时，还可以设置当第A+1个像素电路行10H(A+1)完成数据写入阶段T2后，虽然第A个像素电路行10H(A)对应的第一节点N1的电位因漏流继续下降至V13，即当第A+1个像素电路行10H(A+1)完成数据写入阶段T2后，虽然会出现因继续漏流使得第A个像素电路行10H(A)对应的第一节点N1的电位V13继续下降至小于V12，即虽然V13仍然会小于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，但是由于原先将第A个像素电路行10H(A)对应的第一节点N1的电位在第A个像素电路行10H(A)完成阈值补偿阶段T1后进行了提高，因此即使因继续漏流使得第A个像素电路行10H(A)对应的第一节点N1的电位下降至V13，仍然可以使得第A+1个像素电路行10H(A+1)完成数据写入阶段T2时，第A+1个像素电路行10H(A+1)对应的第一节点N1的电位V2与此时第A个像素电路行10H(A)对应的第一节点N1的电位V13保持相等或基本相等，在第A+1个像素电路行10H(A+1)完成数据写入阶段T2后，避免出现第A个像素电路行10H(A)因等待的时间过长造成两个相邻像素电路行10H的第一节点N1的电位差异过大的问题，进而可以在通过设置一个移位寄存器单元011至少向两个相邻的像素电路行10H提供驱动信号实现窄边框设计的同时，还可以避免出现相邻行亮度差异明显的问题，有利于提高显示面板000的整体显示亮度均一性，更好的提升显示面板000的显示品质。
在一些可选实施例中，请结合参考图1-图2和图3-图4，图3是图1中Q区域中相邻两个像素电路行中任意两个驱动晶体管的平面结构的比较示意图，图4是图1中Q区域中相邻两个像素电路行中任意两个驱动晶体管的平面结构的比较示意图(可以理解的是，为了清楚示意本实施例的结构，图3和图4进行了透明度填充)，本实施例中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的驱动晶体管DT的沟道区的宽长比W11/L11大于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的沟道区的宽长比W12/L12。
本实施例解释说明了为了使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，可以将像素电路10中的阈值补偿路径上传输信号的晶体管进行差异化设计，如可以对一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的驱动晶体管DT和第A+1个像素电路行10H(A+1)中的驱动晶体管DT进行差异化设计，具体为设置第A个像素电路行10H(A)中的驱动晶体管DT的沟道区的宽长比W11/L11大于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的沟道区的宽长比W12/L12；其中，驱动晶体管DT可以包括栅极DTG、源极DTS、漏极DTD和有源部DTP，显示面板000可以包括衬底001(图中未填充)，像素电路10和发光器件20等可以均制作于衬底001上，在垂直于该衬底所在平面的方向上，驱动晶体管DT的栅极DTG与驱动晶体管DT的有源部DTP交叠的区域为驱动晶体管DT的沟道区DTC。在平行于显示面板000出光面的方向上，沿方向Y1，驱动晶体管DT的沟道区DTC的长度为L1，其中方向Y1指的是驱动晶体管DT的源极DTS指向漏极DTD的方向，沿方向X1，驱动晶体管DT的沟道区DTC的宽度为W1，其中方向X1指的是在平行于显示面板000出光面的方向上与方向Y1相交的方向，本实施例以方向Y1与方向X1在平行于显示面板出光面的方向上相交为例进行示例说明，则驱动晶体管DT的沟道区DTC的宽长比为W1/L1。
本实施例设置第A个像素电路行10H(A)中的驱动晶体管DT的沟道区DTC的宽长比W11/L11大于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的沟道区DTC的宽长比W12/L12，可以如图3所示，设置W11等于W12、L11小于L12，即第A个像素电路行10H(A)中的驱动晶体管DT的有源部DTP的宽度W11与第A+1个像素电路行10H(A+1)中的驱动晶体管DT的有源部DTP的宽度W12相等，第A个像素电路行10H(A)中的驱动晶体管DT的栅极DTG的宽度L11小于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的栅极DTG的宽度L12；或者还可以如图4所示，设置W11大于W12、L11等于L12，即第A个像素电路行10H(A)中的驱动晶体管DT的有源部DTP的宽度W11大于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的有源部DTP的宽度W12，第A个像素电路行10H(A)中的驱动晶体管DT的栅极DTG的宽度L11与第A+1个像素电路行10H(A+1)中的驱动晶体管DT的栅极DTG的宽度L12相等，进而实现W11/L11大于W12/L12，从而使得相邻两个像素电路行10H中的第A个像素电路行10H(A)中的驱动晶体管DT的沟道区DTC的宽长比W11/L11大于第A+1个像素电路行10H(A+1)中的驱动晶体管DT的沟道区DTC的宽长比W12/L12，以增大第A个像素电路行10H(A)中的驱动晶体管DT的开启电流，由于增大了第A个像素电路行10H(A)中的驱动晶体管DT的开启电流，因此在阈值电压补偿时第A个像素电路行10H(A)中的驱动晶体管DT的电流就越大，而阈值电压补偿的过程是使得第一节点N1的电位从其原始复位后的电位比如复位信号Vref逐渐变化为Vdata-|Vth|的过程，因此在阈值电压补偿时第A个像素电路行10H(A)中的驱动晶体管DT的电流越大，就可以越接近于Vdata-|Vth|，可以使得第A个像素电路行10H(A)中第一节点N1的电位得到有效提高，即便后续需要等待第A+1个像素电路行10H(A+1)工作，也可以抵消因等待时漏流原因导致的第A个像素电路行10H(A)中第一节点N1的电位的降低，进而有利于减弱相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
需要说明的是，为了清楚示意本实施例中相邻两个像素电路行10H中驱动晶体管DT的差异化设计结构，图3和图4仅对相邻两个像素电路行10H中驱动晶体管DT的平面结构进行了放大比较示意，具体实施时，相邻两个像素电路行10H中像素电路10的结构包括但不仅限于此差异化设计结构，还可以包括其他结构的差异化设计，仅需满足可以使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11可以大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12即可，本实施例在此不作赘述。
可以理解的是，本实施例为了将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，设置像素电路10中的阈值补偿路径上传输信号的晶体管进行差异化设计，仅是以驱动晶体管DT进行差异化设计为例进行示例说明，具体实施时，还可以包括其他在像素电路10中的阈值补偿路径上传输信号的晶体管，本实施例在此不作限定。
在一些可选实施例中，请继续结合参考图1和图2，本实施例中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的驱动晶体管DT接入的第一电源信号Vpvdd小于第A+1个像素电路行10H(A+1)中的驱动晶体管DT接入的第一电源信号Vpvdd。
本实施例解释说明了为了使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，可以将像素电路10中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，驱动晶体管DT接入的第一电源信号Vpvdd进行差异化设计，具体为设置第A个像素电路行10H(A)中的驱动晶体管DT接入的第一电源信号Vpvdd小于第A+1个像素电路行10H(A+1)中的驱动晶体管DT接入的第一电源信号Vpvdd，可选的，可以设置显示面板000中第A个像素电路行10H(A)中的驱动晶体管DT连接的第一电源信号线接入的第一电源信号Vpvdd的大小与第A+1个像素电路行10H(A+1)中的驱动晶体管DT连接的第一电源信号线接入的第一电源信号Vpvdd的大小不同，通过驱动芯片或者柔性电路板提供的第一电源信号Vpvdd大小不同，第A个像素电路行10H(A)中的驱动晶体管DT接入的第一电源信号Vpvdd相对较低，则发光器件20在发光时，在第一节点N1电位相同的情况下，流经第A个像素电路行10H(A)中的驱动晶体管DT的电流就小(因Vpvdd-Vdata较小)，进而流经发光器件20的电流就较小，从而可以在发光阶段减弱第A个像素电路行对应的子像素的亮度，弱化在发光阶段很容易出现第A个像素电路行10H(A)对应的子像素偏亮的现象，使得第A个像素电路行10H(A)对应的子像素与第A+1个像素电路行10H(A+1)对应的子像素亮度尽可能一致，避免出现隔行的亮暗线，有利于在实现窄边框设计的同时保证显示面板000的整体显示品质。
在一些可选实施例中，请结合参考图1和图5，图5是图1中子像素包括的像素电路和发光器件的另一种连接结构示意图，本实施例中，像素电路10还包括第一复位模块102、第二复位模块103、第一发光控制模块104、第二发光控制模块105、补偿模块106；
第一复位模块102的第一端连接第一复位信号Vref1，第一复位模块102的第二端连接第一节点N1，第一复位模块102的控制端连接第二扫描信号S2；
第二复位模块103的第一端连接第二复位信号Vref2，第二复位模块103的第二端连接发光器件20的阳极，第二复位模块103的控制端连接第三扫描信号S3；
第一发光控制模块104的第一端连接第一电源信号Vpvdd，第一发光控制模块104的第二端连接驱动晶体管DT的第一极，第一发光控制模块104的控制端连接第一发光控制信号EM1；
第二发光控制模块105的第一端连接驱动晶体管DT的第二极，第二发光控制模块105的第二端连接发光器件20的阳极，第二发光控制模块105的控制端连接第二发光控制信号EM2；
补偿模块106的第一端连接驱动晶体管DT的栅极，补偿模块106的第二端连接驱动晶体管DT的第二极，补偿模块106的控制端连接第四扫描信号S4；
发光器件20的阴极连接第二电源信号Vpvee。
本实施例解释说明了显示面板000中各个子像素00包括的像素电路10还包括第一复位模块102、第二复位模块103、第一发光控制模块104、第二发光控制模块105、补偿模块106；其中，第一复位模块102的第一端连接第一复位信号Vref1，可选的，第一复位模块102的第一端可以连接显示面板中的第一复位信号线(图中未示意)，通过第一复位信号线为第一复位模块102的第一端提供第一复位信号Vref1。当第一复位模块102在其控制端接入的第二扫描信号S2的控制下导通时，第一复位模块102的第一端接收的第一复位信号Vref1可以传输至驱动晶体管DT的栅极(第一节点N1)，而在第一复位模块102不导通时，即停止对驱动晶体管DT的栅极的复位。可选的，第一复位信号Vref1可以包括交替的高电平和低电平，第一复位信号Vref1可以利用其低电平的电位对驱动晶体管DT的栅极进行复位，进一步可选的，第一复位信号Vref1可为方波信号。本实施例的像素电路10通过设置第一复位模块102，对驱动晶体管DT的栅极进行复位，从而可以便于驱动晶体管DT在阈值补偿时的导通。
本实施例的第二复位模块103的第一端连接第二复位信号Vref2，第二复位模块103的第二端连接发光器件20的阳极，第二复位模块103的控制端连接第三扫描信号S3，可选的，第二复位模块103的第一端可以连接显示面板中的第二复位信号线(图中未示意)，通过第二复位信号线为第二复位模块103的第一端提供第二复位信号Vref2。当第二复位模块103在其控制端接入的第三扫描信号S3的控制下导通时，第二复位模块103的第一端接收的第二复位信号Vref2可以传输至发光器件20的阳极，而在第二复位模块103不导通时，即停止对发光器件20的阳极的复位。本实施例利用第二复位模块103对发光器件20阳极的初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升显示面板000的显示效果。
可选的，本实施例的第一复位信号Vref1的值与第二复位信号Vref2的值可以相同或不同，第一复位信号Vref1的值与第二复位信号Vref2的值相同(未附图示意)时，可以连接至同一条复位信号线，有利于节省面板空间。或者当第一复位信号Vref1的值与第二复位信号Vref2的值不同(如图5所示)时，可以分别电连接至不同的复位信号线，从而使得第一复位模块102和第二复位模块103利用不同的复位信号对驱动晶体管DT的栅极和发光器件20的阳极进行复位，可选的，第一复位信号Vref1的值可以大于第二复位信号Vref2的值，由于第一复位信号Vref1不能太低，第一复位信号Vref1的电位若太低，则在数据写入阶段的数据写入模块101将固定的数据电压信号写入驱动晶体管DT的栅极时，由于第一复位信号Vref1将驱动晶体管DT的栅极原本的电位拉的很低，所以很可能会造成对驱动晶体管DT的栅极的充电充不满。而第二复位信号Vref2的电位值则希望要更低一点，以便于对发光器件20的阳极复位更彻底，避免发生相邻子像素00的发光器件20之间的横向漏电流引起的子像素00偷亮的现象。
本实施例的第一发光控制模块104连接于第一电源信号Vpvdd和驱动晶体管DT的第一极之间，第二发光控制模块105连接于发光器件20的阳极和驱动晶体管DT的第二极之间，第一发光控制模块104和第二发光控制模块105用于在发光器件20的发光阶段为发光器件20提供发光控制信号。可选的，本实施例的第一发光控制模块104的控制端和第二发光控制模块105的控制端还可以分别连接第一发光控制信号EM1和第二发光控制信号EM2，第一发光控制信号EM1和第二发光控制信号EM2用于分别控制发光控制模块的导通与否。具体的，第一发光控制模块104的第一端连接第一电源信号Vpvdd，第一发光控制模块104的第二端连接驱动晶体管DT的第一极，第一发光控制模块104的控制端连接第一发光控制信号EM1，在第一发光控制信号EM1为有效信号控制第一发光控制模块104导通时，第一电源信号Vpvdd传输至驱动晶体管DT的第一极，进一步可选的，第一发光控制信号EM1可与显示面板000中的第一发光控制信号线(图中未示意)连接。第二发光控制模块105的第一端连接驱动晶体管DT的第二极，第二发光控制模块105的第二端连接发光器件20的阳极，第二发光控制模块105的控制端连接第二发光控制信号EM2，在第二发光控制信号EM2为有效信号控制第二发光控制模块105导通时，驱动晶体管DT产生的驱动电流可以驱动发光器件20发光，进一步可选的，第二发光控制信号EM2可与显示面板000中的第二发光控制信号线(图中未示意)连接。本实施例中通过第一发光控制信号EM1和第二发光控制信号EM2的控制，使得第一发光控制模块104和第二发光控制模块105可以在发光器件20的发光阶段导通，为发光器件20提供电流通路，使得发光器件20发光，而在其他阶段(如复位阶段或数据写入阶段等)控制第一发光控制模块104和第二发光控制模块105关断，以避免发光器件20在非发光阶段误发光。可选的，如图5所示，第一发光控制信号EM1和第二发光控制信号EM2可以连接在一起由同一发光控制信号线提供两个发光控制模块的发光控制信号，即第一发光控制模块104和第二发光控制模块105可以接收相同的发光控制信号EM，用于使得第一发光控制模块104打开的第一发光控制信号EM1和用于使得第二发光控制模块105打开的第二发光控制信号EM2可以共用，有利于减少采用该像素电路10的显示面板000中信号线的数量，提升显示面板透过率或者增加显示面板的布线空间。
本实施例的补偿模块106的第一端连接驱动晶体管DT的栅极(第一节点N1)，补偿模块106的第二端连接驱动晶体管DT的第二极，补偿模块106的控制端连接第四扫描信号S4，补偿模块106用于补偿驱动晶体管DT的阈值电压，补偿模块106在第四扫描信号S4的控制下导通时，可以将驱动晶体管DT的栅极(第一节点N1)和第二极(第三节点N3)短接，通过在驱动晶体管DT的栅极与第一极之间生成电压差，此时，驱动晶体管DT开启，数据写入模块101向驱动晶体管DT的第一极(第二节点N2)输入补偿后的数据电压信号，该补偿后的数据电压信号包含了所需补偿的阈值电压，并被传输至驱动晶体管DT的栅极，从而补偿了驱动晶体管DT的阈值电压偏差。
可以理解的是，本实施例的图5仅是示例性画出像素电路10与发光器件20的电连接结构，具体实施时，像素电路10的结构包括但不仅限于此，还可以包括其他结构，本实施例在此不作限定。本实施例的图5中第一复位模块102、第二复位模块103、第一发光控制模块104、第二发光控制模块105、补偿模块106均以框图示意，但并不表示其实际结构，具体实施时，第一复位模块102、第二复位模块103、第一发光控制模块104、第二发光控制模块105、补偿模块106本身的连接结构可以包括晶体管等电连接的结构，通过晶体管栅极的使能信号控制各个模块中晶体管的导通以实现模块与驱动晶体管DT的连通与否，本实施例对于各个模块的内部具体电连接结构不作限定，具体实施时，还可参考相关技术中像素电路的发光控制模块、补偿模块进行理解，本实施例在此不作赘述。
在一些可选实施例中，请继续结合参考图1和图5，本实施例中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第一复位模块102接入的第一复位信号Vref1大于第A+1个像素电路行10H(A+1)中的第一复位模块102接入的第一复位信号Vref1。
本实施例解释说明了为了使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，可以将像素电路10中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第一复位模块102接入的第一复位信号Vref1进行差异化设计，具体为设置第A个像素电路行10H(A)中的第一复位模块102接入的第一复位信号Vref1大于第A+1个像素电路行10H(A+1)中的第一复位模块102接入的第一复位信号Vref1，从而使得第A个像素电路行10H(A)对应的驱动晶体管DT的栅极即第一节点N1的电位起始电压更高，即在阈值电压补偿起始时，第一节点N1的起始电位更高，则即使完成数据写入阶段T2的工作后，即便第A个像素电路行10H(A)需要等待一行工作的时间，也可以抵消因等待时漏流原因导致的第A个像素电路行10H(A)中第一节点N1的电位的降低，进而有利于减弱相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
在一些可选实施例中，请结合参考图1、图5和图6，图6是图5中的像素电路和发光器件的具体电连接结构示意图，本实施例中，第一发光控制模块104包括第一晶体管M1，第一晶体管M1的栅极连接第一发光控制信号EM1，第一晶体管M1的第一极连接第一电源信号Vpvdd，第一晶体管M1的第二极连接驱动晶体管DT的第一极；
第二发光控制模块105包括第二晶体管M2，第二晶体管M2的栅极连接第二发光控制信号EM2，第二晶体管M2的第一极连接驱动晶体管DT的第二极，第二晶体管M2的第二极连接发光器件20的阳极；
第一复位模块102包括第三晶体管M3，第三晶体管M3的栅极连接第二扫描信号S2，第三晶体管M3的第一极连接第一复位信号Vref1，第三晶体管M3的第二极连接第一节点N1；
第二复位模块103包括第四晶体管M4，第四晶体管M4的栅极连接第三扫描信号S3，第四晶体管M4的第一极连接第二复位信号Vref2，第四晶体管M4的第二极连接发光器件20的阳极；
补偿模块106包括第五晶体管M5，第五晶体管M5的栅极连接第四扫描信号S4，第五晶体管M5的第一极连接驱动晶体管DT的栅极，第五晶体管M5的第二极连接驱动晶体管DT的第二极；
数据写入模块101包括第六晶体管M6，第六晶体管M6的栅极连接第一扫描信号S1，第六晶体管M6的第一极连接数据电压信号Vdata，第六晶体管M6的第二极连接驱动晶体管DT的第一极。
本实施例解释说明了像素电路10中数据写入模块101、第一复位模块102、第二复位模块103、第一发光控制模块104、第二发光控制模块105、补偿模块106的具体设置结构可以为第一发光控制模块104包括第一晶体管M1，第二发光控制模块105包括第二晶体管M2，第一复位模块102包括第三晶体管M3，第二复位模块103包括第四晶体管M4，补偿模块106包括第五晶体管M5，数据写入模块101包括第六晶体管M6，通过各个晶体管的栅极连接的使能信号控制晶体管的导通与否，进而实现各个模块与驱动晶体管DT和发光器件20之间的电连接与否。可以理解的是，本实施例仅是举例说明像素电路10中各个模块的设置结构，具体实施时，包括但不局限于此，还可以为其他设置结构。
可选的，如图6所示，本实施例中的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、驱动晶体管DT可以均为P型晶体管，即各个晶体管的有源部的材料包括硅半导体。即本实施例中的各个晶体管可以为半导体硅的P型晶体管，如P型低温多晶硅晶体管，从而可以利用低温多晶硅晶体管高迁移率和高驱动速度的特性，使得数据写入模块101写入数据电压信号Vdata时，驱动晶体管DT的响应速度较快，数据电压信号Vdata可以被迅速写入，避免因驱动晶体管DT打开时间较长而造成充电不足的现象，还可以通过采用低温多晶硅晶体管使得像素电路10保持较强的驱动能力。
进一步可选的，如图6所示，当本实施例中像素电路10包括的晶体管均为P型晶体管时，第一扫描信号S1和第四扫描信号S4可以连接至一起，如共同连接至扫描信号SP1，数据写入模块101的第六晶体管M6和补偿模块106的第五晶体管M5可以在阈值补偿阶段和数据写入阶段同时导通或截止，实现对驱动晶体管DT的阈值补偿和数据写入，有利于节省显示面板000的布局空间。第二扫描信号S2和第三扫描信号S3可以连接至一起，如共同连接至扫描信号SP2，第一复位模块102的第三晶体管M3和第二复位模块103的第四晶体管M4可以在复位阶段同时导通或截止，实现对驱动晶体管DT的栅极的复位和发光器件20的阳极的复位，有利于节省显示面板000的布局空间。
可选的，如图7所示，图7是图5中的像素电路和发光器件的另一种具体电连接结构示意图，本实施例中的第一复位模块102的第三晶体管M3和补偿模块106的第五晶体管M5可以为N型氧化物晶体管，如N型的IGZO(indium gallium zinc oxide，铟镓锌氧化物)晶体管，第三晶体管M3和第五晶体管M5的有源部材料包括铟镓锌氧化物，其他模块的第一晶体管M1、第二晶体管M2、第四晶体管M4、第六晶体管M6、驱动晶体管DT可以为P型晶体管，即第一晶体管M1、第二晶体管M2、第四晶体管M4、第六晶体管M6、驱动晶体管DT的有源部的材料包括硅半导体。半导体硅的P型晶体管相比于IGZO(indium gallium zinc oxide，铟镓锌氧化物)晶体管和N型晶体管而言，IGZO和N型晶体管防漏流性能较好。
本实施例的第一复位模块102包括N型氧化物晶体管的第三晶体管M3，N型氧化物晶体管的栅极即为第二扫描信号S2，当第二扫描信号S2为高电平信号时，N型氧化物晶体管的源漏极导通实现第一复位模块102的导通，即在N型氧化物晶体管的栅极为高电平信号的第二扫描信号S2时，第一复位信号Vref1从第一复位模块102的第一端传输至驱动晶体管DT的栅极(第一节点N1)。补偿模块106包括N型氧化物晶体管的第五晶体管M5，N型氧化物晶体管的栅极即为第四扫描信号S4，当第四扫描信号S4为高电平信号时，N型氧化物晶体管的源漏极导通实现补偿模块106的导通，即在N型氧化物晶体管的栅极为高电平信号的第四扫描信号S4时，第一节点N1与驱动晶体管DT的第二极连接。由于IGZO晶体管比低温多晶硅晶体管的迁移率低、漏电流小，因此本实施例在第一复位模块102和补偿模块106中设置N型的IGZO晶体管，可以在第一复位模块102、补偿模块106与驱动晶体管DT的栅极电连接时，防止低频驱动时驱动晶体管DT栅极的电荷漏走，有效解决了低频驱动时的漏电流问题，从而使像素电路10适于实现低频驱动，有利于降低采用该像素电路10的显示面板的功耗。并且考虑到氧化物晶体管的关态漏电流较小，当本实施例中的第三晶体管M3、第五晶体管M5分别与驱动晶体管DT的栅极(第一节点N1)电连接时，由于第三晶体管T3和第五晶体管M5为氧化物晶体管，可以在减少第一节点N1的漏流路径，能够降低像素电路10的漏电流的同时，还能够有效减小第一节点N1的电位变化幅度，即有利于保持第一节点N1的电位，使得驱动晶体管DT所产生的驱动电流更为精确。
可选的，如图7所示，本实施例中的其他模块中如数据写入模块101中若包括晶体管，则该模块的晶体管仍然可以设计为低温多晶硅晶体管，从而可以通过采用低温多晶硅晶体管使得像素电路保持较强的驱动能力，仅需满足将像素电路10中容易漏电的部分(如与驱动晶体管DT的栅极连接的部分)采用IGZO晶体管即可。本实施例的像素电路10结合了低温多晶硅和氧化铟镓锌两种薄膜晶体管，可以使采用该像素电路10的显示面板000同时具有较强的驱动能力和低功率消耗的特点，同时适用于高频显示和低频显示。如第二复位模块103的第四晶体管M4仍然可以为P型的低温多晶硅晶体管，使得像素电路10在低频驱动下仍然可以保持较强的驱动能力，本实施例中第四晶体管M4对发光器件20阳极的复位可以保持发光器件20阳极的电位稳定，缓解发光器件20因受到漏电流影响造成的发光亮度变化，尤其可以缓解在较低刷新频率情况下显示效果较差的问题。
进一步可选的，如图7所示，由于本实施例中的第一复位模块102的第三晶体管M3为N型氧化物晶体管，补偿模块106的第五晶体管M5可以为N型氧化物晶体管，其余晶体管为P型晶体管，即数据写入模块101的第六晶体管M6和补偿模块106的第五晶体管M5类型不同，两者不能通过同一扫描信号同时控制导通和截止，第一复位模块102的第三晶体管M3和第二复位模块103的第四晶体管M4类型不同，两者也不能通过同一扫描信号同时控制导通和截止，因此图7中的第一扫描信号S1、第二扫描信号S2、第三扫描信号S3、第四扫描信号S4需要连接至不同的扫描信号线，因此此时显示面板000的边框区需要更多的空间设置多条扫描信号线，此时本实施例的一个移位寄存器单元011至少与两个相邻的像素电路行10H电连接更加适用，因此为了保证该窄边框设计时的显示效果，本实施例的图7示意的像素电路10更需要设置在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，进而保证窄边框设计的同时，保证显示面板的显示品质。
在一些可选实施例中，请继续结合参考图1、图5-图7和图8、图9，图8是图1中Q区域中相邻两个像素电路行中任意两个第五晶体管的平面结构的比较示意图，图9是图1中Q区域中相邻两个像素电路行中任意两个第六晶体管的平面结构的比较示意图(可以理解的是，为了清楚示意本实施例的结构，图8和图9进行了透明度填充)，本实施例中，一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第五晶体管M5的沟道区M5C的宽长比W51/L51大于第A+1个像素电路行10H(A+1)中的第五晶体管M5的沟道区M5C的宽长比W52/L52；和/或，
第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62。
本实施例解释说明了为了使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12，将第A个像素电路行10H(A)对应的第一节点N1的电位在其本身完成阈值补偿阶段T1时进行提高，可以将像素电路10中的阈值补偿路径上传输信号的晶体管进行差异化设计，如可以对一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第五晶体管M5和第A+1个像素电路行10H(A+1)中的第五晶体管M5进行差异化设计，具体为，第A个像素电路行10H(A)中的第五晶体管M5的沟道区M5C的宽长比W51/L51大于第A+1个像素电路行10H(A+1)中的第五晶体管M5的沟道区M5C的宽长比W52/L52，其中，第五晶体管M5可以包括栅极M5G、源极M5S、漏极M5D和有源部M5P，显示面板000可以包括衬底001(图中未填充)，像素电路10和发光器件20等可以均制作于衬底001上，在垂直于该衬底所在平面的方向上，第五晶体管M5的栅极M5G与第五晶体管M5的有源部M5P交叠的区域为第五晶体管M5的沟道区M5C。在平行于显示面板000出光面的方向上，沿方向Y2，第五晶体管M5的沟道区M5C的长度为L5，其中方向Y2指的是第五晶体管M5的源极M5S指向漏极M5D的方向，沿方向X2，第五晶体管M5的沟道区M5C的宽度为W5，其中方向X2指的是在平行于显示面板000出光面的方向上与方向Y2相交的方向，本实施例以方向Y2与方向X2在平行于显示面板出光面的方向上相交为例进行示例说明，则第五晶体管M5的沟道区M5C的宽长比为W5/L5。
本实施例设置第A个像素电路行10H(A)中的第五晶体管M5的沟道区M5C的宽长比W51/L51大于第A+1个像素电路行10H(A+1)中的第五晶体管M5的沟道区M5C的宽长比W52/L52，可以如图8所示，设置W51等于W52、L51小于L52，即第A个像素电路行10H(A)中的第五晶体管M5的有源部M5P的宽度W51与第A+1个像素电路行10H(A+1)中的第五晶体管M5的有源部M5P的宽度W52相等，第A个像素电路行10H(A)中的第五晶体管M5的栅极M5G的宽度L51小于第A+1个像素电路行10H(A+1)中的第五晶体管M5的栅极M5G的宽度L52；或者还可以设置W51大于W52、L51等于L52，即第A个像素电路行10H(A)中的第五晶体管M5的有源部M5P的宽度W51大于第A+1个像素电路行10H(A+1)中的第五晶体管M5的有源部M5P的宽度W52，第A个像素电路行10H(A)中的第五晶体管M5的栅极M5G的宽度L51与第A+1个像素电路行10H(A+1)中的第五晶体管M5的栅极M5G的宽度L52相等(未附图示意)，进而实现W51/L51大于W52/L52，从而使得相邻两个像素电路行10H中的第A个像素电路行10H(A)中的第五晶体管M5的沟道区M5C的宽长比W51/L51大于第A+1个像素电路行10H(A+1)中的第五晶体管M5的沟道区M5C的宽长比W52/L52，阈值电压补偿的过程是使得第一节点N1的电位从其原始复位后的电位比如第一复位信号Vref1逐渐变化为Vdata-|Vth|的过程，因此在阈值电压补偿时第A个像素电路行10H(A)中的第五晶体管M5的电流越大，就可以使得第一节点N1越接近于Vdata-|Vth|，可以使得第A个像素电路行10H(A)中第一节点N1的电位得到有效提高，即便后续需要等待第A+1个像素电路行10H(A+1)工作，也可以抵消因等待时漏流原因导致的第A个像素电路行10H(A)中第一节点N1的电位的降低，进而有利于减弱相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
可选的，还可以对像素电路10中的阈值补偿路径上传输信号的第六晶体管M6进行差异化设计，即第A个像素电路行10H(A)中的第六晶体管M6和第A+1个像素电路行10H(A+1)中的第六晶体管M6进行差异化设计，具体为设置第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62，其中，第六晶体管M6可以包括栅极M6G、源极M6S、漏极M6D和有源部M6P，显示面板000可以包括衬底001(图中未填充)，像素电路10和发光器件20等可以均制作于衬底001上，在垂直于该衬底所在平面的方向上，第六晶体管M6的栅极M6G与第六晶体管M6的有源部M6P交叠的区域为第六晶体管M6的沟道区M6C。在平行于显示面板000出光面的方向上，沿方向Y3，第六晶体管M6的沟道区M6C的长度为L6，其中方向Y3指的是第六晶体管M6的源极M6S指向漏极M6D的方向，沿方向X3，第六晶体管M6的沟道区M6C的宽度为W6，其中方向X3指的是在平行于显示面板000出光面的方向上与方向Y3相交的方向，本实施例以方向Y3与方向X3在平行于显示面板出光面的方向上相交为例进行示例说明，则第六晶体管M6的沟道区M6C的宽长比为W6/L6。
本实施例设置第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62，可以如图9所示，设置W61等于W62、L61小于L62，即第A个像素电路行10H(A)中的第六晶体管M6的有源部M6P的宽度W61与第A+1个像素电路行10H(A+1)中的第六晶体管M6的有源部M6P的宽度W62相等，第A个像素电路行10H(A)中的第六晶体管M6的栅极M6G的宽度L61小于第A+1个像素电路行10H(A+1)中的第六晶体管M6的栅极M6G的宽度L62；或者还可以设置W61大于W62、L61等于L62，即第A个像素电路行10H(A)中的第六晶体管M6的有源部M6P的宽度W61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的有源部M6P的宽度W62，第A个像素电路行10H(A)中的第六晶体管M6的栅极M6G的宽度L61与第A+1个像素电路行10H(A+1)中的第六晶体管M6的栅极M6G的宽度L62相等(未附图示意)，进而实现W61/L61大于W62/L62，从而使得相邻两个像素电路行10H中的第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62，阈值电压补偿的过程是使得第一节点N1的电位从其原始复位后的电位比如第一复位信号Vref1逐渐变化为Vdata-|Vth|的过程，因此在阈值电压补偿时第A个像素电路行10H(A)中的第六晶体管M6的电流越大，就可以使得第一节点N1越接近于Vdata-|Vth|，可以使得第A个像素电路行10H(A)中第一节点N1的电位得到有效提高，即便后续需要等待第A+1个像素电路行10H(A+1)工作，也可以抵消因等待时漏流原因导致的第A个像素电路行10H(A)中第一节点N1的电位的降低，进而有利于减弱相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
需要说明的是，为了清楚示意本实施例中相邻两个像素电路行10H中第五晶体管M5或者第六晶体管M6的差异化设计结构，图8和图9仅对相邻两个像素电路行10H中第五晶体管M5或者第六晶体管M6的平面结构进行了放大比较示意，具体实施时，相邻两个像素电路行10H中像素电路10的结构包括但不仅限于此差异化设计结构，还可以包括其他结构的差异化设计，仅需满足可以使得在第A个像素电路行10H(A)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V11可以大于第A+1个像素电路行10H(A+1)完成阈值补偿阶段T1后，第A个像素电路行10H(A)对应的第一节点N1的电位V12即可，本实施例在此不作赘述。
可选的，请结合图1、图5、图6、图9和图10、图11所示，图10是图6中的电路结构制作在显示面板上时第A个像素电路行的一种局部电路版图，图11是图6中的电路结构制作在显示面板上时第A+1个像素电路行的一种局部电路版图(可以理解的是，为了清楚示意本实施例的结构，图10和图11进行了透明度填充)，本实施例中，当显示面板000中的像素电路10制作在显示面板000的衬底001上时，可以示意为图10和图11的版图，显示面板000的膜层结构至少可以包括第一金属层J1、第二金属层J2、第三金属层Jc、有源层Jp，第一金属层J1可以用于制作显示面板000中的第一扫描信号线(为第三晶体管M3和第四晶体管M4提供扫描信号SP2)、第二扫描信号线(为第五晶体管M3的栅极和第六晶体管M6的栅极提供扫描信号SP1)、发光信号线(为第一发光晶体管M1的栅极和第二发光晶体管M2的栅极提供发光信号EM)、各个晶体管的栅极等；第二金属层J2可以用于制作显示面板000中的数据线S(为数据写入模块101提供数据电压信号Vdata)、第一电源信号线(为像素电路10提供第一电源信号Vpvdd)、第二电源信号线(为像素电路10提供第二电源信号Vpvee)、各个晶体管的源极、漏极等；第三金属层Jc可以用于制作参考电压信号线(为第一复位模块102和第二复位模块103提供第一复位信号Vref1和第二复位信号Vref2)等。有源层Jp可以用于制作各个晶体管的有源部。
本实施例设置一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，图10中第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于图11中第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62，可以如图10和图11所示，设置图10中的W61等于图11中的W62、图10中的L61小于图11中的L62，即图10中的第A个像素电路行10H(A)中的第六晶体管M6的有源部M6P的宽度W61与图11中的第A+1个像素电路行10H(A+1)中的第六晶体管M6的有源部M6P的宽度W62相等，图10中的第A个像素电路行10H(A)中的第六晶体管M6的栅极M6G的宽度L61小于图11中的第A+1个像素电路行10H(A+1)中的第六晶体管M6的栅极M6G的宽度L62，进而实现图10中的W61/L61大于图11中的W62/L62，从而使得相邻两个像素电路行10H中的第A个像素电路行10H(A)中的第六晶体管M6的沟道区M6C的宽长比W61/L61大于第A+1个像素电路行10H(A+1)中的第六晶体管M6的沟道区M6C的宽长比W62/L62。
可以理解的是，本实施例的图10和图11示意的电路版图中，仅以相邻两个像素电路行中第六晶体管M6的沟道区M6C的宽长比做差异化设计为例进行示例说明，驱动晶体管DT或者第五晶体管M5的沟道区的差异化设计可以根据图10示意的电路版图示意进行理解，本实施例在此不作赘述。
可以理解的是，本实施例的图10和图11示意的电路版图仅是以像素电路10中的晶体管均为P型低温多晶硅晶体管为例进行示例说明，具体实施时，当像素电路10中的晶体管还包括N型氧化物晶体管时，还可以为其他电路版图结构，本实施例在此不作赘述，具体可参考相关技术中的像素电路的版图结构进行理解。
在一些可选实施例中，请结合图1、图5、图6、图9和图12、图13所示，图12是图6中的电路结构制作在显示面板上时第A个像素电路行的另一种局部电路版图，图13是图6中的电路结构制作在显示面板上时第A+1个像素电路行的另一种局部电路版图(可以理解的是，为了清楚示意本实施例的结构，图12和图13进行了透明度填充)，本实施例中，当显示面板000中的像素电路10制作在显示面板000的衬底001上时，可以示意为图12和图13的版图，像素电路10中第五晶体管M5的栅极M5G与第一节点N1(驱动晶体管DT的栅极DTG)之间包括第一电容C1；
一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第一电容C1的电容值小于第A+1个像素电路行10H(A+1)中的第一电容C1的电容值。
本实施例解释说明了当像素电路10制作于显示面板000的衬底001上时，由于各个结构之间的空间距离有限，因此往往存在寄生电容，例如同一个子像素00的像素电路10中的第五晶体管M5的栅极M5G与第一节点N1之间存在寄生电容即第一电容C1，本实施例设置第A个像素电路行10H(A)中的第一电容C1的电容值小于第A+1个像素电路行10H(A+1)中的第一电容C1的电容值，可以使得第A个像素电路行10H(A)中的第四扫描信号S4在未输出有效信号，即第五晶体管M5在截止时，第A个像素电路行10H(A)中第五晶体管M5的栅极M5G与第一节点N1之间的耦合量相比于第A+1个像素电路行10H(A+1)中第五晶体管M5的栅极M5G与第一节点N1之间的耦合量更小，即第A个像素电路行10H(A)中第一节点N1的电位在等待过程中的下降幅度更小，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，第A个像素电路行10H(A)中第一节点N1的电位被拉低的越少(寄生电容越大，会通过耦合将第一节点N1电位拉低越多；寄生电容越小，会通过耦合将第一节点N1电位拉低越少)，进而减弱一个移位寄存器单元011连接的相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
可选的，如图12和图13所示，为了使得一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第一电容C1的电容值小于第A+1个像素电路行10H(A+1)中的第一电容C1的电容值，可以设置图12中的第A个像素电路行10H(A)中的第五晶体管M5的栅极M5G与第一节点N1(驱动晶体管DT的栅极DTG)之间空间距离K1大于图13中的第A+1个像素电路行10H(A+1)中的第五晶体管M5的栅极M5G与第一节点N1(驱动晶体管DT的栅极DTG)之间空间距离K2(空间距离越大寄生电容越小)，以实现第A个像素电路行10H(A)中的第一电容C1的电容值小于第A+1个像素电路行10H(A+1)中的第一电容C1的电容值，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，第A个像素电路行10H(A)中第一节点N1的电位被拉低的越少。
可以理解的是，本实施例的图12和图13仅是以通过改变寄生电容的空间距离来改变寄生电容的大小为例进行示例，具体实施时，还可以通过其他设置方式实现寄生电容的电容值的调整，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图1、图5、图14和图15、图16，图14是图5中的像素电路和发光器件的另一种具体电连接结构示意图，图15是图14中的电路结构制作在显示面板上时第A个像素电路行的一种局部电路版图，图16是图14中的电路结构制作在显示面板上时第A+1个像素电路行的一种局部电路版图(可以理解的是，为了清楚示意本实施例的结构，图15和图16进行了透明度填充)，本实施例中，当显示面板000中的像素电路10制作在显示面板000的衬底001上时，可以示意为图15和图16的版图，本实施例中的像素电路10还包括第二电容C2，第二电容C2的第一极连接驱动晶体管DT的栅极，第二电容C2的第二极连接第一电源信号Vpvdd。
本实施例解释说明了像素电路10还包括第二电容C2，第二电容C2可以作为存储电容使用，用于稳定驱动晶体管DT的栅极的电位，有利于驱动晶体管DT保持导通。
可选的，本实施例设置一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第二电容C2的电容值小于第A+1个像素电路行10H(A+1)中的第二电容C2的电容值。
本实施例解释说明了当像素电路10制作于显示面板000的衬底001上时，设置第A个像素电路行10H(A)中的第二电容C2的电容值小于第A+1个像素电路行10H(A+1)中的第二电容C2的电容值，驱动晶体管DT的栅极(即第一节点N1)与第一电源信号Vpvdd之间的第二电容C2的电容值越大，则在进行阈值补偿时需要消耗的电荷就越多，在电流相同的情况下，第一电源信号Vpvdd相同的情况下，第二电容C2的电容值越大，第一节点N1电位就越低，第二电容C2的电容值越小，对驱动晶体管DT的阈值补偿就越充分，第一节点N1电位就越高，因此，本实施例设置第A个像素电路行10H(A)中的第二电容C2的电容值较小，可以使得对第A个像素电路行10H(A)中驱动晶体管DT的补偿更充分，进而提高阈值补偿阶段的第A个像素电路行10H(A)中的第一节点N1的电位，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，第A个像素电路行10H(A)中第一节点N1的电位与第A+1个像素电路行10H(A+1)中的第一节点N1的电位可以基本一致，进而减弱一个移位寄存器单元011连接的相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
可选的，如图15和图16所示，为了使得一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第二电容C2的电容值小于第A+1个像素电路行10H(A+1)中的第二电容C2的电容值，根据极板电容的计算公式C＝εS/4πkd(其中，ε是一个常数，S为电容极板的正对面积，d为电容极板的距离，k则是静电力常量)，可以设置图15中的第A个像素电路行10H(A)中的第一电源信号线(即接入第一电源信号Vpvdd的信号线)与驱动晶体管DT的栅极DTG的正对面积F1(图15中虚线圈出的部分)小于第A+1个像素电路行10H(A+1)中的第一电源信号线(即接入第一电源信号Vpvdd的信号线)与驱动晶体管DT的栅极DTG的正对面积F2(图16中虚线圈出的部分)，以实现第A个像素电路行10H(A)中的第二电容C2的电容值小于第A+1个像素电路行10H(A+1)中的第二电容C2的电容值，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，第A个像素电路行10H(A)中第一节点N1的电位与第A+1个像素电路行10H(A+1)中的第一节点N1的电位可以基本一致。
可以理解的是，本实施例的图12和图13仅是以通过改变极板电容的正对面积来改变第二电容C2的大小为例进行示例，具体实施时，还可以通过其他设置方式实现第二电容C2的电容值的调整，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图1、图5、图14和图17、图18，图17是图14中的电路结构制作在显示面板上时第A个像素电路行的另一种局部电路版图，图18是图14中的电路结构制作在显示面板上时第A+1个像素电路行的另一种局部电路版图(可以理解的是，为了清楚示意本实施例的结构，图17和图18进行了透明度填充)，本实施例中，当显示面板000中的像素电路10制作在显示面板000的衬底001上时，可以示意为图17和图18的版图，第一节点N1(驱动晶体管DT的栅极DTG)与数据写入模块101的控制端(第六晶体管M6的栅极M6G)之间包括第三电容C3；
一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第三电容C3的电容值大于第A+1个像素电路行10H(A+1)中的第三电容C3的电容值。
本实施例解释说明了当像素电路10制作于显示面板000的衬底001上时，由于各个结构之间的空间距离有限，因此往往存在寄生电容，例如同一个子像素00的像素电路10中的第六晶体管M6的栅极M6G与第一节点N1之间存在寄生电容即第三电容C3，本实施例设置第A个像素电路行10H(A)中的第三电容C3的电容值大于第A+1个像素电路行10H(A+1)中的第三电容C3的电容值，可以使得第A个像素电路行10H(A)中在第一扫描信号S1未输出有效信号，即第六晶体管M6截止时，第六晶体管M6的栅极M6G由低电位信号变为高电位信号，则将高电位信号耦合至第一节点N1，由于第A个像素电路行10H(A)中的第三电容C3的电容值越大，则耦合至第A个像素电路行10H(A)中的第一节点N1的电位就越高，相当于在阈值补偿后将第A个像素电路行10H(A)中的第一节点N1的电位进行了提高，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，即使第A个像素电路行10H(A)中的第一节点N1的电位因漏流而下降，也可以减弱一个移位寄存器单元011连接的相邻行显示亮度的差异，进而在实现窄边框设计的同时保证显示面板000的整体显示品质。
可选的，如图17和图18所示，为了使得一个移位寄存器单元011电连接的至少两个相邻的像素电路行10H中，第A个像素电路行10H(A)中的第三电容C3的电容值大于第A+1个像素电路行10H(A+1)中的第三电容C3的电容值，可以设置图17中的第A个像素电路行10H(A)中的第六晶体管M6的栅极M6G与第一节点N1(驱动晶体管DT的栅极DTG)之间空间距离K3小于图18中的第A+1个像素电路行10H(A+1)中的第六晶体管M6的栅极M6G与第一节点N1(驱动晶体管DT的栅极DTG)之间空间距离K4(空间距离越小寄生电容越大)，以实现第A个像素电路行10H(A)中的第三电容C3的电容值大于第A+1个像素电路行10H(A+1)中的第三电容C3的电容值，在阈值补偿后将第A个像素电路行10H(A)中的第一节点N1的电位进行了提高，最终在A+1个像素电路行10H(A+1)完成数据写入阶段后，减弱一个移位寄存器单元011连接的相邻行显示亮度的差异。
可以理解的是，本实施例的图17和图18仅是以通过改变寄生电容的空间距离来改变寄生电容的大小为例进行示例，具体实施时，还可以通过其他设置方式实现寄生电容的电容值的调整，本实施例在此不作赘述。
在一些可选实施例中，请参考图19，图19是本发明实施例提供的显示装置的结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图19实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明设置显示面板的栅极驱动电路中，一个移位寄存器单元至少向两个相邻的像素电路行提供驱动信号，可以使得栅极驱动电路包括的移位寄存器单元的数量可以大大减少，有利于节省栅极驱动电路在显示面板边框的布局空间，从而在实现窄边框设计的同时，还可以为实现高PPI的显示面板提供了更大可能性。本发明还设置一个移位寄存器单元与至少两个相邻的像素电路行电连接时，在第A个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V11大于第A+1个像素电路行完成阈值补偿阶段后，第A个像素电路行对应的第一节点的电位V12，将第A个像素电路行对应的第一节点的电位在其本身完成阈值补偿阶段时进行提高，抵消后续等待第A+1个像素电路行完成阈值补偿阶段和数据写入阶段的工作时的漏流原因导致的第一节点的电位的降低，使得最终在第A+1个像素电路行完成阈值补偿阶段和数据写入阶段后，第A个像素电路行对应的第一节点的电位与第A+1个像素电路行对应的第一节点的电位可以基本一致(基本相等)，从而可以在通过设置一个移位寄存器单元至少向两个相邻的像素电路行提供驱动信号实现窄边框设计的同时，还可以避免出现显示亮度均一性差的问题，尽可能提升显示面板的显示品质。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种显示面板，其特征在于，包括：多个阵列排布的子像素和栅极驱动电路；
所述子像素包括电连接的像素电路和发光器件；多个所述像素电路沿第一方向排列形成像素电路行，多个所述像素电路行沿第二方向排列；其中，所述第一方向与所述第二方向相交；
所述栅极驱动电路包括多个级联的移位寄存器单元，一个所述移位寄存器单元与至少两个相邻的所述像素电路行电连接；
与一个所述移位寄存器单元电连接的至少两个相邻的所述像素电路行包括第A个所述像素电路行和第A+1个所述像素电路行；其中，A为正整数；
所述像素电路至少包括电连接的驱动晶体管和数据写入模块，所述驱动晶体管的第一极连接第一电源信号，所述驱动晶体管的第二极连接所述发光器件，所述驱动晶体管的栅极为第一节点；所述数据写入模块的第一端连接数据电压信号，所述数据写入模块的第二端连接所述驱动晶体管的第一极，所述数据写入模块的控制端连接第一扫描信号，一个所述移位寄存器单元依次向至少两个相邻的所述像素电路行提供所述第一扫描信号；
所述显示面板的工作阶段至少包括阈值补偿阶段和数据写入阶段，一帧时间内，第A个所述像素电路行完成所述阈值补偿阶段和所述数据写入阶段之后，第A+1个所述像素电路行进入所述阈值补偿阶段和所述数据写入阶段；
第A个所述像素电路行完成所述阈值补偿阶段后，第A个所述像素电路行对应的所述第一节点的电位为V11；
第A+1个所述像素电路行完成所述阈值补偿阶段后，第A+1个所述像素电路行对应的所述第一节点的电位为V21；其中，V11相较于V21更接近于Vdata-|Vth|，Vdata为所述数据电压信号，Vth为所述驱动晶体管对应的阈值电压。
2.根据权利要求1所述的显示面板，其特征在于，第A+1个所述像素电路行完成所述数据写入阶段后，第A个所述像素电路行对应的所述第一节点的电位为V13，第A+1个所述像素电路行对应的所述第一节点的电位为V2；第A+1个所述像素电路行完成所述阈值补偿阶段后，第A个所述像素电路行对应的所述第一节点的电位为V12；其中，V13＜V12，V2=V13。
3.根据权利要求1所述的显示面板，其特征在于，第A个所述像素电路行中的所述驱动晶体管的沟道区的宽长比大于第A+1个所述像素电路行中的所述驱动晶体管的沟道区的宽长比。
4.根据权利要求1所述的显示面板，其特征在于，第A个所述像素电路行中的所述驱动晶体管接入的所述第一电源信号小于第A+1个所述像素电路行中的所述驱动晶体管接入的所述第一电源信号。
5.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第一复位模块、第二复位模块、第一发光控制模块、第二发光控制模块、补偿模块；
所述第一复位模块的第一端连接第一复位信号，所述第一复位模块的第二端连接所述第一节点，所述第一复位模块的控制端连接第二扫描信号；
所述第二复位模块的第一端连接第二复位信号，所述第二复位模块的第二端连接所述发光器件的阳极，所述第二复位模块的控制端连接第三扫描信号；
所述第一发光控制模块的第一端连接所述第一电源信号，所述第一发光控制模块的第二端连接所述驱动晶体管的第一极，所述第一发光控制模块的控制端连接第一发光控制信号；
所述第二发光控制模块的第一端连接所述驱动晶体管的第二极，所述第二发光控制模块的第二端连接所述发光器件的阳极，所述第二发光控制模块的控制端连接第二发光控制信号；
所述补偿模块的第一端连接所述驱动晶体管的栅极，所述补偿模块的第二端连接所述驱动晶体管的第二极，所述补偿模块的控制端连接第四扫描信号；
所述发光器件的阴极连接第二电源信号。
6.根据权利要求5所述的显示面板，其特征在于，第A个所述像素电路行中的所述第一复位模块接入的所述第一复位信号大于第A+1个所述像素电路行中的所述第一复位模块接入的所述第一复位信号。
7.根据权利要求5所述的显示面板，其特征在于，
所述第一发光控制模块包括第一晶体管，所述第一晶体管的栅极连接所述第一发光控制信号，所述第一晶体管的第一极连接所述第一电源信号，所述第一晶体管的第二极连接所述驱动晶体管的第一极；
所述第二发光控制模块包括第二晶体管，所述第二晶体管的栅极连接所述第二发光控制信号，所述第二晶体管的第一极连接所述驱动晶体管的第二极，所述第二晶体管的第二极连接所述发光器件的阳极；
所述第一复位模块包括第三晶体管，所述第三晶体管的栅极连接所述第二扫描信号，所述第三晶体管的第一极连接所述第一复位信号，所述第三晶体管的第二极连接所述第一节点；
所述第二复位模块包括第四晶体管，所述第四晶体管的栅极连接所述第三扫描信号，所述第四晶体管的第一极连接所述第二复位信号，所述第四晶体管的第二极连接所述发光器件的阳极；
所述补偿模块包括第五晶体管，所述第五晶体管的栅极连接所述第四扫描信号，所述第五晶体管的第一极连接所述驱动晶体管的栅极，所述第五晶体管的第二极连接所述驱动晶体管的第二极；
所述数据写入模块包括第六晶体管，所述第六晶体管的栅极连接所述第一扫描信号，所述第六晶体管的第一极连接所述数据电压信号，所述第六晶体管的第二极连接所述驱动晶体管的第一极。
8.根据权利要求7所述的显示面板，其特征在于，
第A个所述像素电路行中的所述第五晶体管的沟道区的宽长比大于第A+1个所述像素电路行中的所述第五晶体管的沟道区的宽长比；和/或，
第A个所述像素电路行中的所述第六晶体管的沟道区的宽长比大于第A+1个所述像素电路行中的所述第六晶体管的沟道区的宽长比。
9.根据权利要求7所述的显示面板，其特征在于，所述第五晶体管的栅极与所述第一节点之间包括第一电容；
第A个所述像素电路行中的所述第一电容的电容值小于第A+1个所述像素电路行中的所述第一电容的电容值。
10.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第二电容，所述第二电容的第一极连接所述驱动晶体管的栅极，所述第二电容的第二极连接所述第一电源信号。
11.根据权利要求10所述的显示面板，其特征在于，第A个所述像素电路行中的所述第二电容的电容值小于第A+1个所述像素电路行中的所述第二电容的电容值。
12.根据权利要求1所述的显示面板，其特征在于，所述第一节点与所述数据写入模块的控制端之间包括第三电容；
第A个所述像素电路行中的所述第三电容的电容值大于第A+1个所述像素电路行中的所述第三电容的电容值。
13.一种显示装置，其特征在于，包括权利要求1-12任一项所述的显示面板。
CN202210386946.0A 2022-04-13 2022-04-13 显示面板和显示装置 Active CN114822411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210386946.0A CN114822411B (zh) 2022-04-13 2022-04-13 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210386946.0A CN114822411B (zh) 2022-04-13 2022-04-13 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114822411A CN114822411A (zh) 2022-07-29
CN114822411B true CN114822411B (zh) 2023-05-05

Family

ID=82537347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210386946.0A Active CN114822411B (zh) 2022-04-13 2022-04-13 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114822411B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662334A (zh) * 2022-09-06 2023-01-31 厦门天马显示科技有限公司 显示面板及其驱动方法、驱动电路及显示装置
CN116092432A (zh) * 2023-03-13 2023-05-09 无锡美科微电子技术有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
JP2015185574A (ja) * 2014-03-20 2015-10-22 凸版印刷株式会社 Ｅｌ装置、および、ｅｌ装置の製造方法
CN109461407A (zh) * 2018-12-26 2019-03-12 上海天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN111091783A (zh) * 2019-12-24 2020-05-01 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN113012638A (zh) * 2020-12-31 2021-06-22 上海天马有机发光显示技术有限公司 显示面板其驱动方法及显示装置
CN216119516U (zh) * 2021-07-15 2022-03-22 云谷（固安）科技有限公司 像素电路、显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185574A (ja) * 2014-03-20 2015-10-22 凸版印刷株式会社 Ｅｌ装置、および、ｅｌ装置の製造方法
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN109461407A (zh) * 2018-12-26 2019-03-12 上海天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN111091783A (zh) * 2019-12-24 2020-05-01 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN113012638A (zh) * 2020-12-31 2021-06-22 上海天马有机发光显示技术有限公司 显示面板其驱动方法及显示装置
CN216119516U (zh) * 2021-07-15 2022-03-22 云谷（固安）科技有限公司 像素电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN114822411A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US10971071B2 (en) Organic light emitting display panel having sub-pixels with different coupling capacitors
US20210217362A1 (en) Pixel circuit, driving method thereof, and display device
CN114822411B (zh) 显示面板和显示装置
US11670221B2 (en) Display panel and display device with bias adjustment
US20210193036A1 (en) Pixel unit, array substrate and display terminal
CN113920934B (zh) 显示基板和显示装置
EP4002337A1 (en) Display substrate, display panel, and display device
US11948505B2 (en) Display panel and display device with controllable width-to-length ratio of channel region in different subpixels
US11170718B2 (en) Display panel, display device and compensating method
US20220254855A1 (en) Display panel and display device
WO2021217468A1 (zh) 显示面板、驱动方法及显示装置
CN106057128B (zh) 一种电压编程型amoled像素电路及其驱动方法
CN104091820B (zh) 像素电路和显示装置
US11783777B2 (en) Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus
US11893937B2 (en) Pixel circuit, driving method thereof, array substrate, display panel, and display device
US11793034B2 (en) Display panel and display device
KR20140127441A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
US20240005872A1 (en) Pixel array and display panel
CN116403531A (zh) 显示面板和显示装置
US11741905B2 (en) Display panel, driving method for same, and display device
CN114447072A (zh) 显示面板及显示终端
CN116918489A (zh) 显示基板及显示装置
US20230169900A1 (en) Display substrate and display device
US11961482B2 (en) Pixel circuit having a reset sub-circuit for resetting a plurality of sub-pixels and driving method thereof
US11640787B2 (en) Array substrate, and display panel and display device thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant