WO2020224430A1 - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
WO2020224430A1
WO2020224430A1 PCT/CN2020/085977 CN2020085977W WO2020224430A1 WO 2020224430 A1 WO2020224430 A1 WO 2020224430A1 CN 2020085977 W CN2020085977 W CN 2020085977W WO 2020224430 A1 WO2020224430 A1 WO 2020224430A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
gate
layer
orthographic projection
transistor
Prior art date
Application number
PCT/CN2020/085977
Other languages
English (en)
French (fr)
Inventor
黄勇潮
成军
王东方
刘军
王庆贺
程磊磊
苏同上
胡迎宾
张扬
闫梁臣
Original Assignee
京东方科技集团股份有限公司
合肥鑫晟光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2020224430A1 publication Critical patent/WO2020224430A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

本公开提供了一种阵列基板、显示面板和显示装置，阵列基板包括：衬底基板，半导体层，栅绝缘层，第一导电层，层间介质层，第二导电层；半导体层包括驱动晶体管的有源层，有源层包括沟道区和导体化区；第一导电层包括驱动晶体管的栅极，驱动晶体管的栅极在衬底基板上的正投影覆盖沟道区且与导体化区互不交叠；第二导电层包括电容电极，电容电极与导体化区在衬底基板的正投影具有交叠区且形成存储电容；电容电极与驱动晶体管的栅极在衬底基板上的正投影存在交叠区且电连接，电容电极在与驱动晶体管的栅极非电连接处具有镂空结构，镂空结构被配置为露出下方的所述驱动晶体管的栅极，以便于对驱动晶体管进行检测和解析不良。

Description

阵列基板、显示面板和显示装置
相关申请的交叉引用
本公开要求在2019年05月06日提交中国专利局、申请号为201910371598.8、申请名称为“一种阵列基板、显示面板和显示装置”的中国专利申请的优先权，其全部内容通过引用结合在本公开中。
技术领域
本公开涉及显示技术领域，特别涉及一种阵列基板、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light Emitting Diode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。
发明内容
本公开实施例提供了一种阵列基板，包括：
衬底基板，包括：驱动晶体管；
半导体层，位于所述衬底基板上，且所述半导体层包括所述驱动晶体管的有源层，所述驱动晶体管的有源层包括沟道区和导体化区；
栅绝缘层，位于所述半导体层背离所述衬底基板的一侧；
第一导电层，位于所述栅绝缘层背离所述衬底基板的一侧，且所述第一导电层包括：所述驱动晶体管的栅极，所述驱动晶体管的栅极在所述衬底基板上的正投影覆盖所述沟道区且与所述导体化区互不交叠；
层间介质层，位于所述第一导电层背离所述衬底基板的一侧；
第二导电层，位于所述层间介质层背离所述衬底基板的一侧，且所述第二导电层包括：电容电极；所述电容电极在所述衬底基板的正投影与所述导体化区在所述衬底基板的正投影存在交叠区且构成存储电容；
所述电容电极在所述衬底基板上的正投影与所述驱动晶体管的栅极在所述衬底基板上的正投影存在交叠区且电连接，所述电容电极具有露出下方所述驱动晶体管的栅极的镂空结构，且所述镂空结构与所述电连接处互不重叠。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述镂空结构在所述衬底基板上的正投影位于所述驱动晶体管的栅极在所述衬底基板上的正投影所在范围内。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述镂空结构在所述衬底基板上的正投影边缘被所述驱动晶体管的栅极在所述衬底基板上的正投影所包围。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述镂空结构在所述衬底基板上的正投影与所述沟道区在所述衬底基板上的正投影存在交叠区。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述镂空结构延伸至所述电容电极的一侧边缘且形成开口。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述镂空结构的延伸方向与所述驱动晶体管的栅极延伸方向一致。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，所述驱动晶体管的有源层还包括：源极区和漏极区；
所述源极区位于所述沟道区背离所述导体化区一侧，且所述漏极区位于所述导体化区背离所述沟道区一侧。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，还包括：开关晶体管；
所述开关晶体管的栅极与第一栅线电连接，所述开关晶体管的第一极与数据线电连接，所述开关晶体管的第二极与所述电容电极电连接。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，还包括：感测晶体管；
所述感测晶体管的栅极与第二栅线电连接，所述感测晶体管的第一极与所述驱动晶体管的漏极区电连接，所述感测晶体管的第二极与检测线电连接。
在一种可能的实现方式中，在本公开实施例提供的上述阵列基板中，还包括：
缓冲层，位于所述半导体层与所述衬底基板之间；
遮光电极层，位于所述缓冲层与所述衬底基板之间，且所述遮光电极层包括遮光电极，所述遮光电极在所述衬底基板的正投影覆盖所述驱动晶体管的有源层在所述衬底基板的正投影。
本公开实施例还提供了一种显示面板，包括本公开实施例提供的上述阵列基板。
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。
附图说明
图1为相关技术中阵列基板的俯视结构示意图；
图2为相关技术中阵列基板的侧视结构示意图；
图3为本公开实施例提供的阵列基板的俯视结构示意图；
图4为本公开实施例提供的子像素中的电路结构示意图；
图5为本公开实施例提供的子像素中的布局结构示意图；
图6a为本公开实施例提供的半导体层的布局结构示意图；
图6b为本公开实施例提供的第一导电层的布局结构示意图；
图6c为本公开实施例提供的第二导电层的布局结构示意图；
图6d为本公开实施例提供的遮光金属层的布局结构示意图；
图7为本公开实施例提供的图5中沿BB’方向上的剖视结构示意图；
图8为本公开实施例提供的图5中沿AA’方向上的剖视结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
在相关薄膜晶体管制备工艺中，参见图1和图2，其中，图2为图1由A处的右侧视图，驱动晶体管对应的部分包括：屏蔽金属层1、缓冲层2、有源层3、栅绝缘层4、栅极金属层5、绝缘层6和源漏金属层7，由于形成的薄膜晶体管内部结构较为复杂，栅极金属层5位于屏蔽金属层1和源漏金属层7之间，源漏金属层7遮挡栅极金属层5，由于金属层材质的问题，不便于对位于中间位置的栅极金属层5进行检测和解析不良。
有鉴于此，本公开实施例提供了一种阵列基板，在源漏金属层的电容电极处设置镂空结构，以露出下方的栅极金属层中驱动晶体管的栅极，便于后期的检测和解析不良。
具体地，如图3所示，本公开实施例提供的阵列基板，可以包括：衬底基板01。其中，该衬底基板01可以为玻璃基板、柔性基板、硅基板等，在此不作限定。在实际应用中，阵列基板可以包括显示区AA以及围绕显示区AA的边框区。在边框区中可以设置静电释放电路、栅极驱动电路等元件。当然，阵列基板也可以不设置边框区，这些可以根据实际应用环境的需求进行设计确定，在此不作限定。
如图3所示，显示区AA可以包括：多个像素单元PX，例如复数个像素单元PX。至少一个像素单元PX可以包括多个子像素。例如，每个像素单元可以包括多个子像素。其中，每个子像素中可以设置一个电致发光二极管和一个像素驱动电路，这样可以通过像素驱动电路驱动电致发光二极管发光。示例性地，电致发光二极管可以包括：OLED、QLED以及Micro LED中的至少一种。在实际应用中，可以根据实际应用环境的需求设定电致发光二极管的具体实施方式，在此不作限定。
一般在显示领域，一个像素单元通常包括多个可分别显示单色(例如红色、绿色或蓝色)的子像素，以通过控制不同颜色子像素的发光比例以实现显示不同的颜色。示例性地，可以使上述子像素设置为单色子像素。
示例性地，如图3所示，像素单元PX可以包括：第一颜色子像素010、第二颜色子像素020以及第三颜色子像素030。其中，第一颜色子像素被配置为发第一颜色的光，第二颜色子像素被配置为发第二颜色的光，第三颜色子像素被配置为发第三颜色的光。在一些示例中，第一颜色、第二颜色以及第三颜色可以从红色、绿色以及蓝色中进行选取。例如，第一颜色为红色、第二颜色为绿色、第三颜色为蓝色。由此，该像素单元PX可以为红绿蓝子像素的排列结构。当然，本公开实施例包括但不限于此，上述的第一颜色、第二颜色和第三颜色还可为其他颜色。
示例性地，第一颜色子像素、第二颜色子像素以及第三颜色子像素沿第二方向F2(例如图3中F2箭头所指的方向)依次排列，同一列子像素的颜色相同。当然，本公开实施例包括但不限于此。
在具体实施时，在本公开实施例中，如图4所示，像素驱动电路可以包括：驱动晶体管T1、开关晶体管T2、感测晶体管T3以及存储电容Cst。其中，开关晶体管T2的栅极与第一栅线G1电连接，开关晶体管T2的第一极(例如源极)与数据线DA电连接，开关晶体管T2的第二极(例如漏极)与驱动晶体管T1的栅极电连接。驱动晶体管T1的第一极(例如源极)与第一电源线OVDD电连接，驱动晶体管T1的第二极(例如漏极)与电致发光二极管L的阳极电连接，电致发光二极管L的阴极与第二电源线OVSS电连接。感测晶体管T3的栅极与第二栅线G2电连接，感测晶体管T3的第一极(例如源极)与驱动晶体管T1的第二极(例如漏极)电连接，感测晶体管T3的第二极(例如漏极)与检测线SL电连接。存储电容Cst的第二极与驱动晶体管T1的栅极电连接，存储电容Cst的第一极与驱动晶体管T1的第二极(例如漏极)电连接。驱动晶体管T1的第二极与电致发光二极管的阳极电连接。
示例性地，通过第一栅线G1上传输的信号控制开关晶体管T2打开，以将数据线DA上传输的数据电压写入驱动晶体管T1的栅极，控制驱动晶体管T1产生工作电流以驱动电致发光二极管L发光。并且，通过第二栅线G2上传输的信号控制感测晶体管T3打开，以将驱动晶体管T1产生的工作电流输出给检测线SL，对检测线SL充电。之后，再通过检测每个检测线SL上的电压，并根据检测到的电压进行补偿计算，以得到该行各子像素对应的用于显示的数据电压。
示例性地，第一电源线OVDD可以传输恒定的第一电压，第一电压为正电压；而第二电源线OVSS可以传输恒定的第二电压，第二电压为负电压。或者，在一些示例中，第二电源线OVSS也可以接地。
需要说明的是，在本公开实施例中，像素驱动电路除了可以为图4所示的结构之外，还可以为包括其他数量的晶体管和电容的结构，本公开实施例 对此不作限定。
在具体实施时，在本公开实施例中，如图3所示，阵列基板还可以包括：多条检测线SL、多条数据线(例如，DA-010、DA-020、DA-030)以及第一电源线OVDD。示例性地，一列子像素对应一条数据线，检测线SL位于相邻两个像素单元列之间的间隙中。例如在F2箭头所指的方向上(即从左向右的方向上)，可以具有第一个像素单元列、第二个像素单元列、第三个像素单元列和第四个像素单元列，其中，第一个像素单元列和第二个像素单元列之间的间隙中设置一条检测线SL，第三个像素单元列和第四个像素单元列之间的间隙中设置另一条检测线SL。其余设置依此类推，在此不作赘述。
在具体实施时，在本公开实施例中，如图3所示，多条数据线可以包括：数据线DA-010、DA-020以及DA-030。其中，一条数据线DA-010对应一列第一颜色子像素010，且一条数据线DA-010与一列第一颜色子像素010中的开关晶体管T2电连接。一条数据线DA-020对应一列第二颜色子像素020，且一条数据线DA-020与一列第二颜色子像素020中的开关晶体管T2电连接。一条数据线DA-030对应一列第三颜色子像素030，且一条数据线DA-030与一列第三颜色子像素030中的开关晶体管T2电连接。示例性地，同一像素单元列中，一列第一颜色子像素和一列第二颜色子像素之间设置一条数据线DA-010和一条数据线DA-020，一列第二颜色子像素和一列第三颜色子像素之间设置一条数据线DA-030。并且，数据线DA-010位于第一颜色子像素和数据线DA-020之间。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
下面以第一颜色子像素010为例，对本公开一些实施例提供的像素驱动电路的各层进行说明。如图5至图8所示，其中，图6a至图6d为本公开一些实施例提供的像素驱动电路的各层的示意图。下面结合图5至图8描述像素驱动电路在衬底基板01上的位置关系。
示例性地，结合图5、图6a以及图7至图8，衬底基板01上设置有半导体层100。半导体层100可采用半导体材料图案化形成。其中，半导体层100 可以包括位于各子像素中的有源层。例如，半导体层100可以包括第一颜色子像素010、第二颜色子像素020以及第三颜色子像素030中的驱动晶体管T1的有源层21、开关晶体管T2的有源层22、感测晶体管T3的有源层23。各有源层21～23可以包括源极区、漏极区以及源极区和漏极区之间的沟道区。并且，驱动晶体管T1的有源层21还可以包括导体化区B；其中，导体化区B可以形成存储电容Cst的第一极。例如，驱动晶体管T1的有源层21可以包括：源极区T1-S、漏极区T1-D，沟道区A1以及导体化区B。其中，源极区T1-S可以作为驱动晶体管T1的第一极(例如源极)，漏极区T1-D可以作为驱动晶体管T1的第二极(例如漏极)。当然，本公开实施例包括但不限于此。
进一步地，各晶体管的有源层21～23可以间隔设置。示例性地，半导体层100可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区和漏极区可为掺杂有n型杂质或p型杂质的区域。上述的导体化区B可以为半导体层100进行离子掺杂后形成的具有导电性能的区域。当然，本公开实施例包括但不限于此。
示例性地，结合图5、图6b以及图7至图8所示，阵列基板还可以包括位于半导体层100背离衬底基板01一侧的第一导电层200。在上述的半导体层100与第一导电层200之间形成有栅绝缘层410。并且，第一导电层200设置在栅绝缘层410上，从而与半导体层100绝缘。示例性地，第一导电层200可以包括多条第一栅线G1、多条第二栅线G2以及多个栅极4。其中，各子像素中分别设置有栅极4，一行子像素对应一条第一栅线G1和一条第二栅线G2。并且，第一栅线G1和第二栅线G2沿第一方向延伸且沿第二方向排布。例如，针对同一个子像素对应的栅极4、第一栅线G1和第二栅线G2，栅极4在衬底基板1的正投影位于该子像素对应的第一栅线G1和第二栅线G2在衬底基板1的正投影之间。并且，针对一个子像素，导体化区B在衬底基板1的正投影也位于该子像素对应的第一栅线G1和第二栅线G2在衬底基板1的正投影之间。
示例性地，结合图5、图6b以及图7至图8所示，开关晶体管T2的栅极 可以为第一栅线G1与半导体层100交叠的部分，感测晶体管T3的栅极可为第二栅线G2与半导体层100交叠的部分。驱动晶体管T1的栅极4可以单独设置图案。需要说明的是，图6a中的虚线矩形框A1、A2、A3示出的第一导电层200与半导体层100交叠的各个区域即为沟道区。驱动晶体管T1的栅极4在衬底基板01上的正投影覆盖沟道区A1且与导体化区B互不交叠。
示例性地，在上述的第一导电层200背离衬底基板01一侧设置有层间介质层420，用于保护上述的第一导电层200。结合图5、图6c以及图7至图8所示，阵列基板还可以包括位于第一导电层200背离衬底基板01一侧的第二导电层300。并且，第一导电层200和第二导电层300之间设置有层间介质层420。示例性地，第二导电层300可以包括：间隔设置的多条检测线SL、多条数据线DA-010(当然还有数据线DA-020以及DA-030)、电容电极71以及连接部72、73。其中，电容电极71在衬底基板01的正投影与导体化区B在衬底基板01的正投影存在交叠区且构成存储电容Cst，即电容电极71作为存储电容Cst的第二极。并且，开关晶体管T2的第二极与电容电极71电连接。电容电极71在衬底基板01上的正投影与驱动晶体管T1的栅极4在衬底基板01上的正投影存在交叠区且电连接，电容电极71在与驱动晶体管T1的栅极4非电连接处具有镂空结构C，镂空结构C被配置为露出下方的驱动晶体管T1的栅极4。
具体地，在本公开提供的阵列基板中，将电容电极71与驱动晶体管T1的栅极4交叠区的非电连接处设置镂空结构C，即将原本对应于镂空结构C的电容电极71部分去除，而镂空结构C使得驱动晶体管T1的栅极4露出，便于后期的检测和解析不良。
示例性地，在具体实施时，在本公开实施中，结合图5和图8所示，镂空结构C在衬底基板01上的正投影位于驱动晶体管T1的栅极4在衬底基板01上的正投影所在范围内，即镂空结构8的面积小于或等于驱动晶体管T1的栅极4面积。
示例性地，在具体实施时，在本公开实施中，结合图5和图8所示，镂 空结构C在衬底基板01上的正投影边缘被驱动晶体管T1的栅极4在衬底基板01上的正投影所包围，即镂空结构C的面积小于驱动晶体管T1的栅极4面积，包围镂空结构C的驱动晶体管T1的栅极4可以防止从镂空结构C处漏光对驱动晶体管T1的沟道区A1产生影响。
示例性地，在具体实施时，在本公开实施中，结合图5和图8所示，镂空结构C在衬底基板01上的正投影与沟道区A1在衬底基板01上的正投影存在交叠区，即镂空区C会暴露出驱动晶体管T1的沟道区A1，对于采用顶栅结构的驱动晶体管T1，可降低器件的工作电压，减少栅漏电流，提高器件的性能和稳定性。
示例性地，在具体实施时，在本公开实施中，结合图5所示，镂空结构C可以延伸至电容电极71的一侧边缘且形成开口，以利于检测和解析驱动晶体管T1的不良。
示例性地，在具体实施时，在本公开实施中，结合图5所示，镂空结构C的延伸方向可以与驱动晶体管T1的栅极4延伸方向一致，以暴露出更多的栅极图案，便于检测和解析不良。
示例性地，在具体实施时，在本公开实施中，可以使数据线DA-010、DA-020以及DA-030沿第一方向F1延伸且沿第二方向F2排列。并且，数据线DA-010、DA-020以及DA-030分别通过在第二方向F2上凸出的部分与开关晶体管T2的第一极电连接。
示例性地，在具体实施时，在本公开实施中，在上述的第二导电层300背离衬底基板01一侧设置有平坦化层，用于保护上述的第二导电层300以及实现平坦效果。在上述的平坦化层背离衬底基板01一侧设置有电致发光二极管的阳极。在上述的阳极背离衬底基板01一侧设置有像素界定层；其中，像素界定层具有多个发光开口区，一个阳极对应一个发光开口区，以通过发光开口区将对应的阳极暴露出来。在像素界定层背离衬底基板01一侧依次设置有发光功能层和阴极。示例性地，发光功能层通过发光开口区与阳极直接接触，以及发光功能层和阴极直接接触，以通过阳极上加载的信号和阴极上加 载的信号，驱动发光功能层发光。当然，本公开包括但不限于此。例如，发光功能层和阳极之间还可以设置有空穴传输层、空穴注入层，发光功能层和阴极层之间还可以设置有电子传输层、电子注入层等膜层。需要说明的是，阳极、发光功能层以及阴极可以层叠设置，形成了电致发光二极管。
示例性地，在具体实施时，如图5至图8所示，半导体层100与第一导电层200之间设置有栅绝缘层410，第一导电层200与第二导电层300之间设置有层间介质层420。其中，检测线SL通过过孔511与感测晶体管T3的有源层23的源极区电连接。连接部72的一端通过过孔512与感测晶体管T3的有源层23的漏极区电连接，连接部72的另一端通过过孔513与驱动晶体管T1的有源层21的漏极区T1-D电连接。电容电极71通过过孔514与驱动晶体管T1的栅极4电连接，并且电容电极71还通过过孔515与开关晶体管T2的有源层22的漏极区电连接。数据线DA-010通过过孔516与开关晶体管T2的有源层22的源极区电连接。连接部73的一端通过过孔517与第一电源线OVDD电连接，连接部73的另一端通过过孔518与驱动晶体管T1的有源层21的源极区T1-S电连接。并且，阳极通过贯穿平坦化层的过孔519与连接部72电连接。第一电源线OVDD可以设置在遮光电极层400或第一导电层100，但不限于此。
示例性地，在具体实施时，在本公开实施中，如图5、图6d以及图7至图8所示，半导体层100和衬底基板01之间还设置有缓冲层430。缓冲层430和衬底基板01之间还设置有遮光电极层400。其中，遮光电极层400可以包括多个遮光电极3，一个子像素中设置一个遮光电极3。示例性地，同一子像素中，遮光电极3在衬底基板01的正投影覆盖驱动晶体管T1的有源层21在衬底基板01的正投影。当然，本公开包括但不限于此。
在具体实施时，在本公开实施例中，如图5和图7所示，过孔511～516以及518可以分别为贯穿层间介质层420的过孔。需要说明的是，这些过孔的形状和面积可以根据实际应用的需求来设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5、图6a及图7所示，驱动晶 体管T1的有源层21可以包括：源极区T1-S、漏极区T1-D，沟道区A1以及导体化区B。其中，可以使源极区T1-S位于沟道区A1背离导体化区B一侧，且漏极区T1-D位于导体化区B背离沟道区A1一侧。例如，可以使源极区T1-S在衬底基板01的正投影位于沟道区A1与第一栅线G1在衬底基板01的正投影之间，漏极区T1-D在衬底基板01的正投影位于导体化区B与第二栅线G2在衬底基板01的正投影之间。当然，本公开包括但不限于此。
基于同一发明构思，本公开实施例还提供了显示面板，包括上述阵列基板。进一步地，显示面板还可以包括与阵列基板相对设置的对向基板。并且，该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
基于同一发明构思，本公开实施例还提供了显示装置，包括上述显示面板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
需要说明的是，上述实施例中提到的驱动晶体管、开关晶体管和感测晶体管中的源极为电信号的输入电极，漏极为电信号的输出端，其中，晶体管包括P型和N型，不同类型的晶体管的源、漏极的信号输入和输出会有不同，但仅是对电信号的输入电极和输出电极的名称不同，不改变晶体管在电路中的电信号路径方向，所以，本实施例中的驱动晶体管、开关晶体管和感测晶体管为N型的，也可以是P型，其中，上述驱动晶体管、开关晶体管和感测晶体管的源漏电极中的源电极和漏电极可以根据其类型互换名称，并不影响上述像素驱动电路中的电信号路径方向。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开 权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (12)

  1. 一种阵列基板，其中，包括：
    衬底基板，包括：驱动晶体管；
    半导体层，位于所述衬底基板上，且所述半导体层包括所述驱动晶体管的有源层，所述驱动晶体管的有源层包括沟道区和导体化区；
    栅绝缘层，位于所述半导体层背离所述衬底基板的一侧；
    第一导电层，位于所述栅绝缘层背离所述衬底基板的一侧，且所述第一导电层包括：所述驱动晶体管的栅极，所述驱动晶体管的栅极在所述衬底基板上的正投影覆盖所述沟道区且与所述导体化区互不交叠；
    层间介质层，位于所述第一导电层背离所述衬底基板的一侧；
    第二导电层，位于所述层间介质层背离所述衬底基板的一侧，且所述第二导电层包括：电容电极；所述电容电极在所述衬底基板的正投影与所述导体化区在所述衬底基板的正投影存在交叠区且构成存储电容；
    所述电容电极在所述衬底基板上的正投影与所述驱动晶体管的栅极在所述衬底基板上的正投影存在交叠区且电连接，所述电容电极具有露出下方所述驱动晶体管的栅极的镂空结构，且所述镂空结构与所述电连接处互不重叠。
  2. 根据权利要求1所述的阵列基板，其中，所述镂空结构在所述衬底基板上的正投影位于所述驱动晶体管的栅极在所述衬底基板上的正投影所在范围内。
  3. 根据权利要求2所述的阵列基板，其中，所述镂空结构在所述衬底基板上的正投影边缘被所述驱动晶体管的栅极在所述衬底基板上的正投影所包围。
  4. 根据权利要求1所述的阵列基板，其中，所述镂空结构在所述衬底基板上的正投影与所述沟道区在所述衬底基板上的正投影存在交叠区。
  5. 根据权利要求1所述的阵列基板，其中，所述镂空结构延伸至所述电容电极的一侧边缘且形成开口。
  6. 根据权利要求5所述的阵列基板，其中，所述镂空结构的延伸方向与所述驱动晶体管的栅极延伸方向一致。
  7. 根据权利要求1所述的阵列基板，其中，所述驱动晶体管的有源层还包括：源极区和漏极区；
    所述源极区位于所述沟道区背离所述导体化区一侧，且所述漏极区位于所述导体化区背离所述沟道区一侧。
  8. 根据权利要求7所述的阵列基板，其中，还包括：开关晶体管；
    所述开关晶体管的栅极与第一栅线电连接，所述开关晶体管的第一极与数据线电连接，所述开关晶体管的第二极与所述电容电极电连接。
  9. 根据权利要求7所述的阵列基板，其中，还包括：感测晶体管；
    所述感测晶体管的栅极与第二栅线电连接，所述感测晶体管的第一极与所述驱动晶体管的漏极区电连接，所述感测晶体管的第二极与检测线电连接。
  10. 根据权利要求1-9任一项所述的阵列基板，其中，还包括：
    缓冲层，位于所述半导体层与所述衬底基板之间；
    遮光电极层，位于所述缓冲层与所述衬底基板之间，且所述遮光电极层包括遮光电极，所述遮光电极在所述衬底基板的正投影覆盖所述驱动晶体管的有源层在所述衬底基板的正投影。
  11. 一种显示面板，其中，包括根据权利要求1～10任一项的阵列基板。
  12. 一种显示装置，其中，包括根据权利要求11所述的显示面板。
PCT/CN2020/085977 2019-05-06 2020-04-21 阵列基板、显示面板和显示装置 WO2020224430A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910371598.8 2019-05-06
CN201910371598.8A CN110047853B (zh) 2019-05-06 2019-05-06 一种阵列基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
WO2020224430A1 true WO2020224430A1 (zh) 2020-11-12

Family

ID=67280922

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/085977 WO2020224430A1 (zh) 2019-05-06 2020-04-21 阵列基板、显示面板和显示装置

Country Status (2)

Country Link
CN (1) CN110047853B (zh)
WO (1) WO2020224430A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047853B (zh) * 2019-05-06 2021-04-13 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278987A (zh) * 2013-05-24 2013-09-04 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN205229635U (zh) * 2015-12-18 2016-05-11 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
CN106935597A (zh) * 2017-03-14 2017-07-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20190122988A1 (en) * 2016-10-05 2019-04-25 Samsung Electronics Co., Ltd. Semiconductor devices
CN110047853A (zh) * 2019-05-06 2019-07-23 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202662608U (zh) * 2012-05-31 2013-01-09 北京京东方光电科技有限公司 一种栅极结构、tft器件及显示装置
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN108598155A (zh) * 2018-04-18 2018-09-28 昆山龙腾光电有限公司 薄膜晶体管、阵列基板及显示装置
CN108493199A (zh) * 2018-04-19 2018-09-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278987A (zh) * 2013-05-24 2013-09-04 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN205229635U (zh) * 2015-12-18 2016-05-11 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
US20190122988A1 (en) * 2016-10-05 2019-04-25 Samsung Electronics Co., Ltd. Semiconductor devices
CN106935597A (zh) * 2017-03-14 2017-07-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110047853A (zh) * 2019-05-06 2019-07-23 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN110047853B (zh) 2021-04-13
CN110047853A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
WO2020238288A1 (zh) 阵列基板及其制备方法、显示装置
US11968862B2 (en) Display substrate and display device
US20220045161A1 (en) Transparent oled display panel, display apparatus and manufacturing method
WO2021227998A1 (zh) 显示面板及显示装置
WO2022056907A1 (zh) 显示基板及显示装置
CN111524945B (zh) 显示基板及显示装置
US20210335989A1 (en) Display substrate, method of forming display substrate, and display device
US11152441B2 (en) Array substrate including auxiliary trace layer, display panel, display device and manufacturing method of an array substrate
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US20220367602A1 (en) Display panel and display device
WO2022110736A1 (zh) 显示面板及显示装置
WO2022247119A1 (zh) 显示面板及显示装置
WO2022082500A1 (zh) 显示基板和显示装置
US20240065061A1 (en) Display substrate and display device
US20240057418A1 (en) Display panel and display device
JP7474786B2 (ja) ディスプレイパネルおよびディスプレイデバイス
WO2020224430A1 (zh) 阵列基板、显示面板和显示装置
US20220310023A1 (en) Display substrate, method for manufacturing the same, and display device
US20220320213A1 (en) Display substrate and display apparatus
CN114175133A (zh) 一种显示面板及其制作方法、显示装置
US20220310753A1 (en) Display panel and display device
US11943983B2 (en) Display substrate, method for manufacturing the same, and display device
US20220336540A1 (en) Display substrate, method for manufacturing the same, and display device
WO2024000225A1 (zh) 显示基板和显示装置
WO2023000215A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20802885

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20802885

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20802885

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112 (1) EPC - (EPO FORM 1205A) - 09.06.2022

122 Ep: pct application non-entry in european phase

Ref document number: 20802885

Country of ref document: EP

Kind code of ref document: A1