KR20020050811A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20020050811A
KR20020050811A KR1020000079986A KR20000079986A KR20020050811A KR 20020050811 A KR20020050811 A KR 20020050811A KR 1020000079986 A KR1020000079986 A KR 1020000079986A KR 20000079986 A KR20000079986 A KR 20000079986A KR 20020050811 A KR20020050811 A KR 20020050811A
Authority
KR
South Korea
Prior art keywords
liquid crystal
transparent conductive
crystal display
layer
gate line
Prior art date
Application number
KR1020000079986A
Other languages
English (en)
Other versions
KR100433208B1 (ko
Inventor
장윤경
주인수
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR10-2000-0079986A priority Critical patent/KR100433208B1/ko
Publication of KR20020050811A publication Critical patent/KR20020050811A/ko
Application granted granted Critical
Publication of KR100433208B1 publication Critical patent/KR100433208B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 고개구율을 확보하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명은 스위칭소자들에 의해 액정화소들이 구동되는 액정표시소자에 있어서, 임의의 기판상에 형성되는 게이트라인과, 상기 게이트라인 위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 형성되는 투명전도층과, 상기 게이트라인과 투명전도층패터닝을 덮도록 형성된 게이트절연막과, 상기 스위칭소자와 상기 게이트절연막을 덮도록 형성된 보호층과, 상기 투명전도층의 스토리지 전극부와 중첩되도록 상기 보호층에 형성되는 화소전극을 구비한다.
본 발명에 의하면, 게이트라인위에 투명전도성막을 증착함으로써 스토리지 영역이 넓어지므로 고개구율을 확보할 수 있게 된다.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히, 개구율을 확보하도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
액티브 매트릭스 구동방식의 액정표시소자는 스위칭소자로서 박막트랜지스터를 이용하여 자연스로운 동화상을 표시하고 있다. 이러한 액정표시소자는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
도 1 및 도 2를 참조하면, 종래의 액정표시소자는 기판(1)상에 형성된 게이트전극(54), 게이트절연막(9) 및 활성층(5)과, 컨택홀(8,18)를 통해 활성층(5)과 전기적으로 연결되게 형성된 소스 및 드레인전극(51,52)으로 구성되는 박막트랜지스터를 구비한다.
이러한 TFT는 게이트 전극에 인가되는 스캔펄스기간동안 데이터라인(4)상의 데이터신호를 화소전극(55)에 공급하게 된다. 게이트전극(54)은 게이트라인(3)과 연결되며, 소스전극(5)은 데이터라인(4)과 연결된다. 드레인전극(52)은 접촉홀(8)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)로 증착된 화소전극(55)과 접속된다. 게이트전극(54) 및 게이트라인(3)위에는 무기절연물질로 증착된 게이트절연막(9)이 형성되고 그 위에 활성층(5)이 증착된다. 이와 같은 TFT위에는 무기절연재료 또는 유기절연재료로 된 보호층(53)이 형성된다.
게이트라인(3)상에는 스토리지 캐패시터(56)가 형성된다. 스토리지 캐패시터(56)는 이전 주사기간동안 다음 주사라인의 구동전압을 축적함으로써 구동전압을 낮추는 역할을 한다. 스토리지 캐패시터(56)의 상부전극(6)은 소스전극(51) 및 드레인 전극(52)형성시 금속 또는 금속합금으로 형성된다. 이 상부전극(6)과 중첩된 게이트라인(3)은 스토리지 캐패시터(56)의 하부전극 역할을 한다. 스토리지 캐패시터(56)의 상부전극(6)은 보호층(53)을 관통하는 접촉홀(18)을통하여 화소전극(55)과 접속된다.
액정을 사이에 두고 배면기판과 대면되는 전면기판에는 도시되지 않은 블랙매트릭스가 형성된다. 이 블랙매트릭스는 화소의 유효표시영역이외의 부분에 위치하여 자신에게 입사되는 모든 파장의 광을 흡수하게 된다.
그러나, 종래의 액정표시소자에 있어서, 스토리지 캐패시터(56)의 상부전극(6)은 소스전극(51)및 드레인전극(52)형성시 금속 또는 금속합금으로 게이트라인상에 형성되므로 스토리지 캐패시터(56)가 형성되는 곳은 외부광이 입사되면 빛이 반사된다.
이에 따라, 스토리지 캐패시터(56)가 점유하는 면적만큼 화소(2)의 개구율이 감소될 수 밖에 없다. 뿐만 아니라, 화소(2)간 빛이 새는 영역을 막기 위하여 상부 유리기판에 형성되는 블랙매트릭스가 화소전극(55)의 좌/우측단부 및 상/하 단부에 대략 5㎛정도 화소에 중첩되기 때문에 그만큼 화소면적이 줄어들게 되므로 개구율은 더욱 줄어들게 된다.
또한, 줄어든 화소영역에 소스/드레인 금속을 사용하여 스토리지 캐패시터가 형성되므로 화소불량이 생기는 단점이 있다.
따라서, 본 발명의 목적은 스토리지 캐패시터와 개구율을 충분히 확보하기 위한 액정표시소자를 제공하는 데 있다.
도 1은 종래의 액정 표시소자의 스토리지 캐패시터 영역을 나타내는 평면도
도 2a 내지 도 2f는 도 1에서 선 "A-A'"을 따라 절취한 액정표시소자의 제조방법을 단계적으로 설명하는 단면도
도 3a 내지 도 3e는 본 발명의 제 1실시예에 따른 액정표시소자의 제조방법을 단계적으로 설명하는 평면도
도 4a 내지 도 4f는 도 3e에서 선 "B-B'"를 따라 절취한 액정표시소자의 제조방법을 단계적으로 설명하는 단면도
도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 액정표시소자의 제조방법을 단계적으로 설명하는 평면도
도 6a내지 도 6f는 도 5f에 선"C-C'"를 따라 절취한 액정표시소자의 제조방법을 단계적으로 설명하는 단면도
도 7은 본 발명의 제 2실시예에 따른 액정표시소자의 스토리지 캐패시터 영역을 나타내는 평면도
<도면의 주요 부분에 대한 부호의 설명>
1,11 : 기판 2,12,22,32 : 화소
3,13,23 : 게이트 라인 4,14 : 데이터 라인
5,15 : 활성층 6,16 : 상부전극
7,17 : 스토리지 영역 8,18,28,38,48,58 :접촉홀
9,19,29,39 : 게이트 절연막 10,20,30 : 오믹접촉층
51,61,71 : 소스 전극 52,62,72 : 드레인 전극
53,63,73 : 보호층 54,64,74 : 게이트 전극
55,75,95 : 화소전극 56,66 : 스토리지 캐패시터
65,85 : 투명전도층
상기 목적들을 달성하기 위하여, 본 발명은 스위칭소자들에 의해 액정화소들이 구동되는 액정표시소자에 있어서, 임의의 기판상에 형성되는 게이트라인과, 상기 게이트라인 위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 증착, 패터닝되는 투명전도층과, 상기 게이트라인과 투명전도층패터닝을 덮도록 형성된 게이트절연막과, 상기 스위칭소자와 상기 게이트절연막을 덮도록 형성된 보호층과, 상기 투명전도층의 스토리지 전극부와 중첩되도록 상기 보호층에 형성되는 화소전극을 구비한다.
상기 목적들을 달성하기 위하여, 본 발명은 스위칭소자들에 의해 액정화소들이 구동되는 액정표시소자의 제조방법은 임의의 기판상에 게이트라인을 형성하는 단계와, 상기 게이트라인 위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 투명전도층을 증착하여 패터닝하는 단계와, 상기 게이트라인과 투명전도층패터닝을 덮도록 상기 기판상에 게이트 절연막을 전면 증착하는 단계와, 상기 스위칭소자와 상기 게이트 절연막 상에 보호층을 전면증착하는 단계와, 상기 투명전도층의 스토리지 전극부와 중첩되도록 화소전극을 상기 보호층에 형성하고 상기 화소영역에 대응하여 상기 화소전극을 패터닝하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 7를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 제 1실시예에 따른 액정표시소자를 단계적으로 설명하는 평면도이다.
도 4a 내지 도 4g는 도 3에 도시된 액정표시소자의 제조 공정도이다.
도 3과 도 4를 결부하여 설명하면 다음과 같다.
본 발명의 제 1실시예에 따른 액정표시장치는 트랜지스터영역과 캐패시터영역을 갖는 투명기판(11)상에 게이트전극(64)과 연결되게 형성되며 캐패시터영역에서 캐패시터의 하부전극이 되는 게이트라인(14)과, 게이트라인(14)위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 증착, 패터닝되는 투명전도층(65)과, 상기 게이트라인(14)과 투명전도층(65)패터닝을 덮도록 형성되며 캐패시터영역에서 캐패시터의 유전막이 되는 게이트절연막(19)과, 스위칭소자와 게이트절연막(19)을 덮도록 형성된 보호층(63)과, 투명전도층의 스토리지 전극부와 중첩되도록 보호층(63)에 형성되는 화소전극(75)을 구비한다.
도 3a 및 도 4a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu)같은 비저항이 낮은 금속으로 게이트형태가 형성되어 신호지연을 줄인다. 그러나, 순수한 알루미늄은 화학적 내성이 약하고, 200℃이상에서 특정부위가 수㎛까지 성장하는 힐럭(hillock)이 생기므로 몰리브덴(Mo), 크로미늄(Cr)등의 금속을 일괄 증착하거나 저항을 고려하여 Mow등과 같은 단일금속막을 적층구조로 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(11)상에 게이트전극(64)을 형성한다.
도 3b 및 4b를 참조하면, 게이트전극(64)상에 인듐-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)등의 투명한 도전성물질을 게이트가 완전히 되도록 적층구조로 증착한다. 또한, 하부 금속의 투명전도막도 투명전도막을 에칭할때, 생기는 손실을 감소시키도록 적층구조로 증착한다.
도 3c 및 도 4c를 참조하면, 투명도전성층(65)을 덮도록 게이트절연막(19), 활성층(15) 및 오믹접촉층(20)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.
상기에서 게이트절연막(19)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(15)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(20)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(20) 및 활성층(15)을 게이트전극(64)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(19)이 노출되도록 패터닝한다.
도 3d 및 도4d를 참조하면, 소스/드레인과 데이터라인(61,62)의 패턴이 형성된다. 이 때, 투명전도성막인 ITO의 영역이 하부기판의 적층구조에서부터 게이트패턴까지로 종래의 영역보다 넓어져 소스/드레인 금속을 형성하지 않아도 화소전극만으로도 액정층에 신호전압을 걸어줄 수 있다.
도 3e, 4e 및 도 4f를 참조하면, 게이트절연층(19)상에 소스 및 드레인전극(61,62)을 덮도록 보호층(63)을 형성한다. 보호층(63)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물로 형성된다.
보호층(63)을 포토리쏘그래피방법으로 패터닝하여 드레인전극을 노출시키는 접촉홀(28)을 형성한다. 보호층(63)상에 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)등의 투명한 도전성물질을 접촉홀(28)을 통해 드레인전극(62)과 접촉되게 증착하고 포토리쏘그래피방법으로 패터닝하여 화소전극(75)을 형성한다.
도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 액정표시소자를 단계적으로 설명하는 평면도이다.
도 6a 내지 도 6f는 도 5에 도시된 액정표시소자의 평면도를 단계적으로 나타내는 단면도이다.
도 5와 도 6을 결부하여 설명하면 다음과 같다.
본 발명의 제 2실시예에 따른 액정표시장치는 트랜지스터영역과 캐패시터영역을 갖는 투명기판(11)상에 게이트전극(74)과 연결되게 형성되며 캐패시터영역에서 캐패시터의 하부전극이 되는 게이트라인(14)과, 게이트라인(14)위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 증착, 패터닝되는 투명전도층(85)과, 게이트라인(14)과 투명전도층(85)패터닝을 덮도록 형성되며 캐패시터영역에서 캐패시터(66)의 유전막이 되는 게이트절연막(29)과, 스위칭소자와 게이트절연막(29)을 덮도록 형성된 보호층(73)과, 투명전도층의 스토리지 전극부와 중첩되도록 보호층(73)에 형성되는 화소전극(95)과, 보호층(73)을 형성하기 전에 화소전극(95)과 중첩되게 스토리지 전극을 위한 금속패턴을 구비한다.
도 5a 및 도 6a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu)같은 비저항이 낮은 금속으로 게이트형태가 형성되어 신호지연을 줄인다. 그러나, 순수한 알루미늄은 화학적 내성이 약하고, 200℃이상에서 특정부위가 수㎛까지 성장하는 힐럭(hillock)이 생기므로 몰리브덴(Mo), 크로미늄(Cr)등의 금속을 일괄 증착하거나 저항을 고려하여 Mow등과 같은 단일금속막을 적층구조로 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(21)상에 게이트전극(74)을 형성한다.
도 5b 및 도 6b를 참조하면, 게이트전극(74)상에 인듐-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)등의 투명한 도전성물질을 게이트가 완전히 되도록 적층구조로 증착한다. 또한, 하부 금속의 투명전도막도 투명전도막을 에칭할때, 생기는 손실을 감소시키도록 적층구조로 증착한다.
도 5c 및 도 6c를 참조하면, 투명도전성물질(85)을 덮도록게이트절연막(29), 활성층(25) 및 오믹접촉층(30)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.
상기에서 게이트절연막(29)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(25)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(30)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(30) 및 활성층(25)을 게이트전극(74)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(29)이 노출되도록 패터닝한다.
도 5d 및 도6d를 참조하면, 게이트절연막(29) 상에 오믹접촉층(30)을 덮도록 CVD방법 또는 스퍼터링방법으로 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 증착하여 금속박막을 형성한다. 상기에서 오믹접촉층(30)과 금속박막은 오믹접촉을 이룬다.
그리고, 금속박막상에 포토레지스트를 도포하고 노광 및 현상하여 게이트전극(74)의 양측과 대응하는 부분에 포토레지스트 패턴을 형성한다. 포토레지스트 패턴은 마스크로 사용하여 금속박막을 오믹접촉층(30)이 노출되도록 습식식각하여 소스 및 드레인전극(71,72)을 형성한다. 그리고 계속해서, 포토레지스트 패턴을 마스크로 사용하여 노출된 오믹접촉층(30)을 활성층(25)이 노출되도록 건식 식각한다. 이 때, 식각되지 않고 잔류하는 오믹접촉층(30)사이의 게이트전극(74)과 대응하는 부분의 활성층(74)은 채널이 된다.
도 5e 및 도 6e를 참조하면, 포토레지스트 패턴을 제거한다. 그리고, 게이트절연층(29)상에 소스 및 드레인전극(71)(72)을 덮도록 보호층(73)을 형성한다. 상기에서 보호층(73)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물로 형성된다. 보호층(73)을 포토리쏘그래피방법으로 패터닝하여 드레인전극을 노출시키는 접촉홀(48)을 형성한다.
도 5f및 도6f를 참조하면, 보호층(73)상에 인듐-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)등의 투명한 도전성물질을 접촉홀(48,58)들을 통해 드레인전극(72) 및 상부전극(16)과 접촉되게 증착하고 포토리쏘그래피방법으로 패터닝하여 화소전극(95)을 형성한다.
도 7를 참조하면, 본 발명의 제 2 실시예에 따른 액정표시소자의 스토리지 캐패시터 영역을 나타내는 평면도이다.
스토리지영역이 게이트라인 상부 뿐만 아니라 하부 투명전도막과 상부화소의 중첩부분까지로 넓어져 스토리지영역을 크게 형성하여 화소영역이 넓어지며 개구율도 높아지게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법은 투명전도성막을 이용하여 스토리지영역을 크게 형성함으로써 스토리지영역과 개구율을 충분히 확보할 수 있고 개구율이 높아지므로 화소영역이 높아져 고화질의 화소를 볼 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 스위칭소자들에 의해 액정화소들이 구동되는 액정표시소자에 있어서,
    임의의 기판상에 형성되는 게이트라인과,
    상기 게이트라인 위에 화소영역으로 신장되는 스토리지 전극부를 가지도록 형성되는 투명전도층과,
    상기 게이트라인과 투명전도층패터닝을 덮도록 형성된 게이트절연막과,
    상기 스위칭소자와 상기 게이트절연막을 덮도록 형성된 보호층과,
    상기 투명전도층의 스토리지 전극부와 중첩되도록 상기 보호층에 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1항에 있어서,
    상기 보호층을 형성하기 전에 화소전극과 중첩되게 스토리지 전극을 위한 금속패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자.
  3. 스위칭소자들에 의해 액정화소들이 구동되는 액정표시소자에 있어서,
    임의의 기판상에 게이트라인을 형성하는 단계와,
    상기 게이트라인 위에 화소영역으로 신장되는 스토리지 전극부를 가지도록투명전도층을 증착하여 패터닝하는 단계와,
    상기 게이트라인과 투명전도층패터닝을 덮도록 상기 기판상에 게이트 절연막을 전면 증착하는 단계와,
    상기 스위칭소자와 상기 게이트 절연막 상에 보호층을 전면증착하는 단계와,
    상기 투명전도층의 스토리지 전극부와 중첩되도록 화소전극을 상기 보호막 상에 형성하고 상기 화소영역에 대응하여 상기 화소전극을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1항에 있어서,
    상기 보호층을 형성하기 전에 화소전극과 중첩되게 스토리지 전극을 위한 금속패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR10-2000-0079986A 2000-12-22 2000-12-22 액정표시소자 및 그 제조방법 KR100433208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079986A KR100433208B1 (ko) 2000-12-22 2000-12-22 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079986A KR100433208B1 (ko) 2000-12-22 2000-12-22 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020050811A true KR20020050811A (ko) 2002-06-28
KR100433208B1 KR100433208B1 (ko) 2004-05-27

Family

ID=27684416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0079986A KR100433208B1 (ko) 2000-12-22 2000-12-22 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100433208B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3286878B2 (ja) * 1994-12-22 2002-05-27 三菱電機株式会社 液晶表示装置およびその製造方法
JP3049022B2 (ja) * 1998-11-13 2000-06-05 鹿児島日本電気株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR100433208B1 (ko) 2004-05-27

Similar Documents

Publication Publication Date Title
KR100467944B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
KR100799464B1 (ko) 액정표시장치 및 그 제조방법
KR100776509B1 (ko) 액정표시장치 및 그 제조방법
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US20090091699A1 (en) Liquid crystal display device and fabricating method thereof
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20040022938A (ko) 액정표시소자의 제조방법
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR20040031370A (ko) 액정표시패널 및 그 제조방법
JP4121723B2 (ja) 液晶表示装置及びその製造方法
KR20010066346A (ko) 엑스-선 검출소자 및 그의 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100367009B1 (ko) 액정표시소자 및 그 제조방법
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
US20020047948A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법
KR100773239B1 (ko) 액정표시장치 및 그 제조방법
KR100696263B1 (ko) 액정표시장치 및 그의 제조방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR100486686B1 (ko) 액정표시장치 및 그 제조방법
KR20010068334A (ko) 액정표시장치 및 그의 제조방법
KR20040062189A (ko) 액정표시장치 및 그 제조방법
KR20020012755A (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee