KR100713878B1 - 플랫 패널 디스플레이의 제조 방법 - Google Patents

플랫 패널 디스플레이의 제조 방법 Download PDF

Info

Publication number
KR100713878B1
KR100713878B1 KR1020000036893A KR20000036893A KR100713878B1 KR 100713878 B1 KR100713878 B1 KR 100713878B1 KR 1020000036893 A KR1020000036893 A KR 1020000036893A KR 20000036893 A KR20000036893 A KR 20000036893A KR 100713878 B1 KR100713878 B1 KR 100713878B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
glass substrate
film
etching
metal
Prior art date
Application number
KR1020000036893A
Other languages
English (en)
Other versions
KR20020002656A (ko
Inventor
천대식
고영익
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000036893A priority Critical patent/KR100713878B1/ko
Publication of KR20020002656A publication Critical patent/KR20020002656A/ko
Application granted granted Critical
Publication of KR100713878B1 publication Critical patent/KR100713878B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기생 캐패시턴스와 금속배선의 저항으로 인한 딜레이 신호를 억제하는 플랫 패널 디스플레이의 제조방법를 개시한다. 개시된 본 발명의 방법은, 유리기판 상에 금속막을 형성하는 단계; 상기 금속막 상에 금속배선 형성 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 장벽으로 하여 유리기판이 노출되도록 상기 금속막을 식각하는 단계; 상기 감광막 패턴을 제거하고 그 결과물 상에 수지막을 증착하는 단계; 및 상기 수지막을 전면 식각해서 주위와 단차가 없는 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

플랫 패널 디스플레이의 제조 방법{METHOD FOR MENUFACTUERING FLAT PANEL DISPLAY}
도 1a 내지 도 1c는 종래의 플랫 판넬 디스플레이의 제조 방법에 관한 단면도.
도 2a 내지 도 2e는 본 발명의 플랫 판넬 디스플레이의 제조 방법에 관한 단면도.
도 3a 또는 도 3d는 본 발명의 다른 실시예에 관한 단면도.
도 4a 내지 도 4f는 본 발명의 또 다른 실시예에 관한 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
10, 20, 30 : 유리기판 10a, 30a : 홈이난 유리기판
11, 31: 제1 감광막 패턴 12, 21, 32 : 금속막
12a, 24, 35 : 금속배선 13, 33 : 제2 감광막 패턴
22 : 감광막 패턴 23, 34 : 수지막
32a : 금속배선 영역을 한정하는 금속막
본 발명은 플랫 판넬 디스플레이(Flat Panel Display; 이하 FPD) 제조방법에 관한 것으로 특히, 기생 캐패시턴스와 금속배선의 저항으로 인한 딜레이 신호를 억제하기 위한 FPD에 관한 것이다.
일반적으로 현재 많이 사용되고 있는 디스플레이 모니터로 브라운관을 많이 사용하고 았다. 이러한 브라운관은 소비 전력이 많고, 또한 부피가 커서 이동용이나 휴대용으로 사용하기에 불편한 점이 있다.
따라서 불편한 점을 해결하기 위해 FPD라는 디스플레이 소자를 개발하게 되었다. FPD의 종류로는 플라즈마(Plasma)를 이용한 박막 디스플레이와, 액정 디스플레이(Liquid Crystal Display; 이하 LCD), 발광 다이오드 디스플레이(Light Emitting Diode Display)등 여러 종류의 개발을 하기 위해 노력하고 있다.
특히, 상기 LCD는 경량, 박형 및 저소비 전력등의 특성을 갖기 때문에, CRT(Cathod-ray tube)를 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다.
이하, FPD중 LCD에 관한 도면을 참조하여 종래의 실시예를 상세히 설명하도록 한다.
도 1a를 참조하면 유리기판(도시안됨) 상에 스토리지 전극(1)을 포함하는 게이트 라인들(2)과 데이터 라인들(3)이 서로 교차하도록 배치되어 있고, 이들에 의해 한정된 화소영역 내에는 ITO 금속막과 같은 투명 금속막으로 이루어진 화소전극(4)이 배치되어 있다. 여기서, 게이트 라인(2)과 데이타 라인(3) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막(도시안됨)이 개제되며, 상기 화소 전 극(4)은 상기 게이트 절연막 상에 형성된다. 또한 스위칭 소자인 TFT(5)가 상기 게이트 라인(2)과 데이타 라인(3)의 교차부에 배치되어 있다.
도 1b와 도 1c는 도 1a의 금속배선에 대해 도시한 것으로 예컨데, 상기 게이트 라인(2)을 형성할 시, 도 1b에 도시된 바와같이, 종래에는 유리기판(6) 상부에 금속막(7)을 증착하고 금속 배선의 예비형성 영역상에 감광막 패턴(8)을 형성한다.
그 다음으로, 도 1c를 참조하면, 상기 감광막 패턴(8)을 식각 장벽으로 하여 상기 금속막(7)을 식각하여 금속배선(7a), 즉 게이트 라인을 형성하고 공지의 방식으로 상기 감광막 패턴(8)을 제거한다.
그러나, 종래의 FPD에는 다음과 같은 문제점이 있다.
상기 LCD 등의 FPD에서는 주사신호와 화상 데이타 신호를 전송하기 위하여 금속배선 예컨데, 게이트 라인과 데이타 라인을 유리기판상에 형성하는데, 상기 게이트 라인(2)과 데이터 라인(3) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막이 개제되어 있어 기생적으로 캐패시턴스가 발생하고, 상기 금속배선 자체의 저항에 의해 RC 시정수에 비례하는 신호 딜레이가 발생한다.
상기 기생 캐패시턴스는 패널의 구조적인 문제로 줄이는데 한계가 있고, 저항은 금속배선을 이루는 물질의 종류와 전극의 두께와 폭 등의 구조와 관련이 있지만, 이 역시 개구율, 공정가능성, 이용 가능한 물질의 종류등에 제약이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 두꺼운 금속선을 형성하여 저항을 낮추면서 두꺼운 금속선 주위의 단차를 제거하여 신호 딜레이를 억제하는 대화면 및 고화소의 FPD를 제공하는데 그 목적이 있다.
삭제
삭제
상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상에 금속막을 형성하는 단계; 상기 금속막 상에 금속배선 형성 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 장벽으로 하여 유리기판이 노출되도록 상기 금속막을 식각하는 단계; 상기 감광막 패턴을 제거하고 그 결과물 상에 수지막을 증착하는 단계; 및 상기 수지막을 전면 식각해서 주위와 단차가 없는 금속배선을 형성하는 단계;를 포함하는 플랫 패널 디스플레이의 제조 방법을 제공한다.
삭제
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상에 제1 감광막 패턴을 형성하는 단계; 상기 제1 감광막 패턴을 식각 장벽으로 하여 유리기판을 식각하는 단계; 상기 제1 감광막 패턴을 제거하는 단계; 상기 식각된 유리기판 상에 금속막을 증착하는 단계; 상기 금속막 상에 금속배선 형성 영역을 한정하는 제2 감광막 패턴을 형성하는 단계; 상기 제2 감광막 패턴을 식각 장벽으로 하여 상기 금속막을 식각하는 단계; 상기 제2 감광막 패턴을 제거하고 그 결과물 상에 수지막을 증착하는 단계; 및 상기 수지막을 전면 식각하여 주위와 단차가 없는 금속배선을 형성하는 단계;를 포함하는 플랫 패널 디스플레이의 제조 방법을 제공한다.
여기서, 상기 제1 감광막 패턴을 식각 장벽으로 한 유리기판의 식각은 식각된 홈의 깊이가 금속막의 두께 보다 크거나 같도록 수행한다.
(실시예)
이하, 첨부한 도면으로 본 발명의 FPD에 관한 바람직한 실시예를 상세히 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 FPD의 제조 방법을 설명하기 위한 단면도 이다.
도 2a를 참조하면, 투명성 절연기판 예컨데, 유리기판 상부(10)에 제1 감광막 패턴(11)을 형성한다.
그 다음으로 도 2b를 참조하면, 상기 제1 감광막 패턴(11)을 식각 장벽으로 하여 금속 배선이 형성될 영역을 식각함으로써 홈이 난 유리기판(10a)을 형성한다.
그런다음, 공지의 방법에 의하여 잔류의 제1 감광막(11)을 제거하고, 도 2c에 도시된 바와같이, 상기 홈이 난 유리기판(10a) 전면에 금속막(12)을 증착한 후, 상기 금속막(12) 상에 금속배선이 형성될 영역을 한정하는 제2 감광막 패턴(13)을 형성한다.
도 2d를 참조하면 상기 제2 감광막(13)을 식각 장벽으로 하여 상기 금속막을 식각하여 금속배선(12a)을 형성하고 그리고나서, 공지의 방법에 의하여 상기 제2 감광막(13)을 제거한다.
여기서, 상기 유리기판을 식각하여 홈이 난 유리기판(10a)의 형성시, 홈의 깊이를 금속막(12) 두께와 같게 하여 식각함으로써, 도 2e에 도시된 바와 같은 금속배선(12a)을 형성하거나, 홈의 깊이가 상기 금속막(12) 두께 보다 크게 하여 식각함으로써, 도 2f에 도시된 바와 같은 금속배선(12a)을 형성한다. 이 때, 상기 식각된 홈의 깊이가 금속막 두께 보다 작으면, 금속막 두께에 기인하는 단차가 발생되어 기생 커패시턴스 및 상기 저항에 의한 딜레이 신호가 증가하게 된다.
따라서, 본 발명은 기판 홈의 깊이를 금속막 두께와 같거나 크게 함으로써, 저항을 줄이기 위한 두꺼운 금속막으로 인해 커지는 단차와 그로인한 공정상의 문제를 제거하기 위한 모든 경우에 적용가능하다.
도 3a 또는 도 3b는 본 발명의 다른 견지에서 살펴본 실시예로, 먼저 도 3a를 참조하면, 유리기판(20) 상부에 금속막(21)을 증착하고, 공지의 방식으로 금속배선 형성영역에 감광막 패턴(22)을 형성한다.
도 3b를 참조하면, 상기 감광막 패턴(22)을 식각 장벽으로 하여 상기 유리 기판의 소정부분이 노출되도록 금속막 (21)을 식각한다.
그런다음, 상기 감광막 패턴(22)을 제거 하고나서 도 3c에 도시된 바와같이, 상기 결과물 전면에 광투과율이 높고 유전률이 낮으며, 식각이 잘되고 고른 식각 속도를 갖는 수지막(23)을 증착한다.
그 다음으로, 도 3d를 참조하면, 식각된 금속막(21)으로 인한 단차를 제거하기 위해 상기 수지막(23)을 식각마스크의 사용없이 전면 식각하고, 그 결과로, 주위와 단차가 없는 금속배선(24)을 형성한다.
도 4a 내지 도 4f는 본 발명의 또 다른 견지에서 살펴본 실시예로, 도 4a를 참조하면, 유리기판(30) 상부에 제1 감광막(31) 패턴을 형성한다.
도 4b를 참조하면, 상기 제1 감광막(31)을 식각 장벽으로 하여 금속 배선이 형성될 영역을 식각하여 홈이 난 유리기판(30a)을 형성하고, 공지의 방식대로 잔류의 제1 감광막(31) 패턴을 제거한다. 이 때, 상기 제1 감광막 패턴(31)을 식각 장벽으로 한 유리기판의 식각은 식각된 홈의 깊이(l)가 후속 공정에서 형성되는 금속배선의 두께 보다 크거나 같게 하여 식각을 수행한다.
그런다음, 도 4c를 참조하면, 상기 홈이 난 유리기판(30a) 상에 금속막(32)을 증착한 후, 상기 금속막(32) 상의 금속배선이 형성될 영역 상에 제2 감광막 패턴(33)을 형성한다.
그리고나서, 상기 제2 감광막 패턴(33)을 식각 장벽으로 하여 상기 금속막 (32)을 식각하여 도 4d에 도시된 바와같은 금속 배선 영역을 한정하는 금속막(32a)을 형성하고, 공지의 방법에 의하여 상기 제2 감광막 패턴(33)을 제거한다.
도 4e를 참조하면 상기 결과물 전면에 광투과율이 높고 유전률이 낮으며, 식각이 잘되고 고른 식각 속도를 갖는 수지막(34)을 증착한다.
그 다음으로 도 4f를 참조하면, 상기 식각된 금속막(32a)과 주위와의 단차를 제거하기 위해 상기 수지막(34)을 식각마스크의 사용없이 전면 식각하고, 이를 통해, 주위와 단차가 없는 금속배선(35)을 형성한다.
아울러, 본 발명은 요지를 벗어나지 않는 범위, 즉 하나의 막, 예컨데, 금속막을 두껍게 증착하여 하나의 패턴을 형성할 때 커지는 단차와 상기 단차로 인한 공정상의 문제를 제거하기 위한 모든 경우에 적용가능하다.
이상에서 자세히 설명한 바와같이, 유리기판을 식각하고 금속막을 증착하여 금속배선을 형성하는 방법과, 상기 유리기판 상부에 금속막을 증착후, 결과물 전면에 수지막을 증착하고 금속막 주위의 단차를 제거하기 위하여 상기 수지막을 전면 식각하여 금속배선을 형성하는 방법과, 상기 두가지 방법을 결합시켜 금속 배선을 형성함으로써, 상기 금속배선의 저항을 물질의 변경과 선폭의 증가없이도 줄일 수 있는 효과가 있다.
이에 따라, 상기 LCD에서 금속배선의 기생 캐패시턴스와 저항에 의한 신호딜레이를 억제하여 대화면, 고화소의 FPD를 제공하며 또한, 추가되는 공정은 기술적으로 쉽고, 경제적인 비용 또한 적게 든다.
한편, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 유리기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 금속배선 형성 영역을 한정하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 장벽으로 하여 유리기판이 노출되도록 상기 금속막을 식각하는 단계;
    상기 감광막 패턴을 제거하고 그 결과물 상에 수지막을 증착하는 단계; 및
    상기 수지막을 전면 식각해서 주위와 단차가 없는 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 플랫 패널 디스플레이의 제조 방법.
  4. 삭제
  5. 유리기판 상에 제1 감광막 패턴을 형성하는 단계;
    상기 제1 감광막 패턴을 식각 장벽으로 하여 유리기판을 식각하는 단계;
    상기 제1 감광막 패턴을 제거하는 단계;
    상기 식각된 유리기판 상에 금속막을 증착하는 단계;
    상기 금속막 상에 금속배선 형성 영역을 한정하는 제2 감광막 패턴을 형성하는 단계;
    상기 제2 감광막 패턴을 식각 장벽으로 하여 상기 금속막을 식각하는 단계;
    상기 제2 감광막 패턴을 제거하고 그 결과물 상에 수지막을 증착하는 단계; 및
    상기 수지막을 전면 식각하여 주위와 단차가 없는 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 플랫 패널 디스플레이의 제조 방법.
  6. 제 5항에 있어서, 상기 제1 감광막 패턴을 식각 장벽으로 한 유리기판의 식각은 식각된 홈의 깊이가 금속막의 두께 보다 크거나 같도록 수행하는 것을 특징으로 하는 플랫 패널 디스플레이의 제조 방법.
KR1020000036893A 2000-06-30 2000-06-30 플랫 패널 디스플레이의 제조 방법 KR100713878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036893A KR100713878B1 (ko) 2000-06-30 2000-06-30 플랫 패널 디스플레이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036893A KR100713878B1 (ko) 2000-06-30 2000-06-30 플랫 패널 디스플레이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020002656A KR20020002656A (ko) 2002-01-10
KR100713878B1 true KR100713878B1 (ko) 2007-05-07

Family

ID=19675192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036893A KR100713878B1 (ko) 2000-06-30 2000-06-30 플랫 패널 디스플레이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100713878B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183547B2 (en) 2019-07-10 2021-11-23 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860468B1 (ko) 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161093A (ja) * 1996-11-28 1998-06-19 Sharp Corp 液晶表示素子用配線基板の製造方法および液晶表示素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161093A (ja) * 1996-11-28 1998-06-19 Sharp Corp 液晶表示素子用配線基板の製造方法および液晶表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183547B2 (en) 2019-07-10 2021-11-23 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20020002656A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
TWI455207B (zh) 半導體裝置的製造方法
US11189641B2 (en) Method for manufacturing array substrate, array substrate and display apparatus
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
CN106019751B (zh) 阵列基板及其制造方法、显示装置
JP2000196104A (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR100207491B1 (ko) 액정표시장치 및 그 제조방법
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
JP2005316356A (ja) 薄膜トランジスタアレイとその製造方法
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
KR100713878B1 (ko) 플랫 패널 디스플레이의 제조 방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100328846B1 (ko) 액정표시소자의보조용량캐패시터및그의형성방법
JP2901499B2 (ja) アクティブマトリクス基板
KR100476049B1 (ko) 액정표시소자의 스토리지 커패시터 제조방법
JP3615212B2 (ja) スイッチング素子基板
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN114236919B (zh) 显示面板及其制作方法、显示装置
KR20020076932A (ko) 박막 트랜지스터의 제조방법
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법
CN110161762B (zh) 阵列基板及其制造方法、显示面板
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
KR101216171B1 (ko) 표시장치와 그 제조방법
KR100889536B1 (ko) 액정표시장치 및 이를 이용한 액정표시소자의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 13