KR100448934B1 - 액정표시장치의제조방법 - Google Patents

액정표시장치의제조방법 Download PDF

Info

Publication number
KR100448934B1
KR100448934B1 KR1019960074192A KR19960074192A KR100448934B1 KR 100448934 B1 KR100448934 B1 KR 100448934B1 KR 1019960074192 A KR1019960074192 A KR 1019960074192A KR 19960074192 A KR19960074192 A KR 19960074192A KR 100448934 B1 KR100448934 B1 KR 100448934B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
gate
liquid crystal
amorphous silicon
Prior art date
Application number
KR1019960074192A
Other languages
English (en)
Other versions
KR19980054986A (ko
Inventor
박운용
이원희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960074192A priority Critical patent/KR100448934B1/ko
Publication of KR19980054986A publication Critical patent/KR19980054986A/ko
Application granted granted Critical
Publication of KR100448934B1 publication Critical patent/KR100448934B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법에 관한 것으로서, 투명 도전 물질인 ITO를 증착한 후, 네가티브 포토 레지스트를 증착한 후 배면 노광하여 상기 게이트 라인 및 상기 데이터 라인과 일정 부분 완전 자기 정합하여 중첩되도록 하고, 배면 노광 후 마스크를 사용하여 상기 드레인 전극 및 보조 용량 형성부 그리고 상기 패드부를 노광하여 화소 전극을 형성하는 것이 특징이다.

Description

액정 표시 장치의 제조 방법
본 발명은 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터 액정 표시 장치는 개구율을 최대로 하기 위해서 신호 배선과 화소 전극 사이의 공간이 없도록 하는 구조를 채택한다.
이러한 박막 트랜지스터 액정 표시 장치는 신호 배선과 화소 전극의 일정 부분이 중첩되어 있다. 따라서 화소 전극과 신호 배선 사이의 빛샘을 방지하기 위해 블랙 매트릭스를 형성할 필요가 없다.
그러나 이러한 박막 트랜지스터 액정 표시 장치는 다음과 같은 단점이 있다.
첫째, 화소 전극으로 사용되는 투명 전극과 데이터 라인이 일정 부분 중첩되어야 하므로 중첩된 부분에서 기생 용량을 최소로 하기 위해 데이터 라인 사이에 절연막을 두껍게 형성해 주어야 하는 단점이 있다.
둘째, 절연막이 두꺼워 보조 용량을 형성하려면 별도의 공정이 추가되어야 하는 단점이 있다.
셋째, 노광 장비로 스테퍼를 사용할 경우 투명 전극과 데이터 라인 사이의 중첩되는 영역에 의해 형성된 기생 용량이 스테퍼의 정렬 오차 영역의 차이가 발생한 만큼 기생 용량의 차이가 발생하여 스티치(stitch) 경계 부분이 보이는 단점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 개구율을 증대시키면서도 상기한 종래 기술의 문제점을 해결할 수 있는 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법을 제공하기 위한 것이다.
도1a 내지 도 1g는 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 제조 공정의 순서도이고,
도2a 내지 도 2g는 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 제조 공정에 따른 단면도이고,
도3은 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 평면도이다.
본 발명의 실시예에 따른 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법은, 기판 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극 및 게이트 라인을 형성하는 단계, 게이트 전극 및 게이트 라인을 덮는 절연막, 비정질 실리콘막, N+비정질 실리콘막을 형성하는 단계, N+비정질 실리콘막 및 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계, 반도체층 위에 도전 물질을 적층하고 패터닝하여 데이터라인, 소오스 전극 및 드레인 전극을 형성하는 단계, 반도체층을 덮는 보호막을 형성하는 단계, 보호막 위에 투명 도전 물질을 증착한 후, 네가티브 포토 레지스트를 이용하여 패터닝하여 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계로 이루어져 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법을 설명한다.
도1a 내지 도 1g는 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 제조 공정의 순서도이고, 도2a 내지 도 2g는 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 제조 공정에 따른 단면도이고, 도3은 본 발명의 실시예에 따른 화소 전극이 신호 배선에 완전 자기 정합되는 액정 표시 장치의 평면도이다.
도1a 및 도2a 그리고 도3에 도시한 바와 같이, 기판(10) 위에 게이트 금속을 증착하고 게이트 전극(20) 및 게이트 라인(21)을 형성한다.(S100) 여기서 게이트 금속은 알루미늄을 사용하는 것이 바람직하다.
도1b 및 도2b에 도시한 바와 같이, 알루미늄으로 형성되어 있는 게이트 전극(20)을 양극 산화하여 양극 산화막(30)을 형성한다.(S101)
도1c 및 도2c에 도시한 바와 같이, SiNx(40), 비정질 실리콘, n+ 비정질 실리콘을 차례로 증착한 후 비정질 실리콘, n+ 비정질 실리콘막을 패터닝하여 반도체층(50)을 형성한다.(S102)
도1d 및 도2d에 도시한 바와 같이, 게이트 라인 위에 형성되어 있는 게이트패드부의 절연막(40)을 제거하여 게이트 구동 집적회로에 연결될 수 있는 콘택홀을 형성한다.(S103)
도1e 및 도2e 그리고 도3에 도시한 바와 같이, 도전 물질로 데이터 라인(65) 및 소오스 전극(60)과 드레인 전극(70)을 형성한다.(S104) 여기서 도전 물질은 크롬(Cr)을 사용하는 것이 바람직하다.
도1f 및 도2f 그리고 도3에 도시한 바와 같이, 보호막(80)을 증착한 후, 패터닝하여 드레인 전극(70)의 일부가 드러나도록 콘택홀(75)을 형성한다(S105).
도1g 및 도2g 그리고 도3에 도시한 바와 같이, 투명 도전 물질인 ITO를 증착한 후 패터닝하여 드레인 전극(70)과 전기적으로 연결되도록 화소 전극(90)을 형성한다.(S106)
여기서 화소 전극(90)을 형성하는 방법을 좀 더 구체적으로 설명하면 다음과 같다. 노광시 감광막을 포지티브 포토 레지스트를 사용하지 않고 네가티브 포토 레지스트를 사용하여 형성한다. 네가티브 포토 레지스트를 증착한 후 배면 노광하여 화소 전극(90)이 게이트 라인(21) 및 데이터 라인(65)과 일정 부분 완전 자기 정합하여 중첩되도록 한다. 자기 정합된 후 중첩되는 부분의 면적은 1㎛ 이하로 형성된다. 배면 노광 후 마스크를 이용하여 드레인 전극 연결부(75) 및 보조 용량 형성부(92) 그리고 패드부를 노광한 후 화소 전극(90)을 형성한다.
이와 같은 화소 전극이 신호배선에 완전 자기 정합되는 액정 표시 장치의 제조 방법은 데이터 라인과 화소 전극이 완전 자기 정합하여 형성되므로 데이터 라인과 화소 전극 사이의 기생 용량이 최소로 되고 또한 일정한 값을 항시 유지할 수 있다. 그리고 데이터 라인과 화소 전극 사이의 기생 용량이 최소가 되므로 이 사이의 절연막이 기존 두께보다 얇게 할 수 있다. 따라서 보조 용량 형성을 위한 별도의 공정이 필요없다.

Claims (1)

  1. 기판 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극 및 게이트 라인을 형성하는 단계,
    상기 게이트 전극 및 상기 게이트 라인을 덮는 절연막, 비정질 실리콘막, n+비정질 실리콘막을 형성하는 단계,
    상기 n+비정질 실리콘막 및 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층 위에 도전 물질을 적층하고 패터닝하여 데이터라인, 소오스 전극 및 드레인 전극을 형성하는 단계,
    상기 반도체층을 덮는 보호막을 형성하는 단계,
    상기 보호막 위에 투명 도전 물질을 증착한 후, 네가티브 포토 레지스트를 이용하여 패터닝하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
KR1019960074192A 1996-12-27 1996-12-27 액정표시장치의제조방법 KR100448934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074192A KR100448934B1 (ko) 1996-12-27 1996-12-27 액정표시장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074192A KR100448934B1 (ko) 1996-12-27 1996-12-27 액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR19980054986A KR19980054986A (ko) 1998-09-25
KR100448934B1 true KR100448934B1 (ko) 2004-12-04

Family

ID=37366754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074192A KR100448934B1 (ko) 1996-12-27 1996-12-27 액정표시장치의제조방법

Country Status (1)

Country Link
KR (1) KR100448934B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017166A (ko) * 1988-04-20 1990-11-15 마쯔시다덴기산교 가부시기가이샤 액티브매트릭스기판의 제조방법
KR930024196A (ko) * 1992-05-22 1993-12-22 이헌조 Am-lcd구조 및 제조방법
JPH06332010A (ja) * 1993-05-26 1994-12-02 Sharp Corp 表示基板およびその製造方法
KR950021752A (ko) * 1993-12-27 1995-07-26 이헌조 박막트랜지스터 제조방법
KR950026030A (ko) * 1994-02-07 1995-09-18 김광호 박막 트랜지스터 액정표시소자 및 그 제조방법
KR970022459A (ko) * 1995-10-11 1997-05-28 니시무로 다이조 액정표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017166A (ko) * 1988-04-20 1990-11-15 마쯔시다덴기산교 가부시기가이샤 액티브매트릭스기판의 제조방법
KR930024196A (ko) * 1992-05-22 1993-12-22 이헌조 Am-lcd구조 및 제조방법
JPH06332010A (ja) * 1993-05-26 1994-12-02 Sharp Corp 表示基板およびその製造方法
KR950021752A (ko) * 1993-12-27 1995-07-26 이헌조 박막트랜지스터 제조방법
KR950026030A (ko) * 1994-02-07 1995-09-18 김광호 박막 트랜지스터 액정표시소자 및 그 제조방법
KR970022459A (ko) * 1995-10-11 1997-05-28 니시무로 다이조 액정표시장치
KR100262227B1 (ko) * 1995-10-11 2000-07-15 니시무로 타이죠 액정표시장치

Also Published As

Publication number Publication date
KR19980054986A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100212288B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7858452B2 (en) Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor
JP4275201B2 (ja) アクティブマトリクス液晶表示装置の製造方法
USRE38901E1 (en) Manufacturing methods of liquid crystal displays
US5926702A (en) Method of fabricating TFT array substrate
US4958205A (en) Thin film transistor array and method of manufacturing the same
US7894009B2 (en) Liquid crystal display device and a manufacturing method of the same
KR100219118B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US6057904A (en) Insulating layer arrangements for liquid crystal display and fabricating method thereof
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
KR100364771B1 (ko) 액정표시장치의구조및제조방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR100288150B1 (ko) 액정표시장치의 제조방법
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100448934B1 (ko) 액정표시장치의제조방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR20010027685A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR20010019666A (ko) 박막트랜지스터 액정표시장치
JPH10268346A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee