KR950021752A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950021752A KR950021752A KR1019930030096A KR930030096A KR950021752A KR 950021752 A KR950021752 A KR 950021752A KR 1019930030096 A KR1019930030096 A KR 1019930030096A KR 930030096 A KR930030096 A KR 930030096A KR 950021752 A KR950021752 A KR 950021752A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor layer
- thin film
- electrode
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000010408 film Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 7
- 239000004065 semiconductor Substances 0.000 claims 10
- 238000000151 deposition Methods 0.000 claims 6
- 230000001681 protective effect Effects 0.000 claims 6
- 239000012535 impurity Substances 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 238000000206 photolithography Methods 0.000 abstract 3
- 239000002253 acid Substances 0.000 abstract 1
- 239000000356 contaminant Substances 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000000428 dust Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000002834 transmittance Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 종래 박막트랜지스터는 사진식각공정을 통해 각 층의 패턴을 형성하는데, 이는 박막을 증착한후 감광막을 도포하고 열처리, 노광, 현상공정을 거쳐 다시 열처리하고, 에칭 및 상기 감광막을 제거하는 공정을 거치게되어 이러한 공정중에 먼지등의 오염물질로 인해 소자의 수율 및 성능이 저하되는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 화소전극과 소오스/드레인전극을 사진식각공정을 통해 동시에 패턴형성하여 사진식각공정수를 줄여 소자의 수율 및 성능을 향상시키고, 화소전극산의 보호층을 제거하여 투과율을 증가시켜 화질을 향상시키도록 하는 박막트랜지스터의 제조방법을 제공하는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 박막트랜지스터의 단면구조도.
제4도의 (가)내지 (라)는 제3도에 대한 제조공정도.
제5도는 본 발명 박막트랜지스터의 다른 단면구조도.
제6도의 (가)내지 (마)는 제5도에 대한 제조공정도
제7도는 본 발명 박막트랜지스터의 다른 단면구조도.
제8도의 (가)내지 (다)는 제7도에 대한 제조공정도
Claims (3)
- 절연기판상부에 게이트전극과 패드전극을 형성하는 공정과, 상기의 소자위에 게이트절연막, 반도체층, 불순물반도체층을 증착하는 공정과, 상기 반도체층, 불순물반도체층을 패터닝하는 공정과, 상기에 투명전도막과 금속층을 연속으로 증착한 후 화소전극과 소오스/드레인전극 패턴을 형성하는 공정과, 보호막을 증착하는 공정과, 상기 보호막패턴 형성시 상기 화소전극상의 금속층을 제거하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 절연기판상부에 게이트전극과 패드전극을 형성하는 공정과, 상기의 소자위에 게이트절연막, 반도체층, 식각제한층을 증착하는 공정과, 상기 자기정렬법으로 식각제한층을 패터닝하는 공정과, 반도체층을 패터닝하는 공정과, 상기 식각제한층을 제외한 나머지부분의 반도체층을 불순물반도체층으로 형성하는 공정과, 상기에 투명전도막과 금속층을 연속으로 증착한 후 화소전극과 소오스/드레인전극 패턴을 형성하는 공정과, 보호막을 증착하는 공정과, 상기 보호막패턴 형성시 상기 화소전극상의 금속층을 제거하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 절연기판위에 화소전극과 소오스/드레인전극을 차례로 형성하는 공정과,상기 소오스/드레인전극상의 채널부위에 불순물반도체층을 형성하는 공정과, 상기 불순물반도체층위에 반도체층, 게이트절연막, 게이트전극을 차례로 형성하는 공정과, 보호막을 증착하는 공정과, 상기 보호막패턴 형성시 상기 화소전극상의 소오스/드레인전극을 제거하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93030096A KR970008817B1 (en) | 1993-12-27 | 1993-12-27 | Thin film transistor manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93030096A KR970008817B1 (en) | 1993-12-27 | 1993-12-27 | Thin film transistor manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021752A true KR950021752A (ko) | 1995-07-26 |
| KR970008817B1 KR970008817B1 (en) | 1997-05-29 |
Family
ID=19373116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93030096A KR970008817B1 (en) | 1993-12-27 | 1993-12-27 | Thin film transistor manufacture |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008817B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448934B1 (ko) * | 1996-12-27 | 2004-12-04 | 삼성전자주식회사 | 액정표시장치의제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101245225B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
| KR101962917B1 (ko) * | 2012-03-15 | 2019-03-27 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조방법 |
-
1993
- 1993-12-27 KR KR93030096A patent/KR970008817B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448934B1 (ko) * | 1996-12-27 | 2004-12-04 | 삼성전자주식회사 | 액정표시장치의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008817B1 (en) | 1997-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP6646329B2 (ja) | 低温ポリシリコンアレイ基板の製造方法 | |
| US5441905A (en) | Process of making self-aligned amorphous-silicon thin film transistors | |
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| KR970011965A (ko) | 액정표시장치 및 그 제조방법 | |
| KR980003736A (ko) | 액정표시장치의 제조방법 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR950021728A (ko) | 박막트랜지스터 제조방법 | |
| KR950021752A (ko) | 박막트랜지스터 제조방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR970028769A (ko) | 액정표시장치의 제조방법 | |
| US20210217783A1 (en) | Transistor arrays | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| KR100200350B1 (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 | |
| KR940004612B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100242108B1 (ko) | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치의 구조 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR970048854A (ko) | 액정표시장치의 제조방법 | |
| KR100206557B1 (ko) | 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
| JPS63224258A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 17 |
|
| EXPY | Expiration of term |