TW201533910A - 薄膜電晶體及畫素結構 - Google Patents

薄膜電晶體及畫素結構 Download PDF

Info

Publication number
TW201533910A
TW201533910A TW103105715A TW103105715A TW201533910A TW 201533910 A TW201533910 A TW 201533910A TW 103105715 A TW103105715 A TW 103105715A TW 103105715 A TW103105715 A TW 103105715A TW 201533910 A TW201533910 A TW 201533910A
Authority
TW
Taiwan
Prior art keywords
metal oxide
barrier layer
film transistor
layer
thin film
Prior art date
Application number
TW103105715A
Other languages
English (en)
Other versions
TWI532192B (zh
Inventor
Shin-Shueh Chen
Pei-Ming Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW103105715A priority Critical patent/TWI532192B/zh
Priority to CN201410249739.6A priority patent/CN104022150B/zh
Publication of TW201533910A publication Critical patent/TW201533910A/zh
Application granted granted Critical
Publication of TWI532192B publication Critical patent/TWI532192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種薄膜電晶體及畫素結構。薄膜電晶體配置於基板上。薄膜電晶體包括閘極、絕緣層、金屬氧化物半導體層、蝕刻阻擋層、源極、汲極、有機絕緣層以及金屬氧化物阻障層。絕緣層覆蓋閘極。金屬氧化物半導體層位於閘極上方的絕緣層上。蝕刻阻擋層覆蓋金屬氧化物半導體層，且蝕刻阻擋層具有第一接觸窗以及第二接觸窗。源極以及汲極分別相對設置於蝕刻阻擋層上。源極以及汲極分別透過第一接觸窗及第二接觸窗與金屬氧化物半導體層電性連接。有機絕緣層覆蓋蝕刻阻擋層、源極以及汲極。金屬氧化物阻障層覆蓋有機絕緣層。

Description

薄膜電晶體及畫素結構
本發明是有關於一種半導體元件，且特別是有關於一種薄膜電晶體及畫素結構。
隨著現代資訊科技的進步，各種不同規格的顯示器已被廣泛地應用在消費者電子產品的螢幕之中，例如手機、筆記型電腦、數位相機以及個人數位助理(Personal Digital Assistant，PDA)等。在這些顯示器中，由於液晶顯示器(Liquid Crystal Display，LCD)及有機電激發光顯示器(Organic Electro-luminescent Display，OELD或稱為OLED)具有輕薄以及消耗功率低的優點，因此在市場中成為主流商品。LCD與OLED的製程包括將半導體元件陣列排列於基板上，而半導體元件包含薄膜電晶體(Thin Film Transistor，TFT)以及畫素結構。
一般而言，具有金屬氧化物半導體層(例如氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO))的薄膜電晶體的起始電壓(threshold voltage，Vt)通常為負值(亦即，Vt<0)，因此在未施加電壓下處於導通狀態的薄膜電晶體會導致漏電流的問題。起始電 壓為負值的原因包括受到環境影響以及沉積影響。環境影響是由於外界環境中的水氣或後續膜層在形成時(例如使用氫電漿)的氫原子容易擴散至金屬氧化物半導體層並提供載子(電子)，因此容易影響其電性而使得起始電壓為負值。沉積影響是由於沉積的金屬氧化物半導體層會因為氧空缺而產生載子(電子)，因此本身即為導通狀態需藉由起始電壓為負值來排斥載子(電子)而使通道空乏，故起始電壓一般為負值。亦即，金屬氧化物半導體層的氧空缺的現象會使起始電壓通常為負值。由於起始電壓為負值的薄膜電晶體會導致漏電流的問題，因此如何開發出起始電壓為正值(亦即，Vt>0)的薄膜電晶體實為研發者所欲達成的目標之一。
本發明提供一種薄膜電晶體及畫素結構，可使得起始電壓為正值(亦即，Vt>0)。
本發明提出一種薄膜電晶體。薄膜電晶體配置於基板上。薄膜電晶體包括閘極、絕緣層、金屬氧化物半導體層、蝕刻阻擋層、源極、汲極、有機絕緣層以及金屬氧化物阻障層。絕緣層覆蓋閘極。金屬氧化物半導體層位於閘極上方的絕緣層上。蝕刻阻擋層覆蓋金屬氧化物半導體層，且蝕刻阻擋層具有第一接觸窗以及第二接觸窗。源極以及汲極分別相對設置於蝕刻阻擋層上，其中源極透過第一接觸窗與金屬氧化物半導體層電性連接，且汲極透過第二接觸窗與金屬氧化物半導體層電性連接。有機絕 緣層覆蓋蝕刻阻擋層、源極以及汲極。金屬氧化物阻障層覆蓋有機絕緣層。
本發明另提出一種畫素結構。畫素結構包括薄膜電晶體以及畫素電極。薄膜電晶體配置於基板上。薄膜電晶體包括閘極、絕緣層、金屬氧化物半導體層、蝕刻阻擋層、源極、汲極、有機絕緣層以及金屬氧化物阻障層。絕緣層覆蓋閘極。金屬氧化物半導體層位於閘極上方的絕緣層上。蝕刻阻擋層覆蓋金屬氧化物半導體層，且蝕刻阻擋層具有第一接觸窗以及第二接觸窗。源極以及汲極分別相對設置於蝕刻阻擋層上，其中源極透過第一接觸窗與金屬氧化物半導體層電性連接，且汲極透過第二接觸窗與金屬氧化物半導體層電性連接。有機絕緣層覆蓋蝕刻阻擋層、源極以及汲極。金屬氧化物阻障層覆蓋有機絕緣層。畫素電極位於薄膜電晶體上且與汲極電性連接。
基於上述，由於金屬氧化物阻障層配置於薄膜電晶體的最外層，因此金屬氧化物阻障層可用以阻擋來自外界環境中的水氣或後續膜層在形成時(例如使用氫電漿)的氫原子擴散至金屬氧化物半導體層而影響其電性。再者，由於具有氧原子的有機絕緣層配置於金屬氧化物半導體層與金屬氧化物阻障層之間，因此有機絕緣層可用以提供氧原子至金屬氧化物半導體層而改善氧空缺的問題。如此一來，本實施例的薄膜電晶體的設計可使得起始電壓為正值(亦即，Vt>0)，進而可改善漏電流的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
10‧‧‧基板
10a‧‧‧表面
12‧‧‧畫素陣列層
20‧‧‧對向基板
30‧‧‧顯示介質
50‧‧‧顯示面板
100‧‧‧薄膜電晶體
102‧‧‧閘極
104‧‧‧絕緣層
106‧‧‧金屬氧化物半導體層
108‧‧‧蝕刻阻擋層
108a‧‧‧第一接觸窗
108b‧‧‧第二接觸窗
110‧‧‧源極
112‧‧‧汲極
114‧‧‧有機絕緣層
116‧‧‧金屬氧化物阻障層
140、240‧‧‧接觸窗
150、250‧‧‧畫素電極
200A、200B‧‧‧畫素結構
210‧‧‧共用電極
230‧‧‧絕緣層
250S‧‧‧狹縫
DL‧‧‧資料線
I-I’‧‧‧線
SL‧‧‧掃描線
圖1A為依照本發明的第一實施例的畫素結構的上視示意圖。
圖1B為圖1A的薄膜電晶體的放大示意圖。
圖2為圖1A的畫素結構沿線I-I’的剖面示意圖。
圖3為依照本發明的第二實施例的畫素結構的上視示意圖。
圖4為圖3的畫素結構沿線I-I’的剖面示意圖。
圖5為依照本發明的一實施例的顯示面板的剖面示意圖。
圖1A為依照本發明的第一實施例的畫素結構的上視示意圖，圖1B為圖1A的薄膜電晶體的放大示意圖，而圖2為圖1A的畫素結構沿線I-I’的剖面示意圖。請同時參照圖1A、圖1B及圖2，畫素結構200A包括掃描線SL、資料線DL、薄膜電晶體100以及畫素電極150。
掃描線SL與資料線DL的延伸方向不相同，較佳的是掃描線SL的延伸方向與資料線DL的延伸方向垂直。此外，掃描線SL與資料線DL是位於不相同的膜層，且兩者之間夾有絕緣層(未繪示)。掃描線SL與資料線DL主要用來傳遞驅動此畫素結構200A的驅動訊號。掃描線SL與資料線DL一般是使用金屬材料。然而， 本發明不限於此。根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料例如是包括合金、金屬材料的氧化物、金屬材料的氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。
薄膜電晶體100配置於基板10上。基板10的材料可為玻璃、石英、有機聚合物或是金屬等等。薄膜電晶體100包括閘極102、絕緣層104、金屬氧化物半導體層106、蝕刻阻擋層108、源極110、汲極112、有機絕緣層114以及金屬氧化物阻障層116。再者，薄膜電晶體100與掃描線SL以及資料線DL電性連接。更詳細來說，閘極102與掃描線SL電性連接，而源極110與資料線DL電性連接。換言之，當有控制訊號輸入掃描線SL時，掃描線SL與閘極102之間會電性導通；當有控制訊號輸入資料線DL時，資料線DL會與源極110電性導通。
閘極102配置於基板10的表面10a上。閘極102之材料例如是包括金屬、合金、金屬氧化物、金屬氮化物、金屬氮氧化物或是金屬材料與上述材料的堆疊層，本發明不限於此。
絕緣層104覆蓋閘極102以及基板10的表面10a。在此，絕緣層104又可稱為閘極絕緣層，其材料例如是包括無機材料、有機材料或上述之組合。無機材料例如是包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。
金屬氧化物半導體層106位於閘極102上方的絕緣層104上。金屬氧化物半導體層106的材料例如是包括氧化銦鎵鋅 (Indium Gallium Zinc Oxide，IGZO)、氧化銦鎵(Indium Gallium Oxide，IGO)、氧化銦鋅(Indium Zinc Oxide，IZO)、氧化銦錫鋅(Indium Tin Zinc Oxide，ITZO)、氧化鋅(Zinc oxide，ZnO)或其他合適的材料。
蝕刻阻擋層108覆蓋金屬氧化物半導體層106以及絕緣層104。蝕刻阻擋層108具有第一接觸窗108a以及第二接觸窗108b。第一接觸窗108a以及第二接觸窗108b分別暴露出部分金屬氧化物半導體層106。蝕刻阻擋層108的材料例如是包括氮化矽、氧化矽、氮氧化矽或其他合適的材料。
源極110以及汲極112分別相對設置於蝕刻阻擋層108上，其中源極110透過第一接觸窗108a與金屬氧化物半導體層106電性連接，且汲極112透過第二接觸窗108b與金屬氧化物半導體層106電性連接。源極110以及汲極112之材料例如是包括金屬、合金、金屬氧化物、金屬氮化物、金屬氮氧化物或是金屬材料與上述材料的堆疊層。
有機絕緣層114覆蓋蝕刻阻擋層108、源極110以及汲極112。在此，有機絕緣層114又可稱為平坦層。有機絕緣層114的材料例如是包括聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、其它合適的材料、或上述之組合。有機絕緣層114的厚度例如是1.5~3μm，較佳是2~2.5μm。
金屬氧化物阻障層116覆蓋有機絕緣層114。金屬氧化物 阻障層116的材料例如是包括氧化鋁、氧化鈦或其他合適的金屬氧化物材料。金屬氧化物阻障層116的厚度例如是大於60Å，較佳是300~400Å。金屬氧化物阻障層116的形成方法例如是物理氣相沉積法(Physical Vapor Deposition，PVD)或其他合適的方法，以形成具有緻密結構的金屬氧化物阻障層116。再者，金屬氧化物阻障層116與有機絕緣層114具有接觸窗140，接觸窗140暴露出部分汲極112。
畫素電極150位於薄膜電晶體100上且與薄膜電晶體100電性連接。更詳細來說，畫素電極150位於金屬氧化物阻障層116上。畫素電極150可透過接觸窗140與汲極112電性連接，其中接觸窗140穿過金屬氧化物阻障層116以及有機絕緣層114。畫素電極150為透明導電材料，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。
值得一提的是，本實施例的薄膜電晶體100包括依序堆疊的金屬氧化物半導體層106、蝕刻阻擋層108、有機絕緣層114以及金屬氧化物阻障層116。由於具有緻密結構的金屬氧化物阻障層116配置於薄膜電晶體100的最外層，因此金屬氧化物阻障層116可用以阻擋來自外界環境中的水氣或後續膜層(未繪示)在形成時(例如使用氫電漿)的氫原子擴散至金屬氧化物半導體層106而影響其電性。再者，由於具有氧原子的有機絕緣層114配置於金屬氧化物半導體層106與金屬氧化物阻障層116之間，因此有機 絕緣層114可用以提供氧原子至金屬氧化物半導體層106而改善氧空缺的問題。如此一來，本實施例的薄膜電晶體100的設計可使得起始電壓(threshold voltage，Vt)為正值(亦即，Vt>0)，進而可改善漏電流的問題。
圖1A至圖2之實施例是以畫素結構200A包括畫素電極150為例來說明，但本發明不限於此。在其他實施例中，畫素結構亦可以是邊際場切換式(Fringe Field Switching，FFS)液晶顯示面板或其他合適的顯示面板。換句話說，只要畫素結構包括上述圖1A至圖2之實施例所述的薄膜電晶體100即落入本發明的範疇中，本發明不特別限定畫素電極的結構。
圖3為依照本發明的第二實施例的畫素結構的上視示意圖，而圖4為圖3的畫素結構沿線I-I’的剖面示意圖。圖3至圖4中與上述實施例相同或相似的元件符號於此不再贅述。圖3至圖4之實施例與上述圖1A至圖2之實施例的不同之處在於，畫素結構200B包括共用電極210、絕緣層230以及畫素電極250。
共用電極210位於金屬氧化物阻障層116上。共用電極210與共用電壓(Vcom)電性連接。共用電極210例如是圖案化或未圖案化的透明電極層，本發明不特別限定。共用電極210的材料包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。
絕緣層230覆蓋共用電極210以及金屬氧化物阻障層 116。絕緣層230的材料例如是包括無機材料、有機材料或上述之組合。無機材料例如是包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。再者，絕緣層230、金屬氧化物阻障層116及有機絕緣層114具有接觸窗240，接觸窗240暴露出部分汲極112。
畫素電極250位於薄膜電晶體100上且與薄膜電晶體100電性連接。更詳細來說，畫素電極250位於絕緣層230上且對應共用電極210設置。因此，絕緣層230配置於畫素電極250與共用電極210之間，以使畫素電極250與共用電極210電性絕緣。再者，畫素電極250可透過接觸窗240與汲極112電性連接，其中接觸窗240穿過絕緣層230、金屬氧化物阻障層116及有機絕緣層114。畫素電極250例如是圖案化的透明導電層，且具有多個彼此平行的條狀的狹縫250S，但本發明不限於此。在其他實施例中，狹縫250S的形狀亦可以包括矩形、正方形、圓形、橢圓形、三角形、菱形、多邊形或其他合適的形狀。畫素電極250的材料包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。
圖5為依照本發明的一實施例的顯示面板的剖面示意圖。請參照圖5，顯示面板50包括基板10、畫素陣列層12、對向基板20以及顯示介質30。顯示面板50例如是液晶顯示面板(例如邊際場切換式液晶顯示面板等)、有機發光二極體顯示面板、電泳 顯示面板、電漿顯示面板或其他合適的顯示面板。
基板10的材料可為玻璃、石英、有機聚合物或是金屬等等。基板10的表面10a上包括配置有畫素陣列層12，其中所述畫素陣列層12是由上述多個畫素結構200A(如圖1A至圖2所示)或畫素結構200B(如圖3至圖4所示)組成陣列形式所構成。
對向基板20位於基板10的對向。對向基板20的材料可為玻璃、石英或有機聚合物等等。根據本發明之另一實施例，對向基板20上可更包括設置有彩色濾光陣列層(未繪示)，其包括紅、綠、藍色濾光圖案。另外，對向基板20上可更包括設置遮光圖案層(未繪示)，其又可稱為黑矩陣，其設置於彩色濾光陣列層的圖案之間。
顯示介質30位於基板10上的畫素陣列層12與對向基板20之間。當顯示面板50為液晶顯示面板時，顯示介質30例如是液晶分子。在其他實施例中，當顯示面板50為有機發光二極體顯示面板時，顯示介質30例如是有機發光層。當顯示面板50為電泳顯示面板時，顯示介質30例如是電泳顯示介質。當顯示面板50為電漿顯示面板時，顯示介質30例如是電漿顯示介質。
綜上所述，在本發明的薄膜電晶體及畫素結構中，依序堆疊了金屬氧化物半導體層、蝕刻阻擋層、有機絕緣層以及金屬氧化物阻障層。由於具有緻密結構的金屬氧化物阻障層配置於薄膜電晶體的最外層，因此金屬氧化物阻障層可用以阻擋來自外界環境中的水氣或後續膜層在形成時(例如使用氫電漿)的氫原子擴 散至金屬氧化物半導體層而影響其電性。再者，由於具有氧原子的有機絕緣層配置於金屬氧化物半導體層與金屬氧化物阻障層之間，因此有機絕緣層可用以提供氧原子至金屬氧化物半導體層而改善氧空缺的問題。如此一來，本實施例的薄膜電晶體的設計可使得起始電壓為正值(亦即，Vt>0)，進而可改善漏電流的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基板
10a‧‧‧表面
100‧‧‧薄膜電晶體
102‧‧‧閘極
104‧‧‧絕緣層
106‧‧‧金屬氧化物半導體層
108‧‧‧蝕刻阻擋層
108a‧‧‧第一接觸窗
108b‧‧‧第二接觸窗
110‧‧‧源極
112‧‧‧汲極
114‧‧‧有機絕緣層
116‧‧‧金屬氧化物阻障層
140‧‧‧接觸窗
150‧‧‧畫素電極
I-I’‧‧‧線

Claims (10)

  1. 一種薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一閘極；一絕緣層，覆蓋該閘極；一金屬氧化物半導體層，位於該閘極上方的該絕緣層上；一蝕刻阻擋層，覆蓋該金屬氧化物半導體層，且該蝕刻阻擋層具有一第一接觸窗以及一第二接觸窗；一源極以及一汲極，分別相對設置於該蝕刻阻擋層上，其中該源極透過該第一接觸窗與該金屬氧化物半導體層電性連接，且該汲極透過該第二接觸窗與該金屬氧化物半導體層電性連接；一有機絕緣層，覆蓋該蝕刻阻擋層、該源極以及該汲極；以及一金屬氧化物阻障層，覆蓋該有機絕緣層。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中該金屬氧化物半導體層的材料包括氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)或氧化鋅(ZnO)。
  3. 如申請專利範圍第1項所述的薄膜電晶體，其中該蝕刻阻擋層的材料包括氮化矽、氧化矽或氮氧化矽。
  4. 如申請專利範圍第1項所述的薄膜電晶體，其中該金屬氧化物阻障層的材料包括氧化鋁或氧化鈦。
  5. 如申請專利範圍第1項所述的薄膜電晶體，其中該有機絕緣層的厚度為1.5~3μm，該金屬氧化物阻障層的厚度為大於60Å。
  6. 一種畫素結構，包括： 一薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一閘極；一絕緣層，覆蓋該閘極；一金屬氧化物半導體層，位於該閘極上方的該絕緣層上；一蝕刻阻擋層，覆蓋該金屬氧化物半導體層，且該蝕刻阻擋層具有一第一接觸窗以及一第二接觸窗；一源極以及一汲極，分別相對設置於該蝕刻阻擋層上，其中該源極透過該第一接觸窗與該金屬氧化物半導體層電性連接，該汲極透過該第二接觸窗與該金屬氧化物半導體層電性連接；一有機絕緣層，覆蓋該蝕刻阻擋層、該源極以及該汲極；以及一金屬氧化物阻障層，覆蓋該有機絕緣層；以及一畫素電極，位於該薄膜電晶體上且與該汲極電性連接。
  7. 如申請專利範圍第6項所述的畫素結構，其中該金屬氧化物半導體層的材料包括氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)或氧化鋅(ZnO)。
  8. 如申請專利範圍第6項所述的畫素結構，其中該蝕刻阻擋層的材料包括氮化矽、氧化矽或氮氧化矽。
  9. 如申請專利範圍第6項所述的畫素結構，其中該金屬氧化物阻障層的材料包括氧化鋁或氧化鈦。
  10. 如申請專利範圍第6項所述的畫素結構，其中該有機絕緣層的厚度為1.5~3μm，該金屬氧化物阻障層的厚度為大於60Å。
TW103105715A 2014-02-20 2014-02-20 薄膜電晶體及畫素結構 TWI532192B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103105715A TWI532192B (zh) 2014-02-20 2014-02-20 薄膜電晶體及畫素結構
CN201410249739.6A CN104022150B (zh) 2014-02-20 2014-06-06 薄膜晶体管及像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103105715A TWI532192B (zh) 2014-02-20 2014-02-20 薄膜電晶體及畫素結構

Publications (2)

Publication Number Publication Date
TW201533910A true TW201533910A (zh) 2015-09-01
TWI532192B TWI532192B (zh) 2016-05-01

Family

ID=51438814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105715A TWI532192B (zh) 2014-02-20 2014-02-20 薄膜電晶體及畫素結構

Country Status (2)

Country Link
CN (1) CN104022150B (zh)
TW (1) TWI532192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797636B (zh) * 2021-03-22 2023-04-01 日商鎧俠股份有限公司 半導體裝置與半導體記憶裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN112185248A (zh) * 2019-07-05 2021-01-05 瀚宇彩晶股份有限公司 像素结构
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797636B (zh) * 2021-03-22 2023-04-01 日商鎧俠股份有限公司 半導體裝置與半導體記憶裝置

Also Published As

Publication number Publication date
CN104022150B (zh) 2017-11-21
CN104022150A (zh) 2014-09-03
TWI532192B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR102090159B1 (ko) 표시 패널 및 이의 제조 방법
US9230951B2 (en) Antistatic device of display device and method of manufacturing the same
TWI532192B (zh) 薄膜電晶體及畫素結構
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9478667B2 (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same
TWI575732B (zh) 畫素結構及其顯示面板
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
JP2007298627A (ja) 表示装置およびその製造方法
CN103299431A (zh) 半导体装置
TW201533891A (zh) 顯示面板及顯示裝置
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
JP2015118982A (ja) 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
US10401697B2 (en) Display panel
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
KR20160025669A (ko) 표시 기판 및 그의 제조방법
US20150168773A1 (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
TWI695528B (zh) 半導體裝置
WO2020066288A1 (ja) 薄膜トランジスタ及び表示装置
CN204596792U (zh) 显示面板
CN106158879B (zh) 显示面板
TWI522686B (zh) 顯示面板
US11605653B2 (en) Semiconductor device and display device
TWI478033B (zh) 電容式觸控面板的電容結構
CN114326232A (zh) 阵列基板及其制造方法、显示面板和显示装置
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing