JP2009003434A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2009003434A
JP2009003434A JP2008126139A JP2008126139A JP2009003434A JP 2009003434 A JP2009003434 A JP 2009003434A JP 2008126139 A JP2008126139 A JP 2008126139A JP 2008126139 A JP2008126139 A JP 2008126139A JP 2009003434 A JP2009003434 A JP 2009003434A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrode
unit cell
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008126139A
Other languages
English (en)
Other versions
JP5552216B2 (ja
JP2009003434A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008126139A priority Critical patent/JP5552216B2/ja
Publication of JP2009003434A publication Critical patent/JP2009003434A/ja
Publication of JP2009003434A5 publication Critical patent/JP2009003434A5/ja
Application granted granted Critical
Publication of JP5552216B2 publication Critical patent/JP5552216B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】１枚のマザーガラス基板と複数枚の半導体基板を用いて、半導体基板よりも大きな面積を有する表示部を作製し、表示部を有する半導体装置の作製方法を提供する。
【解決手段】矩形の半導体基板を複数枚用意し、１枚のマザーガラス基板と貼り合わせて接着を行う。貼り合わせの際に複数枚の半導体基板間の境界線で間隔または重畳部分が生じてもそれらの間隔または重畳部分に単結晶半導体層が重ならない画素構成とする。第１の発光素子を含む第１の単位セルは、２個のＴＦＴが配置され、第２の発光素子を含む第２の単位セルは４個のＴＦＴが配置され、第３の発光素子を含む第３の単位セルにはＴＦＴが配置されない。第３の単位セルと第４の単位セルの間に境界線が位置する。
【選択図】図１

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
この画像表示装置のスイッチング素子は、高精細な画像表示を得るために、面積効率よく配置することができる高精細なフォトリソグラフィ技術が要求される。大面積の基板に精度よくスイッチング素子を形成するために大型一括露光機やステッパ露光機などが用いられている。
大型一括露光機では一度に広い面積を露光することができるが、光線の照度強度や平行度のバラツキが大きいという問題があるため、光学系を用いるステッパ露光機がよく用いられている。
ステッパ露光機は、一度に露光できる領域が限られており、その領域を超える面積に対して露光する場合、数ショットに分けて繰り返し露光を行わなければならない。
また、単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。これは、ＳＯＩ基板を使った集積回路はトランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されているからである。
ＳＯＩ基板を製造する方法としては、イオン注入装置を用いた水素イオン注入剥離法が知られている（例えば、特許文献１参照）。イオン注入装置を用いた水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。
一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、イオン注入装置を用いた水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄い単結晶シリコン層を形成したものが知られている（特許文献２参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板と単結晶シリコン片を貼り合わせ後に、微小気泡層を劈開面としてシリコン片を剥離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
米国特許第６３７２６０９号 米国特許第７１１９３６５号
イオン注入装置を用いた水素イオン注入剥離法によって、単結晶シリコン層をシリコンウエハーから剥離するためには６００℃以上の高温で熱処理をする必要があった。しかし、基板コストを下げるために液晶パネルなどで使われるガラス基板に単結晶シリコンを接着させてＳＯＩ基板を形成する場合、このような高温で熱処理をすると、ガラス基板が反ってしまうという問題が生じていた。ガラス基板が反ってしまうと、単結晶シリコン層との接合強度（接着強度とも呼ぶ）の低下が懸念される。また、単結晶シリコン層に歪み応力が加わり、トランジスタの特性に悪影響を与えるといった問題もある。すなわち、従来の技術では、ガラス基板上に単結晶シリコン層を設け、その単結晶シリコン層でトランジスタを作製しても、十分な特性を出すことが出来なかった。
単結晶シリコン層を用いたスイッチング素子をガラス基板上に設けて、大量生産に適した半導体装置の作製方法を提供することを課題の一つとする。また、また、１枚のマザーガラス基板と複数枚の半導体基板を用いて、半導体基板よりも大きな面積を有する表示部を作製する半導体装置の作製方法を提供することも課題の一つとする。また、半導体基板の加工精度や、シートの位置合わせ精度にもよるが、並べられた隣接するシート間に隙間が形成される問題がある。この問題を解決することも課題の一つとする。
ガラス基板は矩形形状であり、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化している。
一方、半導体基板は、ＣＺ法（チョクラルスキ法）を用いて直径２０ｃｍ〜３０ｃｍのインゴットを形成し、ダイヤモンドブレードなどで０．５ｍｍ〜１．５ｍｍ程度にスライスし、１枚の円形のウェハとする工程で作製され、ウェハサイズは限られていると言える。
従って、半導体基板よりも大きいガラス基板を用いてアクティブマトリクス型の表示装置を作製する場合、１枚のガラス基板に対して複数枚の半導体基板を用いることになる。
また、アクティブマトリクス型の表示装置の表示部とする領域は矩形であるため、円形の半導体基板を矩形に加工したシートを複数並べる。即ち、ガラス基板の一辺に沿って矩形のシートをマトリクス状に並べる。ここでは円形の半導体基板を矩形に加工した半導体基板をシートと呼ぶ。
シートの一部を分離して絶縁表面を有する支持基板上に単結晶半導体層を形成する。また、分離後のシートの残り部分は、分離された面を研磨して平坦にし、再利用することが好ましい。
絶縁表面を有する支持基板、代表的にはガラス基板に対して、加工した単結晶半導体をその歪み点以下の温度で接着する。接着後の工程においても、支持基板の歪み点以下の温度をプロセス温度の上限とすることで熱によるガラス基板の反りを低減する。接着するための接着層としては、化学気相成長法により堆積される酸化珪素層を接着層とすることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化珪素層が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。この場合、接着層は、ガラス基板側又は半導体基板の一方又は双方に成膜されていれば良い。この単結晶半導体（以下「ＬＴＳＳ」ともいう。ＬＴＳＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｉｎｇｌｅ ｃｒｙｓｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層は複数回の熱処理工程を経て形成される。
また、ステッパ露光機は、一度に露光できる領域が限られており、その領域を超える面積に対して露光する場合、数ショットに分けて繰り返し露光を行なう。また、異なる複数のマスクを用いて、数ショットに分けて露光を行い、組み合わせる分割露光方式を用いる。一枚のマザーガラスから効率よく複数のパネルを作製するためには、ステッパ露光機の１ショット当たりの露光領域（矩形）を基本単位として半導体基板の直径、さらにはその半導体基板を加工して得る１枚のシートのサイズを決定する。
また、半導体基板の加工精度や、シートの位置合わせ精度にもよるが、並べられた隣接するシート間に隙間が形成される恐れがある。
隣接するシート間の隙間の近傍には半導体層を配置しない画素構成とする。また、スイッチング素子の半導体層に限らず、保持容量などの一方の電極として用いる場合も隙間の近傍には半導体層を配置しない。ただし、ここでいう半導体層とは、半導体基板から得られたものを指す。
本明細書で開示する発明の構成は、絶縁表面を有する基板上にマトリクス状に配列された単位セルを複数含む表示部を有し、前記表示部には、第１の間隔でそれぞれ配置された複数の半導体層が配置された第１の領域と、第２の間隔でそれぞれ配置された複数の半導体層が配置された第２の領域とが行方向或いは列方向に並べられており、前記第１の領域の半導体層と前記第２の領域の半導体層との間隔は、前記第１の間隔及び前記第２の間隔よりも離れている半導体装置である。
前記表示部において、前記複数の単位セルはそれぞれ一つの発光領域を有し、該発光領域はそれぞれ同じ大きさである。
また、第１の間隔でそれぞれ配置された複数の半導体層は第１のシートから形成されており、第２の間隔でそれぞれ配置された複数の半導体層は、第２のシートから形成されている。なお、第１のシートと第２のシートは、隣接して絶縁表面を有する基板上に接着されたものである。
また、第１の間隔でそれぞれ配置された複数の半導体層は、ステッパ露光機での１ショットで露光してパターニングが行われており、第２の間隔でそれぞれ配置された複数の半導体層は、異なる１ショットで露光してパターニングが行われている。
半導体装置の表示部は、スイッチング素子となる半導体素子が複数配置されており、例えば、スイッチング素子と電気的に接続する素子を利用して液晶を駆動させる液晶表示素子であってもよい。また、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーであってもよい。また、スイッチング素子と電気的に接続する素子は、発光層に有機化合物を有する発光素子（有機ＥＬ素子とも呼ばれる）であってもよいし、発光層に無機化合物層を有する発光素子（無機ＥＬ素子とも呼ばれる）であってもよい。
なお、無機ＥＬ素子は、素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類され、どちらを用いてもよい。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬ素子ではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。また、発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛、硫化カドミウム、硫化カルシウム、硫化イットリウム、硫化ガリウム、硫化ストロンチウム、硫化バリウム等を用いることができる。また、酸化物としては、例えば、酸化亜鉛、酸化イットリウム等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウム等を用いることができる。さらに、セレン化亜鉛、テルル化亜鉛等も用いることができ、硫化カルシウム−ガリウム、硫化ストロンチウム−ガリウム、硫化バリウム−ガリウム等の３元系の混晶であってもよい。また、局在型発光の発光中心として、マンガン、銅、サマリウム、テルビウム、エルビウム、ツリウム、ユーロピウム、セリウム、プラセオジウムなどを用いることができる。なお、フッ素、塩素などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。
本発明は、上記課題の少なくとも一つを解決する。
また、隣接するシート間の隙間の近傍において、等間隔で発光領域を配置し、隙間から半導体層の位置を離し、隙間を挟んで隣り合う発光領域にそれぞれ電気的に接続する半導体層間の距離を離すことが好ましい。他の発明の構成は、絶縁表面を有する基板上にマトリクス状に配列された単位セルを複数含む表示部を有し、行方向に隣接して並べられた第１の単位セルと第２の単位セルにそれぞれ第１の電極が配置され、前記第１の単位セル及び前記第２の単位セルには、前記第１の電極と重なる発光層と、前記発光層と重なる第２の電極をそれぞれ有し、前記第１の単位セルには、第１の単位セルの第１の電極と接続する第１のスイッチング素子の半導体層と、第２の単位セルの第１の電極と接続する第２のスイッチング素子の半導体層とを有する半導体装置である。
隙間と隣り合う発光領域の近傍には半導体層を配置せず、隙間とは逆の側にその発光領域と隣接する発光領域の近傍に半導体層を配置する。前記第１の単位セルには、複数の半導体層を有し、前記第２の単位セルには半導体層が配置されていない。
また、他の発明の構成は、絶縁表面を有する基板上にマトリクス状に配列された単位セルを複数含む表示部を有し、行方向に隣接して並べられた第１の単位セルと第２の単位セルと第３の単位セルと第４の単位セルにそれぞれ第１の電極が配置され、前記第１の単位セル、前記第２の単位セル、前記第３の単位セル、及び第４の単位セルには、前記第１の電極と重なる発光層と、前記発光層と重なる第２の電極をそれぞれ有し、前記第１の単位セルには、第１の単位セルの第１の電極と接続する第１のスイッチング素子の半導体層と、第２の単位セルの第１の電極と接続する第２のスイッチング素子の半導体層とを有し、前記第４の単位セルには、第４の単位セルの第１の電極と接続する第４のスイッチング素子の半導体層と、第３の単位セルの第１の電極と接続する第３のスイッチング素子の半導体層とを有する半導体装置である。
隙間を挟んで隣り合う２つの発光領域の近傍には半導体層を配置せず、それら２つの発光領域を挟んで配置される２つの発光領域の近傍に半導体層を配置する。上記構成において、前記第１の単位セル及び前記第４の単位セルには、複数の半導体層を有し、前記第２の単位セル及び前記第３の単位セルには半導体層が配置されていない。すなわち、隙間を挟んで隣り合う２つの発光領域の近傍には半導体層が配置されない一方、それら２つの発光領域を挟んで配置される２つの発光領域の近傍には、複数の半導体層が集積される。従って、発光領域の面積を確保するため、絶縁表面を有する基板を通過させて発光する発光パネルでなく、発光層上に重なる第２の電極を通過させて発光する発光パネルであることが好ましい。
また、上記構造を実現するための発明の構成は、イオンドーピング装置を用いて矩形状の複数の半導体基板に水素を添加して分離層を形成し、絶縁表面を有する基板上に矩形状の複数の半導体基板を並べ、加熱処理を行い、絶縁表面を有する基板と矩形状の複数の半導体基板とを接着させ、分離層を境として半導体基板の一部を分離させて、絶縁表面を有する基板上に複数の単結晶半導体層を残存させ、前記複数の単結晶半導体層上にマスクを形成し、選択的に前記複数の単結晶半導体層をエッチングする半導体装置の作製方法である。
前記複数の単結晶半導体層上にマスクを形成する際、レジストの露光にステッパ露光機を用い、１ショットの露光サイズと矩形形状の半導体基板のサイズとがほぼ同じまたは、露光サイズが矩形形状の半導体基板のサイズより大きいものを用いる。また、半導体装置は表示部を有し、その表示部は、複数の単結晶半導体層をスイッチング素子の半導体層として用い、矩形状の半導体基板の一つの面積よりも大きい。
複数の単結晶半導体層はもともと基板毎のバラツキが少ない半導体基板の一部であるため、絶縁表面を有する基板上に接着された複数の単結晶半導体層間でのバラツキが少ない。従って、半導体装置の表示部の表示ムラなどが低減できる。また、複数の単結晶半導体層はもともと半導体基板の一部であるため、表示部のスイッチング素子の半導体層や表示部を駆動する駆動回路の半導体層として用いれば、特に有効である。例えば、単結晶半導体層を用いたスイッチング素子は、高い電気特性（電界効果移動度など）を示し、表示部を有する半導体装置の低消費電力化を図ることができる。また、単結晶半導体層を用いた駆動回路は、高速駆動させることができる。
また、本発明は、絶縁表面を有する基板として透光性の基板を用いることができるため、透過型の液晶表示装置や、反射型の液晶表示装置や、絶縁表面を有する基板面を表示面とする発光表示装置、絶縁表面を有する基板面を照射面とする照明器具に有効である。また、絶縁表面を有する基板に対向して配置する封止基板に同じ熱膨張係数を有する基板を用いれば、何らかの熱が表示部に加えられた時、熱膨張係数が同じため、一対の基板間の気密性を維持できる。
また、ガラス基板などの支持基板に接着する前に、単結晶半導体層中の不純物を低減するため、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。ハロゲンを添加した酸化を行う工程は、不純物が混入する恐れのある工程の後に行うことが好ましく、例えば半導体基板の表面を化学的機械研磨（ＣＭＰ）処理を行った後や、半導体基板を矩形状に加工処理した後に行うと、特に有効である。また、水素は半導体基板と酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
また、酸化雰囲気中にハロゲンを添加した酸化により形成される酸化膜は、水素イオン照射の際に他の不純物となる元素をブロックする機能を有している。水素イオン照射の際には、水素イオンとともにチャンバー内壁材料や電極部材材料からの重金属元素が半導体基板に添加されるような表面汚染が発生する恐れがある。表面汚染の影響を低減するため、ウェットエッチングまたはドライエッチングにより表面を薄く除去してもよい。
また、この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板の汚染を防止する保護膜としての機能を発現させることができる。また、チャンバー内壁材料や電極部材材料からの重金属元素は、水素イオンよりも浅い領域に添加されるため、半導体基板表面にハロゲンを含ませた酸化膜を形成することは有効である。重金属元素が酸化膜に添加された後に熱処理を行っても酸化膜中のハロゲンと反応して重金属が拡散しないようにすることができる。ハロゲンを含ませた酸化膜の形成により、ガラス基板上に単結晶半導体層を設け、単結晶半導体層を用いたスイッチング素子における電気特性の向上、例えばオフ電流値の低減を図ることができる。
１枚のマザーガラス基板と複数枚の半導体基板を用いて、半導体基板よりも大きな面積を有する表示部を作製し、表示部を有する半導体装置の大量生産をすることができる。
本発明の実施形態について、以下に説明する。
（実施の形態１）
まず、図３（Ａ）に薄板円盤形状の半導体基板２００の上面図を示す。図３（Ａ）に示すように半導体基板２００には、外周の一部に結晶方位を示すオリエンテーションフラットが形成されている。ここでは、５インチのシリコンウェハ（直径１２５ｍｍ）を例に用いる。なお、必要があれば、８インチのシリコンウェハ（直径２００ｍｍ）や１２インチのシリコンウェハ（直径３００ｍｍ）を用いることができる。
次いで、半導体基板２００上に酸化窒化珪素層２０１を形成する。酸化窒化珪素層２０１の膜厚は実施者が適宜決定すれば良いが、１０〜５００ｎｍ（好ましくは１０〜１５０ｎｍ）とすれば良い。酸化窒化珪素層２０１は後にＳＯＩ基板の絶縁層の一部として機能する。なお、酸化窒化珪素層２０１はプラズマＣＶＤ法や低圧ＣＶＤ法などのＣＶＤ法、スパッタ法などの方法を用いて形成することができる。例えば、酸素を含むガス雰囲気下でのプラズマ放電により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）によって単結晶シリコン基板の表面を処理し、窒素を含むガス雰囲気下でのプラズマ放電により生成された窒素ラジカル（ＮＨラジカルを含む場合もある）によって単結晶シリコン基板の表面を処理することにより、半導体基板２００上に酸化窒化珪素層２０１を形成することができる。これにより、後に支持基板２１０と接着する際の接着強度を強めることができる。
次いで、酸化窒化珪素層２０１上に窒化酸化珪素層２０２を形成する。窒化酸化珪素層２０２の膜厚は実施者が適宜決定すれば良いが、１０〜５００ｎｍ（好ましくは１０〜２００ｎｍ）とすれば良い。窒化酸化珪素層２０２も後にＳＯＩ基板の絶縁層の一部として機能する。なお、窒化酸化珪素層２０２はプラズマＣＶＤ法や低圧ＣＶＤ法などのＣＶＤ法、スパッタ法などの方法を用いて形成することができる。不純物の混入を防ぐため、酸化窒化珪素層２０１と窒化酸化珪素層２０２は、大気に触れることなく連続的に積層させることが好ましい。
なお、酸化窒化珪素層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素層または窒化酸化珪素層を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
次いで、図２（Ａ）に示すように、窒化酸化珪素層２０２上に第１の接着層２０３を形成する。第１の接着層２０３としては、酸化珪素層が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化珪素層が好ましい。有機シランガスとしては、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン等のシリコン含有化合物を用いることができる。また、第１の接着層２０３として単結晶半導体基板を高温で加熱処理して形成した熱酸化層や、ケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で単結晶半導体基板表面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の表面の平坦性を反映して形成されるので好ましい。
上記平滑であり活性化された表面を形成する第１の接着層２０３は、１ｎｍ乃至６００ｎｍ、好ましくは５ｎｍ乃至５００ｎｍ、更に好ましくは５ｎｍ乃至２００ｎｍの厚さで設けられる。この厚さであれば、被成層表面の表面荒れを平滑化すると共に、当該層の成長表面の平滑性を確保することが可能である。また、接着する支持基板との歪みを緩和することができる。後の工程で絶縁表面を有する基板を用いた支持基板にＳＯＩ層を接着するに際し、支持基板またはＳＯＩ層の接合面の一方若しくは双方に、酸化珪素層、好ましくは熱酸化層、単結晶半導体基板の表面をオゾン水で処理して形成した酸化珪素層、または有機シランを原材料として成層した酸化珪素層でなる第１の接着層２０３を設けることで、支持基板及びＳＯＩ層を強固に接着することができる。
次いで、図２（Ｂ）に示すように、半導体基板２００を研削または切断して矩形のシート２０６に加工する。なお、本実施の形態では第１の接着層２０３を形成した後、半導体基板２００を矩形に加工する例を示すが、特に限定されず、酸化窒化珪素層２０１を形成する前に半導体基板２００を矩形に加工してもよいし、第１の接着層２０３を形成する前に半導体基板２００を矩形に加工してもよい。
具体的には、ダイヤモンドホイールやメタルホイールを用いた研削装置やダイシング装置などを用いて半導体基板を矩形のシート２０６に研削する。５インチウェハから矩形を取り出そうとすると対角５インチの領域を最大サイズとすることができる。
ダイシング装置を用いて矩形のシートに加工するため、５インチのシリコンウェハに対するダイシングラインを考慮すると、ステッパ露光機の１ショットの露光領域サイズとほぼ同じサイズとすることが好ましい。
本実施の形態では、使用するステッパ露光機の１ショットの露光領域サイズを９０ｍｍ×１１０ｍｍのものを用いる。なお、必要があれば１ショットの露光領域サイズが１４０ｍｍ×１４０ｍｍのものを用いてもよい。
ダイシングラインは２通りあり、図３（Ａ）に示した上面図中にダイシングライン２０４と、図３（Ｂ）に示した上面図中にダイシングライン２０５とが挙げられる。図３（Ａ）に示した矩形のシート２０６の長辺は、オリエンテーションフラットに平行となっている。また、図３（Ｂ）に示した矩形のシート２０７の短辺は、オリエンテーションフラットに平行となっている。オリエンテーションフラットは、イオン照射の際に基準となるため、矩形のシートの長辺または短辺がその代用となるようにする。
次いで、イオンドーピング装置を用いて、被処理物の表面から所定の深さまで達するように、電界で加速されたイオンを照射して分離層を形成する。分離層は、水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成する。分離層を形成する前に、第１の接着層２０３の表面は洗浄して十分に清浄化しておくことが好ましい。
本実施の形態では、図２（Ｃ）に示すように矩形のシート２０６に対して、水素イオンを照射して分離層２０８を形成する。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、及びＨ３ ＋イオンをソースガスに含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。Ｈ３ ＋イオンの割合を高めておくと効率を高めることができ、照射時間を短縮することができる。このようなプロセスとすることで、後に行われる分離層での分離を容易に行うことができる。
以下において、イオンの照射方法について考察する。
本実施の形態では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ （９）
図１４に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１４に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図１５は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図１５では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図１５から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図１６は、図１５とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１５と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図１６から、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図１６はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図１６のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図１５のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
（Ｈ３ ＋の照射メカニズム）図１５のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合。２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合。３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合。４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合。５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
（計算結果と実測値との比較）上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合の計算を行った。計算用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
図１７に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１５の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶ単位であるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図１８乃至図２０に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１５の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記計算結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図１８は加速電圧を８０ｋＶとした場合を示し、図１９は加速電圧を６０ｋＶとした場合を示し、図２０は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。［フィッティング関数］＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］。
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えればＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本計算が非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２１に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）図１５に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、Ｈ３ ＋を効率的に照射するために、図１５に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
また、矩形のシート２０６にイオンを照射する場合、イオンを高ドーズ条件で照射する必要があり、このため矩形のシート２０６の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に、イオン照射に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておくことで、イオンドーピング装置を用いたイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができるため好ましい。なお、本実施の形態では、酸化窒化珪素層、及び窒化酸化珪素層が保護層として機能する。
次いで、複数の矩形のシート２０６を支持基板２１０上に並べて配置し、互いに密接させる。図２（Ｄ）では２枚のシートを密接させる前の状態を示す断面を示している。支持基板２１０は、絶縁性を有するもの又は絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０−７／℃から５０×１０−７／℃（好ましくは、３０×１０−７／℃から４０×１０−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。接着強度を高めるため、この支持基板２１０上には第２の接着層２１１を形成しておくことが好ましい。さらに、接着強度を高めるため、密接させる互いの表面は十分に清浄化しておくことが好ましい。
本実施の形態では支持基板２１０として、６００ｍｍ×７２０ｍｍのサイズのガラス基板を用いる例を示す。図３（Ｃ）に示すように効率よく矩形のシート２０６を配置する。図３（Ｃ）は一枚の支持基板に対して３６枚の矩形のシート２０６を並べて配置している上面図の一例を示している。ここでは９枚の矩形のシート２０６を一組として１つの表示パネルを作製するため、４組の互いの間に３０ｍｍのマージンを設けているが、本発明は、図３（Ｃ）に示す配置に限定されない。また、図３（Ｃ）には支持基板の分断ラインを鎖線で示している。
また、６００ｍｍ×７２０ｍｍのサイズのガラス基板を用いて大面積の表示部、例えば対角１５インチの表示部を有する半導体装置を作製する場合には、図５に示すように支持基板２１０に対して３５枚の矩形のシート２０７を一組として一つの表示パネルを形成すればよい。矩形のシート２０７は、図３（Ｂ）に示した矩形のシート２０７に相当する。また、このような大面積の表示部であっても、分割露光方式を用いれば、３６枚より少ない枚数、具体的には２１枚のフォトマスクで露光することができる。
図３（Ｃ）では、一組を構成する９枚の矩形のシート２０６の間に隙間がないように図示されているが、実際には矩形のシート２０６の位置合わせ精度により、隣り合うシート間に間隔が生じる。この生じた間隔が画素回路に影響しないように単結晶半導体層の位置を工夫した画素構成とする。
矩形のシート２０６を支持基板２１０と対向させて、少なくとも一箇所を外部から軽く押しつけると、局所的に接合面同士の距離が縮まる事によって、ファン・デル・ワールス力が強まり、さらに水素結合も寄与し、お互いに引きつけ合い、矩形のシート２０６と支持基板２１０が接着する。更に、隣接した領域でも対向する基板間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、ボンディングが進行し接合面全域に接合が広がる。圧接する際の加圧は、支持基板２１０及び矩形のシート２０６の耐圧性を考慮して接合面に垂直な方向に圧力が加わるように行う。
また、分離層が脆弱となる温度で熱処理を行う。ここでの熱処理の温度は、４００℃未満、好ましくは３５０℃未満、更に好ましくは３００℃未満とする。この熱処理により、分離層の微小な空洞の体積変化が生じて、分離層に歪みが生じ、分離層に沿って半導体基板であるシートが部分的に脆弱化する。さらにここでの熱処理により、接着層の接着強度が高まる。熱処理は、加熱するための炉やレーザビームの照射で行うことができる。レーザビームの照射による熱処理を行う場合は、支持基板を通過させて矩形のシート２０６を加熱することができる。また、レーザビームの照射は、水素イオン照射時のダメージを回復することができる。
レーザビームは、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から可視光域であることが好ましく、波長１９０ｎｍから７００ｎｍが適用される。光源から放射されるレーザビームは光学系にて矩形状若しくは線状に集光されたものであることが好ましく、このレーザビームを被照射面に走査して処理を行えば良い。その他、同様な目的においては、ハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。
上述した熱処理を行うことにより、図２（Ｅ）で示すように、水素含有層である分離層２０８の層内または界面を境界（劈開面とも呼ぶ）として半導体基板の一部２１２を支持基板２１０から分離する。支持基板２１０上には、第３の接着層２１３、窒化酸化珪素層２０２、酸化窒化珪素層２０１、及び単結晶半導体層２１４が順に積層形成される。この単結晶半導体層２１４はＳＯＩ層とも呼ぶことができる。また、このＳＯＩ層を有する支持基板をＳＯＩ基板と呼ぶこともできる。なお、第１の接着層２０３と第２の接着層２１１とを密接させて接着した領域を第３の接着層２１３と呼ぶ。
また、図２（Ｄ）から図２（Ｆ）では、複数のシートの接着を行った後、半導体基板の一部の分離を行う例を示しているが特に限定されず、１枚目のシートの接着を行った後、半導体基板の一部の分離を行い、そして２枚目のシートの接着を行った後、半導体基板の一部の分離を行い、引き続き３枚目以降のシートの接着を行ってもよい。
なお、分離層の層内または界面を境界として半導体基板の一部２１２を支持基板２１０から分離する前に、分離をスムーズに行うためのきっかけをつくることが好ましい。具体的には、分離層及びＳＯＩ層の密着性を選択的（部分的）に低下させる前処理を行うことで、分離不良が少なくなり、さらに歩留まりも向上する。前処理として、代表的には、矩形のシート２０６に対して局所的な圧力による衝撃を与える、或いは、分離層に向かって支持基板２１０にレーザビームまたはダイサーで溝を形成する、或いは分離層に向かって矩形のシート２０６にレーザビームまたはダイサーで溝を形成する。
また、良好な接着を行うために、表面を活性化することが好ましい。例えば、接着を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、支持基板、またはシートの少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接着を行うことが容易となる。
図２（Ｅ）で示した状態の支持基板とした後、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、ＳＯＩ層の表面にレーザビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。
最後に、図２（Ｆ）に示すように、フォトリソグラフィ技術を用いて単結晶半導体層２１４のパターニングを行って第１の島状の半導体層２１５と第２の島状の半導体層２１６を形成する。なお、フォトリソグラフィ技術は、レジストを形成した後、フォトマスクを用いて露光を行い、現像した後、得られたレジストマスクを用いて選択的にエッチングする技術である。本実施の形態ではステッパ露光装置を用いて、１枚のシートに対して１ショットの露光を行う。即ち、図３（Ｃ）に示す支持基板に対して３６ショットの露光を行う。１枚のシートにはアライメントマーカがそれぞれ設けられており、そのマーカに合わせてそれぞれ露光が行われる。１枚のシートサイズと１ショットの露光サイズがほぼ同じため、それぞれのアライメントマーカを用いれば、露光によるずれはほとんど生じない。もし、１枚のシートサイズに比べて１ショットの露光サイズが大幅に小さい場合、隣り合う２枚のシートの境界を含む領域に１ショットの露光が行われる恐れがある。この場合、２枚のシートの境界は、図２（Ｅ）に示すように実際には貼り合わせで間隔が空いてしまうため、その間隔分の露光位置がずれてしまう。また、１枚のシートサイズに比べて１ショットの露光サイズが大幅に大きい場合においても露光位置がずれてしまう。
また、図３（Ｃ）に示した分断ラインで支持基板を切断し、３００ｍｍ×３６０ｍｍのサイズとした基板３００に対して並べられた９枚のシート毎にそれぞれ９枚のフォトマスクを用いて９ショットの露光を行う例を図４（Ａ）に示す。なお、切断するタイミングは、露光前に限定されず、スイッチング素子や発光素子などを形成した後に切断を行ってもよい。露光領域Ａ〜Ｉがシートに対応して露光している。
ここでは、矩形のシート２０６の位置合わせ精度により、隣り合うシート間に間隔が生じる例を示す。この生じた間隔が画素回路に影響しないように単結晶半導体層の位置を図２（Ｆ）に示すような位置にパターニングする。単結晶半導体層を隣り合うシートの境界、即ち、第２の接着層２１１が露呈している領域２１７から離す画素構成とする。また、第２の接着層２１１が露呈している領域２１７に配線が位置する画素構成とする。領域２１７の幅は可能な限り小さくすることが好ましく、望ましくは１０μｍ未満とすることが好ましい。図２（Ｆ）では領域２１７は幅を有しているように示しているが、支持基板のサイズに比べれば非常に小さく、図３（Ｃ）では、線として図示しており、境界線１２４に相当する。
画素構成の一例を図１に示す。図１は、発光素子を有する表示部の一部、具体的には６画素分を拡大した上面図である。なお、図１では、簡略化のため、有機化合物を含む発光層およびその上に形成する一方の電極は図示しておらず、発光素子のもう一方の電極（画素電極）しか図示していない。
図１において、第１の半導体層１０１は、スイッチング用ＴＦＴの活性層となる層であり、ゲート配線１１３と重なる領域がチャネル形成領域、ソース配線１２５と接続する領域がソース領域（またはドレイン領域）、接続電極１４０と接続する領域がドレイン領域（またはソース領域）である。なお、スイッチング用ＴＦＴは、１つのチャネル形成領域を有するシングルゲート構造である。また、オフ電流値の低減のため、スイッチング用ＴＦＴは、複数のチャネル形成領域を有するマルチゲート構造としてもよい。
また、第７の半導体層１０７は、第１の発光素子に電流を供給するＴＦＴの活性層となる層であり、ゲート電極１１４と重なる領域がチャネル形成領域である。第１の発光素子に電流を供給するＴＦＴのゲート電極１１４は、接続電極１４０と接続している。また、第１の発光素子に電流を供給するＴＦＴのソース領域（またはドレイン領域）と電源供給線１３１とが接続され、第１の発光素子に電流を供給するＴＦＴのドレイン領域（またはソース領域）と接続電極１４１とが接続され、該接続電極１４１と電気的に接続する第１の発光素子の画素電極１６０が形成されている。また、ゲート電極１１４の上方には、電源供給線１３１が一部重なるように配置されている。このゲート電極１１４と電源供給線１３１との間で形成される容量は、第１の発光素子の保持容量として利用することができる。
第１の発光素子の画素電極１６０の周縁部は隔壁と呼ばれる絶縁物で覆われ、隣り合う画素電極との短絡を防止している。第１の発光素子の画素電極１６０において隔壁で覆われていない領域が第１の発光素子の発光領域１７０となる。
上述した第１の発光素子は、基本の画素構成の画素であり、この画素構成が行列方向に並べられて表示部を構成する。従来では、１種類の画素構成を用いて表示部を構成する、或いはフルカラーの３色に合わせて３種類の画素構成を用いて表示部を構成している。本発明においては、図３（Ｃ）に示したように複数の矩形のシート２０６を支持基板２１０上に並べる構成とするため、１枚のシートと、その隣り合うシートとの境界線１２４における位置ずれを許容範囲内に納める画素構成としている。また、矩形状に加工する際やシートの搬送の際にはシートの側面は露呈しており、シートの側面から不純物が混入する恐れがあるため、素子の半導体層は、シートの端面からある程度離れた領域を使用することが好ましい。このことも考慮した画素構成としている。
その画素構成とは、図１に示すように６つの発光素子を一方向に並べ、第３の発光素子と第４の発光素子の間に境界線１２４が位置するようにし、境界線１２４が電源供給線１３３と重なるようにする。そして、境界線１２４に隣り合う第３の発光素子を駆動するＴＦＴの半導体層を境界線１２４から距離Ｍ以上離した位置に配置する。距離Ｍは第３の発光素子の発光領域１７２の幅Ｘよりも長いものとする。
第３の発光素子の発光領域１７２はソース線１２７と電源供給線１３３の間に配置されているが、半導体層はソース線１２７と電源供給線１３３の間に配置されていない画素構成となっている。第３の発光素子の画素電極１６２は、ソース線１２６と電源供給線１３２の間に配置された接続電極１４６を介して第９の半導体層１０９と電気的に接続している。また、第９の半導体層１０９は、ゲート電極１１６と重なるチャネル形成領域を有している。また、第９の半導体層１０９は、接続電極１４７及び接続電極１１８を介して電源供給線１３３と電気的に接続している。ゲート電極１１６は接続電極１４４を介して第３の半導体層１０３と電気的に接続される。このゲート電極１１６と電源供給線１３２との間で形成される容量は、第３の発光素子の保持容量として利用することができる。第３の半導体層１０３は、ゲート配線１１３と重なるチャネル形成領域を有している。また、第３の半導体層１０３は、接続電極１４５及び接続電極１１７を介してソース配線１２７と電気的に接続している。また、なお、接続電極１１７及び接続電極１１８は、ゲート配線１１３と同じ材料で形成されており、電源供給線１３２及びソース配線１２７の下方に配置されている。
また、第２の発光素子の発光領域１７１は、ソース線１２６と電源供給線１３２の間に配置され、第２の発光素子の画素電極１６１は、接続電極１４３を介して第８の半導体層１０８と電気的に接続している。また、第８の半導体層１０８は、ゲート電極１１５と重なるチャネル形成領域を有している。また、第９の半導体層１０９は、電源供給線１３２と電気的に接続している。ゲート電極１１５は接続電極１４２を介して第２の半導体層１０２と電気的に接続される。また、このゲート電極１１５と電源供給線１３２との間で形成される容量は、第２の発光素子の保持容量として利用することができる。第２の半導体層１０２は、ゲート配線１１３と重なるチャネル形成領域を有している。また、第２の半導体層１０２は、ソース配線１２６と電気的に接続している。
また、図１において、一方向に並べられた第１の発光素子、第２の発光素子、及び第３の発光素子は、同じアライメントマーカを用いて同じ１ショットで露光される領域に含まれている。また、一方向に並べられた第４の発光素子、第５の発光素子、及び第６の発光素子は、同じアライメントマーカを用いて同じ１ショットで露光される領域に含まれている。境界線１２４を挟んでマーカ及びフォトマスクの異なる２ショットの露光が行われ、２ショット間で互いに露光の位置ズレが生じても、図１の画素構成とすることでその位置ずれを許容範囲に収めることができ、表示部を作製することができる。
また、境界線１２４に隣り合う第４の発光素子を駆動するＴＦＴの半導体層も境界線１２４から距離Ｎ以上離した位置に配置する。距離Ｎは第４の発光素子の発光領域１７３の幅Ｘよりも長いものとする。
また、境界線１２４と重なる位置に配置する電源供給線１３３と、その電源供給線１３３と隣り合う電源供給線１３４との間隔は間隔Ｙであり、間隔Ｙよりも距離Ｍは長い。また間隔Ｙよりも距離Ｎは長い。
第４の発光素子の発光領域１７３はソース線１２８と電源供給線１３４の間に配置されているが、半導体層はソース線１２８と電源供給線１３４の間に配置されていない画素構成となっている。第４の発光素子の画素電極１６３は、ソース線１２９と電源供給線１３５の間に配置された接続電極１５１を介して第１０の半導体層１１０と電気的に接続している。また、第１０の半導体層１１０は、ゲート電極１２０と重なるチャネル形成領域を有している。また、第１０の半導体層１１０は、接続電極１５０及び接続電極１２１を介して電源供給線１３４と電気的に接続している。ゲート電極１２０は接続電極１４９を介して第４の半導体層１０４と電気的に接続される。このゲート電極１２０と電源供給線１３４との間で形成される容量は、第４の発光素子の保持容量として利用することができる。第４の半導体層１０４は、ゲート配線１１３と重なるチャネル形成領域を有している。また、第４の半導体層１０４は、接続電極１４８及び接続電極１１９を介してソース配線１２８と電気的に接続している。また、なお、接続電極１２１及び接続電極１１９は、ゲート配線１１３と同じ材料で形成されており、電源供給線１３４及びソース配線１２９の下方に配置されている。
また、第５の発光素子の発光領域１７４は、ソース線１２９と電源供給線１３５の間に配置され、第５の発光素子の画素電極１６４は、接続電極１５３を介して第１１の半導体層１１１と電気的に接続している。また、第１１の半導体層１１１は、ゲート電極１２２と重なるチャネル形成領域を有している。また、第１１の半導体層１１１は、電源供給線１３５と電気的に接続している。ゲート電極１２２は接続電極１５２を介して第５の半導体層１０５と電気的に接続される。また、このゲート電極１２２と電源供給線１３５との間で形成される容量は、第５の発光素子の保持容量として利用することができる。第５の半導体層１０５は、ゲート配線１１３と重なるチャネル形成領域を有している。また、第５の半導体層１０５は、ソース配線１２９と電気的に接続している。
また、第６の発光素子は、第１の発光素子と同じ構成であり、第６の発光素子の発光領域１７５は、ソース線１３０と電源供給線１３６の間に配置され、第６の発光素子の画素電極１６５は、接続電極１５５を介して第１２の半導体層１１２と電気的に接続している。また、第１２の半導体層１１２は、ゲート電極１２３と重なるチャネル形成領域を有している。また、第１２の半導体層１１２は、電源供給線１３６と電気的に接続している。ゲート電極１２３は接続電極１５４を介して第６の半導体層１０６と電気的に接続される。また、このゲート電極１２３と電源供給線１３６との間で形成される容量は、第６の発光素子の保持容量として利用することができる。第６の半導体層１０６は、ゲート配線１１３と重なるチャネル形成領域を有している。また、第６の半導体層１０６は、ソース配線１３０と電気的に接続している。
図１では、境界線１２４を挟んで配置された第８の半導体層１０８と第４の半導体層１０４の間隔は、Ｍ＋Ｎとしている。図２（Ｆ）の断面図にも第１の島状の半導体層２１５と第２の島状の半導体層２１６の間隔を距離（Ｍ＋Ｎ）とすることを図示している。
なお、上述した各半導体層は矩形のシート２０６をパターニングして得られた単結晶半導体層を指している。
なお、図１に示す画素構成の上面図は、図４（Ｂ）に示す点線で囲まれた領域３０２の拡大図に相当する。領域３０２は、基板３００上に形成された１つのパネルの表示部３０１の一部である。また、領域３０２は、２つのシートが隣り合う境界を含む領域である。また、領域３０２は、露光領域Ａと露光領域Ｂの境界を含む領域である。
また、図１では保持容量をゲート電極と電源供給線との間で形成される容量とする例を示したが、保持容量として、半導体層を一方の電極とする容量、半導体層を用いたメモリ（ＳＲＡＭ、ＤＲＡＭなど）を設ける場合には、例えば、その半導体層も同様に境界線１２４から距離Ｎまたは距離Ｍ離した配置とする。
また、同一基板上に表示部と駆動回路を形成する場合にも、例えばＣＭＯＳ回路を構成する半導体層も同様に境界線１２４から距離Ｎまたは距離Ｍ離した配置とする。
また、図１に示す画素構成は一例であって、境界線１２４の近傍に半導体層が配置されなければ、特に限定されないことは言うまでもない。境界線１２４を挟んで最も間隔が狭く配置される２つの半導体層が少なくとも距離Ｙよりも隔離されていればよく、好ましくは幅Ｘの２倍隔離されていればよい。
なお、繰り返し並べられる画素単位を単位セルとも呼び、一つの単位セルの幅が間隔Ｙと同じに相当する。図１は、同じ幅の単位セルが一方向に並べられていると言える。図１において、第１の発光素子を含む第１の単位セルは、２個のＴＦＴが配置され、第２の発光素子を含む第２の単位セルは４個のＴＦＴが配置され、第３の発光素子を含む第３の単位セルにはＴＦＴが配置されない。このように等間隔で配置されている複数の単位セルのうち、異なる数のＴＦＴを配置している単位セルを有していることも特徴の一つである。
また、図１では、第２の単位セルに４個のＴＦＴを配置した例を示したが、そのうちの１個のＴＦＴを第１の単位セルに配置して第１の単位セルに３個のＴＦＴとしてもよい。また、図１では半導体層を電源供給線とソース線の間に配置した例を示したが特に限定されず、電源供給線やソース線と重なる半導体層を有するＴＦＴを配置する画素構成としてもよい。
さらに１つの画素に複数（５個以上）のＴＦＴや様々な回路（カレントミラー回路など）を組み込んだ構造としてもよい。
また、フルカラー表示が可能な表示部を構成する場合には、第１の発光素子及び第４の発光素子を赤色発光素子とし、第２の発光素子及び第５の発光素子を青色発光素子とし、第３の発光素子及び第６の発光素子を緑色発光素子として配置すればよい。また、３種類の発光素子だけでなく白色発光素子を加えた４種類の発光素子でフルカラー表示ができる表示部を作製してもよい。
また、図１では、ソース配線と電源供給線が平行に位置し、電源供給線とゲート配線が交差する画素構成としたが、特に限定されず、例えば、ゲート配線と電源供給線とを平行に配置し、電源供給線とソース線が交差する画素構成としてもよい。
また、図１では境界線１２４を挟んで隣合う単位セルに半導体層を配置しない例を示したが、矩形のシート２０６の位置合わせ精度が高く、そ位置合わせ精度に対して一つの単位セルの幅である間隔Ｙが十分に大きい場合には、境界線１２４を挟んで隣合う単位セルに半導体層を配置してもよく、例えば、ソース線１２７の近傍に半導体層を有するＴＦＴを配置し、電源供給線１３４の近傍に半導体層を有するＴＦＴを配置すればよい。
また、本実施の形態では、アクティブマトリクス型の発光装置を一例として説明したため、部分的に複雑な画素構成となっているが、アクティブマトリクス型の液晶表示装置のように１つの単位セルに１つのＴＦＴしか配置しない場合にも本発明を適用することが可能である。その場合、例えば、第１の液晶素子を含む第１の単位セルは、１個のＴＦＴが配置され、第２の液晶素子を含む第２の単位セルは２個のＴＦＴが配置され、第３の液晶素子を含む第３の単位セル及び第４の液晶素子を含む第４の単位セルにはＴＦＴが配置されない画素構成とすればよい。なお、第３の液晶素子の画素電極と第４の液晶素子の画素電極との間に境界線１２４が位置するようにする。
また、図１に示す画素構成は、図４（Ｂ）に示したように、基板３００の短辺方向に並べられた２つのシート間の一部３０２について説明したものであるが、勿論、基板３００の長辺方向に並べられた２つのシート間においても同様の課題、即ち貼り合わせの位置ずれや側面からの不純物の汚染の問題を有している。ここでは図示しないが、基板３００の長辺方向に並べられた２つのシート間においてもシートの端面からある程度離れた領域を使用する画素構成とする。例えば、基板３００の長辺方向に並べられた２つのシートの境界線にゲート配線が重なるようにする。
以上の工程により、複数の半導体基板を用いて、半導体基板よりも面積の大きい表示部を有する半導体装置を作製することができる。
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
（実施の形態２）
本実施の形態では、図２で示した工程とは異なるＳＯＩ基板の作製方法について以下に説明する。
図６（Ａ）において、半導体基板４００として、代表的にはｐ型若しくはｎ型の単結晶シリコン基板（シリコンウエハー）が用いられる。
次いで、半導体基板４００を研削または切断して矩形のシート４０６に加工する。
次いで、シート４０６表面に対して脱脂洗浄をし、表面の酸化膜を除去して熱酸化を行う。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板４００の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対して特に有効である。また、水素はシートと酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
この熱処理により形成される酸化層４０１中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲してシートの汚染を防止する保護膜としての機能を発現させることができる。
次いで、酸化層４０１上にブロッキング層４０２を形成する。ブロッキング層４０２としては、窒化珪素層又は窒化酸化珪素層を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化珪素層はＳｉＨ４とＮＨ３をソースガスとしてプラズマＣＶＤ法で形成する。窒化酸化珪素層はＳｉＨ４、Ｎ２Ｏ及びＮＨ３を用いてプラズマＣＶＤ法で形成する。ブロッキング層４０２は、このシート４０６から形成される単結晶半導体層に対する不純物の拡散防止効果を発現する。また、後に分離層を形成する際に、イオンの照射により半導体基板の表面がダメージを受け、平坦性が損なわれるのを防ぐ効果がある。
次いで、図６（Ｂ）に示すように、ブロッキング層４０２上に第１の接着層４０３を形成する。第１の接着層４０３としては酸化珪素層を形成することが好ましい。酸化珪素層の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化珪素層としては有機シランガスを用いて化学気相成長法により作製される酸化珪素層が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化珪素層を適用することもできる。化学気相成長法による成膜では、後に形成する分離層から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から単結晶半導体層を分離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
次いで、図６（Ｃ）に示すように、第１の接着層４０３で覆われている半導体基板面に対して電界で加速されたイオンを表面から所定の深さに達するように照射し、分離層４０８を形成する。イオンの照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで照射するドーピング方式を用いる。イオンドーピング装置の照射方法は点順次スキャンで走査する方法のイオン注入装置とは異なり、広い照射面に照射することができる。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０１６／ｃｍ２から４×１０１６／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすれば良く、イオン照射によって半導体層に生成される欠陥を低減することができる。
なお、酸化層４０１は、１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度でハロゲン元素を含ませており、イオン照射時に他の不純物となる元素をブロックする機能を有している。水素イオン照射の際には、水素イオンとともにチャンバー内壁材料や電極部材材料からの重金属元素が半導体基板に添加されるような表面汚染が発生する恐れがある。表面汚染の影響を低減するため、ウェットエッチングまたはドライエッチングにより表面を薄く除去してもよい。また、チャンバー内壁材料や電極部材材料からの重金属元素は、水素イオンよりも浅い領域にドーピングされるため、半導体基板表面にハロゲンを含ませた酸化層４０１を形成することは有効である。重金属元素が酸化層４０１に添加された後に熱処理を行っても酸化膜中のハロゲンと反応して重金属が拡散しないようにすることができる。ハロゲンを含ませた熱酸化膜の形成により単結晶半導体層を用いたスイッチング素子における電気特性の向上、例えばオフ電流値の低減を図ることができる。
なお、本実施の形態では、第１の接着層４０３を形成した後、分離層４０８を形成する例を示すが、特に限定されず、分離層４０８を形成した後、ブロッキング層４０２と第１の接着層４０３を形成しても良い。この工程によれば、ブロッキング層４０２と第１の接着層４０３を大気に触れさせることなく連続的に形成することができ、異物の混入やカリウム、ナトリウムなどの汚染を防ぐことができる。
また、半導体基板４００を矩形に加工した後、酸化層４０１を形成する例を示すが、特に限定されず、酸化層４０１を形成した後、半導体基板４００を矩形に加工してもよい。また、ブロッキング層４０２を形成する前に半導体基板４００を矩形に加工してもよいし、第１の接着層４０３を形成する前に半導体基板４００を矩形に加工してもよい。
次いで、複数の矩形のシート４０６を支持基板４１０上に並べて配置し、互いに密接させる。図６（Ｄ）では２枚のシートを密接させる前の状態を示す断面を示している。支持基板４１０は、絶縁性を有するもの又は絶縁表面を有するものである。接着強度を高めるため、この支持基板４１０上には第２の接着層４１１を形成しておくことが好ましい。また、接着強度を高めるため、密接させる互いの表面は十分に清浄化しておくことが好ましい。
シート４０６を支持基板４１０と対向させて、少なくとも一箇所を外部から軽く押しつけると、局所的に接合面同士の距離が縮まる事によって、ファン・デル・ワールス力が強まり、さらに水素結合も寄与し、お互いに引きつけ合い、シート４０６と支持基板４１０が接着する。更に、隣接した領域でも対向する基板間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、ボンディングが進行し接合面全域に接合が広がる。圧接する際の加圧は、支持基板４１０及びシート４０６の耐圧性を考慮して接合面に垂直な方向に圧力が加わるように行う。
また、分離層４０８の層内または界面を境界として分離する温度未満であり、且つ分離層が脆弱となる温度で熱処理を行う。ここでの熱処理の温度は、４００℃未満、好ましくは３５０℃未満、更に好ましくは３００℃未満とする。この熱処理により、分離層の微小な空洞の体積変化が生じて、分離層４０８に歪みが生じ、分離層４０８に沿って半導体基板であるシートが部分的に脆弱化する。熱処理は、加熱するための炉やレーザビームの照射で行うことができる。レーザビームの照射による熱処理を行う場合は、支持基板を通過させてシート４０６を加熱することができる。従って、レーザビームを照射する際、後に単結晶半導体層となる領域に含まれる欠陥（水素イオン照射の際に形成された欠陥）を回復することもできる。
上述した加圧または熱処理の一方または両方を行うことにより、図６（Ｅ）で示すように、分離層４０８の層内または界面を境界として半導体基板の一部４１２を支持基板４１０から分離する。支持基板４１０上には、第３の接着層４１３、ブロッキング層４０２、酸化層４０１、及び単結晶半導体層４１４が順に積層形成される。単結晶半導体層４１４はＳＯＩ層とも呼ぶことができる。なお、第１の接着層４０３と第２の接着層４１１とを密接させて接着した領域を第３の接着層４１３と呼ぶ。
また、図６（Ｄ）から図６（Ｆ）では、複数のシートの接着を行った後、半導体基板の一部の分離を行う例を示しているが特に限定されず、１枚目のシートの接着を行った後、半導体基板の一部の分離を行い、そして２枚目のシートの接着を行った後、半導体基板の一部の分離を行い、引き続き３枚目以降のシートの接着を行ってもよい。
なお、分離層の層内または界面を境界として半導体基板の一部４１２を支持基板４１０から分離する前に、分離をスムーズに行うためのきっかけをつくることが好ましい。
また、良好な接着を行うために、表面を活性化することが好ましい。例えば、接着を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、支持基板、またはシートの少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接着を行うことが容易となる。
図６（Ｅ）で示した状態の支持基板とした後、その表面を平坦化するため、ＣＭＰ処理を行うことが好ましい。また、ＳＯＩ層の表面にレーザビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。
最後に、図６（Ｆ）に示すように、フォトリソグラフィ技術を用いて単結晶半導体層４１４のパターニングを行って第１の島状の半導体層４１５と第２の島状の半導体層４１６を形成する。
また、実際にはシート４０６の位置合わせ精度により、隣り合うシート間に間隔が生じる。この生じた間隔が画素回路に影響しないように単結晶半導体層の位置を図６（Ｆ）に示すような位置にパターニングする。単結晶半導体層を隣り合うシートの境界、即ち、第２の接着層４１１が露呈している領域４１７から離す画素構成とする。また、第２の接着層４１１が露呈している領域４１７に配線が位置する画素構成とする。
画素構成は、実施の形態１に示した図１と同じものを用いることができる。
図６（Ｆ）の断面図に示すように、第１の島状の半導体層４１５と第２の島状の半導体層４１６の間隔を距離（Ｍ＋Ｎ）とする。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態は、実施の形態１または実施の形態２で作製される支持基板上に形成された複数の単結晶半導体層を用いて半導体装置を作製する一例について示す。
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図７及び図８を用いて説明する。
まず、実施の形態１に従って、ガラス基板である支持基板６００上に島状の単結晶半導体層を形成する。なお、詳細な方法は、実施の形態１に記載してあるため、ここでは省略し、簡略に示すこととする。
ここでは、第１の窒化酸化珪素層６０１を形成し、その上に第１の接着層を形成した支持基板６００を用意する。また、酸化窒化珪素層を形成し、その上に第２の窒化酸化珪素層を形成した積層６０３、さらにその上に第２の接着層を形成した半導体基板を用意する。なお、支持基板１枚に対して少なくとも２枚以上の半導体基板を用意し、半導体基板は矩形にそれぞれ加工し、基板内部には分離層をそれぞれ設けておく。そして、第１の接着層と第２の接着層とが接着するように支持基板と半導体基板を貼り合わせる。接着すると第１の接着層と第２の接着層との界面は明確でなくなるため、図７では接着層６０４として図示する。
そして分離層の層内または界面を境界として半導体基板の一部を分離させて、支持基板６００上に単結晶半導体層を形成する。そして、フォトリソグラフィ技術を用いて単結晶半導体層のエッチング加工を行い、島状の単結晶半導体層を形成する。本実施の形態においても、実施の形態１と同様にステッパ露光装置を用いて、１枚の矩形状の半導体基板（シートとも呼ぶ）に対してほぼ同じ面積の露光面積で１ショットの露光を行う。なお、島状の単結晶半導体層の配置も実施の形態１に従って位置を決定すればよい。
ここでは、実施の形態１に従って接着させた例を示したが、実施の形態１に代えて、実施の形態２に従って形成した場合には、接着層６０４と単結晶半導体層の間に単結晶半導体層と接するハロゲン元素を含む熱酸化膜が形成される。
次いで、島状の単結晶半導体層を覆うゲート絶縁層６０７を形成する。ゲート絶縁層６０７はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層６０７としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、ゲート絶縁層６０７は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに単結晶半導体層とゲート絶縁層の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
次いで、ゲート絶縁層６０７上にゲート電極層や接続電極として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第１の導電膜及び第２の導電膜を所望の形状に加工する。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１の導電膜及び第２の導電膜を所望のテーパー形状を有するようにエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
次いで、上述のエッチング加工で用いたレジストからなるマスクと同じマスクを用いて、第２の導電膜をさらに加工して第１の導電膜の側面のテーパ角度よりも大きいテーパ角度を有する第２の導電膜を形成する。本実施の形態では、テーパ形状を有する導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。こうして、図７に示すような形状、即ち、第１の導電膜上に第１の導電膜の幅より狭い第２の導電膜を有し、第２の導電膜の側面がテーパ角度を有する電極を形成する。この電極は、島状の単結晶半導体層上に形成されてゲート電極、または他の配線と接続するための接続電極として機能する。
また、ゲート電極の形状は図７に示す形状に限定されず、単層構造でもよいし、サイドウォール構造を側壁に有する電極構造としてもよい。
次に、テーパ形状を有する電極をマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域を形成する。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用いてドーピングを行う。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図７では、不純物領域においてハッチングと白地（または点々のハッチング）で示されているが、これは、白地（または点々のハッチング）部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
次にｐチャネル型のＴＦＴとなる単結晶半導体層、及び画素部のスイッチング用のＴＦＴとなる単結晶半導体層を一部覆うマスクを形成する。そして、ｎ型を付与する不純物元素を添加し、第２のｎ型不純物領域を形成する。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用いてドーピングを行う。第２のｎ型不純物領域は、高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。また、第１の導電膜を介してドーピングされた第３のｎ型不純物領域は低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域はＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。
次に、レジストからなるマスクを除去し、ｎチャネル型ＴＦＴとなる単結晶半導体層を覆うレジストからなるマスクを形成する。そして、ｐ型を付与する不純物元素を添加してｐ型不純物領域を形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、イオンドーピング装置を用い、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用いてドーピングを行う。ｐ型不純物領域は高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。
次に、レジストからなるマスクをＯ２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。
次いで、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
次いで、２層構造を有する電極層、及びゲート絶縁層６０７を覆う第１の層間絶縁層を形成する。本実施の形態では、絶縁膜６６７と絶縁膜６６８との積層構造とする。絶縁膜６６７として窒化酸化珪素層を膜厚１００ｎｍ形成し、絶縁膜６６８として酸化窒化珪素層を膜厚９００ｎｍ形成し、積層構造とする。本実施の形態では、絶縁膜６６７及び絶縁膜６６８を下地膜と同様にプラズマＣＶＤ法を用いて連続的に形成する。絶縁膜６６７と絶縁膜６６８は上記材料に限定されるものでなく、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素層、窒化酸化珪素層、酸化窒化珪素層、酸化珪素層でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
絶縁膜６６７、絶縁膜６６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
次いで、レジストからなるマスクを用いて絶縁膜６６７、絶縁膜６６８、ゲート絶縁層６０７を選択的にエッチングして、単結晶半導体層、またはゲート電極層に達するコンタクトホール（開口部）を複数形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。
次いで、開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続する接続電極を形成する。
接続電極は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。接続電極の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。
以上の工程で周辺駆動回路領域６３４には、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタであるトランジスタ６７３、Ｌｏｖ領域にｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタであるトランジスタ６７４、画素領域６３６にはＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタであるトランジスタ６７５、ｐチャネル型薄膜トランジスタであるトランジスタ６７７を有するアクティブマトリクス基板を作製することができる（図７参照。）。そして、アクティブマトリクス基板は、発光素子６９０を有する表示装置に用いることができる。
なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。
次に第２の層間絶縁層６８１を形成する。第２の層間絶縁層６８１としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。
本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、第２の層間絶縁層６８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。
第２の層間絶縁層６８１は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により第２の層間絶縁層６８１を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにマスクを用いることなくパターンが形成できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
次に、画素領域６３６における第２の層間絶縁層６８１の一部をエッチングしてｐチャネル型トランジスタ６７７の接続電極に達する開口部、つまりコンタクトホールを形成する。
次に、接続電極と電気的に接続する画素電極層６３０を形成する。画素電極層６３０は、発光素子６９０を構成する部材である２つの電極のうち、一方の第１の電極として機能する。画素電極層６３０は、インジウム錫酸化物、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、または酸化チタンを含むインジウム錫酸化物を用いて形成することができる。
また、画素電極層６３０に導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることができる。導電性組成物は、画素電極層として薄膜を形成する場合、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記導電性高分子を、単独で導電性組成物として画素電極層に使用してもよいし、導電性組成物の膜強度等の膜特性を調整するために有機樹脂を添加して使用することができる。
有機樹脂としては、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナ−性ド−パントをド−ピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタ性ド−パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等を挙げることができる。
導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により画素電極層となる薄膜を形成することができる。
導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよく、例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に溶解すればよい。
導電性組成物の成膜は上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて行うことができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧下で行ってもよい。また、有機樹脂が熱硬化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。
次いで、画素電極層６３０の端部を覆う隔壁となる絶縁物６８６を形成する。
次いで、画素電極層６３０上に有機化合物を含む層６８８を蒸着法やインクジェット法などを用いて選択的に形成する。
次いで、有機化合物を含む層６８８上に第２の電極６８９を形成する。第２の電極は、発光素子６９０の第１の電極と一対の電極を構成し、その間に配置された有機化合物を含む層６８８を発光させる電極である。
図７の半導体装置において、画素電極層６８５は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第２の電極６８９は発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成する。第２の電極６８９としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。
こうして得られた発光素子６９０を封止基板６９５で封止する。支持基板６００と封止基板６９５は、シール材６９２を用いて接着する。
図７は、半導体装置の平面図及び断面図を示しており、図７（Ａ）は半導体装置の平面図、図７（Ｂ）は図７（Ａ）において線Ｅ−Ｆの断面図である。ＦＰＣ６９４の貼り付け部である外部端子接続領域６３２、接続領域６５５、周辺駆動回路領域６３４、画素領域６３６である。外部端子接続領域６３２には、外部端子と接続する端子電極層６７８が設けられている。ＦＰＣ６９４は異方性導電層６９６及び画素電極層６８５を介して端子電極層６７８と接続する。画素電極層６８５は画素電極層６３０と同じ工程で形成される。接続領域６５５は、第２の電極６８９が下層の配線と接続させている領域である。
また、エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
また、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、エッチング加工を行うことなくパターンが形成できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
また、フォトリソグラフィ技術で用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、ポジ型レジスト、ネガ型レジストなどを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどを行い適宜調整する。
また、図７の半導体装置は、矢印の方向に下面射出する構造であるが、特に限定されず、上面射出する構造としてもよいし、上面および下面の両方に射出する構造としてもよい。
図８に上面射出する構造の一例を示す。なお、図８は図７（Ｂ）と発光素子の電極構造及び絶縁物６８６の大きさなどが異なっているが、他の部分は同じであるため、ここでは同じ部分の説明は省略する。なお、図８において図７（Ｂ）と同一の符号を用いる。
発光素子６９０の第１の電極６１７の下に、反射性を有する金属層である配線層６２４を形成する。配線層６２４の上に透明導電膜である第１の電極６１７を形成する。配線層６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよい。また、第１の電極６１７としてこれらの導電膜を用いてもよく、その場合、積層する必要がなければ、単層とし、反射性を有する配線層６２４は設けなくてもよい。
第１の電極６１７及び第２の電極６８９に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物なども用いることができる。
また、第２の電極６８９は、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第２の電極６８９を通過させて光を放射することが可能となる。また、第２の電極６８９に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
図８に示すような上面射出する構造とすると、開口率、即ち発光領域の面積を広くとりやすいため、１つのパネルの中で、１つの単位セルに４個のＴＦＴを設け、ある１つの単位セルに２つのＴＦＴを設けても発光領域の面積を同じにすることができる。従って、実施の形態１に示したような画素構造よりも発光領域の大きいパネルを作製することができる。
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の半導体装置の表示素子として適用することのできる発光素子の構成を、図９を用いて説明する。
図９は発光素子の素子構造であり、第１の電極８７０と第２の電極８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図９において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。
第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図９では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。
また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
図９では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図９では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
図９では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。
発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。
第１の電極８７０及び第２の電極８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極８７０及び第２の電極８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図９（Ａ）のように第１の電極８７０を陽極、第２の電極８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図９（Ｂ）のように、第１の電極８７０を陰極、第２の電極８５０を陽極とすると好ましい。第１の電極８７０および第２の電極８５０に用いることのできる材料について述べる。第１の電極８７０、第２の電極８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極、第２の電極８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極８７０、第２の電極８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
図９（Ａ）、（Ｂ）における発光素子は、第１の電極８７０より光を取り出す構造のため、第２の電極８５０は、必ずしも光透光性を有する必要はない。第２の電極８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉＸＮＹ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
また、第２の電極８５０に第１の電極８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極８７０と第２の電極８５０との両方より放射される両面放射構造とすることができる。
なお、第１の電極８７０や第２の電極８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
図９（Ｂ）は、ＥＬ層８６０が、第１の電極８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
図９（Ｃ）は、図９（Ａ）において、第１の電極８７０に反射性を有する電極層を用い、第２の電極８５０に透光性を有する電極を用いており、発光素子より放射された光は第１の電極８７０で反射され、第２の電極８５０を透過して放射される。同様に図９（Ｄ）は、図９（Ｂ）において、第１の電極８７０に反射性を有する電極を用い、第２の電極８５０に透光性を有する電極を用いており、発光素子より放射された光は第１の電極８７０で反射され、第２の電極８５０を透過して放射される。
なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
第１の電極８７０および第２の電極８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。実施の形態１に示す作製方法を用いれば、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の発光素子を有する半導体装置を作製することができる。
（実施の形態５）
実施の形態３では、発光素子を用いた半導体装置の作製例を示したが、ここでは、液晶素子を用いた半導体装置の作製例を図１０（Ｂ）を用いて説明する。
まず、実施の形態２に従って、ガラス基板である支持基板９００上に島状の単結晶半導体層を形成する。なお、詳細な方法は、実施の形態２に記載してあるため、ここでは省略し、簡略に示すこととする。
ここでは、第１の窒化酸化珪素層９０１を形成し、その上に第１の接着層を形成した支持基板９００を用意する。また、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行って酸化膜９０３を形成し、さらにその上に第２の接着層を形成した半導体基板を用意する。なお、支持基板１枚に対して少なくとも２枚以上の半導体基板を用意し、半導体基板は矩形にそれぞれ加工し、基板内部には分離層をそれぞれ設けておく。そして、第１の接着層と第２の接着層とが接着するように支持基板と半導体基板を貼り合わせる。接着すると第１の接着層と第２の接着層との界面は明確でなくなるため、図１０（Ｂ）では接着層９０４として図示する。
そして分離層の層内または界面を境界として半導体基板の一部を分離させて、支持基板９００上に単結晶半導体層を形成する。そして、フォトリソグラフィ技術を用いて単結晶半導体層のエッチング加工を行い、島状の単結晶半導体層を形成する。本実施の形態においても、実施の形態１と同様にステッパ露光装置を用いて、１枚の矩形状の半導体基板（シートとも呼ぶ）に対してほぼ同じ面積の露光面積で１ショットの露光を行う。なお、島状の単結晶半導体層の配置も実施の形態１に従って位置を決定すればよい。
以降の工程、即ち単結晶半導体層を用いたＴＦＴの作製方法は、実施の形態３とほぼ同じであるため、ここでは詳細な説明は省略する。ただし、発光装置で用いるＴＦＴと液晶表示装置に用いるＴＦＴは使用用途が異なるため、チャネル長やチャネル幅などが適宜調節されて、発光装置と液晶表示装置では設計が異なっている。特に、発光装置は、１つの単位セル内に２つ以上のＴＦＴを作製するが、液晶表示装置においては、１つの単位セル内に１つのＴＦＴで作製することができる。また、発光装置では電源供給線を用いているが、液晶表示装置では用いず、容量線を用いる。液晶表示装置においては、同一基板上に駆動回路を形成しないのであれば、ｎチャネル型ＴＦＴのみで作製することもできる。
図１０（Ａ）に画素上面図の一例を示す。図１０（Ａ）中に鎖線で示された境界線９２４は、異なる半導体基板が貼り合わせられたつなぎ目である。画素電極層９６１が一方向に並べられ、その間に境界線９２４が位置するようにする。境界線９２４を境に画素構成が対称となるようにしている。こうすることで境界線９２４から単結晶半導体層を遠ざけている。境界線９２４を挟んで隣合う単位セルに単結晶半導体層を配置しているが、十分な距離離されている。
また、容量線９３１は、単結晶半導体層と絶縁膜を介して重なり保持容量を形成し、容量部９７６が形成されている。マルチチャネル型のｎチャネル型薄膜トランジスタであるトランジスタ９７５が、ゲート配線９３０とソース配線９６０の交点付近に配置されている。ゲート配線９３０は単結晶半導体層と絶縁膜を介して重なり、重なる部分がＴＦＴのチャネル形成領域となっている。また、単結晶半導体層は、ソース配線９６０とコンタクトホールを介して電気的に接続している。また、単結晶半導体層は、画素電極層９６１とコンタクトホールを介して電気的に接続している。
透過型の液晶表示装置とする場合、画素電極層９６１は、インジウム錫酸化物、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物を用いることができる。また、反射型の液晶表示装置とする場合には、画素電極層９６１は、アルミニウムまたは銀またはそれらの合金を用いる。
また、点線Ｃ−Ｄで切断した断面図が、図１０（Ｂ）の画素領域９３６に相当する。なお、図１０（Ａ）は画素電極まで作製した段階の上面図を示しており、図１０（Ｂ）は、シール材９９２で封止基板９９５を貼り合わせ、偏光子まで設けられた断面図である。
図１０（Ｂ）に示す液晶表示装置において、封止領域９３３、駆動回路領域９３４、画素領域９３６を有している。画素電極層９６１上には、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層９８１を形成する。その後、ラビング処理を行う。なお、液晶のモード、例えばＶＡモードのときにはラビング処理を行わないときがある。封止基板９９５に設けられる配向膜として機能する絶縁層９８３も絶縁層９８１と同様である。封止基板９９５には絶縁層９８３の他に、対向電極として機能する導電層９８４、カラーフィルタとして機能する着色層９８５、偏光子９９１（偏光板ともいう）を設ける。さらに封止基板９９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。
また、本実施の形態の液晶表示装置は透過型とするため、支持基板９００の素子を有する面の反対側にも偏光子（偏光板）９９３を設ける。偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。また、外光の視認側への反射を防ぐ反射防止膜を最も使用者に近い視認側に設けても良い。
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する支持基板９００と封止基板９９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用することが困難な大型基板を扱うときに適用するとよい。
スペーサは数μｍの粒子を散布して設ける方法でも良く、基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法でもよい。
本実施の形態においては、酸化膜９０３にハロゲン元素を含ませており、金属などの不純物を捕獲して単結晶半導体層への汚染を防止する保護膜としての機能を発現させることができ、信頼性を向上させることができる。
本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
（実施の形態６）
実施の形態１では、貼り合わせの際の誤差により、隣り合うシート間に間隔が生じて第２の接着層２１１が露呈している領域２１７が形成される例を示したが、本実施の形態では、露呈している領域２１７が形成されないように隣り合うシートが一部重ねて貼り合わせる場合の例を示す。本実施の形態においても重ね合わされた領域の２つの端は２つの境界線と呼べる。本実施の形態の画素構成は、隣り合うシートが一部重なることにより生じる２つの境界線と重なる位置に半導体層が配置されない構成とする。また、２つの境界線から離れる位置に半導体層が配置されるような画素構成とする。本実施の形態では、２つの境界線の間にも単結晶半導体層を形成する。
以下に作製方法の一例を図１１及び図１２を用いて説明する。なお、接着層の材料やブロッキング層や分離層などの詳細な材料、作製方法などは、実施の形態１に記載してあるため、ここでは省略し、手順を説明する。
ガラス基板である支持基板７００上に第１の窒化酸化珪素層７０１を形成し、その上に第１の接着層７０２を形成する。
また、矩形の半導体基板７０６は、酸化窒化珪素層７０３を形成し、その上に第２の窒化酸化珪素層７０４、さらにその上に第２の接着層７０５を形成した半導体基板を用意する。なお、支持基板１枚に対して少なくとも２枚以上の半導体基板を用意し、半導体基板は予め矩形にそれぞれ加工し、基板内部には分離層７０８をそれぞれ設けておく。
分離層が形成された矩形の半導体基板７０６の作製方法は特に限定されず、実施の形態１に示した様々な手順での作製が可能である。
そして、第１の接着層７０２と第２の接着層７０５とが接着するように支持基板７００と矩形の半導体基板７０６を重ね合わせる。図１１（Ａ）では支持基板７００に対して１枚目の矩形の半導体基板７０６を密接させる前の状態を示す断面を示している。
重ね合わせて、少なくとも一箇所を外部から軽く押しつけると、局所的に接合面同士の距離が縮まる事によって、ファン・デル・ワールス力が強まり、さらに水素結合も寄与し、お互いに引きつけ合い、矩形の半導体基板７０６と支持基板７００が接着する。更に、隣接した領域でも対向する基板間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、ボンディングが進行し接合面全域に接合が広がる。
次いで、分離層７０８の層内または界面を境界として半導体基板の一部を支持基板７００から分離する。支持基板７００上には、第１の窒化酸化珪素層７０１、第１の接着層７０２、第２の接着層７０５、第２の窒化酸化珪素層７０４、酸化窒化珪素層７０３、及び第１の単結晶半導体層７０９が順に積層形成される。分離させるために熱処理を行ってもよい。また、分離する前に、分離をスムーズに行うためのきっかけをつくってもよい。
次いで、２枚目の矩形の半導体基板を第１の単結晶半導体層７０９と一部重なるように重ねて密接させる。そして同様に、分離層の層内または界面を境界として半導体基板の一部７１６を支持基板７００から分離する。第１の単結晶半導体層７０９上に第３の接着層７１５を介して第２の単結晶半導体層７１９が重なる領域７２０が形成される。なお、この重なる領域７２０には、２枚目の矩形の半導体基板に設けられた第３の接着層７１５が第１の単結晶半導体層７０９上に接して固定されている。
なお、第３の接着層７１５が第１の単結晶半導体層７０９上に接して接着するが、その接着強度は、第１の接着層７０２と第２の接着層７０５との接着における接着強度に比べて弱い。
また、重なる領域７２０における積層を説明すると、支持基板７００上に、第１の窒化酸化珪素層７０１、第１の接着層７０２、第２の接着層７０５、第２の窒化酸化珪素層７０４、酸化窒化珪素層７０３、第１の単結晶半導体層７０９、第３の接着層７１５、第３の窒化酸化珪素層７１４、酸化窒化珪素層７１３、及び第２の単結晶半導体層７１９の順で積層されている。この段階での断面図が図１１（Ｂ）に相当する。なお、図１１（Ｂ）においては重なる領域７２０が分かりやすいように大きく図示しており、例えば、約１００ｍｍの一辺を有する矩形の半導体基板に対して重なる領域７２０の幅は５ｍｍ未満である。
そして、３枚目以降の矩形の半導体基板を同様の手順で重ねていく。この段階での支持基板に対するそれぞれの接着は、後に行われる熱処理後の接着に比べて弱い接着強度と言えるため、仮接着状態と言える。
次いで、フォトリソグラフィ技術を用いて各単結晶半導体層の加工を行う。
フォトリソグラフィ技術で用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、ポジ型レジスト、ネガ型レジストなどを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどを行い適宜調整する。本実施の形態ではレジストを用いてマスクを形成して、ステッパ露光機を用いて露光を行う。
本実施の形態では、実施の形態１と同様に、１枚の矩形の半導体基板に対して１ショットの露光を行う。そして現像を行う。現像後の断面図が図１１（Ｃ）に相当する。露光されて残存したマスク７２１が、重なる領域７２０の両端には少なくとも重ならないような画素構成とする。なお、図１１（Ｃ）においては重なる領域７２０が分かりやすいように大きく図示しており、例えば、重なる領域７２０の幅は５ｍｍとすると、マスク７２１の幅は１０μｍ程度である。
次いで、プラズマエッチング（ドライエッチング）又はウエットエッチングを行って図１２（Ａ）に示すような島状の単結晶半導体層を形成する。
次いで、マスク７２１をＯ２アッシングやレジスト剥離液により除去し、表面の自然酸化膜も除去する。このマスク７２１を除去する際に第３の接着層７１５が第１の単結晶半導体層７０９上に接して接着している面を分離面として分離させ、第２の単結晶半導体層７１９を除去する。仮接着の状態であったため、分離を生じさせることができる。こうして、第１の接着層７０２と第２の接着層７０５との接着により支持基板７００に固定された単結晶半導体層のみを残存させる。この段階での断面図を図１２（Ｂ）に示す。
その後、さらに第１の接着層７０２と第２の接着層７０５との接着を強める熱処理を行う。熱処理は、加熱するための炉やレーザビームの照射で行うことができる。その他、同様な目的においては、ハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。この熱処理によって仮接着状態から本接着状態となる。本接着状態になると第１の接着層と第２の接着層との界面は明確でなくなるため、図１２（Ｃ）では接着層７０７として図示する。
また、仮接着状態の図１１（Ｂ）の状態においても熱処理を行ってもよいが、図１２（Ｃ）における熱処理での加熱温度よりも低い温度で行う。または図１２（Ｃ）における熱処理での熱エネルギーよりも弱い熱エネルギーとする。
こうして得られた島状の単結晶半導体層を用いて表示素子などの半導体素子を作製する。
以上の工程により、複数の半導体基板を用いて、半導体基板よりも面積の大きい表示部を有する半導体装置を作製することができる。
本実施の形態は、実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
（実施の形態７）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等が挙げられる。その具体例について、図１３を参照して説明する。
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を図１３（Ａ）に説明する。
表示モジュールを、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図７のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図７のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図１０のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
図１３（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
また、図１３（Ｂ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、持ち運びをすることができる中型のものから、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
また、図１３（Ｃ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。実施の形態１に従って作製すれば、１５インチの表示部を有する半導体装置を作製することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
本実施の形態は、実施の形態１乃至６のいずれか一と自由に組み合わせることができる。
画素部の一部を示す上面図。 作製工程を示す断面図。 作製工程を示す上面図。 作製工程を示す上面図。 ガラス基板上の単結晶半導体層の配置を示す上面図。 作製工程を示す断面図。 アクティブマトリクス型ＥＬ表示装置の構成を示す上面図および断面図。 アクティブマトリクス型ＥＬ表示装置の構成を示す断面図。 発光素子の積層を示す図。 アクティブマトリクス型液晶表示装置の構成を示す上面図および断面図。 作製工程を示す断面図。 作製工程を示す断面図。 電子機器の一例を示す図。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
符号の説明
１０１：第１の半導体層
１０２：第２の半導体層
１０３：第３の半導体層
１０４：第４の半導体層
１０５：第５の半導体層
１０６：第６の半導体層
１０７：第７の半導体層
１０８：第８の半導体層
１０９：第９の半導体層
１１０：第１０の半導体層
１１１：第１１の半導体層
１１２：第１２の半導体層
１１３：ゲート配線
１１４〜１１６：ゲート電極
１１７〜１１９：接続電極
１２０〜１２３：ゲート電極
１２４：境界線
１２５〜１３０：ソース配線
１３１〜１３６：電源供給線
１４０〜１５５：接続電極
１６０：第１の発光素子の画素電極
１６１：第２の発光素子の画素電極
１６２：第３の発光素子の画素電極
１６３：第４の発光素子の画素電極
１６４：第５の発光素子の画素電極
１６５：第６の発光素子の画素電極
１７０：第１の発光素子の発光領域
１７１：第２の発光素子の発光領域
１７２：第３の発光素子の発光領域
１７３：第４の発光素子の発光領域
１７４：第５の発光素子の発光領域
１７５：第６の発光素子の発光領域
２００：半導体基板
２０１：酸化窒化珪素層
２０２：窒化酸化珪素層
２０３：第１の接着層
２０４、２０５：ダイシングライン
２０６、２０７：シート
２０８：分離層
２１０：支持基板
２１１：第２の接着層
２１２：半導体基板の一部
２１３：第３の接着層
２１４：単結晶半導体層
２１５：第１の島状の半導体層
２１６：第２の島状の半導体層
２１７：露呈している領域
３００：基板
３０１：表示部
３０２：領域
４００：半導体基板
４０１：酸化層
４０２：ブロッキング層
４０３：第１の接着層
４０６：シート
４０８：分離層
４１０：支持基板
４１１：第２の接着層
４１２：半導体基板の一部
４１３：第３の接着層
４１４：単結晶半導体層
４１５：第１の島状の半導体層
４１６：第２の島状の半導体層
４１７：露呈している領域
６００：支持基板
６０１：窒化酸化珪素層
６０３：積層
６０４：接着層
６０７：ゲート絶縁層
６１７：第１の電極
６２４：配線層
６３０：画素電極層
６３２：外部端子接続領域
６３４：周辺駆動回路領域
６３６：画素領域
６５５：接続領域
６６７：絶縁膜
６６８：絶縁膜
６７３：トランジスタ
６７４：トランジスタ
６７５：トランジスタ
６７７：トランジスタ
６７８：端子電極層
６８１：第２の層間絶縁層
６８５：画素電極層
６８６：絶縁物
６８８：有機化合物を含む層
６８９：第２の電極
６９０：発光素子
６９２：シール材
６９４：ＦＰＣ
６９５：封止基板
６９６：異方性導電層
７００：支持基板
７０１：窒化酸化珪素層
７０２：接着層
７０３：酸化窒化珪素層
７０４：窒化酸化珪素層
７０５：接着層
７０６：半導体基板
７０７：接着層
７０８：分離層
７０９：単結晶半導体層
７１３：酸化窒化珪素層
７１４：窒化酸化珪素層
７１５：接着層
７１６：半導体基板の一部
７１９：単結晶半導体層
７２０：重なる領域
７２１：マスク
８０２：第３の層
８０３：第２の層
８０４：第１の層
８５０：第２の電極
８６０：ＥＬ層
８７０：第１の電極
９００：支持基板
９０１：窒化酸化珪素層
９０３：酸化膜
９０４：接着層
９２４：境界線
９３０：ゲート配線
９３１：容量線
９３３：封止領域
９３４：駆動回路領域
９３６：画素領域
９６０：ソース配線
９６１：画素電極層
９７５：トランジスタ
９７６：容量部
９８１、９８３：絶縁層
９８４：導電層
９８５：着色層
９９１：偏光子
９９２：シール材
９９３：偏光子（偏光板）
９９５：封止基板
９９５：対向基板

Claims (8)

  1. 絶縁表面を有する基板上にマトリクス状に配列された複数の単位セルを含む表示部を有し、
    前記表示部には、第１の間隔でそれぞれ配置された複数の半導体層が配置された第１の領域と、第２の間隔でそれぞれ配置された複数の半導体層が配置された第２の領域とが行方向或いは列方向に並べられており、
    前記第１の領域の半導体層と前記第２の領域の半導体層との間隔は、前記第１の間隔及び前記第２の間隔よりも離れている半導体装置。
  2. 前記表示部において、前記複数の単位セルはそれぞれ一つの発光領域を有し、該発光領域はそれぞれ同じ大きさである半導体装置。
  3. 絶縁表面を有する基板上にマトリクス状に配列された複数の単位セルを含む表示部を有し、
    行方向に隣接して並べられた第１の単位セルと第２の単位セルにそれぞれ第１の電極が配置され、
    前記第１の単位セル及び前記第２の単位セルには、前記第１の電極と重なる発光層と、前記発光層と重なる第２の電極をそれぞれ有し、
    前記第１の単位セルには、第１の単位セルの第１の電極と接続する第１のスイッチング素子の半導体層と、第２の単位セルの第１の電極と接続する第２のスイッチング素子の半導体層とを有する半導体装置。
  4. 請求項３において、前記第１の単位セルには、複数の半導体層を有し、前記第２の単位セルには半導体層が配置されていない半導体装置。
  5. 絶縁表面を有する基板上にマトリクス状に配列された複数の単位セルを含む表示部を有し、
    行方向に隣接して並べられた第１の単位セルと第２の単位セルと第３の単位セルと第４の単位セルにそれぞれ第１の電極が配置され、
    前記第１の単位セル、前記第２の単位セル、前記第３の単位セル、及び第４の単位セルには、前記第１の電極と重なる発光層と、前記発光層と重なる第２の電極をそれぞれ有し、
    前記第１の単位セルには、第１の単位セルの第１の電極と接続する第１のスイッチング素子の半導体層と、第２の単位セルの第１の電極と接続する第２のスイッチング素子の半導体層とを有し、
    前記第４の単位セルには、第４の単位セルの第１の電極と接続する第４のスイッチング素子の半導体層と、第３の単位セルの第１の電極と接続する第３のスイッチング素子の半導体層とを有する半導体装置。
  6. 請求項５において、前記第１の単位セル及び前記第４の単位セルには、複数の半導体層を有し、前記第２の単位セル及び前記第３の単位セルには半導体層が配置されていない半導体装置。
  7. 請求項１乃至６のいずれか一において、前記半導体層は、単結晶半導体層である半導体装置。
  8. 矩形状の複数の半導体基板に水素を添加して分離層を形成し、
    絶縁表面を有する基板上に矩形状の複数の半導体基板を並べ、
    加熱処理を行い、絶縁表面を有する基板と矩形状の複数の半導体基板とを接着させ、分離層を境として半導体基板の一部を分離させて、絶縁表面を有する基板上に複数の単結晶半導体層を残存させ、
    前記複数の単結晶半導体層上にマスクを形成し、選択的に前記複数の単結晶半導体層をエッチングする半導体装置の作製方法。
JP2008126139A 2007-05-18 2008-05-13 半導体装置 Expired - Fee Related JP5552216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126139A JP5552216B2 (ja) 2007-05-18 2008-05-13 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007133500 2007-05-18
JP2007133500 2007-05-18
JP2008126139A JP5552216B2 (ja) 2007-05-18 2008-05-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2009003434A true JP2009003434A (ja) 2009-01-08
JP2009003434A5 JP2009003434A5 (ja) 2011-06-23
JP5552216B2 JP5552216B2 (ja) 2014-07-16

Family

ID=40026600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126139A Expired - Fee Related JP5552216B2 (ja) 2007-05-18 2008-05-13 半導体装置

Country Status (4)

Country Link
US (2) US7795627B2 (ja)
JP (1) JP5552216B2 (ja)
KR (1) KR101634970B1 (ja)
WO (1) WO2008142911A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2012043803A (ja) * 2000-07-25 2012-03-01 Semiconductor Energy Lab Co Ltd 発光装置
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置
US9087490B2 (en) 2010-10-29 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display
JP2018515901A (ja) * 2015-05-01 2018-06-14 イマジン・コーポレイション 大面積ｏｌｅｄマイクロディスプレイおよびその製造方法
KR20200012749A (ko) * 2018-07-26 2020-02-05 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2022023858A (ja) * 2010-06-04 2022-02-08 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN101681807B (zh) * 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP4871378B2 (ja) * 2009-08-24 2012-02-08 株式会社沖データ 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
KR20140023142A (ko) * 2012-08-17 2014-02-26 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
JP6341345B1 (ja) * 2017-03-07 2018-06-13 富士ゼロックス株式会社 発光装置、画像形成装置及び光照射装置
US10516075B2 (en) 2017-09-11 2019-12-24 Nichia Corporation Method of manufacturing a light emitting element

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000214438A (ja) * 1991-06-07 2000-08-04 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2003029667A (ja) * 2001-07-19 2003-01-31 Sharp Corp 表示装置およびその製造方法
JP2003228301A (ja) * 2002-02-06 2003-08-15 Fujitsu Ltd フラットパネル表示装置およびその製造方法
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US20040135149A1 (en) * 2002-12-31 2004-07-15 Cho Yong Jin Thin film transistor liquid crystal display
JP2006303201A (ja) * 2005-04-21 2006-11-02 Sumco Corp Ｓｏｉ基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
KR100579550B1 (ko) * 2003-12-31 2006-05-12 엘지.필립스 엘시디 주식회사 듀얼 플레이트 타입 유기전계 발광소자
US7199397B2 (en) 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
WO2006062180A1 (en) * 2004-12-06 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214438A (ja) * 1991-06-07 2000-08-04 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2003029667A (ja) * 2001-07-19 2003-01-31 Sharp Corp 表示装置およびその製造方法
JP2003228301A (ja) * 2002-02-06 2003-08-15 Fujitsu Ltd フラットパネル表示装置およびその製造方法
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US20040135149A1 (en) * 2002-12-31 2004-07-15 Cho Yong Jin Thin film transistor liquid crystal display
JP2006303201A (ja) * 2005-04-21 2006-11-02 Sumco Corp Ｓｏｉ基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043803A (ja) * 2000-07-25 2012-03-01 Semiconductor Energy Lab Co Ltd 発光装置
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2022023858A (ja) * 2010-06-04 2022-02-08 株式会社半導体エネルギー研究所 表示装置
US9087490B2 (en) 2010-10-29 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display
US9341907B2 (en) 2010-10-29 2016-05-17 Samsung Display Co., Ltd. Liquid crystal display
US9606406B2 (en) 2010-10-29 2017-03-28 Samsung Display Co., Ltd. Liquid crystal display
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置
JP2018515901A (ja) * 2015-05-01 2018-06-14 イマジン・コーポレイション 大面積ｏｌｅｄマイクロディスプレイおよびその製造方法
KR20200012749A (ko) * 2018-07-26 2020-02-05 도쿄엘렉트론가부시키가이샤 에칭 방법
KR102281211B1 (ko) 2018-07-26 2021-07-22 도쿄엘렉트론가부시키가이샤 에칭 방법

Also Published As

Publication number Publication date
WO2008142911A1 (en) 2008-11-27
KR20100022051A (ko) 2010-02-26
US20080283848A1 (en) 2008-11-20
US20110006314A1 (en) 2011-01-13
JP5552216B2 (ja) 2014-07-16
US7795627B2 (en) 2010-09-14
KR101634970B1 (ko) 2016-06-30
US8471272B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
JP5552216B2 (ja) 半導体装置
JP5348942B2 (ja) 半導体装置の作製方法
KR101530230B1 (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
JP5512098B2 (ja) Ｓｏｉ基板の製造方法及び半導体装置の作製方法
KR101481974B1 (ko) Ｓｏｉ 기판의 제조 방법 및 반도체 장치의 제조 방법
JP5279323B2 (ja) 半導体層を有する基板の作製方法
US20090117707A1 (en) Method for manufacturing soi substrate and semiconductor device
JP5511172B2 (ja) 半導体装置の作製方法
JP5348926B2 (ja) Ｓｏｉ基板の製造方法
JP5159411B2 (ja) 表示装置
JP5498670B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110506

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5552216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees