JPS63184340A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63184340A
JPS63184340A JP62222411A JP22241187A JPS63184340A JP S63184340 A JPS63184340 A JP S63184340A JP 62222411 A JP62222411 A JP 62222411A JP 22241187 A JP22241187 A JP 22241187A JP S63184340 A JPS63184340 A JP S63184340A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon oxynitride
composition
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62222411A
Other languages
English (en)
Inventor
Koji Yamazaki
孝二 山崎
Hideki Gomi
五味　秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPS63184340A publication Critical patent/JPS63184340A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、時に耐湿性の優れたシリコ
ン酸化窒化（ｓｉｌｉｃｏｎ　ｏｘｙｎｉｔｒｉｄｅ）
膜半導体装置において、保護絶縁膜や多層金属配線用の
層間絶縁膜を構成する絶縁膜として窒化シリコン膜が広
く用いられる。
しかしながら、Ｓｉ基板上のアルミニウム配線を窒化シ
リコン膜で被覆し、４５０℃以上の熱処理を行なうとｒ
Ｓｔｒｅｓｓ　　Ｉｎｄｕｃｅｄ　Ｖｏｉｄｓ　　ｉｎ
有する大ぎい膜応力に起因して、アルミニウム配線にボ
イドが発生する。従来はアルミニウム配線の幅は大きく
ボイドが発生しても断線にまでは至らなかっ′たが、最
近のＬＳＩのように配線幅が２μｍ以下になるとアルミ
ニウム配線がこのボイドによって断線する現象が生じて
きた。
窒化シリコン膜の大きい膜応力はシリコン酸化窒化膜を
使用することにより緩和ができることがｒｓｉｌｉｃｏ
ｎ　０ｘｙｎｉｔｒｉｄｅ　Ｆｉｌｍｓ　　ｆｒｏｍ　
ｔｈｅＮＯ−いる。ここに示されているシリコン酸化窒
化膜の組成はＳｉ’０２と５ｉｓＮ＋との組成すなわち
（Ｓ　１ｏ２）　ｘ　（Ｓ　１ａＮｔ）　１−ｘ　（０
＜ｘ＜１）である。
本発明者達はこの提案されたＳｉＯ２とＳ　ｉ３　　　
　１Ｎ４との組成物から成るシリコン酸化窒化膜の欠点
を見い出した。Ｓｉ基板上のアルミニウム配線にこのＳ
ｉＯ２とＳ　ｉ３Ｎ４との組成物を保護膜として使用し
たところ、膜応力に起因するボイドは減少したが、膜の
耐湿性はＳｉ３Ｎ、膜よりも悪くなり、半導体装置の保
護膜や層間絶縁膜としては使用できないことがわかった
。
また、シリコン酸化窒化膜を半導体装置の保護膜として
用いることが、米国特許ＮＯ，４，０９７，８８９に示
されている。しかしながら、このシリコン酸化である。
」と記載されているのみであり、アルミニウム配線にボ
イドを発生させることがなく、かつ耐湿性の優れたシリ
コン酸化窒化膜の組成については何ら示されていない。
〔問題点を解決するための手段〕
本発明の目的は耐湿性にすぐれ、かつアルミニウム配線
にボイドを発生させることのないシリコン酸化窒化膜を
有する半導体装置を提供するこにある。
本発明の半導体装置は、半導体素子の形成され　□た半
導体基板上に形成された配線と、この配線を覆い、Ｓｉ
、Ｎ、Ｏを主な成分とし、これらの成分の組成比をＳｉ
ｘＮｙＯｚ（ただし、ｘ十ｙ十ｚ＝１．ｏＯ）と表わし
たときに、Ｘ　ｒ　ｙ、Ｚの範囲が、Ｓｉ、Ｎ、Ｏ三元
系組成図において、以下の８個の組成点 （ｘ＝０．５１．　ｙ＝０．２８．　ｚ＝０．２１）。
（ｘ＝０．４７．　ｙ＝０．２８．　　ｚ＝０．２５）
。
（ｘ＝０．４４．　ｙ＝０．３１．　　ｚ＝０．２５）
。
（ｘ＝０．４１．ｙ＝０．３６．ｚ＝０．２３）。
（ｘ＝０．４１．　　ｙ＝０．３９．　　ｚ＝０．２０
）。
（ｘ＝０．４４．　　ｙ＝０．３８．　　ｚ＝０．１８
）。
（ｘ＝０．４６．　　ｙ＝０．３７．　　ｚ＝０．１７
）。
（ｘ＝０．５１．　　ｙ＝０．３２．　　ｚ＝０．１７
）を結ぶ線上およびこれれらの８個の組成点を結ぶ線に
囲まれる組成範囲にあるシリコン酸化窒化膜とを有して
いる。
このシリコン酸化窒化膜は、線幅２μｍ以下のアルミニ
ウム等の金属配線を被覆したときに、この金属配線にボ
イドな生じることがないので、このような時特に優れた
効果を有する。
このシリコン酸化窒化膜は、Ｓ　ｉＨ４，ＮＨ３゜Ｎ　
２０を原料ガスとして、プラズマ化学気相成長法により
成長できる。シリコン酸化窒化膜の組成は成長時のＳ　
ｉＨ４，ＮＨ３１Ｎ２０の分圧を変化させることによっ
て変化させることができる。このようにして成長したシ
リコン酸化窒化膜は通常水素（Ｈ）を含んでいる。この
Ｈはシリコン酸化窒化物に対して５〜１８原子％含まれ
ることが好ましい。
−６＝ 〔実施例〕 次に、本発明について図面を参照して説明する。
まず、本発明の第１の実施例について説明する。
第１図に示すように、直径４インチのシリコンウェハ１
０１を熱酸化しＩ厚さ６０００人の熱酸化膜１０２を形
成した。次に化学気相成長法（ＣＶＤ）法により厚さ１
μｍのＰ　Ｓ　Ｇ（ｐｈｏｓｐｈ。
５ｉｌｉｃａｔｅ　ｇｌａｓｓ）膜１０３を堆積した。
続いて、スパッタ法により厚さ１μｍのアルミニウム膜
を堆積し、リングラフィ技術を用いて、幅２μｍのアル
ミニウム線１０４を形成した。
このようにして表面にアルミニウム線が形成さ極に印加
し、厚さ１μｍのシリコン酸化窒化膜をこれらのシリコ
ンウェハ上に堆積した。
シリコン酸化窒化膜の組成は導入する原料ガスの流入比
を変化させることによって変化させ、３０種類の組成の
異なるシリコン酸化窒化膜を形成した。試料Ｎα１〜Ｎ
α１３を形成するのに流した原料ガスの流量を表１に示
した。
表１ ガス流量（ｃｃ／ｍ石） 試料番号　ＳｉＨ４ＮＨｓ　　Ｎ２０ １０　２００１５’Ｏ２５０ 次に、このようにして形成したシリコン酸化窒化膜の組
成を測定した。ウェハ上に直接シリコン酸化窒化膜を堆
積した４インチのシリコンウェハから１ｃｍの角の試料
を５個切り出し、この試料それぞれについて、次に示す
方法によりＳｉ、Ｎ。
０、Ｈの組成比を求めこの５個の試料の平均値をとりシ
リコン酸化窒化物の組成を求めた。
シリコン酸化窒化膜の各元素Ｓｉ、Ｎ、○、Ｈの１ｄ当
たりの原子数をそれぞれａ、ｂ、ｃ、ｄとする。まずラ
ザフォード後方散乱分光法（Ｒｕｔｈｅｒｆｏｒｄ　Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ　５ｐｅｃｔｒｏｓｃｏｐ
ｙ：ＲＢＳ）によりＳｉとＯとの原子数比に、に÷）、
Ｎと０２の原子数比に２（＝４）を求める。次に該反応
分析法（Ｎｕｃｌｅａｒ　Ｒｅａｃｔｉｏｎ　Ａｎａｌ
ｙｓｉｓ：ＮＲ５）により水素の原子数比ｄを求める。
さらにシリコン（Ｄ−ＭＨａ）ｋ＋ （Ｄ−Ｍ□ｄ）ｋ２ ｋ　、Ｍ　ｓ　ｉ　十ｋ　２ＭＮ十Ｍ　ＯＤ−Ｍ、ｒｄ ｋ、Ｍｓ　ｉ　＋に２Ｍｎ＋Ｍ。
ここで、Ｍｓ　ｉ、ＭＮ、ＭＯはそれぞれＳｉ。
Ｎ、Ｏの原子量を表わす。
このようにして求めたａ、ｂ、ｃの値によりシリコン酸
化窒化膜をＳ　ｉ　ｘｏｙＮｚと表わしたときのｘ、ｙ
、ｚ　（原子％）をそれぞれ次の式により求める。
さらに、ＨのＳｉｘＯｙＮｚに対する含有率Ｗ（原子％
）を ａ＋ｂ＋ｃ＋ｄ なる式により求める。
ＲＢＳ法でｋ　Ｉ　＋　ｋ　２ｒを求めるには、試料に
２．２７５ＭｅＶのＨｅイオンを照射し、散乱角１６５
°で散乱イオンをエネルギー分析し、ｌＯ− Ｓｉ、Ｎ、Ｏの各エツジの高さｈｓ　ｉ、ｈＮ、ｈ。
を求め、ｈｓｉとｈｏとの比ｈ　ｓ　ｊ＃／　ｈ　ｏに
よりＦＪ ｋｌを、ｈＮとｈｏとの比ｈ＝ｓ＝ｅ　／　ｈ　ｏによ
りに２を求めた。
ＮＲＡ法により水素の原子数比ｄを求めるには、により
得られる。γ線Ｘの強度を測定し、Ｈ原子密度の知られ
ているポリスチレン膜を標準試料としてＨの原子密度を
求めた。１５Ｎ２＋イオンのエネルギーは６．３８Ｍｅ
Ｖから、７．９６ＭｅＶまで０．０８ＭｅＶ刻みに変化
させ、シリコン酸化窒化膜の深さ方向に２０点測定し、
これらの点の値を平均して水素原子のｌ　ｃｌ当たりの
原子数ｄを求めた。
シリコン酸化窒化膜の密度は、Ｓｉ基板上にシリコン酸
化窒化膜が堆積された試料の重量をμグラム計により測
定し、その後、シリコン酸化窒化膜を除去し、Ｓｉ基板
のみの重量を測定し、これらの重量の差を体積で割るこ
とにより密度を求めた。
このようにして求めた試料１〜３０のシリコン酸化窒化
膜の組成を表２及び第２図に示した。
次に表面にアルミニウム線を形成し、その上にシリコン
酸化窒化膜を形成したシリコンウェハを３ｍｍＸ３．５
ｍｍの複数のチップに切り出した。
ル料番号の複数のチップから１００個を選び、５００℃
で１時間熱処理をした後、６０℃のリン酸液に３０分間
浸した。このような処理をした各チップを光学顕微鏡に
より観察することによりシリコン酸化窒化膜のクラック
を調べた。大きいクラックは顕微鏡により直接観察でき
、マイクロクラックの有無は 表２ 試料番号　組成比　Ｈの含有量　ＰＣＴ試験の良品率（
原子％）　（原子％）　　　（％） Ｓｉ　　Ｎ　　０ ２３、　　４６　２８２６　　　１３　　　　　　　　
５０マイクロクラツクを介して侵入したリン酸液により
アルミニウム線が侵されることがら判別できる。
１００個の試料のうち、全試料にクラックが見い出せな
いのを良品とする。このようにして試料番号１〜３０の
各試料を評価したところ、いずれの番号の試料について
もクラックは観察されなかった。
各試料番号の複数のチップから１００個選び４００℃、
Ｎ２５０％−Ｈ２５０％の雰囲気で、１時間熱処理を行
なった後、光学顕微鏡によりアルミニウム線へのボイド
の発生の有無を調べた。試料番号１４，１５．１６の試
料にはボイドが見られたが、他の試料番号の試料にはボ
イドは観察されなかった。
各試料番号の複数のチップから１００個を選び、１２５
℃、　２．３ａｔｍ、　１００％相相対変（ＲＨ）の条
件でプレッシャクツカー試験（Ｐ　ＣＴ）を２０００時
間行ない、電気的にアルミニウム線の断線の有無を調べ
、断線のない試料を良品として良品率を求めた。この結
果も表２に示した。
次に原料ガスに水素を加えることにより、表２に示した
試料番号１〜１３の試料について、Ｓｉ、Ｏ，Ｎの比は
変えず、水素の含有量を変化させて同様の評価を行なっ
たが、水素の含有量が５〜１８原子％の範囲内ではボイ
ド、クラックの発生は見られず、プレッシャクツカー試
験でもほぼ１００％の良品率が得られた。
このようにＳｉ、Ｏ，Ｎが第２図の点１，３゜４．８，
１３，１２，１１．９を結ぶ線上及びこれらの線に囲ま
れる領域内の組成範囲内の組成であれば、ボイドや、ク
ラックを発生させず、プレッシャクツカー試験でもほぼ
１００％の良品率を示す。集積回路に適用した場合その
配線は１００％近い良品率が求められるため、この組成
膜に適用した実施例について延べる。
第３図は本発明の第２の実施例として最終保護絶縁膜に
本発明のシリコン酸化窒化膜を用いたＮチャネルシリコ
ンゲートＭＯ８ＦＥＴを示した断面図である。
第３図において、３１１は面方位１００．比抵抗ｌＯΩ
−ｃｍのＰ型Ｓｉ基板、３１２はＮ型のソース又はドレ
イン、３１３は膜厚が４００人のゲートシリコン酸化膜
、３１４は膜厚が４０００人２層抵抗が２０Ω／口の多
結晶シリコンによるゲートφ電極、３１５は膜厚が４０
００人素子分離用シリコン酸化膜、３１６は膜厚が５０
００人のＣＶＤシリコン酸化膜、３１７は膜厚が０．５
μｍ、線幅２μｍのアルミニウム配線であり、３１８は
プラズマ化学気相成長法により形成された膜厚が０．５
μｍのシリコン酸化窒化膜で、Ｓｉ：Ｎ：０＝４４：３
１：２５．Ｈが全体の７原子％含まれている組成をもっ
たものである。
このように構成された半導体装置においては低応力のシ
リコン酸化窒化膜３１８が形成されているためクラック
は発生せず又、４５０℃Ｎ２５０％−Ｈ２５０％雰囲気
中で１時間熱処理を行なった後においても、アルミニウ
ム配線３１７にはボイドが発生せず信頼性の高いものと
なる。
更に、半導体装置の耐湿性については、この半導体装置
を樹脂封止した後、高温高湿雰囲気中（１２５℃、　２
．３ａｔｍ、　１００％’ＲＨ）に置き不良発生率を調
べた。上述のように作成したＭ’Ｏ８）ランジスタの閾
値電圧が１０％以上変動したものを不良とした。その結
果第４図の耐湿性試験結果を得た。この第４図に示され
るように１００００時間の試験時間範囲内でシリコン酸
化窒化膜３１８を最終保護に用いた半導体装置の不良率
はシリコン窒化膜やＳｉＯ２とＳｉＮ４との１対ｌの組
成物である５ｉ２Ｎ２０を用いたものに比べて低い。し
たがって、かかる半導体装置はシリコン酸化窒化膜３１
８を最終保護膜として用いることにより、優れた耐湿性
を有し、一層信頼性の高いものとなる。
次に本発明の第２の実施例の半導体装置の製造方法につ
いて説明する。
第５図（ａ）〜（ｄ）は本発明の第２の実施例による半
導体装置の製造方法を説明するための工程断面図である
。
まず第５図（ａ）に示すように、選択酸化法等により素
子分離用酸化膜３１５がＰ型Ｓｉ基板３１１上に形成さ
れる。
次に第５図（ｂ）に示すように、素子分離用酸化膜３１
５以外の活性領域にゲートシリコン酸化膜３１３を４０
０人の膜厚に形成し、その上に、ゲート電極として多結
晶シリコン３１４が温度６００℃、ソースガスとしてＳ
ｉＨ，を用いた熱ガスを用いたりアクティブイオンエツ
チング法によりパターニングされてゲート電極が形成さ
れる。
次に、多結晶シリコン３１４をマスクとする自己整合法
により、Ａｓイオンをエネルギー７０ＫｅＶドーズ量５
　Ｘ　１０１５ｃｍ−２の条件のもとてＰ型Ｓ１基板３
１１に注入してソース又は、ドレイン３１２が形成され
、９００℃１時間の熱処理を加えてソース又はドレイン
３１２のシート抵抗は１００Ω／口の抵抗値に設定され
る。
次に、第５（ｃ）に示すように、ソースガスとしてＳ　
ｉ　Ｈ４，０２を用い、温度が４００℃の熱ＣＶＤ法に
よりシリコン酸化膜３１６が素子分離用シリコン酸化膜
３１５．多結晶シリコン３１４等を被覆するように０．
５μｍの膜厚に形成され、その後ＣＦ、と０２ガスを用
いたりアクティブイオンエツチング法等によりコンタク
トホールがＣＶＤシリコン酸化膜３１６に形成される。
次に、ＤＣスパッタ法によりアルミニウムを０．５μｍ
の膜厚に形成し、バターニングを行い、線幅２μｍのア
ルミニウムの配線１７が形成される。
次に第５図（ｄ）に示すように、放電周波数３８０ＫＨ
ｚを有する平行平板型プラズマ化学気相成長装置に原料
ガスとしてモノシランガス（ＳｉＨ４）を２００ｃｃ／
分、アンモニアガス（ＮＨ３）を１２０ｃｃ／分、亜酸
化窒化ガス（Ｎ２０）を４００ｃｃ／分流し、全ガス圧
力を０．３Ｔｏｒｒに設定後、放電電力を密度０．５　
Ｗ　／　ｃｎｔで印加し、基板温度３００℃の条件でシ
リコン酸化窒化膜３１８がアルミニウム配線３１７を直
接被覆するように０．５μｍの膜厚に形成される。その
後、アルミニウム配線３１７上のシリコン酸化窒化膜３
１８の一部がリアクティブイオンエツチング法等により
選択的に取り除かれて第３図に示す半導体装置が得られ
る。
第６図は本発明の第３の実施例として、最終保護絶縁膜
に本発明のシリコン酸化窒化膜とリンガラスを有するＮ
チャネルシリコンゲートＭＯ８ＦＥＴを示した断面図で
ある。第６図において６０１は面方位１００．非抵抗１
０Ω−ｃｍのＰ型Ｓｉ基板、６０２はＮ型のソース又は
ドレイン。
６０３は膜厚が４００人ゲートシリコン酸化膜。
６０４は膜厚が４０００人１層抵抗が２０Ω／口の多結
晶シリコンによるゲート電極、６０５は膜厚が４０００
人の素子分離用シリコン酸化膜。
６０６は膜厚が５０００人のＣＶＤシリコン酸化膜、６
０７は膜厚が５０００人線幅が２μｍのアルミニウムの
配線、６０８はＣＶＤ法により形成された膜厚が５００
０人のリンガラスであり、６０９はプラズマ化学気相成
長法により形成されたシリコン酸化窒化膜で、Ｓｉ：Ｎ
：０＝４８：３０：２２．Ｈが全体の７原子％含まれて
いる。
このように構成された半導体装置は第２の実施例の半導
体装置と比較して、シリコン酸化窒化膜６０９の下にリ
ンガラス６０８を形成しているので最終保護絶縁膜のナ
トリウム（Ｎａ）イオンに対するバリア性は高まり一層
信頼制の高いものになる。また、リンガラス６０８０基
本特性として膜応力は低いから、シリコン酸化窒化膜６
０９とリンガラス６０８を合わせて最終保護絶縁膜とし
て用いても、クラックは発生せず又、Ｎ２５０％−Ｈ２
５０％雰囲気中で１時間熱処理を行なった後においても
、アルミニウム配線６０７にはボイドは発生しない。更
に、かかるリンガラス６０８とシリコン酸化窒化膜６０
９とを保護絶縁膜として有する半導体装置の耐湿性は第
２の実施例の半導体装置と同等であった。
次に本発明の第３の実施例の製造方法について説明する
。
第７図（ａ）〜（ｄ）は本発明の第３の実施例にかかる
半導体装置の製造方法のを説明するための工程断面図で
ある。
まず、第７図（ａ）に示すように、選択酸化法により素
子分離用シリコン酸化膜６０５がＰ型Ｓｉ基板６０１に
形成される。
次に、第７図（ｂ）に示すように素子分離用シリコン酸
化膜６０５以外の活性領域にゲートシリコン酸化膜６０
３が４００人の膜厚に形成され、そ法ニヨリ４０００人
の膜厚に形成される。この多結晶シリコン６０４中にＰ
　ＯＣｌ　ｓを用いた９２０℃１時間の熱拡散によりリ
ン（Ｐ）がド一プされ２０Ω／口の抵抗値に設定された
後、ＣＦ　４ガスを用いたリアクティブイオンエ、ソチ
ング方法によりパターニングされてゲート電極が形成さ
れる。次に、ゲート電極をマスクとして用いる自己整合
法によりＡｓイオンをエネルギ７０Ｋ　ｅ　Ｖ　、　　
ドーズ量５　Ｘ　１０１５ｃｍ−２の条件でＰ型Ｓｉ基
板６０１に注入し、ソース又はドレイン６０２が形成さ
れ、９００℃１時間の熱処理を加えてソース又はドレイ
ン６０２のシート抵抗は１００Ω／口の抵抗値に設定さ
れる。
次に第７図（Ｃ）に示すように、ソースガスとしてＳｉ
Ｈ，，０２を用い、温度が４００℃の熱ＣＶＤ法により
シリコン酸化膜６０６が素子分離用シリコン酸化膜６０
５．多結晶シリコン６０４等を′　被覆するように０．
５μｍの膜厚に形成され、その後、ＣＦ、、０２を用い
たリアクティブイオンエツチング法によりコンタクトホ
ールがＣＶＤシリコン酸化膜６０６に形成される。次に
ＤＣスパッタ法によりアルミニウムを０．５μｍの膜厚
に形成し。
パターニングを行い、線幅２μｍのアルミニウムの配線
６０７が形成される。
第７図（ｄ）に示すように、アルミニウムの配線６０７
を直接被覆するようにリンガラス６０８がされる。その
後、放電周波数３８０ＫＨｚを有する平行平板型プラズ
マ化学気相成長装置に原料ガスとしてモノシランガス（
ＳｉＨａ）を２００ｃｃス圧力を０．３Ｔｏｒｒに設定
後、放電電力を密度０．５Ｗ／ａｄで印加し、基板温度
３００℃の条件でシリコン酸化窒化膜６０９がリンガラ
ス６０８上に０．５μｍの膜厚に形成される。その後ア
ルミニウム配線６０７上のシリコン酸化窒化膜６０９及
びリンガラス６０８の一部がリアクティブイオンエツチ
ング法等により取り除かれ第６図に示す半導体装置が得
られる。
次に、第８図を用いて本発明の第４の実施例として、多
層金属配線を有する半導体装置を説明する。面方位１０
０．比抵抗１０Ω−ｃｍのＰ型シリコン基板８１１表面
の膜厚１μｍのシリコン酸化に、このアルミニウム配線
２１４を直接被覆する様に、プラズマ化学気相成長法に
よりＳ　ｉ　：　Ｎ　：０＝４５：３３：２２．Ｈが全
体の１１原子％含まれているシリコン酸化窒化膜８１３
が膜厚５０００人に形成されている。このシリコン酸化
窒化膜８１３上に第２のアルミニウム配線８１５が膜厚
５０００人蛯線幅２μｍに形成されている。
このアルミニウム配線上にシリコン酸化窒化膜８１３と
同じ結成を有するシリコン酸化窒化膜８１６が形成され
ている。
このように構成された多層配線構造を有する半導体装置
においては、４５０℃、Ｎ２５０％−Ｈ２５０％雰囲気
中で１時間熱処理を行なった後においても、第１のアル
ミニウム配線８１４にはボイドが発生せず信頼性の高い
ものであった。また、１２５℃、　２．３ａｔｍ、　１
００％ＲＨの条件でプレッシャクッ力試験を６０００時
間行なったが、アルミニウム配線８１４，８１５には断
線が見られなかった。
次に、かかる本発明の第４の実施例による多層配線構造
を有する半導体装置の製造方法について、各工程の断面
図を示す第９（ａ）〜（ｄ）を参照して説明する。
まず、第９図（ａ）に示すように、ソースガスとしてＳ
ｉＨ４，０２を用いた温度が４００℃の熱化学気相成長
法によりシリコン酸化膜８１２をシリコン基板８１１上
に１μｍの厚さに堆積させたのち、第９図（ｂ）に示す
ようにアルミニウム膜をＤＣスパッター法によりシリコ
ン酸化膜８１２上に０，５μｍの厚さに形成後、パター
ニングして線幅２μｍの第１のアルミニウム配線８１４
を形成する。次に放電周波数３８０ＫＨｚを有する平行
平板型プラズマ化学気相成長装置に原料ガスとしてモノ
シランガス（ＳｉＨ４）を２００ｃｃ／分、アンモニア
ガス（Ｎ　Ｈ３）を１２０ｃｃ／分、亜酸化窒素ガス（
Ｎ２０）を３００ｃｃ／分を流し、全ガス圧２６一 力を０．３Ｔｏｒｒに設定後、放電電力を密度０．５　
Ｗ／ｃＴＡで印加し基板温度３００℃の条件で第９図（
ｃ）に示すようにシリコン酸化窒化膜８１３を第１のア
ルミニウム配線８１４を１μｍ膜厚に直接被覆する様に
形成する。その後、このシリコン酸化窒化膜２１３にＣ
Ｆ４．０２ガスを用いたりアクティブイオンエツチング
によりスルーホールを形成し、第９図（ｄ）に示すよう
に、シリコン酸化窒化膜８１３上にアルミニウム膜をＤ
Ｃスパッタ法により０．５μｍの膜厚に形成してパター
ニングし、線幅２μｍの第２のアルミニウム配線８１５
を形成し、さらにシリコン酸化窒化膜８１６を形成する
ことにより第８図に示す多層配線を有する半導体装置が
得られる。
第１０図は本発明の第５の実施例による多層金属配線を
有する半導体装置を示す断面図である。
面方位１００．比抵抗１０Ω−ｃｍのＰ型シリコン基板
１００１表面の膜厚１μｍのシリコン酸化膜１００２上
には第１のアルミニウム配線１００４が膜厚０．５μｍ
、線幅２μｍに形成されている。
次に、アルミニウム配線３０４を直接被覆するように、
プラズマ化学気相成長法により、Ｓｉ：Ｎ：０＝４５：
３３：２２．Ｈが全体の１１原子％含まれている組成を
有するシリコン酸化窒化膜１００３が膜厚０．５μｍに
形成されている。このシリコン酸化窒化膜１００３上に
塗布方法により膜応力が５　Ｘ　１０　”ｄｙｎ／ｃｕ
ｔ　（圧縮）以下のシリコン酸化膜１００５が形成され
、その上に、シリコン酸化窒化膜１００３と同組成のシ
リコン酸化窒化膜１００７がプラズマ化学気相成長法に
より膜厚０．５μｍに形成されている。このシリコン酸
化窒化膜１００７上に第２のアルミニウム配線１００６
が０．５μｍの膜厚、線幅２μｍに形成されている。そ
の上にシリコン酸化窒化膜１００７と同じ組成を持つ、
シリコン酸化窒化膜１００８体装置は第４の実施例で述
べた構造を有する半導体装置に比較して段差部分をシリ
コン酸化膜１００５によって埋めているため層間膜の平
坦性が優れており第２のアルミニウム配線１００７の段
差部分での断線及び薄膜化が防止され信頼性が向上する
という利点を有する。シリコン酸化窒化膜１００３．１
００７とシリコン酸化膜１００５で構成される層間膜の
膜応力は５　Ｘ　１０’ｄｙｎ／ｃｎｉ以下と低い応力
であり、この半導体装置を４５０℃Ｎ２５０％−Ｈ２５
０％雰囲気中で１時間熱処理を行なった後においても第
１のアルミニウム配線１００４にはボイドが発生しない
。また、１２５℃、　２．３ａｔｍ、　１００％ＲＨの
条件でプレッシャフッカ試験を６０００時間行なったが
アルミニウム配線１００４．１００６には断線が見られ
なかった。
次に、本発明の第５の実施例による多層配線構造を有す
る半導体装置の製造方法について各工程の断面図を示す
第１１図（ａ）〜（「）を参照して説明する。
まず、第１１図（ａ）に示すようにソースガスとン基板
１００１上に１μｍの厚さに堆積させたのち、第１１図
（ｂ）に示すようにアルミニウム膜をＤＣスパッタ法に
よりシリコン酸化膜１００２上に０．５μｍの厚さに形
成後パターニングし線幅２μｍの第１のアルミニウム配
線１００４を形成する。次に第１１図（ｃ）に示すよう
に、第４の実施例において述べたと同じ条件及び方法に
よりシリコン酸化窒化膜１００３を０．５μｍの膜厚に
堆積し、その後、塗布法により有機シリカ膜を形成し３
００℃、Ｎ２雰囲気中で３０分間アニールして有機シリ
カ膜中の有機成分をとばし第１１図（ｄ）に示す様にシ
リコン酸化膜１００５を形成し、その直後に第１１図（
ｅ）に示す様に前記と同じシリコン酸化窒化膜１００７
を０．５μｍの膜厚に堆積する。その後シリコン酸化窒
化膜１００７とシリコン酸化膜１００５により構成され
た層間膜にＣＦ４．０２カスを用いたりアクティブイオ
ンエツチングによりスルーホールを形成し、第１１図（
ｆ）に示す様にこの層間膜上にアルミニウム膜を（ＤＣ
）スパッタ法により０．５μｍの膜厚に形成＝３０− してパターニングし、線幅２μｍの第２のアルミニウム
配線１００６を形成することにより第１０図に示す多層
配線構造を有する半導体装置が得られる。
〔発明の効果〕
以上、詳細に説明したように、本発明の組成範囲内のシ
リコン酸化窒化膜を半導体装置の最終保護絶縁層や層間
絶縁膜として用いることにより、クラックが発生せず、
又、金属配線にはボイドが発生せず、更に耐湿性不良の
少ない、すなわち信頼性の高い半導体装置を製造できる
効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例に用いた試料の断面図、
第２図は本発明の第１の実施例に用いたシリコン酸化窒
化膜の組成を説明するための５ｉ−Ｎ−〇三元素の組成
図、第３図は本発明の第２の実施例による半導体装置の
断面図、第４図は本発明の第２の実施例による半導体装
置の高温高湿雰囲気における不良発生率の試験時間依存
性を示すグラフ、第５図（ａ）〜（ｄ）は本発明の第２
の実施例による半導体装置の製造方法を説明するための
工程断面図、第６図は本発明の第３の実施例による半導
体装置の断面図、第７図（ａ）〜（ｄ）は本発明の第３
の実施例による半導体装置の製造方法を説明するための
工程断面図、第８図は本発明の第４の実施例による多層
配線構造を有する半導体装置の断面図、第９図（ａ）〜
（ｄ）は本発明の第４の実施例による多層配線構造を有
する半導体装置の製造方法を説明するための工程断面図
、第１０図は本発明の第５の実施例による多層配線構造
を有する半導体装置の断面図、第１１図（ａ）〜（ｆ）
は、本発明の第５の実施例による多層配線構造を有する
半導体装置の製造方法を説明するための工程断面図であ
る。 １０１・・・・・・シリコンウェハ、１０２・・・・・
・熱酸化膜、１０３・・・・・・ＰＳＧ膜、１０４・・
・・・・アルミニウム線、１０５・・・・・・シリコン
酸化窒化膜、３１１゜６０１．８１１．１００１・・・
・・・Ｐ型Ｓｉ基板、３１２．６０２・・・・・・ソー
ス又はドレイン、３１３．６０３・・・・・・ゲートシ
リコン酸化膜、３１４．６０４・・・・・・多結晶シリ
コン、３１５゜６０５・・・・・・素子分離用シリコン
酸化膜、３１６゜６０６・・・・・・ＣＶＤシリコン酸
化膜、３１７゜６０７・・・・・・アルミニウム配Ｌ　
　３１８，６０９・・・・・・シリコン酸化窒化膜、６
０８・・・・・・リンガラス、８１２．１００２．１０
０５・・・・・・シリコン酸化膜、８１３．１００３．
１００７・・・・・・シリコン酸化窒化膜、８１４．１
００４・・・・・・第１のアルミ配線、８１５．１００
６・・・・・・第２のアルミ配線。

Claims (5)

    【特許請求の範囲】
  1. （１）半導体素子の形成された半導体基板上を覆う絶縁
    膜が、Ｓｉ、Ｎ、Ｏを主な成分とし、該成分の組成比を
    Ｓｉ＿ｘＮ＿ｙＯ＿ｚ（ただし、ｘ＋ｙ＋ｚ＝１．００
    ）と表わしたときに、ｘ、ｙ、ｚの範囲が、Ｓｉ、Ｎ、
    Ｏの三元系組成において、以下の８個の組成点 （ｘ＝０．５１、ｙ＝０．２８、ｚ＝０．２１）、（ｘ
    ＝０．４７、ｙ＝０．２８、ｚ＝０．２５）、（ｘ＝０
    ．４４、ｙ＝０．３１、ｚ＝０．２５）、（ｘ＝０．４
    １、ｙ＝０．３６、ｚ＝０．２３）、（ｘ＝０．４１、
    ｙ＝０．３９、ｚ＝０．２０）、（ｘ＝０．４４、ｙ＝
    ０．３８、ｚ＝０．１８）、（ｘ＝０．４６、ｙ＝０．
    ３７、ｚ＝０．１７）、（ｘ＝０．５１、ｙ＝０．３２
    、ｚ＝０．１７）を結ぶ線上および前記８個の組成点を
    結ぶ線に囲まれる組成範囲にあるシリコン酸化窒化膜を
    少くともその一部に有していることを特徴とする半導体
    装置。
  2. （２）前記半導体基板上には配線を有し、該配線上を前
    記シリコン酸化窒化膜が覆っていることを特徴とする特
    許請求の範囲の第１項記載の半導体装置。
  3. （３）前記配線はアルミニウム配線である特許請求の範
    囲第２項記載の半導体装置。
  4. （４）前記アルミニウム配線の線幅は２μｍ以下である
    特許請求の範囲第３項記載の半導体装置。
  5. （５）前記シリコン酸化窒化膜はＨを５〜１８原子％含
    んでいる特許請求の範囲第１項、第２項、第３項又は第
    ４項記載の半導体装置。
JP62222411A 1986-09-08 1987-09-04 半導体装置 Pending JPS63184340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-212358 1986-09-08
JP21235886 1986-09-08

Publications (1)

Publication Number Publication Date
JPS63184340A true JPS63184340A (ja) 1988-07-29

Family

ID=16621222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62222411A Pending JPS63184340A (ja) 1986-09-08 1987-09-04 半導体装置

Country Status (5)

Country Link
US (1) US4907064A (ja)
EP (1) EP0259826B1 (ja)
JP (1) JPS63184340A (ja)
KR (1) KR910001779B1 (ja)
DE (1) DE3774808D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5646439A (en) * 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
US5365104A (en) * 1993-03-25 1994-11-15 Paradigm Technology, Inc. Oxynitride fuse protective/passivation film for integrated circuit having resistors
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JPH10256539A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
US5969382A (en) 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US6235650B1 (en) * 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6281100B1 (en) * 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6174743B1 (en) * 1998-12-08 2001-01-16 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
KR100300628B1 (ko) * 1999-02-08 2001-09-26 윤종용 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법
US6174820B1 (en) 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
JP2000243831A (ja) * 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6670695B1 (en) * 2000-02-29 2003-12-30 United Microelectronics Corp. Method of manufacturing anti-reflection layer
US6562689B1 (en) 2000-04-14 2003-05-13 Micron Technology, Inc. Non-ion-implanted resistive silicon oxynitride films as resistors
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US6548892B1 (en) * 2000-08-31 2003-04-15 Agere Systems Inc. Low k dielectric insulator and method of forming semiconductor circuit structures
JP2002100469A (ja) * 2000-09-25 2002-04-05 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
JP5201831B2 (ja) * 2006-12-25 2013-06-05 ルネサスエレクトロニクス株式会社 膜の評価方法
DE202007001431U1 (de) * 2007-01-31 2007-05-16 Infineon Technologies Austria Ag Halbleiteranordnung und Leistungshalbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPS6195534A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体記憶装置
JPS62172733A (ja) * 1986-01-16 1987-07-29 ア−ルシ−エ−　コ−ポレ−ション 半導体基体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1211354A (en) * 1966-12-01 1970-11-04 Gen Electric Improvements relating to passivated semiconductor devices
US3629088A (en) * 1968-07-11 1971-12-21 Sperry Rand Corp Sputtering method for deposition of silicon oxynitride
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPS6195534A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体記憶装置
JPS62172733A (ja) * 1986-01-16 1987-07-29 ア−ルシ−エ−　コ−ポレ−ション 半導体基体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Also Published As

Publication number Publication date
DE3774808D1 (de) 1992-01-09
US4907064A (en) 1990-03-06
KR910001779B1 (ko) 1991-03-23
EP0259826B1 (en) 1991-11-27
EP0259826A1 (en) 1988-03-16
KR880004558A (ko) 1988-06-04

Similar Documents

Publication Publication Date Title
JPS63184340A (ja) 半導体装置
KR0184279B1 (ko) 금속 또는 금속실리사이드막의 형성방법
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
JPS60198847A (ja) 半導体装置およびその製造方法
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
WO1992022086A1 (en) Anneal to decrease moisture absorbance of intermetal dielectrics
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
KR100278694B1 (ko) 반도체장치용절연막및그형성방법
JPH03203351A (ja) 半導体装置及びその製造方法
JPH08167599A (ja) 半導体装置及びその製造方法
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP2000260867A (ja) 半導体装置および半導体装置の製造方法
JP2831987B2 (ja) Ｂｐｓｇ膜内不純物濃度の計測に用いるｂｐｓｇ基準試料の製造方法及びその基準試料
JP4213250B2 (ja) 半導体素子の製造方法
JPH05234991A (ja) 半導体装置
RU2694160C1 (ru) Способ изготовления полупроводникового прибора
JPS61150276A (ja) 半導体装置
JPH06267935A (ja) 半導体装置の製造方法
JPH0322551A (ja) 半導体装置の製造方法
RU1396862C (ru) Способ получения структуры полупроводниковых приборов
TW459335B (en) Process to prevent copper oxidation by inert passivation layer
JP3184042B2 (ja) 半導体装置の製造方法
JPH1032199A (ja) 半導体装置
JPH0479330A (ja) 積層配線の形成方法
JPH0465121A (ja) 半導体装置の製造方法