JPS63184340A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63184340A
JPS63184340A JP62222411A JP22241187A JPS63184340A JP S63184340 A JPS63184340 A JP S63184340A JP 62222411 A JP62222411 A JP 62222411A JP 22241187 A JP22241187 A JP 22241187A JP S63184340 A JPS63184340 A JP S63184340A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon oxynitride
composition
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62222411A
Other languages
English (en)
Inventor
Koji Yamazaki
孝二 山崎
Hideki Gomi
五味 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPS63184340A publication Critical patent/JPS63184340A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3143Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、時に耐湿性の優れたシリコ
ン酸化窒化(silicon oxynitride)
膜半導体装置において、保護絶縁膜や多層金属配線用の
層間絶縁膜を構成する絶縁膜として窒化シリコン膜が広
く用いられる。
しかしながら、Si基板上のアルミニウム配線を窒化シ
リコン膜で被覆し、450℃以上の熱処理を行なうとr
Stress  Induced Voids  in
有する大ぎい膜応力に起因して、アルミニウム配線にボ
イドが発生する。従来はアルミニウム配線の幅は大きく
ボイドが発生しても断線にまでは至らなかっ′たが、最
近のLSIのように配線幅が2μm以下になるとアルミ
ニウム配線がこのボイドによって断線する現象が生じて
きた。
窒化シリコン膜の大きい膜応力はシリコン酸化窒化膜を
使用することにより緩和ができることがrsilico
n 0xynitride Films  from 
theNO−いる。ここに示されているシリコン酸化窒
化膜の組成はSi’02と5isN+との組成すなわち
(S 1o2) x (S 1aNt) 1−x (0
<x<1)である。
本発明者達はこの提案されたSiO2とS i3   
 1N4との組成物から成るシリコン酸化窒化膜の欠点
を見い出した。Si基板上のアルミニウム配線にこのS
iO2とS i3N4との組成物を保護膜として使用し
たところ、膜応力に起因するボイドは減少したが、膜の
耐湿性はSi3N、膜よりも悪くなり、半導体装置の保
護膜や層間絶縁膜としては使用できないことがわかった
また、シリコン酸化窒化膜を半導体装置の保護膜として
用いることが、米国特許NO,4,097,889に示
されている。しかしながら、このシリコン酸化である。
」と記載されているのみであり、アルミニウム配線にボ
イドを発生させることがなく、かつ耐湿性の優れたシリ
コン酸化窒化膜の組成については何ら示されていない。
〔問題点を解決するための手段〕
本発明の目的は耐湿性にすぐれ、かつアルミニウム配線
にボイドを発生させることのないシリコン酸化窒化膜を
有する半導体装置を提供するこにある。
本発明の半導体装置は、半導体素子の形成され □た半
導体基板上に形成された配線と、この配線を覆い、Si
、N、Oを主な成分とし、これらの成分の組成比をSi
xNyOz(ただし、x十y十z=1.oO)と表わし
たときに、X r y、Zの範囲が、Si、N、O三元
系組成図において、以下の8個の組成点 (x=0.51. y=0.28. z=0.21)。
(x=0.47. y=0.28.  z=0.25)
(x=0.44. y=0.31.  z=0.25)
(x=0.41.y=0.36.z=0.23)。
(x=0.41.  y=0.39.  z=0.20
)。
(x=0.44.  y=0.38.  z=0.18
)。
(x=0.46.  y=0.37.  z=0.17
)。
(x=0.51.  y=0.32.  z=0.17
)を結ぶ線上およびこれれらの8個の組成点を結ぶ線に
囲まれる組成範囲にあるシリコン酸化窒化膜とを有して
いる。
このシリコン酸化窒化膜は、線幅2μm以下のアルミニ
ウム等の金属配線を被覆したときに、この金属配線にボ
イドな生じることがないので、このような時特に優れた
効果を有する。
このシリコン酸化窒化膜は、S iH4,NH3゜N 
20を原料ガスとして、プラズマ化学気相成長法により
成長できる。シリコン酸化窒化膜の組成は成長時のS 
iH4,NH31N20の分圧を変化させることによっ
て変化させることができる。このようにして成長したシ
リコン酸化窒化膜は通常水素(H)を含んでいる。この
Hはシリコン酸化窒化物に対して5〜18原子%含まれ
ることが好ましい。
−6= 〔実施例〕 次に、本発明について図面を参照して説明する。
まず、本発明の第1の実施例について説明する。
第1図に示すように、直径4インチのシリコンウェハ1
01を熱酸化しI厚さ6000人の熱酸化膜102を形
成した。次に化学気相成長法(CVD)法により厚さ1
μmのP S G(phosph。
5ilicate glass)膜103を堆積した。
続いて、スパッタ法により厚さ1μmのアルミニウム膜
を堆積し、リングラフィ技術を用いて、幅2μmのアル
ミニウム線104を形成した。
このようにして表面にアルミニウム線が形成さ極に印加
し、厚さ1μmのシリコン酸化窒化膜をこれらのシリコ
ンウェハ上に堆積した。
シリコン酸化窒化膜の組成は導入する原料ガスの流入比
を変化させることによって変化させ、30種類の組成の
異なるシリコン酸化窒化膜を形成した。試料Nα1〜N
α13を形成するのに流した原料ガスの流量を表1に示
した。
表1 ガス流量(cc/m石) 試料番号 SiH4NHs  N20 10 20015’O250 次に、このようにして形成したシリコン酸化窒化膜の組
成を測定した。ウェハ上に直接シリコン酸化窒化膜を堆
積した4インチのシリコンウェハから1cmの角の試料
を5個切り出し、この試料それぞれについて、次に示す
方法によりSi、N。
0、Hの組成比を求めこの5個の試料の平均値をとりシ
リコン酸化窒化物の組成を求めた。
シリコン酸化窒化膜の各元素Si、N、○、Hの1d当
たりの原子数をそれぞれa、b、c、dとする。まずラ
ザフォード後方散乱分光法(Rutherford B
ackscattering 5pectroscop
y:RBS)によりSiとOとの原子数比に、に÷)、
Nと02の原子数比に2(=4)を求める。次に該反応
分析法(Nuclear Reaction Anal
ysis:NR5)により水素の原子数比dを求める。
さらにシリコン(D−MHa)k+ (D−M□d)k2 k 、M s i 十k 2MN十M OD−M、rd k、Ms i +に2Mn+M。
ここで、Ms i、MN、MOはそれぞれSi。
N、Oの原子量を表わす。
このようにして求めたa、b、cの値によりシリコン酸
化窒化膜をS i xoyNzと表わしたときのx、y
、z (原子%)をそれぞれ次の式により求める。
さらに、HのSixOyNzに対する含有率W(原子%
)を a+b+c+d なる式により求める。
RBS法でk I + k 2rを求めるには、試料に
2.275MeVのHeイオンを照射し、散乱角165
°で散乱イオンをエネルギー分析し、lO− Si、N、Oの各エツジの高さhs i、hN、h。
を求め、hsiとhoとの比h s j#/ h oに
よりFJ klを、hNとhoとの比h=s=e / h oによ
りに2を求めた。
NRA法により水素の原子数比dを求めるには、により
得られる。γ線Xの強度を測定し、H原子密度の知られ
ているポリスチレン膜を標準試料としてHの原子密度を
求めた。15N2+イオンのエネルギーは6.38Me
Vから、7.96MeVまで0.08MeV刻みに変化
させ、シリコン酸化窒化膜の深さ方向に20点測定し、
これらの点の値を平均して水素原子のl cl当たりの
原子数dを求めた。
シリコン酸化窒化膜の密度は、Si基板上にシリコン酸
化窒化膜が堆積された試料の重量をμグラム計により測
定し、その後、シリコン酸化窒化膜を除去し、Si基板
のみの重量を測定し、これらの重量の差を体積で割るこ
とにより密度を求めた。
このようにして求めた試料1〜30のシリコン酸化窒化
膜の組成を表2及び第2図に示した。
次に表面にアルミニウム線を形成し、その上にシリコン
酸化窒化膜を形成したシリコンウェハを3mmX3.5
mmの複数のチップに切り出した。
ル料番号の複数のチップから100個を選び、500℃
で1時間熱処理をした後、60℃のリン酸液に30分間
浸した。このような処理をした各チップを光学顕微鏡に
より観察することによりシリコン酸化窒化膜のクラック
を調べた。大きいクラックは顕微鏡により直接観察でき
、マイクロクラックの有無は 表2 試料番号 組成比 Hの含有量 PCT試験の良品率(
原子%) (原子%)   (%) Si  N  0 23、  46 2826   13        
50マイクロクラツクを介して侵入したリン酸液により
アルミニウム線が侵されることがら判別できる。
100個の試料のうち、全試料にクラックが見い出せな
いのを良品とする。このようにして試料番号1〜30の
各試料を評価したところ、いずれの番号の試料について
もクラックは観察されなかった。
各試料番号の複数のチップから100個選び400℃、
N250%−H250%の雰囲気で、1時間熱処理を行
なった後、光学顕微鏡によりアルミニウム線へのボイド
の発生の有無を調べた。試料番号14,15.16の試
料にはボイドが見られたが、他の試料番号の試料にはボ
イドは観察されなかった。
各試料番号の複数のチップから100個を選び、125
℃、 2.3atm、 100%相相対変(RH)の条
件でプレッシャクツカー試験(P CT)を2000時
間行ない、電気的にアルミニウム線の断線の有無を調べ
、断線のない試料を良品として良品率を求めた。この結
果も表2に示した。
次に原料ガスに水素を加えることにより、表2に示した
試料番号1〜13の試料について、Si、O,Nの比は
変えず、水素の含有量を変化させて同様の評価を行なっ
たが、水素の含有量が5〜18原子%の範囲内ではボイ
ド、クラックの発生は見られず、プレッシャクツカー試
験でもほぼ100%の良品率が得られた。
このようにSi、O,Nが第2図の点1,3゜4.8,
13,12,11.9を結ぶ線上及びこれらの線に囲ま
れる領域内の組成範囲内の組成であれば、ボイドや、ク
ラックを発生させず、プレッシャクツカー試験でもほぼ
100%の良品率を示す。集積回路に適用した場合その
配線は100%近い良品率が求められるため、この組成
膜に適用した実施例について延べる。
第3図は本発明の第2の実施例として最終保護絶縁膜に
本発明のシリコン酸化窒化膜を用いたNチャネルシリコ
ンゲートMO8FETを示した断面図である。
第3図において、311は面方位100.比抵抗lOΩ
−cmのP型Si基板、312はN型のソース又はドレ
イン、313は膜厚が400人のゲートシリコン酸化膜
、314は膜厚が4000人2層抵抗が20Ω/口の多
結晶シリコンによるゲートφ電極、315は膜厚が40
00人素子分離用シリコン酸化膜、316は膜厚が50
00人のCVDシリコン酸化膜、317は膜厚が0.5
μm、線幅2μmのアルミニウム配線であり、318は
プラズマ化学気相成長法により形成された膜厚が0.5
μmのシリコン酸化窒化膜で、Si:N:0=44:3
1:25.Hが全体の7原子%含まれている組成をもっ
たものである。
このように構成された半導体装置においては低応力のシ
リコン酸化窒化膜318が形成されているためクラック
は発生せず又、450℃N250%−H250%雰囲気
中で1時間熱処理を行なった後においても、アルミニウ
ム配線317にはボイドが発生せず信頼性の高いものと
なる。
更に、半導体装置の耐湿性については、この半導体装置
を樹脂封止した後、高温高湿雰囲気中(125℃、 2
.3atm、 100%’RH)に置き不良発生率を調
べた。上述のように作成したM’O8)ランジスタの閾
値電圧が10%以上変動したものを不良とした。その結
果第4図の耐湿性試験結果を得た。この第4図に示され
るように10000時間の試験時間範囲内でシリコン酸
化窒化膜318を最終保護に用いた半導体装置の不良率
はシリコン窒化膜やSiO2とSiN4との1対lの組
成物である5i2N20を用いたものに比べて低い。し
たがって、かかる半導体装置はシリコン酸化窒化膜31
8を最終保護膜として用いることにより、優れた耐湿性
を有し、一層信頼性の高いものとなる。
次に本発明の第2の実施例の半導体装置の製造方法につ
いて説明する。
第5図(a)〜(d)は本発明の第2の実施例による半
導体装置の製造方法を説明するための工程断面図である
まず第5図(a)に示すように、選択酸化法等により素
子分離用酸化膜315がP型Si基板311上に形成さ
れる。
次に第5図(b)に示すように、素子分離用酸化膜31
5以外の活性領域にゲートシリコン酸化膜313を40
0人の膜厚に形成し、その上に、ゲート電極として多結
晶シリコン314が温度600℃、ソースガスとしてS
iH,を用いた熱ガスを用いたりアクティブイオンエツ
チング法によりパターニングされてゲート電極が形成さ
れる。
次に、多結晶シリコン314をマスクとする自己整合法
により、Asイオンをエネルギー70KeVドーズ量5
 X 1015cm−2の条件のもとてP型S1基板3
11に注入してソース又は、ドレイン312が形成され
、900℃1時間の熱処理を加えてソース又はドレイン
312のシート抵抗は100Ω/口の抵抗値に設定され
る。
次に、第5(c)に示すように、ソースガスとしてS 
i H4,02を用い、温度が400℃の熱CVD法に
よりシリコン酸化膜316が素子分離用シリコン酸化膜
315.多結晶シリコン314等を被覆するように0.
5μmの膜厚に形成され、その後CF、と02ガスを用
いたりアクティブイオンエツチング法等によりコンタク
トホールがCVDシリコン酸化膜316に形成される。
次に、DCスパッタ法によりアルミニウムを0.5μm
の膜厚に形成し、バターニングを行い、線幅2μmのア
ルミニウムの配線17が形成される。
次に第5図(d)に示すように、放電周波数380KH
zを有する平行平板型プラズマ化学気相成長装置に原料
ガスとしてモノシランガス(SiH4)を200cc/
分、アンモニアガス(NH3)を120cc/分、亜酸
化窒化ガス(N20)を400cc/分流し、全ガス圧
力を0.3Torrに設定後、放電電力を密度0.5 
W / cntで印加し、基板温度300℃の条件でシ
リコン酸化窒化膜318がアルミニウム配線317を直
接被覆するように0.5μmの膜厚に形成される。その
後、アルミニウム配線317上のシリコン酸化窒化膜3
18の一部がリアクティブイオンエツチング法等により
選択的に取り除かれて第3図に示す半導体装置が得られ
る。
第6図は本発明の第3の実施例として、最終保護絶縁膜
に本発明のシリコン酸化窒化膜とリンガラスを有するN
チャネルシリコンゲートMO8FETを示した断面図で
ある。第6図において601は面方位100.非抵抗1
0Ω−cmのP型Si基板、602はN型のソース又は
ドレイン。
603は膜厚が400人ゲートシリコン酸化膜。
604は膜厚が4000人1層抵抗が20Ω/口の多結
晶シリコンによるゲート電極、605は膜厚が4000
人の素子分離用シリコン酸化膜。
606は膜厚が5000人のCVDシリコン酸化膜、6
07は膜厚が5000人線幅が2μmのアルミニウムの
配線、608はCVD法により形成された膜厚が500
0人のリンガラスであり、609はプラズマ化学気相成
長法により形成されたシリコン酸化窒化膜で、Si:N
:0=48:30:22.Hが全体の7原子%含まれて
いる。
このように構成された半導体装置は第2の実施例の半導
体装置と比較して、シリコン酸化窒化膜609の下にリ
ンガラス608を形成しているので最終保護絶縁膜のナ
トリウム(Na)イオンに対するバリア性は高まり一層
信頼制の高いものになる。また、リンガラス6080基
本特性として膜応力は低いから、シリコン酸化窒化膜6
09とリンガラス608を合わせて最終保護絶縁膜とし
て用いても、クラックは発生せず又、N250%−H2
50%雰囲気中で1時間熱処理を行なった後においても
、アルミニウム配線607にはボイドは発生しない。更
に、かかるリンガラス608とシリコン酸化窒化膜60
9とを保護絶縁膜として有する半導体装置の耐湿性は第
2の実施例の半導体装置と同等であった。
次に本発明の第3の実施例の製造方法について説明する
第7図(a)〜(d)は本発明の第3の実施例にかかる
半導体装置の製造方法のを説明するための工程断面図で
ある。
まず、第7図(a)に示すように、選択酸化法により素
子分離用シリコン酸化膜605がP型Si基板601に
形成される。
次に、第7図(b)に示すように素子分離用シリコン酸
化膜605以外の活性領域にゲートシリコン酸化膜60
3が400人の膜厚に形成され、そ法ニヨリ4000人
の膜厚に形成される。この多結晶シリコン604中にP
 OCl sを用いた920℃1時間の熱拡散によりリ
ン(P)がド一プされ20Ω/口の抵抗値に設定された
後、CF 4ガスを用いたリアクティブイオンエ、ソチ
ング方法によりパターニングされてゲート電極が形成さ
れる。次に、ゲート電極をマスクとして用いる自己整合
法によりAsイオンをエネルギ70K e V 、  
ドーズ量5 X 1015cm−2の条件でP型Si基
板601に注入し、ソース又はドレイン602が形成さ
れ、900℃1時間の熱処理を加えてソース又はドレイ
ン602のシート抵抗は100Ω/口の抵抗値に設定さ
れる。
次に第7図(C)に示すように、ソースガスとしてSi
H,,02を用い、温度が400℃の熱CVD法により
シリコン酸化膜606が素子分離用シリコン酸化膜60
5.多結晶シリコン604等を′ 被覆するように0.
5μmの膜厚に形成され、その後、CF、、02を用い
たリアクティブイオンエツチング法によりコンタクトホ
ールがCVDシリコン酸化膜606に形成される。次に
DCスパッタ法によりアルミニウムを0.5μmの膜厚
に形成し。
パターニングを行い、線幅2μmのアルミニウムの配線
607が形成される。
第7図(d)に示すように、アルミニウムの配線607
を直接被覆するようにリンガラス608がされる。その
後、放電周波数380KHzを有する平行平板型プラズ
マ化学気相成長装置に原料ガスとしてモノシランガス(
SiHa)を200ccス圧力を0.3Torrに設定
後、放電電力を密度0.5W/adで印加し、基板温度
300℃の条件でシリコン酸化窒化膜609がリンガラ
ス608上に0.5μmの膜厚に形成される。その後ア
ルミニウム配線607上のシリコン酸化窒化膜609及
びリンガラス608の一部がリアクティブイオンエツチ
ング法等により取り除かれ第6図に示す半導体装置が得
られる。
次に、第8図を用いて本発明の第4の実施例として、多
層金属配線を有する半導体装置を説明する。面方位10
0.比抵抗10Ω−cmのP型シリコン基板811表面
の膜厚1μmのシリコン酸化に、このアルミニウム配線
214を直接被覆する様に、プラズマ化学気相成長法に
よりS i : N :0=45:33:22.Hが全
体の11原子%含まれているシリコン酸化窒化膜813
が膜厚5000人に形成されている。このシリコン酸化
窒化膜813上に第2のアルミニウム配線815が膜厚
5000人蛯線幅2μmに形成されている。
このアルミニウム配線上にシリコン酸化窒化膜813と
同じ結成を有するシリコン酸化窒化膜816が形成され
ている。
このように構成された多層配線構造を有する半導体装置
においては、450℃、N250%−H250%雰囲気
中で1時間熱処理を行なった後においても、第1のアル
ミニウム配線814にはボイドが発生せず信頼性の高い
ものであった。また、125℃、 2.3atm、 1
00%RHの条件でプレッシャクッ力試験を6000時
間行なったが、アルミニウム配線814,815には断
線が見られなかった。
次に、かかる本発明の第4の実施例による多層配線構造
を有する半導体装置の製造方法について、各工程の断面
図を示す第9(a)〜(d)を参照して説明する。
まず、第9図(a)に示すように、ソースガスとしてS
iH4,02を用いた温度が400℃の熱化学気相成長
法によりシリコン酸化膜812をシリコン基板811上
に1μmの厚さに堆積させたのち、第9図(b)に示す
ようにアルミニウム膜をDCスパッター法によりシリコ
ン酸化膜812上に0,5μmの厚さに形成後、パター
ニングして線幅2μmの第1のアルミニウム配線814
を形成する。次に放電周波数380KHzを有する平行
平板型プラズマ化学気相成長装置に原料ガスとしてモノ
シランガス(SiH4)を200cc/分、アンモニア
ガス(N H3)を120cc/分、亜酸化窒素ガス(
N20)を300cc/分を流し、全ガス圧26一 力を0.3Torrに設定後、放電電力を密度0.5 
W/cTAで印加し基板温度300℃の条件で第9図(
c)に示すようにシリコン酸化窒化膜813を第1のア
ルミニウム配線814を1μm膜厚に直接被覆する様に
形成する。その後、このシリコン酸化窒化膜213にC
F4.02ガスを用いたりアクティブイオンエツチング
によりスルーホールを形成し、第9図(d)に示すよう
に、シリコン酸化窒化膜813上にアルミニウム膜をD
Cスパッタ法により0.5μmの膜厚に形成してパター
ニングし、線幅2μmの第2のアルミニウム配線815
を形成し、さらにシリコン酸化窒化膜816を形成する
ことにより第8図に示す多層配線を有する半導体装置が
得られる。
第10図は本発明の第5の実施例による多層金属配線を
有する半導体装置を示す断面図である。
面方位100.比抵抗10Ω−cmのP型シリコン基板
1001表面の膜厚1μmのシリコン酸化膜1002上
には第1のアルミニウム配線1004が膜厚0.5μm
、線幅2μmに形成されている。
次に、アルミニウム配線304を直接被覆するように、
プラズマ化学気相成長法により、Si:N:0=45:
33:22.Hが全体の11原子%含まれている組成を
有するシリコン酸化窒化膜1003が膜厚0.5μmに
形成されている。このシリコン酸化窒化膜1003上に
塗布方法により膜応力が5 X 10 ”dyn/cu
t (圧縮)以下のシリコン酸化膜1005が形成され
、その上に、シリコン酸化窒化膜1003と同組成のシ
リコン酸化窒化膜1007がプラズマ化学気相成長法に
より膜厚0.5μmに形成されている。このシリコン酸
化窒化膜1007上に第2のアルミニウム配線1006
が0.5μmの膜厚、線幅2μmに形成されている。そ
の上にシリコン酸化窒化膜1007と同じ組成を持つ、
シリコン酸化窒化膜1008体装置は第4の実施例で述
べた構造を有する半導体装置に比較して段差部分をシリ
コン酸化膜1005によって埋めているため層間膜の平
坦性が優れており第2のアルミニウム配線1007の段
差部分での断線及び薄膜化が防止され信頼性が向上する
という利点を有する。シリコン酸化窒化膜1003.1
007とシリコン酸化膜1005で構成される層間膜の
膜応力は5 X 10’dyn/cni以下と低い応力
であり、この半導体装置を450℃N250%−H25
0%雰囲気中で1時間熱処理を行なった後においても第
1のアルミニウム配線1004にはボイドが発生しない
。また、125℃、 2.3atm、 100%RHの
条件でプレッシャフッカ試験を6000時間行なったが
アルミニウム配線1004.1006には断線が見られ
なかった。
次に、本発明の第5の実施例による多層配線構造を有す
る半導体装置の製造方法について各工程の断面図を示す
第11図(a)〜(「)を参照して説明する。
まず、第11図(a)に示すようにソースガスとン基板
1001上に1μmの厚さに堆積させたのち、第11図
(b)に示すようにアルミニウム膜をDCスパッタ法に
よりシリコン酸化膜1002上に0.5μmの厚さに形
成後パターニングし線幅2μmの第1のアルミニウム配
線1004を形成する。次に第11図(c)に示すよう
に、第4の実施例において述べたと同じ条件及び方法に
よりシリコン酸化窒化膜1003を0.5μmの膜厚に
堆積し、その後、塗布法により有機シリカ膜を形成し3
00℃、N2雰囲気中で30分間アニールして有機シリ
カ膜中の有機成分をとばし第11図(d)に示す様にシ
リコン酸化膜1005を形成し、その直後に第11図(
e)に示す様に前記と同じシリコン酸化窒化膜1007
を0.5μmの膜厚に堆積する。その後シリコン酸化窒
化膜1007とシリコン酸化膜1005により構成され
た層間膜にCF4.02カスを用いたりアクティブイオ
ンエツチングによりスルーホールを形成し、第11図(
f)に示す様にこの層間膜上にアルミニウム膜を(DC
)スパッタ法により0.5μmの膜厚に形成=30− してパターニングし、線幅2μmの第2のアルミニウム
配線1006を形成することにより第10図に示す多層
配線構造を有する半導体装置が得られる。
〔発明の効果〕
以上、詳細に説明したように、本発明の組成範囲内のシ
リコン酸化窒化膜を半導体装置の最終保護絶縁層や層間
絶縁膜として用いることにより、クラックが発生せず、
又、金属配線にはボイドが発生せず、更に耐湿性不良の
少ない、すなわち信頼性の高い半導体装置を製造できる
効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例に用いた試料の断面図、
第2図は本発明の第1の実施例に用いたシリコン酸化窒
化膜の組成を説明するための5i−N−〇三元素の組成
図、第3図は本発明の第2の実施例による半導体装置の
断面図、第4図は本発明の第2の実施例による半導体装
置の高温高湿雰囲気における不良発生率の試験時間依存
性を示すグラフ、第5図(a)〜(d)は本発明の第2
の実施例による半導体装置の製造方法を説明するための
工程断面図、第6図は本発明の第3の実施例による半導
体装置の断面図、第7図(a)〜(d)は本発明の第3
の実施例による半導体装置の製造方法を説明するための
工程断面図、第8図は本発明の第4の実施例による多層
配線構造を有する半導体装置の断面図、第9図(a)〜
(d)は本発明の第4の実施例による多層配線構造を有
する半導体装置の製造方法を説明するための工程断面図
、第10図は本発明の第5の実施例による多層配線構造
を有する半導体装置の断面図、第11図(a)〜(f)
は、本発明の第5の実施例による多層配線構造を有する
半導体装置の製造方法を説明するための工程断面図であ
る。 101・・・・・・シリコンウェハ、102・・・・・
・熱酸化膜、103・・・・・・PSG膜、104・・
・・・・アルミニウム線、105・・・・・・シリコン
酸化窒化膜、311゜601.811.1001・・・
・・・P型Si基板、312.602・・・・・・ソー
ス又はドレイン、313.603・・・・・・ゲートシ
リコン酸化膜、314.604・・・・・・多結晶シリ
コン、315゜605・・・・・・素子分離用シリコン
酸化膜、316゜606・・・・・・CVDシリコン酸
化膜、317゜607・・・・・・アルミニウム配L 
 318,609・・・・・・シリコン酸化窒化膜、6
08・・・・・・リンガラス、812.1002.10
05・・・・・・シリコン酸化膜、813.1003.
1007・・・・・・シリコン酸化窒化膜、814.1
004・・・・・・第1のアルミ配線、815.100
6・・・・・・第2のアルミ配線。

Claims (5)

    【特許請求の範囲】
  1. (1)半導体素子の形成された半導体基板上を覆う絶縁
    膜が、Si、N、Oを主な成分とし、該成分の組成比を
    Si_xN_yO_z(ただし、x+y+z=1.00
    )と表わしたときに、x、y、zの範囲が、Si、N、
    Oの三元系組成において、以下の8個の組成点 (x=0.51、y=0.28、z=0.21)、(x
    =0.47、y=0.28、z=0.25)、(x=0
    .44、y=0.31、z=0.25)、(x=0.4
    1、y=0.36、z=0.23)、(x=0.41、
    y=0.39、z=0.20)、(x=0.44、y=
    0.38、z=0.18)、(x=0.46、y=0.
    37、z=0.17)、(x=0.51、y=0.32
    、z=0.17)を結ぶ線上および前記8個の組成点を
    結ぶ線に囲まれる組成範囲にあるシリコン酸化窒化膜を
    少くともその一部に有していることを特徴とする半導体
    装置。
  2. (2)前記半導体基板上には配線を有し、該配線上を前
    記シリコン酸化窒化膜が覆っていることを特徴とする特
    許請求の範囲の第1項記載の半導体装置。
  3. (3)前記配線はアルミニウム配線である特許請求の範
    囲第2項記載の半導体装置。
  4. (4)前記アルミニウム配線の線幅は2μm以下である
    特許請求の範囲第3項記載の半導体装置。
  5. (5)前記シリコン酸化窒化膜はHを5〜18原子%含
    んでいる特許請求の範囲第1項、第2項、第3項又は第
    4項記載の半導体装置。
JP62222411A 1986-09-08 1987-09-04 半導体装置 Pending JPS63184340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-212358 1986-09-08
JP21235886 1986-09-08

Publications (1)

Publication Number Publication Date
JPS63184340A true JPS63184340A (ja) 1988-07-29

Family

ID=16621222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62222411A Pending JPS63184340A (ja) 1986-09-08 1987-09-04 半導体装置

Country Status (5)

Country Link
US (1) US4907064A (ja)
EP (1) EP0259826B1 (ja)
JP (1) JPS63184340A (ja)
KR (1) KR910001779B1 (ja)
DE (1) DE3774808D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のpecvdプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5646439A (en) * 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
US5365104A (en) * 1993-03-25 1994-11-15 Paradigm Technology, Inc. Oxynitride fuse protective/passivation film for integrated circuit having resistors
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JPH10256539A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
US5969382A (en) 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US6235650B1 (en) * 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6281100B1 (en) * 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6174743B1 (en) * 1998-12-08 2001-01-16 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
KR100300628B1 (ko) * 1999-02-08 2001-09-26 윤종용 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법
US6174820B1 (en) 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
JP2000243831A (ja) * 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6670695B1 (en) * 2000-02-29 2003-12-30 United Microelectronics Corp. Method of manufacturing anti-reflection layer
US6562689B1 (en) 2000-04-14 2003-05-13 Micron Technology, Inc. Non-ion-implanted resistive silicon oxynitride films as resistors
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US6548892B1 (en) * 2000-08-31 2003-04-15 Agere Systems Inc. Low k dielectric insulator and method of forming semiconductor circuit structures
JP2002100469A (ja) * 2000-09-25 2002-04-05 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
JP5201831B2 (ja) * 2006-12-25 2013-06-05 ルネサスエレクトロニクス株式会社 膜の評価方法
DE202007001431U1 (de) * 2007-01-31 2007-05-16 Infineon Technologies Austria Ag Halbleiteranordnung und Leistungshalbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPS6195534A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体記憶装置
JPS62172733A (ja) * 1986-01-16 1987-07-29 ア−ルシ−エ− コ−ポレ−ション 半導体基体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1211354A (en) * 1966-12-01 1970-11-04 Gen Electric Improvements relating to passivated semiconductor devices
US3629088A (en) * 1968-07-11 1971-12-21 Sperry Rand Corp Sputtering method for deposition of silicon oxynitride
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPS6195534A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体記憶装置
JPS62172733A (ja) * 1986-01-16 1987-07-29 ア−ルシ−エ− コ−ポレ−ション 半導体基体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のpecvdプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Also Published As

Publication number Publication date
DE3774808D1 (de) 1992-01-09
US4907064A (en) 1990-03-06
KR910001779B1 (ko) 1991-03-23
EP0259826B1 (en) 1991-11-27
EP0259826A1 (en) 1988-03-16
KR880004558A (ko) 1988-06-04

Similar Documents

Publication Publication Date Title
JPS63184340A (ja) 半導体装置
KR0184279B1 (ko) 금속 또는 금속실리사이드막의 형성방법
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
JPS60198847A (ja) 半導体装置およびその製造方法
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
WO1992022086A1 (en) Anneal to decrease moisture absorbance of intermetal dielectrics
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
KR100278694B1 (ko) 반도체장치용절연막및그형성방법
JPH03203351A (ja) 半導体装置及びその製造方法
JPH08167599A (ja) 半導体装置及びその製造方法
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP2000260867A (ja) 半導体装置および半導体装置の製造方法
JP2831987B2 (ja) Bpsg膜内不純物濃度の計測に用いるbpsg基準試料の製造方法及びその基準試料
JP4213250B2 (ja) 半導体素子の製造方法
JPH05234991A (ja) 半導体装置
RU2694160C1 (ru) Способ изготовления полупроводникового прибора
JPS61150276A (ja) 半導体装置
JPH06267935A (ja) 半導体装置の製造方法
JPH0322551A (ja) 半導体装置の製造方法
RU1396862C (ru) Способ получения структуры полупроводниковых приборов
TW459335B (en) Process to prevent copper oxidation by inert passivation layer
JP3184042B2 (ja) 半導体装置の製造方法
JPH1032199A (ja) 半導体装置
JPH0479330A (ja) 積層配線の形成方法
JPH0465121A (ja) 半導体装置の製造方法