JPH0322551A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0322551A
JPH0322551A JP15858989A JP15858989A JPH0322551A JP H0322551 A JPH0322551 A JP H0322551A JP 15858989 A JP15858989 A JP 15858989A JP 15858989 A JP15858989 A JP 15858989A JP H0322551 A JPH0322551 A JP H0322551A
Authority
JP
Japan
Prior art keywords
film
aqueous solution
silicon dioxide
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15858989A
Other languages
English (en)
Inventor
Tetsuya Honma
哲哉 本間
Yukinobu Murao
幸信 村尾
Junzo Shimizu
潤三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15858989A priority Critical patent/JPH0322551A/ja
Publication of JPH0322551A publication Critical patent/JPH0322551A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、多層配
線構造体の層間絶縁膜やMOS}ランジスタのゲート絶
縁膜や金多層配線構造使用の絶縁膜の形成法に関する。
〔従来の技術〕
従来、この種の層間絶縁膜としては、主として化学気相
成長法によって形成した二酸化珪素膜を用いていた。す
なわち、第7図に示すように第lの配線702が形成さ
れた半導体素子基板701上に化学気相成長法により二
酸化珪素膜703を形成し開孔704を形戊後第2の配
線705を形成することによって2層アルミニウム配線
構造体を形成していた。
また、従来、MOShランジスターのゲート絶縁膜は、
半導体基体、例えば単結晶シリコン基板,あるいは多結
晶シリコン基板表面を熱酸化することにより形成してい
た。
さらに、従来、の種の金多層配線構造体としては、層間
絶縁膜としてプラズマ化学気相成長法によるシリコン窒
化膜とシリコン酸化膜との2層構造を用いた2層金メッ
キ配線が検討されている(Solid State T
echnology,Dec., 1 9 8 3 ,
P 1 3 7)。
〔発明が解決しようとする課題〕
上述した従来の層間絶縁膜の形成方法は、主としてシラ
ンガス等の発火性の強いガスを用いることから、非常に
危険であること、装置が高価であることなどから、製造
コストが高いという問題がある。また、近年の半導体基
板の大口径化によって、膜厚均一性の高い成膜を行うこ
とが難しく、バッチ処理を行い難く、したがって、製産
性が低下するという問題がある。さらに、従来の化学気
相戊長法では、300℃以上の高温で形成する必要があ
り、アルミニウム配線上に形成するときには、アルミニ
ウム膜表面にヒロックが発生することから、表面の平滑
性が保てないこと、また、5一 上,下層配線間で短絡して著しく歩留りが低下したり、
信頼性上の問題が発生するという欠点がある。
また、上述した従来のゲート酸化膜の形成法は、基板を
熱酸化するという方法を使用するので、この熱酸化によ
り基板中の不純物濃度が変化してしまうという欠点があ
る。又、ゲート酸化膜を形成する基板が多結晶シリコン
のような多結晶の半導体材料であると、この多結晶半導
体材料表面に熱酸化法で形成した酸化膜には凹凸が発生
し電界集中により破壊しやすいゲート酸化膜が形戊され
てしまうという欠点がある。
また、従来の金多層配線構造体は、以下のような問題が
ある。すなわち、層間絶縁膜をプラズマ化学気相成長法
だけを用いて形成していることから、下地の金配線等に
よって形成される凹凸を反映しやすいばかりでなく、特
に配線間隔が狭い部分では、凹部がオーバハンダな形状
となりやすく、したがって、この上に配線を形成したと
きに、断線を起こしたり、また、配線形成時に、配線部
以六一 外の給電金属膜の除去を行う工程で、層間絶縁膜の凹部
内に金属残査が残りやすいために、同層配線間で短絡し
てしまうという問題がある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、珪弗化水素酸(H2
SiF6)水溶液に、二酸化珪素粉末を溶解・飽和せし
めた水溶液に弗化水素酸を消費するような添加物を添加
して形成した常時過飽和状態に保たれた水溶液中に浸漬
せしめることによって二酸化珪素膜を堆積する工程を有
している。
また、本発明の半導体装置の製造方法は、半導体装置の
多層配線構造体において、珪弗化水素酸(H2 S i
 F a)水溶液に、二酸化珪素粉末を溶解・飽和せし
めた水溶液に弗化水素酸を消費するような添加物を添加
して形成した常時過飽和状態に保たれた水溶液中に浸漬
せしめることによって堆積した二酸化珪素膜を、層間絶
縁膜の少くとも一部に用いる工程を有している。さらに
、上記の溶液の温度は、30〜50℃の間のある一定の
温度に保たれていることが望ましい。
−7− また、本発明の半導体集積回路装置の製造方法は、珪弗
化水素酸(H2 S i F a)水溶液に、二酸化珪
素粉末を溶解・飽和した水溶液中に弗化水素酸を消費す
るような添加物を添加し常時過飽和状態に保持された水
溶液中に半導体基板あるいは材料を浸漬することにより
堆積した二酸化珪素膜によりゲート酸化膜を形成する工
程を有している。
また、本発明の半導体装置の金多層配線構造体の製造方
法は、絶縁膜を介して下側にバリア金属膜を有する第1
の金配線が形成された半導体素子基板上にスパッタ法,
プラズマ化学気相成長法によってシリコン酸化膜,又は
、シリコン窒化膜,又は、シリコン酸化窒化膜を形成す
る工程と、続いて、珪弗化水素酸(H 2 S i F
 s)水溶液に、二酸化珪素粉末を溶解・飽和せしめた
水溶液に弗化水素酸を消費するような添加物を添加して
形成した常時過飽和状態に保たれ、かつ液温か30〜5
0℃の間のある一定の温度に保たれた水溶液中に浸漬せ
しめることによって、二酸化珪素膜を形成する工程と、
公知のフォトエッチング技術を用8 いて開孔を形成する工程と、続いて、給電用の金属膜と
してチタン系又はタングステン系の金属膜と金薄膜とを
連続してスパッタ形成する工程と、公知のフォトリソグ
ラフィー技術を用いてパターニングされたフォトレジス
ト膜を形成する工程と、電解メッキ法により、第2の金
配線を形成する工程と、該フォトレジスト膜を除去した
後に、第2の金配線以外の部分の給電時に用いた金属膜
を、イオンミリング、又は、反応性イオンビームエッチ
ングによって、除去する工程とを有しており、さらに上
記の工程を繰り返すことによって多層化せしめることが
できる。
本発明においては、二酸化珪素の過飽和溶液中に半導体
基板を浸漬せしめることによって、30℃〜50℃の低
温で層間絶縁膜やゲート酸化膜等の絶縁膜を形成できる
また、本発明においては、層間絶縁膜の一部に、二酸化
珪素の過飽和水溶液中に浸漬せしめることによって形成
した二酸化珪素膜を用いることによって段差被覆性に優
れた層間絶縁膜を形成でき一へ る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の第1の実施例である2層アルミ.ニ
ウム配線構造体の製造方法を示す工程断面図である。
第1図(a)に示すように素子が形成された半導体基板
101上に、厚さ約0、8μmのリンガラス膜102を
介して厚さ約1μmの第1のアルミニウム配線103が
形成されている。次に、同図(b)に示すように、スパ
ッタ法により、厚さ約200OAの二酸化珪素膜104
を形成する。次に、濃度2mol/42の珪弗化水素酸
水溶液に、粒径が5〜10μmの二酸化珪素の微粒子を
溶解し、飽和させた水溶液に、濃度0.05mol/A
のホウ酸水溶液を添加し、その液温を40℃に保ちつつ
、該基板を24時間浸漬することによって、同図(c)
に示すように厚さ約0.7μmの二酸化珪素膜105を
堆積する。続いて、公知のフォトエッチング技術を用い
て、同図(d)に示すように開孔一]・0 106を形成した後、同図(d)に示すように、厚さ約
1μmの第2のアルミニウム配線107を形成すること
によって2層アルミニウム配線構造体が形成される。
形成した2層アルミニウム配線構造体において、直径約
1μmの開孔部の接続抵抗を測定したところ、100〜
150mΩ(配線抵抗を含む)であり、これは、従来の
化学気相成長法によって形成した二酸化珪素膜を層間絶
縁膜に用いた場合と同等であった。さらに、本発明に基
づく層間絶縁膜の絶縁耐圧は、約7MV/cmであり、
かつ、低電界におけるリーク電流は、1 0−”A/c
J (電極面積:1−,印加電圧5V)以下であった。
これらの値は、化学気相成長法による二酸化珪素膜のも
のよりも優れたものであった。さらに、第1のアルミニ
ウム配線の表面にはヒロックの発生は全くないものであ
った。
本実施例では、本発明に基づく二酸化珪素膜の下層にス
パッタ法によって二酸化珪素膜を形成しているが、これ
は、二酸化珪素膜と同等の特性を有する他の絶縁膜であ
ってもよい。また、本発明に基づく二酸化珪素膜上にス
パッタ法,化学気相成長法,塗布法等によって絶縁膜を
形成してもよい。
また、本実施例では、溶液中に添加物としてホウ酸を添
加しているが、これは珪弗化水素酸水溶液に、二酸化珪
素粉末を溶解したときに発生する弗化水素(HF)を消
費させるために添加しているものであり、これは、ホウ
酸に限らず、リン酸,水酸化アンモニウム等であっても
良い。
さらに、配線材料はアルミニウムに限ラス、タングステ
ン,モリブデン等の高融点金属、又は、これらと珪素か
らなる合金等を用いることもできる。
第2図は、本発明の第2の実施例を示す工程断面図であ
る。本実施例では、MOS型半導体装置のポリシリコン
ゲート電極と、アルミニウム配線との層間絶縁膜に用い
た例を示す。
第2図(a)に示すように、素子分離領域202,20
2’,ソース領域203,ドレイン領域204,ゲート
酸化膜205,ポリシリコンゲート206が形成された
基板201上に、第1の実施例で述べたと同条件で同図
(b)に示すように本発明に基づく、厚さ約0.7μm
の二酸化珪素膜207を形成する。続いて、同図(c)
に示すように、公知のフォトエッチング技術を用いて開
孔208,208’を設け、同図(d)に示すように、
バリアメタルとして厚さ約0.1μmのチタン含有タン
グステン膜209、厚さ約0.6μmの珪素含有アルミ
ニウム膜210を連続してスパッタ法により形成する。
この後、同図(e)に示すように、公知のフォトエッチ
ング技術を用いて、アルミニウム配線211,211′
を形成する。
上記の工程によって、形成したMOS型トランジスタの
特性を調べたところ、化学気相成長により形成した二酸
化珪素膜を層間絶縁膜として用いたものと同等な特性で
あった。さらに、ソース領域,ドレイン領域と、アルミ
ニウム配線との間の直径約0.8μmの開孔部の接続抵
抗は、20〜30Ωであり、これは、化学気相成長法に
よって13 形成した二酸化珪素膜を層間絶縁膜として用いたものと
同等の値であった。
第3図(a)〜(c)は本発明の第3の実施例であるゲ
ート酸化膜の形成法を説明する為の縦断面図である。第
3図(a)はLOC:OS法により比抵抗1Ω・印のP
型シリコン基板310に5000人のフィールド酸化膜
312を形成したものである。
311はチャネルストッパーのP+拡散層である。
次に第3図(b)のように第3図(a)のウェハーを過
飽和な珪弗化水素酸(H 2 S i F g)に二酸
化珪素(Sigh)粉末を添加し、さらにアンモニア水
(NH.OH)を加えた溶液314の入った溶槽315
に浸漬し、ヒーター315′で35℃の温調をする。す
ると、H2S iF11+2H20→6HF+Sin2
の反応でウェハー表面にSiO2315が堆積する。S
 i 02をエッチングするHF’は、NH40H+H
F→N H 4 F 十H 2 0の反応で消費され、
ウェハー表面に堆積したSiO2315をエッチングし
てしまうことはない。本実施例ではSiO2315を2
00人堆積させる。さらに−14,一 ゲート電極のn+多結晶シリコン316を5000人を
CVD法で堆積しゲート電極を目合せ露光,エッチング
を行なって形成した後、ソース,ドレインのn+拡散層
317を5 0KeV,  I X 1 016cm−
2のヒ素Asのイオン注入でゲート電極316をマスク
として形成する。これで第3図(C)に示したMOS電
界効果トランジスターのゲート,ソース,ドレインの形
成は完或する。
第4図は本発明の第4の実施例の縦断面図である。40
0はP型Si基板,420はフィールド酸化膜,410
はP+拡散層よりなるチャネルストッパー,430は熱
酸化法により形成した第1’I  }SiO2酸化膜で
ある。この実施例では、EP−ROMのトランジスター
でありフローティングゲート電極440上の第2ゲー}
SiO2酸化膜450を、第3の実施例の第3図(b)
の方法と同様の方法で形成した。460はコントロール
ゲート電極である。
第5図は、本発明の第5の実施例である2層金配線構造
体の製造方法を示す工程断面図である。
第5図(a)に示すように、絶縁膜502を介してバリ
ア金属となる厚さ約0.2μmのチタン含有タングステ
ン膜503を下層に有する厚さ約lμmの第1の金配線
504が形成された半導体素子基板501上に、同図(
b)に示すように、プラズマ化学気相成長法により厚さ
約0.2μmのシリコン酸化膜505を形成する。次に
、濃度2mol/42の珪弗化水素酸水溶液に、粒径が
5〜10μmの二酸化珪素の微粒子を溶解し、飽和させ
た水溶液に、濃度0. 0 5 mo I/ j?のホ
ウ酸水溶液を添加し、その液温を40℃に保ちつつ24
時間浸漬することによって、同図(C)に示すように厚
さ約0. 7μmの二酸化珪素膜506を形成する。続
いて、公知のフォトエッチング技術を用いて、同図(d
)に示すように開孔507を形成し、次に、厚さ約0.
2μmのチタン含有タングステン膜、続いて厚さ約50
0人の金薄膜を連続してスパッタ形成する。続いて、公
知のフォトリソグラフィー技術により、特定のパターン
を形成し、電界メッキ法により厚さ約1.2μmの金メ
ッキ膜を形成する。この後、フォトレジスト膜を除去し
、次に、第2の金配線以外の給電金属膜を、反応性イオ
ンビームエッチングにより除去することによって、同図
(e)に示すように、下層にチタン含有タングステン膜
508を有する第2の金配線509を形成する。
上記の工程で形成した2層金配線構造体は、給電金蔵膜
の除去を行う際に、金属残査の残りは全くないことから
第2の金配線の断線,短絡は全くないものであり、かつ
、開孔部における接続抵抗は、直径約1μmの開孔1個
当り150〜200mΩ(配線抵抗含む)であり、実用
上問題ないものであった。
第6図は、本発明の第6の実施例である。2層金配線構
造体を有するMOS型半導体装置の製造方法を示す工程
断面図である。
第6図(a)に示すように素子分離領域602,602
′、ゲート酸化膜603、ポリシリコンゲート604、
ソース領域605、ドレイン領域606、第1の層間絶
縁膜(PSG膜)607、17ー 第1の開孔608,608’ 、バリア金属膜(チタン
含有タングステン膜’)609,609’ 、第1の金
配線610,610’が順次形成された半導体基板60
1上に、第5の実施例と同様な方法で、同図(b)に示
すように厚さ約0.2μmのプラズマ化学気相或長シリ
コン酸化膜611,本発明に基づく厚さ約0.7μmの
二酸化珪素膜612を順次形成し、続いて公知のフォト
エッチング技術を用いて、第2の開孔613を形成する
。次に、第5の実施例と同様な工程により、同図(c)
に示す様に下層にチタン含有タングステン膜614を有
する第2の金配線615を形成する。
上記のように形成したMOS型半導体装置の特性は良好
であり、かつ、信頼性上特に問題ないものであった。
以上に述べた第5,第6の実施例においては、本発明に
基づく、二酸化珪素の飽和水溶液に弗化水素酸を消費さ
せるために、ホウ酸水溶液を添加しているが、これは、
リン酸水溶液,水酸化アンモニウム等であってもよい。
−18 〔発明の効果〕 以上説明したように、本発明は珪弗化水素酸水溶液に二
酸化珪素粉末を溶解し、ホウ酸,リン酸あるいは、水酸
化アンモニウム等の弗化水素を消費するような添加物を
添加して形成した二酸化珪素の過飽和水溶液中に、その
温度を30〜50℃の間のある一定の温度に保ちつつ、
浸漬せしめて形成した二酸化珪素膜を多層配線層間絶縁
膜の少くとも一部に用いることから、特別な装置を必要
としないこと、半導体基板の口径によらずバッチ処理が
できることなどの利点を有する。したがって低コスト化
,生産性の向上に寄与できる。
さらに、低温で形成できることから、例えば、アルミニ
ウム多層配線に用いる場合には、ヒロックの発生が全く
ないため配線層の間で短絡することもなく、さらに平滑
性も保てることから、同層配線間での断線,短絡も発生
しない。したがって、歩留りの向上,信頼性の向上にも
寄与できる。
さらに、シランガス等の発火性の強いガスを用いる必要
もないため、非常に安全であるという利点も併せ持つよ
うになる。
以上説明したように本発明は、MOS電界効果トランジ
ターのゲート酸化膜を過飽和のH2SiFa水溶液中に
、二酸化珪素粉末を添加し、さらにホウ酸あるいはアン
モニア水等のHFを消費する薬品を加えた溶液中で形成
できるので、半導体基板中の不純物濃度を変化させない
、あるいはゲート酸化膜を形戊する半導体材料の膜質を
劣化させることなくゲート酸化膜が容易に形成可能であ
る。例えば、リンがドープされた多結晶シリコンを酸化
してゲート酸化膜を形成すると多結晶シリコン表面の凹
凸が激しくなり、そこでの電界集中により耐圧の悪い酸
化膜が形成されてしまう。しかしながら、本発明の方法
によれば、多結晶シリコン表面の平滑性を維持したまま
でゲート酸化膜形成が可能である。
以上説明したように本発明は、層間絶縁膜の一部に、二
酸化珪素の過飽和水溶液中に浸漬せしめることによって
形成した二酸化珪素膜を用いることによって、段差被覆
性に優れた層間膜の形成が可能である。したがって、上
層配線の断線や凹部での金属残・査に起因する短絡等の
問題がない。すなわち、本発明によって高歩留り,高信
頼性化が可能となると同時に将来の微細多層配線構造体
には必須となる。
上述したように本発明は、高信頼性を有する半導体装置
に多大な効果をもたらす。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の第1の実施例である
2層アルミニウム配線構造体の製造方法を示す工程断面
図である。同図において、101は半導体基板、102
はリンガラス膜、103は第1のアルミニウム配線、1
04はスパッタ法による二酸化珪素膜、105は本発明
に基づく二酸化珪素膜、106は開孔、l07は第2の
アルミニウム配線である。 第2図(a)〜(e)は、本発明の第2の実施例である
MOS型半導体装置の製造方法を示す工程断面図である
。同図において、201は基板、202,一21− 202′は素子分離領域、203はソース領域、204
はドレイン領域、205はゲート酸化膜、206はポリ
シリコンゲート、207は本発明に基づく二酸化珪素膜
、208,208’は開孔、209はチタン含有タング
ステン膜、210は珪素含有アルミニウム膜、211,
211’はアルミニウム配線である。 第3図(a)〜(c)は本発明の第3の実施例を説明す
るための断面図である。同図において、310はP型シ
リコン基板、311はチャネルストッパー、312はフ
ィールド酸化膜、313はSiO2膜、314は過飽和
珪弗化水素酸+SiO2+NH40H水溶液、315は
溶槽、315′はヒーター 316はゲート電極、31
7はn+拡散層である。 第4図は本発明の第4の実施例を説明するための断面図
である。同図において、400はP型シリコン基板、4
10はP+拡散層、420はフィールド酸化膜、430
は第1ゲートSiO2、440はフローティング・ゲー
ト電極、450は−22= ?2ゲー}SiO■、460はコントロール・ゲート電
極である。 第5図(a)〜(e)は、本発明の第5の実施例である
2層金配線構造体の製造方法を示す工程断面図である。 同図において、501は半導体素子基板、502は絶縁
膜、503はバリア金属膜(チタン含有タングステン膜
)、504は第1の金配線、505はプラズマ化学気相
或長シリコン酸化膜、506は本発明に基づく二酸化珪
素膜、507は開孔、508はチタン含有タングステン
膜、509は第2の金配線である。 第6図(a)〜(c)は、本発明の第6の実施例をある
2層金配線構造体を有するMOS型半導体装置の製造方
法を示す工程断面図である。同図において、601は半
導体基板、602,602’は素子分離領域、603は
ゲート酸化膜、604はポリシリコンゲート、605は
ソース領域、606はドレイン領域、607は第1の層
間絶縁膜(PSG膜)、608,608’は第10開孔
、609,609′はバリア金属膜(チタン含有タング
ステン膜)、610,610’は第1の金配線、611
はプラズマ化学気相戒長シリコン酸化膜、612は本発
明に基づく二酸化珪素膜、613は第2の開孔、614
はチタン含有タングステン膜、6l5は第2の金配線で
ある。 第7図は、従来の化学気相成長法による二酸化珪素膜を
層間絶縁膜として用いた2層配線構造体の断面図である
。同図において、701は半導体素子基板、702は第
1の配線、703は化学気相戊長法による二酸化珪素膜
、704は開孔、705は第2の配線である。

Claims (5)

    【特許請求の範囲】
  1. (1)珪弗化水素酸(H_2SiF_6)水溶液に、二
    酸化珪素粉末を溶解・飽和せしめた水溶液に弗化水素酸
    を消費するような添加物を添加して形成した常時過飽和
    状態に保たれた水溶液中に半導体基板を浸漬せしめるこ
    とによって二酸化珪素膜を堆積する工程を有することを
    特徴とする半導体装置の製造方法
  2. (2)半導体装置の多層配線構造体において、珪弗化水
    素酸(H_2SiF_6)水溶液に、二酸化珪素粉末を
    溶解・飽和せしめた水溶液に弗化水素酸を消費するよう
    な添加物を添加して形成した常時過飽和状態に保たれた
    水溶液中に浸漬せしめることによって堆積した二酸化珪
    素膜を、層間絶縁膜の少くとも一部に用いることを特徴
    とする半導体装置の製造方法
  3. (3)上記の溶液の温度は30〜50℃の間のある一定
    の温度に保たれていることを特徴とする請求項(2)に
    記載の半導体装置の製造方法
  4. (4)MOS電界効果トランジスターを能動素子として
    使用する集積回路装置の製造方法において、少なくとも
    一部の前記MOSトランジスターのゲート絶縁膜を、珪
    弗化水素酸(H_2SiF_6)水溶液に、二酸化珪素
    粉末を溶解・飽和した水溶液に弗化水素酸を消費するホ
    ウ酸、水酸化アンモニウム等の添加物を混入させて形成
    した常時過飽和状態に保たれた水溶液中に半導体基板を
    浸漬することにより形成した二酸化珪素膜で形成する工
    程を有することを特徴とする半導体集積回路装置の製造
    方法
  5. (5)絶縁膜を介して下側にバリア金属膜を有する第1
    の金配線が形成された半導体素子基板上にスパッタ法、
    プラズマ化学気相成長法によってシリコン酸化膜、又は
    、シリコン窒化膜、又は、シリコン酸化窒化膜を形成す
    る工程と、続いて、珪弗化水素酸(H_2SIF_6)
    水溶液に、二酸化珪素粉末を溶解・飽和せしめた水溶液
    に弗化水素酸を消費するような添加物を添加して形成し
    た常時過飽和状態に保たれ、かつ、液温が30〜50℃
    の間のある一定の温度に保たれた水溶液中に浸漬せしめ
    ることによって二酸化珪素膜を形成する工程と、公知の
    フォトエッチング技術を用いて開孔を形成する工程と、
    続いて、給電用の金属膜としてチタン系又はタングステ
    ン系の金属膜と金薄膜とを連続してスパッタ形成する工
    程と、公知のフォトリソグラフィー技術を用いてパター
    ニングされたフォトレジスト膜を形成する工程と、電解
    メッキ法により第2の金配線を形成する工程と、該フォ
    トレジスト膜を除去した後に、第2の金配線以外の部分
    の給電時に用いた金属膜を、イオンミリング、又は、反
    応性イオンエッチング又は、反応性イオンビームエッチ
    ングによって除去する工程とを含み、さらに、上記の工
    程を繰り返すことによって多層化せしめることを特徴と
    する半導体装置の金多層配線構造体の製造方法
JP15858989A 1989-06-20 1989-06-20 半導体装置の製造方法 Pending JPH0322551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15858989A JPH0322551A (ja) 1989-06-20 1989-06-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15858989A JPH0322551A (ja) 1989-06-20 1989-06-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0322551A true JPH0322551A (ja) 1991-01-30

Family

ID=15674993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15858989A Pending JPH0322551A (ja) 1989-06-20 1989-06-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0322551A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175635A (ja) * 1989-12-04 1991-07-30 Nec Corp 半導体装置の多層配線構造体
JPH05259154A (ja) * 1992-03-04 1993-10-08 Nec Corp 半導体装置の製造方法
JP2010087458A (ja) * 2008-09-02 2010-04-15 Hikari Kobayashi 絶縁性被膜の形成方法および半導体装置の製造方法。

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281432A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 塗布ガラス膜
JPH02161727A (ja) * 1988-12-15 1990-06-21 Toshiba Corp 薄膜形成方法及びこれを用いた半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281432A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 塗布ガラス膜
JPH02161727A (ja) * 1988-12-15 1990-06-21 Toshiba Corp 薄膜形成方法及びこれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175635A (ja) * 1989-12-04 1991-07-30 Nec Corp 半導体装置の多層配線構造体
JPH05259154A (ja) * 1992-03-04 1993-10-08 Nec Corp 半導体装置の製造方法
JP2010087458A (ja) * 2008-09-02 2010-04-15 Hikari Kobayashi 絶縁性被膜の形成方法および半導体装置の製造方法。

Similar Documents

Publication Publication Date Title
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US6614098B1 (en) Semiconductor devices and fabrication thereof
US6905953B2 (en) Selective passivation of exposed silicon
EP0383610B1 (en) Manufacturing method of semiconductor device
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPH0322551A (ja) 半導体装置の製造方法
EP0032042B1 (en) An insulated gate field effect transistor
JP4397899B2 (ja) 半導体装置の作製方法
JPS6266679A (ja) 半導体装置の製造方法
JPS61150276A (ja) 半導体装置
JPS63302537A (ja) 集積回路の製造方法
JPH01239940A (ja) 半導体装置
JPH07283166A (ja) コンタクトホールの作製方法
KR100272653B1 (ko) 반도체 소자의 제조방법
JPH0729852A (ja) 半導体装置の製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH03149818A (ja) 半導体装置およびその製造方法
JPS59124742A (ja) 半導体装置の製造方法
JPS5929137B2 (ja) 半導体装置及びその製造方法
JPS63283064A (ja) ポリサイドパタ−ンの形成方法
JPS6135563A (ja) 薄膜トランジスタの製造方法
JPH0485824A (ja) タングステン薄膜の形成方法並びに半導体装置の製造方法
JPS60103615A (ja) 半導体装置
KR20030094624A (ko) 반도체 소자의 층간절연막 형성방법