JPH10256539A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10256539A JPH10256539A JP9055275A JP5527597A JPH10256539A JP H10256539 A JPH10256539 A JP H10256539A JP 9055275 A JP9055275 A JP 9055275A JP 5527597 A JP5527597 A JP 5527597A JP H10256539 A JPH10256539 A JP H10256539A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gate electrode
- layer
- gate insulating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000009826 distribution Methods 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 194
- 229910052757 nitrogen Inorganic materials 0.000 claims description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 245
- 229910052710 silicon Inorganic materials 0.000 description 76
- 239000010703 silicon Substances 0.000 description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 75
- 229910052581 Si3N4 Inorganic materials 0.000 description 54
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 54
- 239000007789 gas Substances 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 24
- 238000002513 implantation Methods 0.000 description 22
- 229910052796 boron Inorganic materials 0.000 description 21
- -1 boron ions Chemical class 0.000 description 14
- 238000002955 isolation Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011088 calibration curve Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
(57)【要約】
【課題】ＭＩＳ（metal insulator semiconductor)型電
界効果トランジスタを有する半導体装置に関し、ホット
キャリア耐性をさらに高くするとともに、不純物イオン
のゲート絶縁層の突き抜けを防止してトランジスタの駆
動電圧の閾値のバラツキを小さくすること。 【解決手段】半導体基板１上に形成された第１の窒化酸
化物よりなるゲート絶縁層４と、前記ゲート絶縁層４上
に形成されたゲート電極５と、前記ゲート電極５の両側
方の前記半導体基板１に形成されたソース／ドレイン領
域６ｓ，６ｄと、前記半導体基板１表面のうち前記ソー
ス／ドレイン領域６ｓ，６ｄを覆い、かつ、前記ゲート
絶縁層４とは異なる層厚方向での窒素濃度分布を有する
窒化酸化絶縁層４ａとを含む。
界効果トランジスタを有する半導体装置に関し、ホット
キャリア耐性をさらに高くするとともに、不純物イオン
のゲート絶縁層の突き抜けを防止してトランジスタの駆
動電圧の閾値のバラツキを小さくすること。 【解決手段】半導体基板１上に形成された第１の窒化酸
化物よりなるゲート絶縁層４と、前記ゲート絶縁層４上
に形成されたゲート電極５と、前記ゲート電極５の両側
方の前記半導体基板１に形成されたソース／ドレイン領
域６ｓ，６ｄと、前記半導体基板１表面のうち前記ソー
ス／ドレイン領域６ｓ，６ｄを覆い、かつ、前記ゲート
絶縁層４とは異なる層厚方向での窒素濃度分布を有する
窒化酸化絶縁層４ａとを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、より詳しくは、ＭＩＳ（metalinsulat
or semiconductor)型電界効果トランジスタを有する半
導体装置及びその製造方法に関する。
製造方法に関し、より詳しくは、ＭＩＳ（metalinsulat
or semiconductor)型電界効果トランジスタを有する半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年の半導体素子の微細化、高集積化に
よってゲート絶縁層の薄層化が進んでいて、これに伴
い、半導体素子のホットキャリア耐性の低下、及び、ゲ
ート電極構成材料に含まれる不純物の基板への抜けが問
題となっている。ＭＩＳ型電界効果トランジスタ、例え
ばＰＭＯＳトランジスタは、一般に、例えば図９(a) 〜
(c) に示すような工程を経て形成される。
よってゲート絶縁層の薄層化が進んでいて、これに伴
い、半導体素子のホットキャリア耐性の低下、及び、ゲ
ート電極構成材料に含まれる不純物の基板への抜けが問
題となっている。ＭＩＳ型電界効果トランジスタ、例え
ばＰＭＯＳトランジスタは、一般に、例えば図９(a) 〜
(c) に示すような工程を経て形成される。
【０００３】まず、図９(a) に示すように、シリコン基
板101 の素子分離領域の表面を選択酸化して素子分離用
酸化層（ＬＯＣＯＳ）102 を形成し、ついで、素子分離
用酸化層102 に囲まれた素子形成領域にｎ型不純物を導
入してｎ型ウェル103 を形成し、ついで、シリコン基板
101 表面の素子形成領域を熱酸化してゲート絶縁層104
を形成する。
板101 の素子分離領域の表面を選択酸化して素子分離用
酸化層（ＬＯＣＯＳ）102 を形成し、ついで、素子分離
用酸化層102 に囲まれた素子形成領域にｎ型不純物を導
入してｎ型ウェル103 を形成し、ついで、シリコン基板
101 表面の素子形成領域を熱酸化してゲート絶縁層104
を形成する。
【０００４】次に、ゲート絶縁層104 及び素子分離用酸
化層の上に多結晶シリコン層を形成した後に、その多結
晶シリコン層をフォトリソグラフィーによりパターニン
グして図９(b) に示すようにゲート電極105 を形成す
る。その後に、図９(c) に示すように、イオン注入法な
どによってホウ素などのｐ型不純物をゲート電極105 、
シリコン基板１に導入し、これによりゲート電極105 の
導電率を高くするとともに、ゲート電極105 の両側方に
低濃度の不純物拡散層106s、106dを形成する。
化層の上に多結晶シリコン層を形成した後に、その多結
晶シリコン層をフォトリソグラフィーによりパターニン
グして図９(b) に示すようにゲート電極105 を形成す
る。その後に、図９(c) に示すように、イオン注入法な
どによってホウ素などのｐ型不純物をゲート電極105 、
シリコン基板１に導入し、これによりゲート電極105 の
導電率を高くするとともに、ゲート電極105 の両側方に
低濃度の不純物拡散層106s、106dを形成する。
【０００５】続いて、ゲート電極105 の側方に絶縁性の
サイドウォール107 を形成した後に、ゲート電極105 及
びサイドウォール107 をマスクに使用してゲート電極10
5 の側方に高濃度の不純物拡散層108s、108dを形成す
る。その高濃度の不純物拡散層107s、107dと低濃度の不
純物拡散層106s、106dによってＬＤＤ(lightly doped d
rain) 構造のソース領域109s、ドレイン領域109dが構成
される。
サイドウォール107 を形成した後に、ゲート電極105 及
びサイドウォール107 をマスクに使用してゲート電極10
5 の側方に高濃度の不純物拡散層108s、108dを形成す
る。その高濃度の不純物拡散層107s、107dと低濃度の不
純物拡散層106s、106dによってＬＤＤ(lightly doped d
rain) 構造のソース領域109s、ドレイン領域109dが構成
される。
【０００６】ところで、ゲート絶縁層104 の材料として
シリコン酸化層を使用しているが、不純物としてホウ素
をシリコン基板にイオン注入すると、その不純物がゲー
ト電極105 を突き抜けてｎ型ウェル103 の表層のｎ型不
純物濃度を低下させることになる。このため、低濃度の
ｐ型の不純物拡散層106s、106dとｎ型ウェル103 による
ｐｎ接合は、その表層よりも深い部分で発生してしま
う。また、ＭＯＳトランジスタでは、微細化が進むにつ
れてより一層のホットキャリア耐性の向上が要求されて
いる。
シリコン酸化層を使用しているが、不純物としてホウ素
をシリコン基板にイオン注入すると、その不純物がゲー
ト電極105 を突き抜けてｎ型ウェル103 の表層のｎ型不
純物濃度を低下させることになる。このため、低濃度の
ｐ型の不純物拡散層106s、106dとｎ型ウェル103 による
ｐｎ接合は、その表層よりも深い部分で発生してしま
う。また、ＭＯＳトランジスタでは、微細化が進むにつ
れてより一層のホットキャリア耐性の向上が要求されて
いる。
【０００７】このような事情から、ゲート絶縁層として
窒化酸化シリコン（SiON) 層を用いることにより、その
窒化酸化シリコン層によってゲート電極でのホウ素イオ
ンの突き抜けを防止するという報告や、半導体基板のう
ちソース領域及びドレイン領域の上面に窒化酸化層を形
成してホットキャリア耐性を向上させるという報告があ
る。
窒化酸化シリコン（SiON) 層を用いることにより、その
窒化酸化シリコン層によってゲート電極でのホウ素イオ
ンの突き抜けを防止するという報告や、半導体基板のう
ちソース領域及びドレイン領域の上面に窒化酸化層を形
成してホットキャリア耐性を向上させるという報告があ
る。
【０００８】このように窒化酸化シリコン層を用いる主
な２つの目的を同時に達成するためには、半導体基板の
主面上にゲート絶縁層として形成される窒化酸化シリコ
ン層を、ソース領域及びドレイン領域を覆う絶縁層とし
てそのまま使用することが行われている。そのようにド
レイン領域の上に窒化酸化シリコン層を形成すると、熱
酸化シリコン層に比べてドレインアバランシェホットキ
ャリアに強くなる。そして、そのような効果を高めよう
とする場合には窒化酸化シリコン層中の窒素の濃度を高
くする必要がある。
な２つの目的を同時に達成するためには、半導体基板の
主面上にゲート絶縁層として形成される窒化酸化シリコ
ン層を、ソース領域及びドレイン領域を覆う絶縁層とし
てそのまま使用することが行われている。そのようにド
レイン領域の上に窒化酸化シリコン層を形成すると、熱
酸化シリコン層に比べてドレインアバランシェホットキ
ャリアに強くなる。そして、そのような効果を高めよう
とする場合には窒化酸化シリコン層中の窒素の濃度を高
くする必要がある。
【０００９】しかし、ゲート絶縁層に窒素が多く含まれ
ていると、正孔又は電子のトラップ数が多くなり、実際
にはチャネルホットエレクトロン又はチャネルホットホ
ールの耐性を弱めることになる。また、窒素がゲート絶
縁層に導入されると、導入されない場合に比べてトラン
ジスタ特性の閾値電圧が負の方向にシフトしてしまう。
ていると、正孔又は電子のトラップ数が多くなり、実際
にはチャネルホットエレクトロン又はチャネルホットホ
ールの耐性を弱めることになる。また、窒素がゲート絶
縁層に導入されると、導入されない場合に比べてトラン
ジスタ特性の閾値電圧が負の方向にシフトしてしまう。
【００１０】このような問題に対して、例えば特開平５
−２１１３３０号公報においては、電界効果トランジス
タのソース／ドレイン領域の半導体基板の窒化酸化シリ
コン層の窒化濃度をゲート電極の下の窒化酸化シリコン
層の窒化濃度よりも濃くすることによってホットキャリ
ア耐性を高くし、かつ、低ゲート電圧で使用しても電流
駆動率が大きくなるということが記載されている。
−２１１３３０号公報においては、電界効果トランジス
タのソース／ドレイン領域の半導体基板の窒化酸化シリ
コン層の窒化濃度をゲート電極の下の窒化酸化シリコン
層の窒化濃度よりも濃くすることによってホットキャリ
ア耐性を高くし、かつ、低ゲート電圧で使用しても電流
駆動率が大きくなるということが記載されている。
【００１１】
【発明が解決しようとする課題】しかし、ゲート電極直
下の絶縁層の窒化濃度が十分高くなければ、ゲート電極
及びゲート絶縁層でのホウ素イオンの突き抜けを防止で
きないので、ゲート絶縁層を構成する窒化酸化シリコン
層の窒化濃度を単に低くしただけではそのような問題の
解決は期待できない。
下の絶縁層の窒化濃度が十分高くなければ、ゲート電極
及びゲート絶縁層でのホウ素イオンの突き抜けを防止で
きないので、ゲート絶縁層を構成する窒化酸化シリコン
層の窒化濃度を単に低くしただけではそのような問題の
解決は期待できない。
【００１２】本発明の目的とするところは、ホットキャ
リア耐性をさらに高くするとともに、不純物イオンのゲ
ート絶縁層の突き抜けを防止してトランジスタの駆動電
圧の閾値のバラツキを小さくすることができる半導体装
置及びその製造方法を提供することにある。
リア耐性をさらに高くするとともに、不純物イオンのゲ
ート絶縁層の突き抜けを防止してトランジスタの駆動電
圧の閾値のバラツキを小さくすることができる半導体装
置及びその製造方法を提供することにある。
【００１３】
（手段）上記した課題は、図１に例示するように、半導
体基板１上に形成された第１の窒化酸化物よりなるゲー
ト絶縁層４と、前記ゲート絶縁層４上に形成されたゲー
ト電極５と、前記ゲート電極５の両側方の前記半導体基
板１に形成されたソース／ドレイン領域６ｓ，６ｄと、
前記半導体基板１表面のうち前記ソース／ドレイン領域
６ｓ，６ｄを覆い、かつ、前記ゲート絶縁層４とは異な
る層厚方向での窒素濃度分布を有する窒化酸化絶縁層４
ａとを有することを特徴とする半導体装置によって解決
する。
体基板１上に形成された第１の窒化酸化物よりなるゲー
ト絶縁層４と、前記ゲート絶縁層４上に形成されたゲー
ト電極５と、前記ゲート電極５の両側方の前記半導体基
板１に形成されたソース／ドレイン領域６ｓ，６ｄと、
前記半導体基板１表面のうち前記ソース／ドレイン領域
６ｓ，６ｄを覆い、かつ、前記ゲート絶縁層４とは異な
る層厚方向での窒素濃度分布を有する窒化酸化絶縁層４
ａとを有することを特徴とする半導体装置によって解決
する。
【００１４】上記した半導体装置において、図４〜図６
に例示するように、前記窒化酸化絶縁層４ａの前記窒素
濃度は、前記半導体基板１と前記窒化酸化絶縁層４ａと
の界面に偏析していることを特徴とする。上記した半導
体装置において、図３に例示するように、前記ゲート電
極５の下の前記ゲート絶縁層４内の窒素濃度分布は、前
記半導体基板１と前記窒化酸化絶縁層４ａとの界面に偏
析せずに、層厚方向にブロードに存在することを特徴と
する。
に例示するように、前記窒化酸化絶縁層４ａの前記窒素
濃度は、前記半導体基板１と前記窒化酸化絶縁層４ａと
の界面に偏析していることを特徴とする。上記した半導
体装置において、図３に例示するように、前記ゲート電
極５の下の前記ゲート絶縁層４内の窒素濃度分布は、前
記半導体基板１と前記窒化酸化絶縁層４ａとの界面に偏
析せずに、層厚方向にブロードに存在することを特徴と
する。
【００１５】上記した半導体装置において、前記ゲート
電極５の下の前記ゲート絶縁層４内の窒素濃度分布は、
前記ゲート電極５と前記ゲート絶縁層４との界面に偏析
していることを特徴とする。また、上記した課題は、半
導体基板１上に形成され、且つ膜厚方向の窒素分布がブ
ロードな窒化酸化物よりなるゲート絶縁層４と、前記ゲ
ート絶縁層４上に形成されたゲート電極５と、前記ゲー
ト電極５の両側方の前記半導体基板１に形成されたソー
ス／ドレイン領域７ｓ，７ｄと、前記半導体基板１表面
のうち前記ソース／ドレイン領域７ｓ，７ｄを覆う絶縁
層とを有することを特徴とする半導体装置によって解決
する。この場合、前記絶縁層は酸化シリコンから形成さ
れている。
電極５の下の前記ゲート絶縁層４内の窒素濃度分布は、
前記ゲート電極５と前記ゲート絶縁層４との界面に偏析
していることを特徴とする。また、上記した課題は、半
導体基板１上に形成され、且つ膜厚方向の窒素分布がブ
ロードな窒化酸化物よりなるゲート絶縁層４と、前記ゲ
ート絶縁層４上に形成されたゲート電極５と、前記ゲー
ト電極５の両側方の前記半導体基板１に形成されたソー
ス／ドレイン領域７ｓ，７ｄと、前記半導体基板１表面
のうち前記ソース／ドレイン領域７ｓ，７ｄを覆う絶縁
層とを有することを特徴とする半導体装置によって解決
する。この場合、前記絶縁層は酸化シリコンから形成さ
れている。
【００１６】また、上記した課題は、図１(a) 〜(d) に
例示するように、半導体基板１の主面に窒化酸化物より
なるゲート絶縁層４を形成する工程と、前記ゲート絶縁
層４の上にゲート電極５を形成する工程と、前記ゲート
電極５の両側方の前記半導体基板１の主面に前記ゲート
絶縁層４とは異なる層厚方向の窒素濃度分布を有する窒
化酸化絶縁層４ａを形成する工程と、前記ゲート電極５
をマスクにして前記半導体基板１に不純物を導入してソ
ース領域６ｓ及びドレイン領域６ｄを形成する工程とを
備えたことを特徴とする半導体装置の製造方法により解
決する。
例示するように、半導体基板１の主面に窒化酸化物より
なるゲート絶縁層４を形成する工程と、前記ゲート絶縁
層４の上にゲート電極５を形成する工程と、前記ゲート
電極５の両側方の前記半導体基板１の主面に前記ゲート
絶縁層４とは異なる層厚方向の窒素濃度分布を有する窒
化酸化絶縁層４ａを形成する工程と、前記ゲート電極５
をマスクにして前記半導体基板１に不純物を導入してソ
ース領域６ｓ及びドレイン領域６ｄを形成する工程とを
備えたことを特徴とする半導体装置の製造方法により解
決する。
【００１７】その半導体装置の製造方法において、前記
ゲート絶縁層４を形成する工程において、前記窒化酸化
物中の窒素濃度を層厚方向に対してブロードに分布させ
ることを特徴とする。その半導体装置の製造方法におい
て、前記ゲート絶縁層４を形成する工程において、前記
窒化酸化物中の窒素濃度を前記ゲート絶縁層４と前記ゲ
ート電極５との界面に偏析させることを特徴とする。
ゲート絶縁層４を形成する工程において、前記窒化酸化
物中の窒素濃度を層厚方向に対してブロードに分布させ
ることを特徴とする。その半導体装置の製造方法におい
て、前記ゲート絶縁層４を形成する工程において、前記
窒化酸化物中の窒素濃度を前記ゲート絶縁層４と前記ゲ
ート電極５との界面に偏析させることを特徴とする。
【００１８】その半導体装置の製造方法において、前記
窒化酸化絶縁層４ａを形成する工程において、前記窒化
酸化絶縁層４ａ中の窒素濃度を前記窒化酸化絶縁層４ａ
と前記半導体基板１との界面に偏析させることを特徴と
する。次に、本発明の作用について説明する。本発明に
よれば、ＭＩＳトランジスタの半導体基板とゲート電極
の間のゲート絶縁層として使用する第１の窒化酸化層内
の膜厚方向の窒素濃度分布と、ゲート電極の両側方でソ
ース／ドレイン領域を覆う絶縁層として使用する第２の
窒化酸化層内の膜厚方向の窒素濃度分布を異ならせるよ
うにした。
窒化酸化絶縁層４ａを形成する工程において、前記窒化
酸化絶縁層４ａ中の窒素濃度を前記窒化酸化絶縁層４ａ
と前記半導体基板１との界面に偏析させることを特徴と
する。次に、本発明の作用について説明する。本発明に
よれば、ＭＩＳトランジスタの半導体基板とゲート電極
の間のゲート絶縁層として使用する第１の窒化酸化層内
の膜厚方向の窒素濃度分布と、ゲート電極の両側方でソ
ース／ドレイン領域を覆う絶縁層として使用する第２の
窒化酸化層内の膜厚方向の窒素濃度分布を異ならせるよ
うにした。
【００１９】本発明者らは、ＭＩＳトランジスタの閾値
のシフト量、不純物イオンの突き抜け防止、ホットキャ
リア耐性は、それぞれシリコン基板とゲート絶縁層の界
面での窒素濃度や窒素濃度分布に大きく依存しており、
多量の窒素の導入はロット間のトランジスタ特性のバラ
ツキも大きくさせる要因となることを見い出し、さら
に、窒素濃度が膜厚方向の分布を調整することにより、
ＭＩＳトランジスタ特性を向上させる最適な膜が存在す
ることを実験により確認した。
のシフト量、不純物イオンの突き抜け防止、ホットキャ
リア耐性は、それぞれシリコン基板とゲート絶縁層の界
面での窒素濃度や窒素濃度分布に大きく依存しており、
多量の窒素の導入はロット間のトランジスタ特性のバラ
ツキも大きくさせる要因となることを見い出し、さら
に、窒素濃度が膜厚方向の分布を調整することにより、
ＭＩＳトランジスタ特性を向上させる最適な膜が存在す
ることを実験により確認した。
【００２０】例えば、第１の窒化酸化層の窒素濃度分布
としては、ブロードに窒素が分布したものや、ゲート電
極との界面に窒素が偏析したものがある。さらに、第２
の窒化酸化層の窒素濃度分布としては半導体基板との界
面に窒素が偏析したものがある。窒素濃度がブロードに
分布するということは、第１の窒化酸化層と半導体基板
との界面の近傍での窒素濃度が膜厚方向に実質的に変化
しないような分布を有することを示している。
としては、ブロードに窒素が分布したものや、ゲート電
極との界面に窒素が偏析したものがある。さらに、第２
の窒化酸化層の窒素濃度分布としては半導体基板との界
面に窒素が偏析したものがある。窒素濃度がブロードに
分布するということは、第１の窒化酸化層と半導体基板
との界面の近傍での窒素濃度が膜厚方向に実質的に変化
しないような分布を有することを示している。
【００２１】これにより、第１の窒化酸化層での窒素濃
度分布により、不純物イオン注入の際に突き抜けにくく
且つキャリアトラップが少なくするとともに、第２の窒
化シリコン層での窒素濃度分布によりホットキャリア耐
性を向上することができる。また、ゲート絶縁層の窒化
濃度分布をブロードに形成するとともに、ソース／ドレ
イン領域を覆う絶縁層として酸化シリコン層を用いても
よく、これによればゲート電極の縁部での耐圧劣化がシ
リコン絶縁層によって防止され、しかも安定した膜厚を
得ることができるので、ＬＤＤ構造のソース／ドレイン
領域の浅い不純物拡散層の深さを安定させることができ
る。
度分布により、不純物イオン注入の際に突き抜けにくく
且つキャリアトラップが少なくするとともに、第２の窒
化シリコン層での窒素濃度分布によりホットキャリア耐
性を向上することができる。また、ゲート絶縁層の窒化
濃度分布をブロードに形成するとともに、ソース／ドレ
イン領域を覆う絶縁層として酸化シリコン層を用いても
よく、これによればゲート電極の縁部での耐圧劣化がシ
リコン絶縁層によって防止され、しかも安定した膜厚を
得ることができるので、ＬＤＤ構造のソース／ドレイン
領域の浅い不純物拡散層の深さを安定させることができ
る。
【００２２】なお、ＭＩＳトランジスタの基板の材料と
しては、シリコン、ゲルマニウムなどの単元素の半導体
から構成されるものばかりでなく、化合物半導体から構
成されるものも含む。
しては、シリコン、ゲルマニウムなどの単元素の半導体
から構成されるものばかりでなく、化合物半導体から構
成されるものも含む。
【００２３】
【発明の実施の形態】そこで、以下に本発明の実施の形
態を図面に基づいて説明する。まず、ソース／ドレイン
領域にＬＤＤ構造の採用しないＭＯＳトランジスタの製
造工程を第１例として、ＬＤＤ構造のソース／ドレイン
領域を有するＭＯＳトランジスタの製造工程を第２例と
して説明する。
態を図面に基づいて説明する。まず、ソース／ドレイン
領域にＬＤＤ構造の採用しないＭＯＳトランジスタの製
造工程を第１例として、ＬＤＤ構造のソース／ドレイン
領域を有するＭＯＳトランジスタの製造工程を第２例と
して説明する。
【００２４】第１例 図１、図２は、ＬＤＤ構造を有しないソース領域とドレ
イン領域を有するＭＯＳトランジスタの形成工程を示す
断面図である。まず、図１(a) に示す状態になるまでの
工程を説明する。シリコン（半導体）基板１の上には、
選択酸化法によって層厚２５０nmの素子分離用酸化層２
が形成されており、素子分離用酸化層２に囲まれた領域
は、素子形成領域Ａとなっている。
イン領域を有するＭＯＳトランジスタの形成工程を示す
断面図である。まず、図１(a) に示す状態になるまでの
工程を説明する。シリコン（半導体）基板１の上には、
選択酸化法によって層厚２５０nmの素子分離用酸化層２
が形成されており、素子分離用酸化層２に囲まれた領域
は、素子形成領域Ａとなっている。
【００２５】その素子形成領域Ａには、素子分離用酸化
層２をマスクにして、燐、砒素などのｎ型不純物が導入
され、これによりシリコン基板１の素子形成領域Ａには
Ｎウェル３が形成されている。次に、シリコン基板１を
縦型拡散炉（不図示）内に入れ、その中において９５０
℃の酸化窒素（N2O ）ガス雰囲気にシリコン基板１表面
をさらすことにより、シリコン基板１表面の素子形成領
域Ａに層厚６nmの第１の窒化酸化シリコン層４を形成す
る。
層２をマスクにして、燐、砒素などのｎ型不純物が導入
され、これによりシリコン基板１の素子形成領域Ａには
Ｎウェル３が形成されている。次に、シリコン基板１を
縦型拡散炉（不図示）内に入れ、その中において９５０
℃の酸化窒素（N2O ）ガス雰囲気にシリコン基板１表面
をさらすことにより、シリコン基板１表面の素子形成領
域Ａに層厚６nmの第１の窒化酸化シリコン層４を形成す
る。
【００２６】その後に、シリコン基板１の第１の窒化酸
化シリコン層４及び素子分離用酸化層２の上に多結晶シ
リコン層をＣＶＤによって１８０nmの厚さに成長する。
続いて、多結晶シリコン層をフォトリソグラフィーによ
ってパターニングし、これにより素子形成領域Ａの中央
を通るゲート電極５を形成する。素子形成領域Ａのうち
ゲート電極５の両側方の領域は、それぞれソース／ドレ
イン領域となる。
化シリコン層４及び素子分離用酸化層２の上に多結晶シ
リコン層をＣＶＤによって１８０nmの厚さに成長する。
続いて、多結晶シリコン層をフォトリソグラフィーによ
ってパターニングし、これにより素子形成領域Ａの中央
を通るゲート電極５を形成する。素子形成領域Ａのうち
ゲート電極５の両側方の領域は、それぞれソース／ドレ
イン領域となる。
【００２７】次に、急速熱処理装置（不図示）のチャン
バ内にシリコン基板１を入れた状態で、そのチャンバ内
を８５０℃のアンモニア(NH3) ガスを含む雰囲気に設定
し、その雰囲気内にシリコン基板１を６０秒間晒した後
に、チャンバ内のガスを窒素（N2）に置換する。そのNH
3 ガスによれば、図１(b) に示すように、ゲート電極５
の両側方の第１の窒化酸化シリコン層４の窒素濃度が高
くなって、高窒素濃度の第２の窒化酸化シリコン層４ａ
となる。
バ内にシリコン基板１を入れた状態で、そのチャンバ内
を８５０℃のアンモニア(NH3) ガスを含む雰囲気に設定
し、その雰囲気内にシリコン基板１を６０秒間晒した後
に、チャンバ内のガスを窒素（N2）に置換する。そのNH
3 ガスによれば、図１(b) に示すように、ゲート電極５
の両側方の第１の窒化酸化シリコン層４の窒素濃度が高
くなって、高窒素濃度の第２の窒化酸化シリコン層４ａ
となる。
【００２８】その後に、チャンバ内の窒素ガスを N2Oガ
スに置換し、この状態でチャンバ内の温度を９００℃に
上昇して、図１(c) に示すように、シリコン基板１をそ
の雰囲気内に入れて６０秒間維持する。ここまでの工程
においては、１次の NH3の雰囲気の温度や処理時間を変
化させることにより、ゲート電極５の両側の第２の窒化
酸化シリコン層４の窒素濃度を制御することができ、し
かも窒化酸化シリコン層４とシリコン基板１との界面の
部分で局所的に窒素濃度を制御できる。その界面では、
窒素とシリコンとの結合が容易となるからである。
スに置換し、この状態でチャンバ内の温度を９００℃に
上昇して、図１(c) に示すように、シリコン基板１をそ
の雰囲気内に入れて６０秒間維持する。ここまでの工程
においては、１次の NH3の雰囲気の温度や処理時間を変
化させることにより、ゲート電極５の両側の第２の窒化
酸化シリコン層４の窒素濃度を制御することができ、し
かも窒化酸化シリコン層４とシリコン基板１との界面の
部分で局所的に窒素濃度を制御できる。その界面では、
窒素とシリコンとの結合が容易となるからである。
【００２９】即ち、ゲート電極５の両側方にある第２の
窒化酸化シリコン層４ａ及びシリコン基板１中の窒素濃
度のピークは、第２の窒化酸化シリコン層４ａとシリコ
ン基板１との界面寄りに存在するように制御する。これ
により、ゲート電極５の両側の第２の窒化酸化シリコン
層４ａ中の窒素濃度分布が、ゲート電極５の直下にある
第１の窒化酸化シリコン層（ゲート絶縁層）４ａ中の窒
素濃度分布と異なることになる。
窒化酸化シリコン層４ａ及びシリコン基板１中の窒素濃
度のピークは、第２の窒化酸化シリコン層４ａとシリコ
ン基板１との界面寄りに存在するように制御する。これ
により、ゲート電極５の両側の第２の窒化酸化シリコン
層４ａ中の窒素濃度分布が、ゲート電極５の直下にある
第１の窒化酸化シリコン層（ゲート絶縁層）４ａ中の窒
素濃度分布と異なることになる。
【００３０】なお、図１(c) に示したように、NH3 ガス
をN2 Oに換えた後の２回目の窒化酸化処理は、主に、NH
3 ガスの雰囲気において第２の窒化酸化シリコン層４ａ
に導入された水素元素を除去する目的で行っている。続
いて、ゲート電極５及び素子分離用酸化層２をマスクに
使用して、ホウ素等のｐ型不純物をゲート電極の両側の
シリコン基板１に導入し、これによりｐ型のソース領域
６ｓ及びドレイン領域６ｄを形成する。不純物拡散層６
ｓ，６ｄの端部は、ゲート電極５の下の縁部に広がった
第２の窒化酸化シリコン層４ｂによって覆われるいこと
になる。
をN2 Oに換えた後の２回目の窒化酸化処理は、主に、NH
3 ガスの雰囲気において第２の窒化酸化シリコン層４ａ
に導入された水素元素を除去する目的で行っている。続
いて、ゲート電極５及び素子分離用酸化層２をマスクに
使用して、ホウ素等のｐ型不純物をゲート電極の両側の
シリコン基板１に導入し、これによりｐ型のソース領域
６ｓ及びドレイン領域６ｄを形成する。不純物拡散層６
ｓ，６ｄの端部は、ゲート電極５の下の縁部に広がった
第２の窒化酸化シリコン層４ｂによって覆われるいこと
になる。
【００３１】その後に、特に図示しないが、全体に層間
絶縁層を形成し、ついで層間絶縁層にコンタクトホール
を形成し、層間絶縁層の上に形成する配線をコンタクト
ホールを通してソース領域６ｓ、ドレイン領域６ｄ、又
はゲート電極５に接続することになる。第２例 次に、ソース領域及びドレイン領域としてＬＤＤ構造の
不純物拡散層を採用するＭＯＳトランジスタの製造工程
について説明する。
絶縁層を形成し、ついで層間絶縁層にコンタクトホール
を形成し、層間絶縁層の上に形成する配線をコンタクト
ホールを通してソース領域６ｓ、ドレイン領域６ｄ、又
はゲート電極５に接続することになる。第２例 次に、ソース領域及びドレイン領域としてＬＤＤ構造の
不純物拡散層を採用するＭＯＳトランジスタの製造工程
について説明する。
【００３２】まず、第１例と同様にして、シリコン基板
１の素子形成領域Ａの表面に第１の窒化酸化シリコン層
４を形成し、ついでシリコン基板１の素子形成領域Ａに
ゲート電極５を形成した後に、図２(a) に示すように、
ゲート電極５及び素子分離用酸化層２をマスクに使用し
てｐ型不純物をシリコン基板１に導入して浅い低濃度の
不純物拡散層７ｓ，７ｄを形成する。
１の素子形成領域Ａの表面に第１の窒化酸化シリコン層
４を形成し、ついでシリコン基板１の素子形成領域Ａに
ゲート電極５を形成した後に、図２(a) に示すように、
ゲート電極５及び素子分離用酸化層２をマスクに使用し
てｐ型不純物をシリコン基板１に導入して浅い低濃度の
不純物拡散層７ｓ，７ｄを形成する。
【００３３】その後に、第１の窒化酸化シリコン層４と
低濃度の不純物拡散層（シリコン基板）７ｓ，７ｄの界
面近傍に窒素のピークが存在するように、第１例と同様
な条件で第１の窒化酸化シリコン層４の周囲の雰囲気を
NH3 とN2とN2O の順に変えてゲート電極５の両側方の第
１の窒化酸化シリコン層４の一部に窒素を導入する。こ
こで、第１の窒化酸化シリコン層４のうち窒素を増加さ
せた部分を第２の窒化酸化シリコン層４ｂとする。この
第２の窒化酸化シリコン層４ｂは、ゲート電極５の下の
縁部にも広がって形成され、これにより、低濃度の不純
物拡散層７ｓ，７ｄの端部を覆うことになる。
低濃度の不純物拡散層（シリコン基板）７ｓ，７ｄの界
面近傍に窒素のピークが存在するように、第１例と同様
な条件で第１の窒化酸化シリコン層４の周囲の雰囲気を
NH3 とN2とN2O の順に変えてゲート電極５の両側方の第
１の窒化酸化シリコン層４の一部に窒素を導入する。こ
こで、第１の窒化酸化シリコン層４のうち窒素を増加さ
せた部分を第２の窒化酸化シリコン層４ｂとする。この
第２の窒化酸化シリコン層４ｂは、ゲート電極５の下の
縁部にも広がって形成され、これにより、低濃度の不純
物拡散層７ｓ，７ｄの端部を覆うことになる。
【００３４】これにより、ゲート電極５の両側の第２の
窒化酸化シリコン層４ｂ中の窒素濃度分布が、ゲート電
極５の直下にある第１の窒化酸化シリコン層（ゲート絶
縁層）４中の窒素濃度分布と異なることになる。続い
て、ＣＶＤによりSiO2層を全体に成長して、ゲート電極
１及びシリコン基板１をSiO2によって覆う。
窒化酸化シリコン層４ｂ中の窒素濃度分布が、ゲート電
極５の直下にある第１の窒化酸化シリコン層（ゲート絶
縁層）４中の窒素濃度分布と異なることになる。続い
て、ＣＶＤによりSiO2層を全体に成長して、ゲート電極
１及びシリコン基板１をSiO2によって覆う。
【００３５】次に、反応性イオンエッチングによってSi
O2層を垂直方向にエッチングし、これにより、図２(c)
に示すように、ゲート電極５の側部のSiO2層を絶縁性の
サイドウォール８として残す。その後に、ゲート電極５
及びサイドウォール８をマスクにしてｐ型不純物をシリ
コン基板１に導入して、ゲート電極５及びサイドウォー
ル８の外方のシリコン基板１に深い高濃度の不純物拡散
層９ｓ，９ｄを形成する。そのような高濃度の不純物拡
散層９ｓ，９ｄと上記した低濃度の不純物拡散層７ｓ，
７ｄによってＬＤＤ構造のソース領域１０ｓ及びドレイ
ン領域１０ｄが構成される。
O2層を垂直方向にエッチングし、これにより、図２(c)
に示すように、ゲート電極５の側部のSiO2層を絶縁性の
サイドウォール８として残す。その後に、ゲート電極５
及びサイドウォール８をマスクにしてｐ型不純物をシリ
コン基板１に導入して、ゲート電極５及びサイドウォー
ル８の外方のシリコン基板１に深い高濃度の不純物拡散
層９ｓ，９ｄを形成する。そのような高濃度の不純物拡
散層９ｓ，９ｄと上記した低濃度の不純物拡散層７ｓ，
７ｄによってＬＤＤ構造のソース領域１０ｓ及びドレイ
ン領域１０ｄが構成される。
【００３６】その後に、特に図示しないが、層間絶縁層
を形成し、ついで層間絶縁層にコンタクトホールを形成
し、層間絶縁層の上に配線をコンタクトホールを通して
ソース領域１０ｓ、ドレイン領域１０ｄ又はゲート電極
５に接続する。なお、上記した第１例及び第２例では、
ゲート電極５の両側の第１の窒化酸化シリコン層４を除
去しない工程を説明したが、ゲート電極５を形成した後
に、ゲート電極５の両側の第１の窒化酸化シリコン層４
を除去し、その後に、シリコン基板１の表面に再び第１
の窒化酸化シリコン層４を成長するようにしてもよい。
を形成し、ついで層間絶縁層にコンタクトホールを形成
し、層間絶縁層の上に配線をコンタクトホールを通して
ソース領域１０ｓ、ドレイン領域１０ｄ又はゲート電極
５に接続する。なお、上記した第１例及び第２例では、
ゲート電極５の両側の第１の窒化酸化シリコン層４を除
去しない工程を説明したが、ゲート電極５を形成した後
に、ゲート電極５の両側の第１の窒化酸化シリコン層４
を除去し、その後に、シリコン基板１の表面に再び第１
の窒化酸化シリコン層４を成長するようにしてもよい。
【００３７】また、上記した説明では、シリコン基板と
窒化酸化シリコン層との界面に窒素濃度のピークを付与
するために、急速熱処理装置においてNH3 ガス雰囲気に
窒化酸化シリコン層を晒し、ついで、NH3 ガスをN2ガス
に置換した後に、窒化酸化シリコン層を N2Oガスに晒す
方法を採用している。しかし、その他の方法を採用して
もよく、例えば、急速熱処理装置において N2Oガス雰囲
気で処理する方法、NOガス雰囲気で処理する方法を用い
てもよい。また、それらの場合、急速熱処理装置の代わ
りに縦型拡散炉を用いてもよい。
窒化酸化シリコン層との界面に窒素濃度のピークを付与
するために、急速熱処理装置においてNH3 ガス雰囲気に
窒化酸化シリコン層を晒し、ついで、NH3 ガスをN2ガス
に置換した後に、窒化酸化シリコン層を N2Oガスに晒す
方法を採用している。しかし、その他の方法を採用して
もよく、例えば、急速熱処理装置において N2Oガス雰囲
気で処理する方法、NOガス雰囲気で処理する方法を用い
てもよい。また、それらの場合、急速熱処理装置の代わ
りに縦型拡散炉を用いてもよい。
【００３８】以上、２つのＭＯＳトランジスタの製造工
程について説明したが、それらの製造工程において従来
と異なる点は、ゲート絶縁層を構成する第１の窒化酸化
シリコン層４とソース／ドレイン領域を覆う第２の窒化
酸化シリコン層４ａ，４ｂの窒素分布を異なるようにし
たことである。そこで次に、上記した第１の窒化酸化シ
リコン層４と第２の窒化酸化シリコン層４ａ，４ｂの窒
素分布について説明する。
程について説明したが、それらの製造工程において従来
と異なる点は、ゲート絶縁層を構成する第１の窒化酸化
シリコン層４とソース／ドレイン領域を覆う第２の窒化
酸化シリコン層４ａ，４ｂの窒素分布を異なるようにし
たことである。そこで次に、上記した第１の窒化酸化シ
リコン層４と第２の窒化酸化シリコン層４ａ，４ｂの窒
素分布について説明する。
【００３９】まず、縦型拡散炉を用いてN2O ガスを含む
温度９５０℃の雰囲気で第１の窒化酸化窒化シリコン層
をシリコン基板の上に６nmの厚さに形成し、これをＳＩ
ＭＳ分析したところ、図３に示すような分析結果が得ら
れた。この酸化窒化シリコン層では、窒素の濃度分布が
ブロードとなっていることがわかる。次に、縦型拡散炉
を用いて希釈酸素雰囲気中有で層厚約５．３nmの酸化シ
リコン層を形成し、その後に急速熱処理装置を用いて酸
化シリコン層をNH3 ガスを含む雰囲気に晒して酸化シリ
コン層を酸化窒化シリコン層に変え、ついで、急速熱処
理装置の炉内のNH3 ガスをN2ガスに置換した後に、その
炉内にNO2 ガスを導入して９００℃で酸化窒化シリコン
層を６０秒間その雰囲気に晒して層中の水素を除去し、
その後の酸化窒化シリコン層をＳＩＭＳ分析したとこ
ろ、図４〜図６に示すような分析結果が得られた。
温度９５０℃の雰囲気で第１の窒化酸化窒化シリコン層
をシリコン基板の上に６nmの厚さに形成し、これをＳＩ
ＭＳ分析したところ、図３に示すような分析結果が得ら
れた。この酸化窒化シリコン層では、窒素の濃度分布が
ブロードとなっていることがわかる。次に、縦型拡散炉
を用いて希釈酸素雰囲気中有で層厚約５．３nmの酸化シ
リコン層を形成し、その後に急速熱処理装置を用いて酸
化シリコン層をNH3 ガスを含む雰囲気に晒して酸化シリ
コン層を酸化窒化シリコン層に変え、ついで、急速熱処
理装置の炉内のNH3 ガスをN2ガスに置換した後に、その
炉内にNO2 ガスを導入して９００℃で酸化窒化シリコン
層を６０秒間その雰囲気に晒して層中の水素を除去し、
その後の酸化窒化シリコン層をＳＩＭＳ分析したとこ
ろ、図４〜図６に示すような分析結果が得られた。
【００４０】図４〜図６は、NH3 ガスを含む雰囲気に酸
化シリコン層をさらす際の温度を、７５０℃、８００
℃、８５０℃と変えた場合の違いを示している。これら
の酸化窒化シリコン層では、その内部の窒素の濃度分布
の層厚方向の変化が図３に比べて大きく、しかもシリコ
ン基板と窒化酸化シリコンの界面に尖鋭なピークをもっ
ていることに特徴がある。しかも、NH3 ガス雰囲気中の
温度を高くするほど、窒素の含有量が増えてその界面に
おける窒素濃度が大きくなることがわかる。
化シリコン層をさらす際の温度を、７５０℃、８００
℃、８５０℃と変えた場合の違いを示している。これら
の酸化窒化シリコン層では、その内部の窒素の濃度分布
の層厚方向の変化が図３に比べて大きく、しかもシリコ
ン基板と窒化酸化シリコンの界面に尖鋭なピークをもっ
ていることに特徴がある。しかも、NH3 ガス雰囲気中の
温度を高くするほど、窒素の含有量が増えてその界面に
おける窒素濃度が大きくなることがわかる。
【００４１】次に、第１及び第２の窒化酸化シリコン層
４，４ａの窒素分布の違いがＭＯＳトランジスタにどの
ような影響を与えるかを、実験結果に基づいて、詳細に
説明する。窒化酸化シリコン層中の窒素濃度とその分布
が、ｐ型ＭＯＳトランジスタの閾値電圧にどのような影
響を及ぼし、しかも、ゲート電極の下方でのホウ素イオ
ン注入の基板への抜けの防止にどのような影響を及ぼす
かを調査した。この調査においては、ゲート絶縁層とし
て一般に使用されているような窒素を含まない酸化シリ
コン層も比較対象に含めている。
４，４ａの窒素分布の違いがＭＯＳトランジスタにどの
ような影響を与えるかを、実験結果に基づいて、詳細に
説明する。窒化酸化シリコン層中の窒素濃度とその分布
が、ｐ型ＭＯＳトランジスタの閾値電圧にどのような影
響を及ぼし、しかも、ゲート電極の下方でのホウ素イオ
ン注入の基板への抜けの防止にどのような影響を及ぼす
かを調査した。この調査においては、ゲート絶縁層とし
て一般に使用されているような窒素を含まない酸化シリ
コン層も比較対象に含めている。
【００４２】実験のために用いた複数のｐ型ＭＯＳトラ
ンジスタのゲート絶縁層は、成層条件の違いによって６
つの種類を用いた。第１のＭＯＳトランジスタのゲート
絶縁層は、縦型拡散炉において N2Oガスを含む９５０℃
の雰囲気でシリコン基板表面に層厚６nmで形成した窒化
酸化シリコン層からなる。その窒化酸化シリコン層の窒
素濃度分布は図３のようである。
ンジスタのゲート絶縁層は、成層条件の違いによって６
つの種類を用いた。第１のＭＯＳトランジスタのゲート
絶縁層は、縦型拡散炉において N2Oガスを含む９５０℃
の雰囲気でシリコン基板表面に層厚６nmで形成した窒化
酸化シリコン層からなる。その窒化酸化シリコン層の窒
素濃度分布は図３のようである。
【００４３】第２のＭＯＳトランジスタのゲート絶縁層
は、縦型拡散炉において希釈酸素雰囲気でシリコン基板
表面に層厚６nmで形成した窒素を含まないピュアな酸化
シリコン層である。第３のＭＯＳトランジスタのゲート
絶縁層は、急速熱処理装置内のN2O ガスを含む１０００
℃の雰囲気にシリコン基板表面の層厚５nmの酸化シリコ
ン（SiO2）層を６０秒間さらすことによって、その酸化
シリコン層を窒化酸化シリコン層に変化させたものであ
る。この場合、窒化酸化シリコン層の層厚は、窒素とシ
リコンの化合によって６nmに増加している。
は、縦型拡散炉において希釈酸素雰囲気でシリコン基板
表面に層厚６nmで形成した窒素を含まないピュアな酸化
シリコン層である。第３のＭＯＳトランジスタのゲート
絶縁層は、急速熱処理装置内のN2O ガスを含む１０００
℃の雰囲気にシリコン基板表面の層厚５nmの酸化シリコ
ン（SiO2）層を６０秒間さらすことによって、その酸化
シリコン層を窒化酸化シリコン層に変化させたものであ
る。この場合、窒化酸化シリコン層の層厚は、窒素とシ
リコンの化合によって６nmに増加している。
【００４４】第４のＭＯＳトランジスタのゲート絶縁層
は、急速熱処理装置内のNH3 ガスを含む７５０℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、ついで、その雰囲気内のガスをN2に置換した後
に、その雰囲気内にN2O を導入して９００℃の温度に窒
化酸化シリコン層を晒した工程を経た層からなる。この
場合、最終的に得られた窒化酸化シリコン層の層厚は窒
素とシリコンの化合によって６nmに増えている。その窒
化酸化シリコン層の窒素濃度分布はほぼ図４のようであ
る。
は、急速熱処理装置内のNH3 ガスを含む７５０℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、ついで、その雰囲気内のガスをN2に置換した後
に、その雰囲気内にN2O を導入して９００℃の温度に窒
化酸化シリコン層を晒した工程を経た層からなる。この
場合、最終的に得られた窒化酸化シリコン層の層厚は窒
素とシリコンの化合によって６nmに増えている。その窒
化酸化シリコン層の窒素濃度分布はほぼ図４のようであ
る。
【００４５】第５のＭＯＳトランジスタのゲート絶縁層
は、急速熱処理装置内のNH3 ガスを含む８００℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、その後に、第４のＭＯＳトランジスタのゲート
絶縁層の作製と同じ条件でN2ガス、N2O ガス中に順に晒
し、これにより得た層厚６nmの窒化酸化シリコン層から
なる。その窒化酸化シリコン層の窒素濃度分布は図５の
ようである。
は、急速熱処理装置内のNH3 ガスを含む８００℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、その後に、第４のＭＯＳトランジスタのゲート
絶縁層の作製と同じ条件でN2ガス、N2O ガス中に順に晒
し、これにより得た層厚６nmの窒化酸化シリコン層から
なる。その窒化酸化シリコン層の窒素濃度分布は図５の
ようである。
【００４６】第６のＭＯＳトランジスタのゲート絶縁層
は、急速熱処理装置内のNH3 ガスを含む８５０℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、その後に、第４のＭＯＳトランジスタのゲート
絶縁層と同じ条件でN2ガス、N2O ガス中に順に晒し、こ
れにより得た層厚６nmの窒化酸化シリコン層からなる。
その窒化酸化シリコン層の窒素濃度分布は図６のようで
ある。
は、急速熱処理装置内のNH3 ガスを含む８５０℃の雰囲
気にシリコン基板表面の層厚５．３nmの酸化シリコン層
を晒し、その後に、第４のＭＯＳトランジスタのゲート
絶縁層と同じ条件でN2ガス、N2O ガス中に順に晒し、こ
れにより得た層厚６nmの窒化酸化シリコン層からなる。
その窒化酸化シリコン層の窒素濃度分布は図６のようで
ある。
【００４７】以上のような第１〜第６のＭＯＳトランジ
スタにホウ素をイオン注入した場合の閾値電圧を測定し
た。そのイオン注入は、第１〜第６のＭＯＳトランジス
タに対してホウ素イオン(B+ ) とフッ化ホウ素イオン(B
F2 + ) の２種類行った。Ｂ+ のイオン注入の条件（以
下、第１の注入条件という）は、ゲート電極の下の層厚
６nmのピュアな酸化シリコン層をホウ素イオンが突き抜
けない条件であって、加速エネルギーを９keV 、ドーズ
量を２×１０15atoms/cm2 とした。また、BF2 + のイオ
ン注入の条件（以下、第２の注入条件という）は、ゲー
ト電極の下の層厚６nmのピュアな酸化シリコン層をホウ
素イオンが突き抜ける条件であり、加速エネルギーを３
０keV 、ドーズ量を２×１０15atoms/cm2 とした。
スタにホウ素をイオン注入した場合の閾値電圧を測定し
た。そのイオン注入は、第１〜第６のＭＯＳトランジス
タに対してホウ素イオン(B+ ) とフッ化ホウ素イオン(B
F2 + ) の２種類行った。Ｂ+ のイオン注入の条件（以
下、第１の注入条件という）は、ゲート電極の下の層厚
６nmのピュアな酸化シリコン層をホウ素イオンが突き抜
けない条件であって、加速エネルギーを９keV 、ドーズ
量を２×１０15atoms/cm2 とした。また、BF2 + のイオ
ン注入の条件（以下、第２の注入条件という）は、ゲー
ト電極の下の層厚６nmのピュアな酸化シリコン層をホウ
素イオンが突き抜ける条件であり、加速エネルギーを３
０keV 、ドーズ量を２×１０15atoms/cm2 とした。
【００４８】また、その実験で使用したＭＯＳトランジ
スタのゲート長（ソース・ドレイン方向の長さ）は０．
５μｍ、ゲート幅（ゲート長に対して直交する方向の
幅）は５μｍであり、ゲート電極に印加する電圧は０．
５Ｖから−２．５ＶでＯＮ、ＯＦＦし、さらに、ドレイ
ン電圧を−２．５Ｖに設定した。また、閾値電圧は面内
において２００点測定し、その平均を求めた。
スタのゲート長（ソース・ドレイン方向の長さ）は０．
５μｍ、ゲート幅（ゲート長に対して直交する方向の
幅）は５μｍであり、ゲート電極に印加する電圧は０．
５Ｖから−２．５ＶでＯＮ、ＯＦＦし、さらに、ドレイ
ン電圧を−２．５Ｖに設定した。また、閾値電圧は面内
において２００点測定し、その平均を求めた。
【００４９】これにより図７(a),(b) のような結果が得
られた。なお、図７(a),(b) において、第２の注入条件
で BF2 + をイオン注入した後に温度８００℃でシリコン
基板を６０分間加熱している。これは、熱によりホウ素
を拡散させることにより、ホウ素がゲート絶縁層を抜け
易くするためである。ゲート絶縁層がピュアな酸化シリ
コンから構成される場合には、当然のことながら、窒素
に依存するゲート電圧の閾値の変動は起こらないことに
なる。そこで、ピュアな酸化シリコン層をゲート絶縁層
とした第２のＭＯＳトランジスタについて、第１の注入
条件と第２の注入条件による閾値電圧Ｖthへの影響を見
ると、図７(a) の界面窒素濃度０で示すように、第２の
注入条件による方が第１の注入条件の場合よりもプラス
側に０．４Ｖだけ大きくなった。即ち、ゲート電極及び
ゲート絶縁層のホウ素イオンの突き抜けによって閾値電
圧には０．４Ｖの差が生じることがわかる。
られた。なお、図７(a),(b) において、第２の注入条件
で BF2 + をイオン注入した後に温度８００℃でシリコン
基板を６０分間加熱している。これは、熱によりホウ素
を拡散させることにより、ホウ素がゲート絶縁層を抜け
易くするためである。ゲート絶縁層がピュアな酸化シリ
コンから構成される場合には、当然のことながら、窒素
に依存するゲート電圧の閾値の変動は起こらないことに
なる。そこで、ピュアな酸化シリコン層をゲート絶縁層
とした第２のＭＯＳトランジスタについて、第１の注入
条件と第２の注入条件による閾値電圧Ｖthへの影響を見
ると、図７(a) の界面窒素濃度０で示すように、第２の
注入条件による方が第１の注入条件の場合よりもプラス
側に０．４Ｖだけ大きくなった。即ち、ゲート電極及び
ゲート絶縁層のホウ素イオンの突き抜けによって閾値電
圧には０．４Ｖの差が生じることがわかる。
【００５０】これに対して、第１のＭＯＳトランジスタ
のゲート絶縁層のように、その内部に窒素を含み、かつ
その窒素濃度が層厚方向にブロードに広がっている場合
には、第１の注入条件と第２の注入条件では、図７(b)
に示すように、閾値電圧Ｖthは同じであって差が生じる
とはなかった。すなわち、第２の注入条件による結果と
第１の注入条件による結果が同じということは、第２の
注入条件によってもホウ素がゲート絶縁層を突き抜けな
いといことを意味している。
のゲート絶縁層のように、その内部に窒素を含み、かつ
その窒素濃度が層厚方向にブロードに広がっている場合
には、第１の注入条件と第２の注入条件では、図７(b)
に示すように、閾値電圧Ｖthは同じであって差が生じる
とはなかった。すなわち、第２の注入条件による結果と
第１の注入条件による結果が同じということは、第２の
注入条件によってもホウ素がゲート絶縁層を突き抜けな
いといことを意味している。
【００５１】また、ゲート絶縁層と基板との界面に窒素
濃度のピークがある第３〜第６のＭＯＳトランジスタを
比較すると、図７(a) に示すように、ホウ素イオンの抜
けが生じない第１の注入条件では、ゲート絶縁層を構成
する窒化酸化シリコン層中の窒素濃度が増えるにつれて
閾値電圧がマイナス側にシフトしていることがわかる。
さらに、第３〜第６のＭＯＳトランジスタを比較する
と、ホウ素イオンの抜けが生じる第２の注入条件では、
第１の注入条件と同じように、ゲート絶縁層を構成する
窒化酸化シリコン層中の窒素濃度が増えるにつれて閾値
電圧がマイナス側にシフトしているが、第１の注入条件
による場合よりもプラス側にシフトしている。プラス側
にシフトするのは、ホウ素イオンがゲート絶縁層を突き
抜けてシリコン基板に入り込んでいるからである。
濃度のピークがある第３〜第６のＭＯＳトランジスタを
比較すると、図７(a) に示すように、ホウ素イオンの抜
けが生じない第１の注入条件では、ゲート絶縁層を構成
する窒化酸化シリコン層中の窒素濃度が増えるにつれて
閾値電圧がマイナス側にシフトしていることがわかる。
さらに、第３〜第６のＭＯＳトランジスタを比較する
と、ホウ素イオンの抜けが生じる第２の注入条件では、
第１の注入条件と同じように、ゲート絶縁層を構成する
窒化酸化シリコン層中の窒素濃度が増えるにつれて閾値
電圧がマイナス側にシフトしているが、第１の注入条件
による場合よりもプラス側にシフトしている。プラス側
にシフトするのは、ホウ素イオンがゲート絶縁層を突き
抜けてシリコン基板に入り込んでいるからである。
【００５２】さらに、シリコン基板と窒化酸化シリコン
層の境界の窒素濃度が１０％以上とかなり高濃度な窒素
が導入されるようになると、第１の注入条件を行ったＭ
ＯＳトランジスタと第２の注入条件を行ったＭＯＳトラ
ンジスタのそれぞれの閾値電圧Ｖthが一致するようにな
る。閾値電圧Ｖthが一致するということは、窒化酸化シ
リコン層のホウ素の突き抜けが防止されることを意味す
る。
層の境界の窒素濃度が１０％以上とかなり高濃度な窒素
が導入されるようになると、第１の注入条件を行ったＭ
ＯＳトランジスタと第２の注入条件を行ったＭＯＳトラ
ンジスタのそれぞれの閾値電圧Ｖthが一致するようにな
る。閾値電圧Ｖthが一致するということは、窒化酸化シ
リコン層のホウ素の突き抜けが防止されることを意味す
る。
【００５３】これに対して、第１のＭＯＳトランジスタ
においては、図７(b) に示すように、ホウ素を第１の注
入条件でイオン注入しても第２の注入条件でイオン注入
しても、同じ閾値電圧Ｖthが得られ、その閾値電圧Ｖth
は、図７(a) に示す界面窒素濃度が２％の場合と同じと
なり、しかも、ピュアな酸化シリコンのゲート絶縁層を
有する第２のＭＯＳトランジスタの閾値電圧に比べてわ
ずか約０．１Ｖだけマイナス側にシフトしている。その
シフトは、ゲート絶縁層中の窒素によるものと考えられ
る。
においては、図７(b) に示すように、ホウ素を第１の注
入条件でイオン注入しても第２の注入条件でイオン注入
しても、同じ閾値電圧Ｖthが得られ、その閾値電圧Ｖth
は、図７(a) に示す界面窒素濃度が２％の場合と同じと
なり、しかも、ピュアな酸化シリコンのゲート絶縁層を
有する第２のＭＯＳトランジスタの閾値電圧に比べてわ
ずか約０．１Ｖだけマイナス側にシフトしている。その
シフトは、ゲート絶縁層中の窒素によるものと考えられ
る。
【００５４】このように、窒素濃度が層厚方向にブロー
ドに変化している窒化酸化シリコン層中では、不純物イ
オンの突き抜けが防止されるとともに、閾値電圧の変動
も抑制される。しかも、その窒化酸化シリコン層中の窒
素の面内分布もほぼ均一となっていた。その窒化酸化シ
リコン層とシリコン基板の界面での窒素濃度は低くても
それらの効果があるので、窒素によるキャリアトラップ
の数が少なくなってトランジスタの特性の変動が抑制さ
れる。
ドに変化している窒化酸化シリコン層中では、不純物イ
オンの突き抜けが防止されるとともに、閾値電圧の変動
も抑制される。しかも、その窒化酸化シリコン層中の窒
素の面内分布もほぼ均一となっていた。その窒化酸化シ
リコン層とシリコン基板の界面での窒素濃度は低くても
それらの効果があるので、窒素によるキャリアトラップ
の数が少なくなってトランジスタの特性の変動が抑制さ
れる。
【００５５】これに対して、ソース／ドレイン領域で
は、窒素の濃度分布のピークがシリコン基板と窒化酸化
シリコン層の境界に存在するので、ホットキャリアをブ
ロックするためには十分である。しかも、そのピークを
高くしてもゲート電圧の閾値の変動には殆ど影響を及ぼ
さないので、そのピークの窒素濃度を高くすることによ
ってホットキヤリア耐性をさらに向上させることができ
る。
は、窒素の濃度分布のピークがシリコン基板と窒化酸化
シリコン層の境界に存在するので、ホットキャリアをブ
ロックするためには十分である。しかも、そのピークを
高くしてもゲート電圧の閾値の変動には殆ど影響を及ぼ
さないので、そのピークの窒素濃度を高くすることによ
ってホットキヤリア耐性をさらに向上させることができ
る。
【００５６】したがって、上記したような第１例及び第
２例で説明した工程を経て形成されたＭＯＳトランジス
タは、ゲート電極の下のゲート絶縁層によって不純物イ
オンの突き抜けを防止する一方で、ゲート電極の側方の
絶縁層によってホットキャリア耐性を高くすることがで
きる。以上の説明では、層厚６nmのゲート絶縁層につい
て議論してきたが、次世代の半導体装置に用いられる極
薄のゲート絶縁層についても有効である。例えば、層厚
４．２nmの窒化酸化シリコン層について、縦型拡散炉内
の９００℃の N2Oガスを含む９００℃の雰囲気にシリコ
ン基板をさらすことによって、層中に約２．５％程度の
窒素濃度がブロードに存在する窒化酸化シリコン層の形
成が可能になり、その窒化酸化シリコンの元素分布は図
８のようになった。この図８及び上記した図３〜図６に
おいて、窒素濃度はオージェ分析による値を基にして検
量線を引いて、ＳＩＭＳ分析結果の強度からもとめた大
きさである。
２例で説明した工程を経て形成されたＭＯＳトランジス
タは、ゲート電極の下のゲート絶縁層によって不純物イ
オンの突き抜けを防止する一方で、ゲート電極の側方の
絶縁層によってホットキャリア耐性を高くすることがで
きる。以上の説明では、層厚６nmのゲート絶縁層につい
て議論してきたが、次世代の半導体装置に用いられる極
薄のゲート絶縁層についても有効である。例えば、層厚
４．２nmの窒化酸化シリコン層について、縦型拡散炉内
の９００℃の N2Oガスを含む９００℃の雰囲気にシリコ
ン基板をさらすことによって、層中に約２．５％程度の
窒素濃度がブロードに存在する窒化酸化シリコン層の形
成が可能になり、その窒化酸化シリコンの元素分布は図
８のようになった。この図８及び上記した図３〜図６に
おいて、窒素濃度はオージェ分析による値を基にして検
量線を引いて、ＳＩＭＳ分析結果の強度からもとめた大
きさである。
【００５７】なお、ゲート電極の下のゲート絶縁層を窒
化酸化絶縁物によって形成する場合には、ゲート電極と
ゲート絶縁層の界面に窒素濃度のピークが存在するよう
にしてもよい。また、上記した説明では、不純物として
ホウ素を用いたが、その他のｐ型不純物、或いは砒素、
燐などのｎ型不純物を用いてもよい。
化酸化絶縁物によって形成する場合には、ゲート電極と
ゲート絶縁層の界面に窒素濃度のピークが存在するよう
にしてもよい。また、上記した説明では、不純物として
ホウ素を用いたが、その他のｐ型不純物、或いは砒素、
燐などのｎ型不純物を用いてもよい。
【００５８】さらに、上記した実施形態の他に、ゲート
電極の下のゲート絶縁層を窒化酸化シリコンから形成
し、その窒素濃度分布をブロードにするとともに、ソー
ス／ドレイン領域の表面にピュアな酸化シリコンよりな
る絶縁層を形成してもよい。酸化シリコンよりなる絶縁
層を形成する工程としては、図１(b) に示すようにゲー
ト電極を形成した後に、ゲート電極の両側の窒化酸化シ
リコン層を除去し、さらに、窒化酸化シリコン層を除去
した部分のシリコン基板の表面を再酸化する方法があ
る。この場合、ドレイン領域の不純物濃度やゲート長な
どの条件によってホットキャリア効果が少なく、しか
も、ゲート電極の縁部での耐圧劣化防止を図りたい場合
や、膜厚を安定して得たい場合には最適である。膜厚を
安定して得たい場合としては、例えばＬＤＤ構造の浅い
不純物拡散層を形成する際にイオン注入によって入る不
純物の深さを安定させたい場合がある。
電極の下のゲート絶縁層を窒化酸化シリコンから形成
し、その窒素濃度分布をブロードにするとともに、ソー
ス／ドレイン領域の表面にピュアな酸化シリコンよりな
る絶縁層を形成してもよい。酸化シリコンよりなる絶縁
層を形成する工程としては、図１(b) に示すようにゲー
ト電極を形成した後に、ゲート電極の両側の窒化酸化シ
リコン層を除去し、さらに、窒化酸化シリコン層を除去
した部分のシリコン基板の表面を再酸化する方法があ
る。この場合、ドレイン領域の不純物濃度やゲート長な
どの条件によってホットキャリア効果が少なく、しか
も、ゲート電極の縁部での耐圧劣化防止を図りたい場合
や、膜厚を安定して得たい場合には最適である。膜厚を
安定して得たい場合としては、例えばＬＤＤ構造の浅い
不純物拡散層を形成する際にイオン注入によって入る不
純物の深さを安定させたい場合がある。
【００５９】また、窒化酸化シリコン層を除去する場合
に、僅かでも窒化酸化シリコン層を残しておき、その後
でシリコン基板の表面を酸化する方法もある。この場合
には僅かであるが窒素を含むためにホットキャリア耐性
は少し期待できる。また、その工程によれば、シリコン
基板の表面を露出させないので、基板のダメージやエッ
チングが防止される。
に、僅かでも窒化酸化シリコン層を残しておき、その後
でシリコン基板の表面を酸化する方法もある。この場合
には僅かであるが窒素を含むためにホットキャリア耐性
は少し期待できる。また、その工程によれば、シリコン
基板の表面を露出させないので、基板のダメージやエッ
チングが防止される。
【００６０】
【発明の効果】以上述べたように本発明によれば、ＭＩ
Ｓトランジスタの半導体基板とゲート電極の間のゲート
絶縁層として使用する第１の窒化酸化層内の膜厚方向の
窒素濃度分布と、ゲート電極の両側方でソース／ドレイ
ン領域を覆う絶縁層として使用する第２の窒化酸化層内
の膜厚方向の窒素濃度分布を異ならせるようにし、例え
ば第１の窒化酸化層の窒素濃度分布としては、ブロード
に窒素を分布させたりゲート電極との界面に窒素を偏析
させ、さらに、第２の窒化酸化層の窒素濃度分布として
半導体基板との界面に窒素を偏析させるようにしたの
で、これにより、第１の窒化酸化層での窒素濃度分布に
より、不純物イオン注入の際に突き抜けにくく且つキャ
リアトラップが少なくするとともに、第２の窒化シリコ
ン層での窒素濃度分布によりホットキャリア耐性を向上
することができる。
Ｓトランジスタの半導体基板とゲート電極の間のゲート
絶縁層として使用する第１の窒化酸化層内の膜厚方向の
窒素濃度分布と、ゲート電極の両側方でソース／ドレイ
ン領域を覆う絶縁層として使用する第２の窒化酸化層内
の膜厚方向の窒素濃度分布を異ならせるようにし、例え
ば第１の窒化酸化層の窒素濃度分布としては、ブロード
に窒素を分布させたりゲート電極との界面に窒素を偏析
させ、さらに、第２の窒化酸化層の窒素濃度分布として
半導体基板との界面に窒素を偏析させるようにしたの
で、これにより、第１の窒化酸化層での窒素濃度分布に
より、不純物イオン注入の際に突き抜けにくく且つキャ
リアトラップが少なくするとともに、第２の窒化シリコ
ン層での窒素濃度分布によりホットキャリア耐性を向上
することができる。
【図１】図１(a) 〜(d) は、本発明の実施形態における
ＭＯＳトランジスタの第１の工程を示す断面図である。
ＭＯＳトランジスタの第１の工程を示す断面図である。
【図２】図２(a) 〜(d) は、本発明の実施形態における
ＭＯＳトランジスタの第２の工程を示す断面図である。
ＭＯＳトランジスタの第２の工程を示す断面図である。
【図３】図３は、本発明の実施形態に係るＭＯＳトラン
ジスタのゲート絶縁層として使用される窒化酸化層の構
成元素の濃度分布を示す図であり、縦軸は対数目盛、横
軸は比例目盛りである（目盛については図４、図５、図
６及び図８も同様である）。
ジスタのゲート絶縁層として使用される窒化酸化層の構
成元素の濃度分布を示す図であり、縦軸は対数目盛、横
軸は比例目盛りである（目盛については図４、図５、図
６及び図８も同様である）。
【図４】図４は、本発明の実施形態に係るＭＯＳトラン
ジスタのソース／ドレイン領域を覆う第１の窒化酸化層
の構成元素の濃度分布を示す図である。
ジスタのソース／ドレイン領域を覆う第１の窒化酸化層
の構成元素の濃度分布を示す図である。
【図５】図５は、本発明の実施形態に係るＭＯＳトラン
ジスタのソース／ドレイン領域を覆う第２の窒化酸化層
の構成元素の濃度分布を示す図である。
ジスタのソース／ドレイン領域を覆う第２の窒化酸化層
の構成元素の濃度分布を示す図である。
【図６】図６は、本発明の実施形態に係るＭＯＳトラン
ジスタのソース／ドレイン領域を覆う第３の窒化酸化層
の構成元素の濃度分布を示す図である。
ジスタのソース／ドレイン領域を覆う第３の窒化酸化層
の構成元素の濃度分布を示す図である。
【図７】図７(a) は、SiO2層と窒素が偏析した４種類の
SiON層のそれぞれに注入条件を変えてホウ素をイオン注
入した後のＭＯＳトランジスタの閾値の変化を示す特性
図、図７(b) は、膜厚方向に窒素がブロードに分布する
SiON層に注入条件を変えてホウ素をイオン注入した後の
ＭＯＳトランジスタの閾値の変化を示す特性図であり、
図７(a),(b) の縦軸及び横軸は比例目盛である。
SiON層のそれぞれに注入条件を変えてホウ素をイオン注
入した後のＭＯＳトランジスタの閾値の変化を示す特性
図、図７(b) は、膜厚方向に窒素がブロードに分布する
SiON層に注入条件を変えてホウ素をイオン注入した後の
ＭＯＳトランジスタの閾値の変化を示す特性図であり、
図７(a),(b) の縦軸及び横軸は比例目盛である。
【図８】図８は、本発明の実施形態に係るＭＯＳトラン
ジスタのゲート絶縁層として使用される膜厚４．３nmの
窒化酸化層の構成元素の濃度分布を示す図である。
ジスタのゲート絶縁層として使用される膜厚４．３nmの
窒化酸化層の構成元素の濃度分布を示す図である。
【図９】図９(a) 〜(d) は、従来の一般的なＭＯＳトラ
ンジスタの製造工程を示す断面図である。
ンジスタの製造工程を示す断面図である。
１ シリコン基板（半導体基板） ２ 素子分離酸化層 ３ ｎウェル ４ 窒化酸化シリコン層（ゲート絶縁層） ４ａ，４ｂ 窒化酸化シリコン層 ５ ゲート電極 ６ｓ ソース層 ６ｄ ドレイン層 ７ｓ，７ｄ 低濃度不純物拡散層 ８ サイドウォール ９ｓ．９ｄ 高濃度不純物拡散層 １０ｓ ソース領域 １０ｄ ドレイン領域
Claims (10)
- 【請求項１】半導体基板上に形成された第１の窒化酸化
物よりなるゲート絶縁層と、 前記ゲート絶縁層上に形成されたゲート電極と、 前記ゲート電極の両側方の前記半導体基板に形成された
ソース／ドレイン領域と、 前記半導体基板表面のうち前記ソース／ドレイン領域を
覆い、かつ、前記ゲート絶縁層とは異なる層厚方向の窒
素濃度分布を有する窒化酸化絶縁層とを有することを特
徴とする半導体装置。 - 【請求項２】前記窒化酸化絶縁層の前記窒素濃度は、前
記半導体基板と前記窒化酸化絶縁層との界面に偏析して
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記ゲート電極の下の前記ゲート絶縁層内
の窒素濃度分布は、前記半導体基板と前記窒化酸化絶縁
層との界面に偏析せずに、層厚方向にブロードに存在す
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】前記ゲート電極の下の前記ゲート絶縁層内
の窒素濃度分布は、前記ゲート電極と前記ゲート絶縁層
との界面に偏析していることを特徴とする請求項１記載
の半導体装置。 - 【請求項５】半導体基板上に形成され、且つ膜厚方向の
窒素分布がブロードな窒化酸化物よりなるゲート絶縁層
と、 前記ゲート絶縁層上に形成されたゲート電極と、 前記ゲート電極の両側方の前記半導体基板に形成された
ソース／ドレイン領域と、 前記半導体基板表面のうち前記ソース／ドレイン領域を
覆う絶縁層とを有することを特徴とする半導体装置。 - 【請求項６】前記絶縁層は、酸化シリコンから形成され
ていることを特徴とする請求項５記載の半導体装置。 - 【請求項７】半導体基板の主面に窒化酸化物よりなるゲ
ート絶縁層を形成する工程と、 前記ゲート絶縁層の上にゲート電極を形成する工程と、 前記ゲート電極の両側方の前記半導体基板の主面に前記
ゲート絶縁層とは異なる層厚方向の窒素濃度分布を有す
る窒化酸化絶縁層を形成する工程と、 前記ゲート電極をマスクにして前記半導体基板に不純物
を導入してソース領域及びドレイン領域を形成する工程
とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項８】前記ゲート絶縁層を形成する工程におい
て、前記窒化酸化物中の窒素濃度を層厚方向に対してブ
ロードに分布させることを特徴とする請求項７記載の半
導体装置の製造方法。 - 【請求項９】前記ゲート絶縁層を形成する工程におい
て、前記窒化酸化物中の窒素濃度を前記ゲート絶縁層と
前記ゲート電極との界面に偏析させることを特徴とする
請求項７記載の半導体装置の製造方法。 - 【請求項１０】前記窒化酸化絶縁層を形成する工程にお
いて、前記窒化酸化絶縁層中の窒素濃度を前記窒化酸化
絶縁層と前記半導体基板との界面に偏析させることを特
徴とする請求項７記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055275A JPH10256539A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及びその製造方法 |
| US08/998,989 US6215163B1 (en) | 1997-03-10 | 1997-12-29 | Semiconductor device and method of manufacturing the same where the nitrogen concentration in an oxynitride insulating layer is varied |
| KR1019980001881A KR100270776B1 (ko) | 1997-03-10 | 1998-01-22 | 반도체장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055275A JPH10256539A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256539A true JPH10256539A (ja) | 1998-09-25 |
Family
ID=12994055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9055275A Pending JPH10256539A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6215163B1 (ja) |
| JP (1) | JPH10256539A (ja) |
| KR (1) | KR100270776B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463955B1 (ko) * | 2002-07-02 | 2004-12-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| WO2005076339A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | A semiconductor device, an electronic device and an electronic apparatus |
| JP2010098322A (ja) * | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP2010278464A (ja) * | 2010-08-06 | 2010-12-09 | Sharp Corp | 半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030198B2 (ja) * | 1998-08-11 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6858898B1 (en) | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP3538081B2 (ja) * | 1999-08-24 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6323143B1 (en) * | 2000-03-24 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors |
| US20050181625A1 (en) * | 2001-09-28 | 2005-08-18 | Grider Douglas T. | Method for transistor gate dielectric layer with uniform nitrogen concentration |
| JP2006253311A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20070090493A1 (en) * | 2005-10-11 | 2007-04-26 | Promos Technologies Inc. | Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby |
| KR100776175B1 (ko) * | 2006-08-29 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20090071371A1 (en) * | 2007-09-18 | 2009-03-19 | College Of William And Mary | Silicon Oxynitride Coating Compositions |
| JP5239548B2 (ja) * | 2008-06-25 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN101710586B (zh) * | 2009-01-09 | 2011-12-28 | 深超光电（深圳）有限公司 | 提高开口率的储存电容及其制作方法 |
| JP2019046902A (ja) * | 2017-08-31 | 2019-03-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、電子機器及び半導体装置の製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0072603B1 (en) * | 1978-06-14 | 1986-10-01 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| US5254506A (en) * | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| GB8913540D0 (en) * | 1989-06-13 | 1989-08-02 | Inmos Ltd | Fabricating electrical contacts in semiconductor devices |
| JP2652108B2 (ja) | 1991-09-05 | 1997-09-10 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5274602A (en) * | 1991-10-22 | 1993-12-28 | Florida Atlantic University | Large capacity solid-state memory |
| US5726087A (en) * | 1992-04-30 | 1998-03-10 | Motorola, Inc. | Method of formation of semiconductor gate dielectric |
| US5258333A (en) * | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
| US5563093A (en) * | 1993-01-28 | 1996-10-08 | Kawasaki Steel Corporation | Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes |
| US5397720A (en) * | 1994-01-07 | 1995-03-14 | The Regents Of The University Of Texas System | Method of making MOS transistor having improved oxynitride dielectric |
| JP3072000B2 (ja) * | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3600326B2 (ja) * | 1994-09-29 | 2004-12-15 | 旺宏電子股▲ふん▼有限公司 | 不揮発性半導体メモリ装置およびその製造方法 |
| TW319912B (ja) * | 1995-12-15 | 1997-11-11 | Handotai Energy Kenkyusho Kk | |
| JPH1079506A (ja) * | 1996-02-07 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100207463B1 (ko) * | 1996-02-26 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조방법 |
| US5880040A (en) * | 1996-04-15 | 1999-03-09 | Macronix International Co., Ltd. | Gate dielectric based on oxynitride grown in N2 O and annealed in NO |
| US5869396A (en) * | 1996-07-15 | 1999-02-09 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a polycide gate electrode |
| US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
| US5918125A (en) * | 1996-09-19 | 1999-06-29 | Macronix International Co., Ltd. | Process for manufacturing a dual floating gate oxide flash memory cell |
| US5691212A (en) * | 1996-09-27 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS device structure and integration method |
| US5851888A (en) * | 1997-01-15 | 1998-12-22 | Advanced Micro Devices, Inc. | Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide |
| US5856225A (en) * | 1997-11-24 | 1999-01-05 | Chartered Semiconductor Manufacturing Ltd | Creation of a self-aligned, ion implanted channel region, after source and drain formation |
-
1997
- 1997-03-10 JP JP9055275A patent/JPH10256539A/ja active Pending
- 1997-12-29 US US08/998,989 patent/US6215163B1/en not_active Expired - Lifetime
-
1998
- 1998-01-22 KR KR1019980001881A patent/KR100270776B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463955B1 (ko) * | 2002-07-02 | 2004-12-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| WO2005076339A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | A semiconductor device, an electronic device and an electronic apparatus |
| JP2010098322A (ja) * | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| US8168482B2 (en) | 2004-02-10 | 2012-05-01 | Seiko Epson Corporation | Semiconductor device, an electronic device and an electronic apparatus |
| US8395225B2 (en) | 2004-02-10 | 2013-03-12 | Seiko Epson Corporation | Semiconductor device, an electronic device and an electronic apparatus |
| JP2010278464A (ja) * | 2010-08-06 | 2010-12-09 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100270776B1 (ko) | 2000-12-01 |
| KR19980079644A (ko) | 1998-11-25 |
| US6215163B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735270B2 (en) | Semiconductor transistor having a stressed channel | |
| US5972783A (en) | Method for fabricating a semiconductor device having a nitrogen diffusion layer | |
| US5407847A (en) | Method for fabricating a semiconductor device having a shallow doped region | |
| US6104063A (en) | Multiple spacer formation/removal technique for forming a graded junction | |
| US4703551A (en) | Process for forming LDD MOS/CMOS structures | |
| US6121100A (en) | Method of fabricating a MOS transistor with a raised source/drain extension | |
| US6037639A (en) | Fabrication of integrated devices using nitrogen implantation | |
| KR100304083B1 (ko) | Mis구조를가진반도체장치의제조방법 | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| US7611951B2 (en) | Method of fabricating MOS transistor having epitaxial region | |
| KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| JPH09135025A (ja) | 半導体装置の製造方法 | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10256539A (ja) | 半導体装置及びその製造方法 | |
| US6221719B1 (en) | Process for the manufacturing of a DMOS-technology transistor providing for a single thermal process for the formation of source and body regions | |
| US6274442B1 (en) | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US6475868B1 (en) | Oxygen implantation for reduction of junction capacitance in MOS transistors | |
| KR100285995B1 (ko) | Mis트랜지스터의제조방법 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| US7235450B2 (en) | Methods for fabricating semiconductor devices | |
| US20030001218A1 (en) | Semiconductor device with high driving force and less impurity punch-through and method of manufacturing the same | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| US7364995B2 (en) | Method of forming reduced short channel field effect transistor | |
| KR0161884B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |