JPS6195534A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6195534A JPS6195534A JP59216155A JP21615584A JPS6195534A JP S6195534 A JPS6195534 A JP S6195534A JP 59216155 A JP59216155 A JP 59216155A JP 21615584 A JP21615584 A JP 21615584A JP S6195534 A JPS6195534 A JP S6195534A
- Authority
- JP
- Japan
- Prior art keywords
- film
- passivation film
- passivation
- sino
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はバッジページタン膜を改良した半導体記憶装置
に関するものである。
に関するものである。
半導体記憶装置の一つに情報の書込み、消去の可能なＥ
Ｐ ＲＯＭ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒコｍｍ
；ｌｂｌｅＲＯＭ）が提案され１おり、一般：（は電気
的手法によっ工情報の書込みを行ない、紫外線を照射し
て情報の消去を行な５方式のものが用いられている。例
えば特開昭５７−１７７５５５公報に記載のものもその
一つであり、これ以外にも壮々のものが知られ工いる。
Ｐ ＲＯＭ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒコｍｍ
；ｌｂｌｅＲＯＭ）が提案され１おり、一般：（は電気
的手法によっ工情報の書込みを行ない、紫外線を照射し
て情報の消去を行な５方式のものが用いられている。例
えば特開昭５７−１７７５５５公報に記載のものもその
一つであり、これ以外にも壮々のものが知られ工いる。
ところで、このＥ Ｐ ＲＯＭを初めとする半導体装置
のバッジページタン膜には、加工性が優れていることか
ら％Ｐ−３ｉＯ（プラズマシリコンオキサイド）に代え
”ＣＰ−８ｉＮ （プラズマシリコンナイトライド）
を使用することが提案されている。また、こりＰ−３ｉ
Ｎ によれば、素子のスリット断線や信頼性が向上さ
れることも明らか：・Ｃされている。しかしながら、こ
のＰ−８ｉＮ にも次のような問題点があり、これが
特にＥＰＲＯＭへの適用の障害になっている。
のバッジページタン膜には、加工性が優れていることか
ら％Ｐ−３ｉＯ（プラズマシリコンオキサイド）に代え
”ＣＰ−８ｉＮ （プラズマシリコンナイトライド）
を使用することが提案されている。また、こりＰ−３ｉ
Ｎ によれば、素子のスリット断線や信頼性が向上さ
れることも明らか：・Ｃされている。しかしながら、こ
のＰ−８ｉＮ にも次のような問題点があり、これが
特にＥＰＲＯＭへの適用の障害になっている。
すなわち、Ｐ−３ｉＮ膜の耐湿性（信頼性）は光吸収端
（吸収開始端）と密接な関係にあることが知られている
が、耐湿性を向上するためにＳｉとＮの比（Ｓｉ／Ｎ）
を所要の値に設定すると、前記吸収端が３００±２０ｎ
ｍとなり、情報消去用の紫外線（波長２５３．７ｎｍ）
をその吸収佃域内に含む状態となる。一方、現在のＰ−
３ｉＮ ノ＜ッシペーシ冒ンは膜厚を約１μｍとしてい
るため、モールドパックージ時のフイラ応力によってパ
ッジページ１ン膜に傷カ発生され易り、ハフシベーシ１
ン不良が生じ易い。
（吸収開始端）と密接な関係にあることが知られている
が、耐湿性を向上するためにＳｉとＮの比（Ｓｉ／Ｎ）
を所要の値に設定すると、前記吸収端が３００±２０ｎ
ｍとなり、情報消去用の紫外線（波長２５３．７ｎｍ）
をその吸収佃域内に含む状態となる。一方、現在のＰ−
３ｉＮ ノ＜ッシペーシ冒ンは膜厚を約１μｍとしてい
るため、モールドパックージ時のフイラ応力によってパ
ッジページ１ン膜に傷カ発生され易り、ハフシベーシ１
ン不良が生じ易い。
このため、パッジページ１ン膜を５割増の１．５μｍ程
度にすることを検討しているが、これでは消去用の紫外
線の吸収がパフシペーシッン膜の厚さに比例して増大さ
れ、素子（メモリセル）に到達される紫外ａｎが低減さ
れて消去不能或いは消去時間の長大化を招くことになる
。
度にすることを検討しているが、これでは消去用の紫外
線の吸収がパフシペーシッン膜の厚さに比例して増大さ
れ、素子（メモリセル）に到達される紫外ａｎが低減さ
れて消去不能或いは消去時間の長大化を招くことになる
。
本発明の目的はＥＰＲＯＭにおけるパッジページ１ン［
１７）Ｊｌｆ！化ヲ図ってパッジページ１ン膜の強度の
向上を達成する一方、消去用紫外線の透過を可能にして
情報消化の効率の向上およびスリット断線防止効果の向
上等信頼性の高いパッジページ１ン膜を備えた半導体記
憶装置を提供することにある。
１７）Ｊｌｆ！化ヲ図ってパッジページ１ン膜の強度の
向上を達成する一方、消去用紫外線の透過を可能にして
情報消化の効率の向上およびスリット断線防止効果の向
上等信頼性の高いパッジページ１ン膜を備えた半導体記
憶装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ＥＰＲＯＭのパッジページ１ン膜にＰ−８ｉ
ＮＯ（プラズマシリコンオキシナイトライド）を使用し
、かつそのＮ、Ｏの成分比を適宜に定めることによりパ
フシペーシ四ン獲の吸収端を短波長側に移動させ、これ
により膜厚を増大しても紫外線の透過を確保でき、かつ
一方ではスリット断組を防止でき、これに゛よりパッジ
ページ１ンの信頼性の向上および消去効率の向上を達成
するものである。
ＮＯ（プラズマシリコンオキシナイトライド）を使用し
、かつそのＮ、Ｏの成分比を適宜に定めることによりパ
フシペーシ四ン獲の吸収端を短波長側に移動させ、これ
により膜厚を増大しても紫外線の透過を確保でき、かつ
一方ではスリット断組を防止でき、これに゛よりパッジ
ページ１ンの信頼性の向上および消去効率の向上を達成
するものである。
第１図は本発明を適用したＥＰＲＯＭのメそリセルの断
面図である。図示のよ５に、シリコン基板１の主面上に
ゲート絶録膜（ＳｉＯｌ）２を介してフ、ローティング
ゲート（ポリシリコン）３を形成し、ｙｌＫその上にゲ
ート間絶房膜（Ｓ＋０ｔ）４を介してコントロールゲー
ト（シリサイド）５を形成している。また、前記主面に
はソース・ドレインの不純物層６・６を形成している。
面図である。図示のよ５に、シリコン基板１の主面上に
ゲート絶録膜（ＳｉＯｌ）２を介してフ、ローティング
ゲート（ポリシリコン）３を形成し、ｙｌＫその上にゲ
ート間絶房膜（Ｓ＋０ｔ）４を介してコントロールゲー
ト（シリサイド）５を形成している。また、前記主面に
はソース・ドレインの不純物層６・６を形成している。
そして、Ｐ Ｓ Ｇ Ａｉ？の層間、絶ｒＪ、膜７を全
面に形成した上で前記ソース・ドレイン６．６に接続す
るＡ９配線８を形成し、しかる上で上面にパックページ
１ン膜９を形成している。
面に形成した上で前記ソース・ドレイン６．６に接続す
るＡ９配線８を形成し、しかる上で上面にパックページ
１ン膜９を形成している。
このバツシベーシヲン＠９１２Ｐ−３ｉＮＯ（プラズマ
シリコンオキシナイトライド）にて形成し。
シリコンオキシナイトライド）にて形成し。
その膜厚を約１．５μｍに設定している。このＰ−８ｉ
ＮＯ膜の形成には１例えば第２図に示す平行平板電極型
のプラズマＣＶＤ装置を使用する。すなわち、シリコン
基板（ウエーノ・）１０を載置する下部電極１１と、こ
れに対向配置された上部電極１２とを気密チャンバ１３
内に設置し、両電極１１．１２間に高周波電力源１４の
電力を印加する。チャンバ１３にはガス供給口１５を開
設してガス源１６．１７．１８を接続し、チャンバ１３
内にそのガスを導入する一方、排気ロ１９に設けた排気
ポンプ２０でチャンバ１３内を排気し、−内部を所要の
ガス圧に設定できる。前記ガスはＳｉＨ４ガス１６、Ｎ
Ｈ，ガス１７およびＮｔＯガス１８の混合ガスを使用す
る。
ＮＯ膜の形成には１例えば第２図に示す平行平板電極型
のプラズマＣＶＤ装置を使用する。すなわち、シリコン
基板（ウエーノ・）１０を載置する下部電極１１と、こ
れに対向配置された上部電極１２とを気密チャンバ１３
内に設置し、両電極１１．１２間に高周波電力源１４の
電力を印加する。チャンバ１３にはガス供給口１５を開
設してガス源１６．１７．１８を接続し、チャンバ１３
内にそのガスを導入する一方、排気ロ１９に設けた排気
ポンプ２０でチャンバ１３内を排気し、−内部を所要の
ガス圧に設定できる。前記ガスはＳｉＨ４ガス１６、Ｎ
Ｈ，ガス１７およびＮｔＯガス１８の混合ガスを使用す
る。
したがって、チャンバ１３内では高、同波電力が印加さ
れた両′に極１１，１２間に生起されるプラズマの作用
により、ＳｉＨ，、ＮＨｓ 、Ｎｏｔ ガスの各Ｓｉ
、Ｎ、Ｏ成分がシリコン基板１の表面に堆積され、Ｐ−
８ｉＮＯ膜９が形成される。
れた両′に極１１，１２間に生起されるプラズマの作用
により、ＳｉＨ，、ＮＨｓ 、Ｎｏｔ ガスの各Ｓｉ
、Ｎ、Ｏ成分がシリコン基板１の表面に堆積され、Ｐ−
８ｉＮＯ膜９が形成される。
そしχ、このＰ−３ｉＮＯＩＵの形成に際し、前述＋７
）ＳｉＨ４、ＮＨ，、Ｎ、０１７）各カスノ濃度（流量
）を適宜変えることにより、一般にＰ −Ｓ ｉ ｘＮ
ｙｏｚで示される組成に構成される。この組成では、第
３図に示すようにＮとＯの組成比、つまりｙと２の割合
において、２を太き（（１に近づける）するとこれに伴
なってＰ−８ｉＮＯ膜の吸収端が短波長側に移動され、
略０．３近傍で紫外光の２５８．７ｎｍよりも短かくな
る。一方、２を小さく（０に近づける）すると、こｎに
伴なってスリット断線が生じ離くなり、略０．５程度で
信頼のできる特性を得ることができる。なお、Ｓｉ組成
、つまりＮ又はＯＫ対するＳｉの比を０．８〜１，４の
間で変化することにより前記吸収端波長、スリット断線
の特性に幅を有することも明らかである。この場合、Ｓ
ｉの比を太きく（Ｓｉリッチ）Ｋすれば耐湿性が向上さ
れることも明らかである。結局、本例によればＳｉ比を
０．８〜１．４の範囲でなるべく大きくし、かつＮと０
０割合（１！ＩＩ記２の値）を０．２〜０．５の範囲で
設定することＫより、耐湿性、スリット断ａ特性忙優れ
、かつ吸収端を紫外線よりも短波長側圧設定することが
できる。
）ＳｉＨ４、ＮＨ，、Ｎ、０１７）各カスノ濃度（流量
）を適宜変えることにより、一般にＰ −Ｓ ｉ ｘＮ
ｙｏｚで示される組成に構成される。この組成では、第
３図に示すようにＮとＯの組成比、つまりｙと２の割合
において、２を太き（（１に近づける）するとこれに伴
なってＰ−８ｉＮＯ膜の吸収端が短波長側に移動され、
略０．３近傍で紫外光の２５８．７ｎｍよりも短かくな
る。一方、２を小さく（０に近づける）すると、こｎに
伴なってスリット断線が生じ離くなり、略０．５程度で
信頼のできる特性を得ることができる。なお、Ｓｉ組成
、つまりＮ又はＯＫ対するＳｉの比を０．８〜１，４の
間で変化することにより前記吸収端波長、スリット断線
の特性に幅を有することも明らかである。この場合、Ｓ
ｉの比を太きく（Ｓｉリッチ）Ｋすれば耐湿性が向上さ
れることも明らかである。結局、本例によればＳｉ比を
０．８〜１．４の範囲でなるべく大きくし、かつＮと０
０割合（１！ＩＩ記２の値）を０．２〜０．５の範囲で
設定することＫより、耐湿性、スリット断ａ特性忙優れ
、かつ吸収端を紫外線よりも短波長側圧設定することが
できる。
したがって、こりＰ−８ｉＮＯを約１．５μｍの厚さで
ＥＰＲＯＭのパッシベーション膜として形成すれば、膜
厚を増大したのにも拘らず紫外線を有効に透過させて素
子の記憶情報の消去を行なうことができ、かつ一方では
膜厚の増加に伴なってモールド時のフィン応力に対する
パブシベーシ冨ン傷の発生防止効果を高め、しかも耐湿
性、スリット断線効果を高めることができる。
ＥＰＲＯＭのパッシベーション膜として形成すれば、膜
厚を増大したのにも拘らず紫外線を有効に透過させて素
子の記憶情報の消去を行なうことができ、かつ一方では
膜厚の増加に伴なってモールド時のフィン応力に対する
パブシベーシ冨ン傷の発生防止効果を高め、しかも耐湿
性、スリット断線効果を高めることができる。
なお、Ｐ−８ｉＯＮ膜をＰ−３ｉＮ膜およびＰ−３ｉｎ
膜と相対比較した特性は次表の通りである。
膜と相対比較した特性は次表の通りである。
＋ｌ＋ ＥＦＲＯＭのパッシベーション膜にＰ−８ｉ
ＮＯを用い、かつその組成を調整して吸収端を短波長側
に設定しているので、パッシベーションを厚膜化しても
紫外線を有効に透過させて素子の記憶情報の消去を可能
とし、これによりモールド時のフイラ応力等によるパッ
ジページ１ン傷の発生を防止でき、信頼性の向上を達成
できる。
ＮＯを用い、かつその組成を調整して吸収端を短波長側
に設定しているので、パッシベーションを厚膜化しても
紫外線を有効に透過させて素子の記憶情報の消去を可能
とし、これによりモールド時のフイラ応力等によるパッ
ジページ１ン傷の発生を防止でき、信頼性の向上を達成
できる。
（２）パッジページ嘗ン膜とし工のＰ−３ｉＮＯのＳ
ｉ、Ｎ、Ｏの各組成を適宜に設定しているので。
ｉ、Ｎ、Ｏの各組成を適宜に設定しているので。
Ｓｉをリッチにして耐湿性を向上し、Ｎをリッチにして
スリット断線防止効果を向上する等所望の特性を得るこ
とができ、パッジページ１ン膜の信頼性を更に向上でき
る。
スリット断線防止効果を向上する等所望の特性を得るこ
とができ、パッジページ１ン膜の信頼性を更に向上でき
る。
１３１ Ｐ−８ｉＮＯの組成は、ＳｉＨ４，Ｎル、Ｎ
Ｏｘ系の各ガスの流量を制御するのみでよ（、Ｐ−８ｉ
Ｎ。
Ｏｘ系の各ガスの流量を制御するのみでよ（、Ｐ−８ｉ
Ｎ。
Ｐ−５ｉＯと同様に容易に製造できる。
以上本発明者によってなされた発明を実施例に、 も
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で穏々
変更可能であることはいうまでもない。
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で穏々
変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフローティングゲー
ト型のＥＰＲＯＭに適用した場合くついて説明したが、
それに限定されるものではす＜他の構成のＥＦＲＯＭの
パッシベーション嘆にも同様に適用できる。
をその背景となった利用分野であるフローティングゲー
ト型のＥＰＲＯＭに適用した場合くついて説明したが、
それに限定されるものではす＜他の構成のＥＦＲＯＭの
パッシベーション嘆にも同様に適用できる。
第１図はＥ Ｐ ＲＯＭの一実施例の断面図、第２図は
Ｐ−８ｉＮＯの製造方法を説明する断面構成図、 第３図は組成と吸収端、スリット断線の特性を示すグラ
フである。 １・・・シリ；ン基板、３・・・７０−ティングゲート
、５・・・コントロールゲート、６・・・ソース物ドレ
イン、８・・・ＡＮＮａ３９・・・パッシベーション［
，１０・・・ウェーハ、１１，１２・・・ｆｉｇ、１３
・・・チャンバ、１４・・・高周波電力源、１６〜１８
・・・ガス源。 第 １ × 第 ２ 図 第 ３ 図 ！ Ｐ−５＝／ｉ、θ２ （Ｖ−／−ｚ’）
Ｐ−８ｉＮＯの製造方法を説明する断面構成図、 第３図は組成と吸収端、スリット断線の特性を示すグラ
フである。 １・・・シリ；ン基板、３・・・７０−ティングゲート
、５・・・コントロールゲート、６・・・ソース物ドレ
イン、８・・・ＡＮＮａ３９・・・パッシベーション［
，１０・・・ウェーハ、１１，１２・・・ｆｉｇ、１３
・・・チャンバ、１４・・・高周波電力源、１６〜１８
・・・ガス源。 第 １ × 第 ２ 図 第 ３ 図 ！ Ｐ−５＝／ｉ、θ２ （Ｖ−／−ｚ’）
Claims (1)
- 【特許請求の範囲】 １、素子メモリに記憶した情報を紫外線の照射によって
消去し得るようにした半導体記憶装置であって、素子上
に形成するパッシベーション膜をプラズマシリコンオキ
シナイトライドで構成したことを特徴とする半導体記憶
装置。 ２、プラズマシリコンオキシナイトライドのＳｉ、Ｎ、
Ｏの組成比を調整し、吸収端を前記紫外線よりも短波長
側に設定してなる特許請求の範囲第１項記載の半導体記
憶装置。 ３、フローティングゲート型の半導体記憶装置に略１．
５μｍの厚さにパッシベーション膜を形成してなる特許
請求の範囲第２項記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216155A JPS6195534A (ja) | 1984-10-17 | 1984-10-17 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216155A JPS6195534A (ja) | 1984-10-17 | 1984-10-17 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195534A true JPS6195534A (ja) | 1986-05-14 |
Family
ID=16684148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216155A Pending JPS6195534A (ja) | 1984-10-17 | 1984-10-17 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195534A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63176161A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | 感熱記録電圧印加の制御方法 |
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| JPH0343065U (ja) * | 1989-09-06 | 1991-04-23 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642377A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Ultraviolet ray erasable type rewritable read-only memory |
-
1984
- 1984-10-17 JP JP59216155A patent/JPS6195534A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642377A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Ultraviolet ray erasable type rewritable read-only memory |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| JPS63176161A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | 感熱記録電圧印加の制御方法 |
| JPH0343065U (ja) * | 1989-09-06 | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652402B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| US5731238A (en) | Integrated circuit having a jet vapor deposition silicon nitride film and method of making the same | |
| US20090039416A1 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
| US6653683B2 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
| US6326660B1 (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| JP4792620B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2855509B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP3048363B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JPS6195534A (ja) | 半導体記憶装置 | |
| JP2667605B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3732649B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| KR100546394B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20030025148A1 (en) | Structure of a flash memory | |
| JP3457533B2 (ja) | プログラマブル半導体デバイス及びその製造方法 | |
| US6933554B1 (en) | Recessed tunnel oxide profile for improved reliability in NAND devices | |
| JPH06132542A (ja) | 半導体装置 | |
| JP2652638B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2885134B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP3354661B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPH09213820A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3546644B2 (ja) | 不揮発性半導体記憶装置 |