JP4817291B2 - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法 Download PDF

Info

Publication number
JP4817291B2
JP4817291B2 JP2005309977A JP2005309977A JP4817291B2 JP 4817291 B2 JP4817291 B2 JP 4817291B2 JP 2005309977 A JP2005309977 A JP 2005309977A JP 2005309977 A JP2005309977 A JP 2005309977A JP 4817291 B2 JP4817291 B2 JP 4817291B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
back surface
etching
ozone water
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005309977A
Other languages
English (en)
Other versions
JP2007123346A (ja
Inventor
芳郎 釼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005309977A priority Critical patent/JP4817291B2/ja
Priority to US11/581,455 priority patent/US20070093065A1/en
Publication of JP2007123346A publication Critical patent/JP2007123346A/ja
Application granted granted Critical
Publication of JP4817291B2 publication Critical patent/JP4817291B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Description

本発明は、IGBT等のパワーデバイスの製造に用いられる半導体ウェハの製造方法に関する。
従来のIGBT(Insulated Gate Bipolar Transistor)の製造方法においては、半導体ウェハのおもて面に半導体素子を形成し、そのおもて面にレジストを塗布し、レジスト上に耐酸性テープと除去フィルムを順に貼付し、耐酸性テープの側を吸引して半導体ウェハの裏面を研削し、研削後に除去フィルムを剥離しておもて面側の研削屑を取除き、半導体ウェハの側面および裏面の研削屑等を洗浄した後に、フッ酸および硝酸からなる混酸薬液に浸漬し、裏面をエッチングして研削歪等を除去し、剥離装置に裏面を吸引保持して耐酸性テープを剥離し、耐酸性テープを剥離した半導体ウェハの洗浄後に裏面に裏面電極等を形成し、半導体ウェハの裏面への研削屑の転写を防止している(例えば、特許文献1参照。)。
特開平11−145089号公報(第3頁段落0013−第4頁段落0033、第1図、第8図)
しかしながら、上述した従来の技術においては、半導体ウェハの裏面を研削し半導体ウェハの側面および裏面の研削屑等を洗浄した後に、裏面をエッチングし、再度洗浄した後に裏面に裏面電極等を形成しているため、純水等の洗浄では取除くことができない研削屑が裏面に多数残留するという問題がある。
つまり、裏面の研削工程(バックグラインド工程という。)において研削により生じたシリコンの研削屑が裏面に埋没した場合や、バックグラインド工程後の次工程への搬送工程において裏面を真空吸引でチャックしたときに裏面に付着している研削屑が半導体ウェハの裏面に押込まれた場合には、埋没した研削屑の周囲に気泡が付着しやすくなり、これが裏面のエッチング工程においてバリアになって、埋没した研削屑をエッチングによって取除くことが困難になるからである。
また、バックグラインド工程後の次工程への搬送工程において、裏面の真空吸引によるチャック時や搬送ベルトへの載置時に有機系の異物が付着する場合があり、その有機系の異物が裏面のエッチング工程においてバリアになって、チャック跡やベルト跡が半導体ウェハの裏面に残留してしまうという問題がある。
発明者の評価試験によれば、バックグラインド工程後に裏面のエッチング工程へ搬送した半導体ウェハの裏面を、フッ酸(HF)と硝酸(HNO)の混酸薬液B液(エッチングレート40μm/分)で30μmエッチングした場合に、1.8μm以上の研削屑等の異物が3032個/ウェハ残留し、チャック跡およびベルト跡が残留した例(図5に示す写真参照)が観察されている。
上記のような研削屑等の異物やチャック跡、ベルト跡が半導体ウェハの裏面に残留すると、その後のイオン注入工程における拡散層の欠落や裏面電極の形成における平面度の低下が生じ、半導体ウェハに形成した半導体素子の歩留りが低下することになる。
本発明は、上記の問題点を解決するためになされたもので、半導体ウェハのバックグラインド工程後の裏面のエッチング工程において、研削屑等の異物やチャック跡、ベルト跡の残留を抑制して清浄な裏面を得る手段を提供することを目的とする。
本発明は、上記課題を解決するために、半導体ウェハの製造方法が、
半導体ウェハの裏面を研削する工程と、前記研削を終えた半導体ウェハの裏面を、オゾン水からなる洗浄液で洗浄するオゾン水洗浄工程と、オゾン水洗浄工程を終えた半導体ウェハの裏面を、前記洗浄液が乾燥する前に、フッ酸と硝酸を含む混酸薬液でエッチングする薬液エッチング工程と、前記薬液エッチング工程を終えた半導体ウェハの裏面を、前記混酸薬液が乾燥する前に、オゾン水からなる洗浄液で洗浄するエッチング後のオゾン水洗浄工程と、を備え、前記エッチング後のオゾン水洗浄工程と前記薬液エッチング工程とを交互に複数回繰返すことを特徴とする。
これにより、本発明は、オゾン水洗浄工程において半導体ウェハの裏面に埋め込まれた研削屑をオゾン水により形成される酸化膜により持ち上げることができ、薬液エッチング工程において酸化膜を剥離するときに研削屑を容易に除去ことができると共に酸化膜が剥離された半導体ウェハの裏面をエッチングすることができ、半導体ウェハの裏面の研削屑等の異物やチャック跡、ベルト跡の残留を抑制して清浄な裏面を得ることができるという効果が得られる。
以下に、図面を参照して本発明による半導体ウェハの製造方法の実施例について説明する。
図1、図2は実施例の半導体ウェハの製造方法を示す説明図である。
図1、図2において、1はシリコン(Si)からなる半導体ウェハであり、そのおもて面1aには複数の半導体素子(本実施例ではIGBT)のアノード電極となる表面電極3が形成されている。
5は保護部材としての保護テープであり、一般的なバックグラインド用の片面接着テープであって、半導体ウェハ1のおもて面1aにその接着層により貼付され、バックグラインド工程(後述する工程P3)における半導体ウェハ1のおもて面1aの表面電極3等への研削屑の付着や損傷を防止する機能を有している。
7はスピンエッチング装置であり、回転テーブル8に載置した半導体ウェハ1のおもて面1a側を真空吸引により保持し、半導体ウェハ1を回転させながらその裏面1bの中心部に滴下ノズル9からエッチング用の薬液を滴下させ、薬液を遠心力により半径方向に拡散させて裏面1bをエッチングする装置である。
本実施例のスピンエッチング装置7には、オゾン水を滴下させるためのオゾン水滴下ノズル9aとフッ酸と硝酸の混酸薬液D液(エッチングレート10μm/分)を滴下させるための薬液滴下ノズル9bとの2本の滴下ノズル9がそれぞれ回転テーブル8の中心部の上方に設けられている。
以下に、図1、図2にPで示す工程に従って本実施例の半導体ウェハの製造方法について説明する。
P1(図1)、半導体ウェハ1のおもて面1aに複数の半導体素子の所定の部位に電気的に接続する表面電極3等を形成した半導体ウェハ1を準備する。
P2(図1)、大気圧雰囲気中で半導体ウェハ1のおもて面1a側に押圧ローラ等を用いて保護テープ5を貼付し、貼付した保護テープ5を半導体ウェハ1の大きさに切断して半導体ウェハ1の全面に保護テープ5を貼付する。
P3(図1、バックグラインド工程)、おもて面1a側に保護テープ5が貼付された半導体ウェハ1を、半導体ウェハ1を遊嵌する有底の嵌合穴を形成した図示しない研削冶具に保護テープ5の側から挿入して取付け、半導体ウェハ1の裏面1bを自転しながら公転するグラインダ上に載置し、保護テープ5を嵌合穴の底面で押圧しながらグラインダにより半導体ウェハ1の裏面1bを研削して所定の厚さ(本実施例では180μm)の半導体ウェハ1を形成する。
このとき、グラインダにより研削された半導体ウェハ1のシリコンからなる研削屑が半導体ウェハ1の裏面1bに埋没する。
P4(図1)、剥離用テープを保護テープ5上に貼付し、その剥離用テープにより保護テープ5を半導体ウェハ1のおもて面1aから剥離する。このとき保護テープ5に付着した研削屑等が同時に除去される。
そして、保護テープ5を剥離した半導体ウェハ1の裏面1bを吸引によりチャックして搬送ベルトによりスピンエッチング装置7へ搬送する。
P5(図2、オゾン水洗浄工程)、スピンエッチング装置7の回転テーブル8に半導体ウェハ1のおもて面1a側を保持し、回転テーブル8を回転させて回転している半導体ウェハ1の裏面1bの中心部にオゾン水滴下ノズル9aから洗浄液として20ppmの濃度のオゾン水を所定の洗浄時間、例えば30秒間供給し、オゾン水を遠心力により半径方向に拡散させて裏面1bを洗浄する。
このとき、オゾン水により半導体ウェハ1のシリコン基板の裏面1bの表層が酸化されて2酸化珪素(SiO)からなる酸化膜が形成され、酸化に伴う体積膨張により裏面1bに埋め込まれた研削屑が持ち上げられる。
また、チャック跡やベルト跡の要因となる有機系の異物は、オゾン水により酸化分解され、半径方向に拡散するオゾン水により洗い流される。
P6(図2、薬液エッチング工程)、所定の洗浄時間のオゾン水洗浄工程後に、オゾン水の供給を停止し、回転テーブル8上の半導体ウェハ1をそのままにし、オゾン水が乾燥する前に、回転している半導体ウェハ1の裏面1bの中心部に薬液滴下ノズル9bからフッ酸と硝酸の混酸薬液D液(エッチングレート10μm/分)を所定のエッチング時間、例えば30秒間供給し、混酸薬液を遠心力により半径方向に拡散させて裏面1bをエッチングする。
このとき、主にフッ酸の作用により裏面1bの表層に形成された酸化膜が剥離され、酸化膜の形成時に持ち上げられて酸化膜中に埋没している研削屑も同時に剥離され、半径方向に拡散する混酸薬液により洗い流される。
また、酸化膜が剥離された半導体ウェハ1のシリコン基板の裏面1bの表層が、主に硝酸の作用によりエッチングされ、裏面1bの表面を円滑にする。
そして、所定のエッチング時間の薬液エッチング工程後に、混酸薬液の供給を停止し、回転テーブル8上の半導体ウェハ1をそのままにし、混酸薬液が乾燥する前に、オゾン水滴下ノズル9aから洗浄液としてオゾン水を供給し、上記の工程P5によるオゾン水洗浄工程および工程P6による薬液エッチング工程を交互に所定の回数、例えば6回繰返し、半導体ウェハ1の裏面1bに埋め込まれた研削屑等を除去しながら裏面1bをエッチングして研削による半導体ウェハ1の裏面1bのダメージ層を除去する。
これにより、半導体ウェハ1の裏面1bが所定の総エッチング量、例えば30μmエッチングされ、設定された厚さを有し、その裏面が鏡面に仕上げられた半導体ウェハ1が形成される。
その後に、半導体ウェハ1に残留した混酸薬液を純水またはオゾン水で洗浄し、半導体ウェハ1の裏面1bから所定のイオンを注入し、イオン注入層の活性化のためのアニールを行い、半導体ウェハ1の裏面1bにアノード電極となる裏面電極を形成してダイシングブレード等により半導体ウェハ1を個片に分割して本実施例の半導体素子を製造する。
上記のオゾン水洗浄工程および薬液エッチング工程による研削屑等の異物およびチャック跡やベルト跡の除去の効果を、オゾン水による洗浄時間と混酸薬液によるエッチング時間およびその繰返し回数を変数として評価した試験結果を図3に示す。
また、図3に示す試験結果を基に作成した総エッチング量と残留異物数との関係を図4に示す。
図3に示すように、本実施例のオゾン水洗浄工程および薬液エッチング工程を1回づつそれぞれ60秒、合計120秒間行って総エッチング量を8μmとした場合の半導体ウェハ1の裏面1bに残留する1.8μm以上の異物数(残留異物数という。)は、基準として示した混酸薬液D液で180秒間の裏面エッチングのみを行って総エッチング量を30μmとした場合(基準の場合という。)の残留異物数と同等であり、基準の場合に残留していたベルト跡が消失していることが判る。
つまり、本実施例のオゾン水洗浄工程を加えた裏面エッチングによれば、処理時間を2/3に短縮しても基準の場合に比べて同等以上の半導体ウェハ1の裏面1bの状態を得ることができる。
また、オゾン水洗浄工程および薬液エッチング工程をそれぞれ30秒として3回繰返し、合計180秒間行って総エッチング量を15μmとした場合の半導体ウェハ1の裏面1bの残留異物数は、基準の場合の残留異物数の25%以下であり、基準の場合に残留していたベルト跡が消失していることが判る。
つまり、本実施例のオゾン水洗浄工程を加えた裏面エッチングによれば、処理時間を同等にすれば基準の場合に比べて残留異物数を75%以上低減した清浄な半導体ウェハ1の裏面1bの状態を得ることができる。
更に、オゾン水洗浄工程および薬液エッチング工程をそれぞれ30秒として6回、またはそれぞれ60秒として3回繰返し、合計360秒間行って総エッチング量を30μmとした場合の半導体ウェハ1の裏面1bの残留異物数は、基準の場合の残留異物数の6%以下であり、基準の場合に残留していたベルト跡が消失していることが判る。
つまり、本実施例のオゾン水洗浄工程を加えた裏面エッチングによれば、処理時間を2倍に延長すれば基準の場合に比べて残留異物数を94%以上低減した非常に清浄な半導体ウェハ1の裏面1bの状態を得ることができる。
上記の結果を総エッチング量との関係で見てみると、図4に示すように15μm以上の総エッチング量とすれば裏面の残留異物数を75%以上低減した清浄な半導体ウェハ1を得ることができ、更に30μm以上の総エッチング量とすれば、洗浄時間やエッチング時間および繰返し回数に関わらずに裏面の残留異物数を94%以上低減した清浄な半導体ウェハ1を得ることができる。
この場合に、本実施例のオゾン水洗浄工程を加えた裏面エッチングにおける総エッチング量は30μm以上とすることが望ましい。つまりバックグラインド工程における研削による半導体ウェハ1の裏面1bのダメージ層の除去と、裏面1bに残留する研削屑等の異物等の除去を同時に行って、ダメージ層が除去された非常に清浄な裏面1bを有する半導体ウェハ1を得ることができるからである。
このようにして製造された半導体ウェハ1は、研削屑等の異物やチャック跡、ベルト跡をオゾン水洗浄工程を加えた裏面エッチングにより除去するので、半導体ウェハ1の裏面1bに残留する異物等を大幅に低減することができ、その後のイオン注入工程における拡散層の欠落や裏面電極の形成における平面度の低下が生じることはなく、半導体ウェハ1に形成した半導体素子の歩留りを向上させることができる。
また、オゾン水洗浄工程後や薬液エッチング工程後に、オゾン水や混酸薬液が乾燥する前に薬液エッチング工程やオゾン水洗浄工程を開始するので、オゾン水や混酸薬液が乾燥したことによる異物の裏面1bへの固着を防止して、薬液エッチング工程やオゾン水洗浄工程の工程時間を短縮することができる。
更に、オゾン水洗浄工程と薬液エッチング工程とを交互に複数回繰返し、オゾン水洗浄工程において形成された酸化膜を薬液エッチング工程において全て剥離し、更にシリコン基板をエッチングして裏面1bに新たなシリコン面を露出させた状態で再度のオゾン水洗浄工程を行うので、オゾン水洗浄工程における酸化膜の形成を効率的に行うことができると共に、裏面1bに埋め込まれた研削屑等の異物を効率的に持ち上げることができる。
このことは、図3に示すオゾン水洗浄工程および薬液エッチング工程をそれぞれ30秒として6回、またはそれぞれ60秒として3回繰返し、合計360秒間行って総エッチング量を30μmとした場合の半導体ウェハ1の裏面1bの残留異物数が、3回に比べて6回の繰り返しの方が20%程度減少していることからも判る。
なお、本実施例においては、薬液エッチング工程における混酸薬液は、フッ酸と硝酸の混酸薬液D液(エッチングレート10μm/分)として説明したが、フッ酸と硝酸との混合割合を変えた混酸薬液B液(エッチングレート40μm/分)であってもよく、他の混酸薬液、例えば硫酸(HSO)を加えたものであってもよい。
以上説明したように、本実施例では、半導体ウェハのおもて面側に保護テープが貼付された半導体ウェハの裏面を研削し、研削を終えた半導体ウェハの裏面を、オゾン水洗浄工程においてオゾン水からなる洗浄液で洗浄し、このオゾン水洗浄工程を終えた半導体ウェハの裏面を薬液エッチング工程においてフッ酸と硝酸を含む混酸薬液でエッチングするようにしたことによって、オゾン水洗浄工程において半導体ウェハの裏面に埋め込まれた研削屑をオゾン水により形成される酸化膜により持ち上げることができ、薬液エッチング工程において酸化膜を剥離するときに研削屑を容易に除去ことができると共に酸化膜が剥離された半導体ウェハの裏面をエッチングすることができ、半導体ウェハの裏面の研削屑等の異物やチャック跡、ベルト跡の残留を抑制して清浄な裏面を得ることができる。
また、オゾン水洗浄工程と、前記薬液エッチング工程とを交互に複数回繰返すようにしたことによって、オゾン水洗浄工程において形成された酸化膜を薬液エッチング工程において全て剥離し、更に裏面をエッチングして新たなシリコン面を露出させた状態で再度のオゾン水洗浄工程を行うことができ、オゾン水洗浄工程における酸化膜の形成を効率的に行うことができると共に、裏面に埋め込まれた研削屑等の異物を効率的に持ち上げることができる。
更に、オゾン水洗浄工程後に、洗浄液であるオゾン水が乾燥する前に、薬液エッチング工程を開始するようにしたことによって、オゾン水の乾燥による異物の裏面への固着を防止することができ、薬液エッチング工程の工程時間の短縮を図ることができる。
更に、薬液エッチング工程後に、混酸薬液が乾燥する前に、オゾン水洗浄工程を開始するようにしたことによって、混酸薬液の乾燥による異物の裏面への固着を防止することができ、繰返し工程におけるオゾン水洗浄工程の工程時間の短縮を図ることができる。
実施例の半導体ウェハの製造方法を示す説明図 実施例の半導体ウェハの製造方法を示す説明図 実施例の研削屑等の除去効果の評価結果を示す表 実施例の総エッチング量と残留異物数との関係を示すグラフ 従来の裏面エッチング後の半導体ウェハの裏面を示す写真
符号の説明
1 半導体ウェハ
1a おもて面
1b 裏面
3 表面電極
5 保護テープ
7 スピンエッチング装置
8 回転テーブル
9 滴下ノズル
9a オゾン水滴下ノズル
9b 薬液滴下ノズル

Claims (2)

  1. 半導体ウェハの裏面を研削する工程と、
    前記研削を終えた半導体ウェハの裏面を、オゾン水からなる洗浄液で洗浄するオゾン水洗浄工程と、
    ゾン水洗浄工程を終えた半導体ウェハの裏面を、前記洗浄液が乾燥する前に、フッ酸と硝酸を含む混酸薬液でエッチングする薬液エッチング工程と
    前記薬液エッチング工程を終えた半導体ウェハの裏面を、前記混酸薬液が乾燥する前に、オゾン水からなる洗浄液で洗浄するエッチング後のオゾン水洗浄工程と、を備え
    前記エッチング後のオゾン水洗浄工程と前記薬液エッチング工程とを交互に複数回繰返すことを特徴とする半導体ウェハの製造方法。
  2. 請求項において、
    前記薬液エッチング工程における半導体ウェハの裏面の総エッチング量が、30μm以上であることを特徴とする半導体ウェハの製造方法。
JP2005309977A 2005-10-25 2005-10-25 半導体ウェハの製造方法 Expired - Fee Related JP4817291B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005309977A JP4817291B2 (ja) 2005-10-25 2005-10-25 半導体ウェハの製造方法
US11/581,455 US20070093065A1 (en) 2005-10-25 2006-10-17 Method for manufacturing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005309977A JP4817291B2 (ja) 2005-10-25 2005-10-25 半導体ウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2007123346A JP2007123346A (ja) 2007-05-17
JP4817291B2 true JP4817291B2 (ja) 2011-11-16

Family

ID=37985924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005309977A Expired - Fee Related JP4817291B2 (ja) 2005-10-25 2005-10-25 半導体ウェハの製造方法

Country Status (2)

Country Link
US (1) US20070093065A1 (ja)
JP (1) JP4817291B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007039626A1 (de) * 2007-08-22 2009-02-26 Wacker Chemie Ag Verfahren zum Reinigen von polykristallinem Silicium
JP5208658B2 (ja) * 2008-10-03 2013-06-12 Sumco Techxiv株式会社 半導体ウェハの洗浄方法、および、半導体ウェハ
EP2224469A3 (en) * 2009-02-25 2015-03-25 Imec Method for etching 3d structures in a semiconductor substrate, including surface preparation
JP2010225936A (ja) * 2009-03-24 2010-10-07 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2012156296A (ja) * 2011-01-26 2012-08-16 Disco Abrasive Syst Ltd 監視システム
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103794470B (zh) * 2013-11-22 2017-02-01 中航(重庆)微电子有限公司 硅片正面保护方法
CN105206506B (zh) * 2014-06-30 2018-06-29 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050954A (en) * 1976-03-25 1977-09-27 International Business Machines Corporation Surface treatment of semiconductor substrates
US4261791A (en) * 1979-09-25 1981-04-14 Rca Corporation Two step method of cleaning silicon wafers
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
JPH06204494A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 絶縁膜の形成方法および半導体素子の製造方法
WO1995004372A1 (en) * 1993-07-30 1995-02-09 Semitool, Inc. Methods for processing semiconductors to reduce surface particles
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
JPH10256211A (ja) * 1997-03-11 1998-09-25 Sony Corp 半導体基板の洗浄方法
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
US5837662A (en) * 1997-12-12 1998-11-17 Memc Electronic Materials, Inc. Post-lapping cleaning process for silicon wafers
US6799583B2 (en) * 1999-05-13 2004-10-05 Suraj Puri Methods for cleaning microelectronic substrates using ultradilute cleaning liquids
US6429144B1 (en) * 1999-12-28 2002-08-06 Koninklijke Philips Electronics N.V. Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
US6451660B1 (en) * 2000-06-09 2002-09-17 Agere Systems Guardian Corp. Method of forming bipolar transistors comprising a native oxide layer formed on a substrate by rinsing the substrate in ozonated water
JP3413726B2 (ja) * 2000-12-28 2003-06-09 株式会社スーパーシリコン研究所 ウエハ洗浄方法
US20030171239A1 (en) * 2002-01-28 2003-09-11 Patel Bakul P. Methods and compositions for chemically treating a substrate using foam technology
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Soi基板の加工方法
JP4339561B2 (ja) * 2002-08-16 2009-10-07 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP2004214398A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
TWI362415B (en) * 2003-10-27 2012-04-21 Wako Pure Chem Ind Ltd Novel detergent and method for cleaning
US20050124160A1 (en) * 2003-12-05 2005-06-09 Taiwan Semiconductor Manufacturing Co. Novel multi-gate formation procedure for gate oxide quality improvement
JP2005310990A (ja) * 2004-04-20 2005-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
US7365045B2 (en) * 2005-03-30 2008-04-29 Advanced Tehnology Materials, Inc. Aqueous cleaner with low metal etch rate comprising alkanolamine and tetraalkylammonium hydroxide
US7462304B2 (en) * 2005-04-14 2008-12-09 E.I. Du Pont De Nemours And Company Conductive compositions used in the manufacture of semiconductor device

Also Published As

Publication number Publication date
US20070093065A1 (en) 2007-04-26
JP2007123346A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4817291B2 (ja) 半導体ウェハの製造方法
KR102320674B1 (ko) 처리된 적층 다이들
US9472458B2 (en) Method of reducing residual contamination in singulated semiconductor die
US6245677B1 (en) Backside chemical etching and polishing
JP3802507B2 (ja) 半導体装置の製造方法
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
JP5796412B2 (ja) 半導体素子の製造方法
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
JP2018046208A (ja) ウエーハの加工方法
JP2007324548A (ja) 基板処理方法および基板処理装置
WO2003058697A1 (fr) Procede de fabrication d'une microplaquete semi-conductrice
KR100827907B1 (ko) 실리콘 기판의 세정방법
US20040241961A1 (en) Method for processing soi substrate
JP3350627B2 (ja) 半導体素子の異物除去方法及びその装置
JP3924551B2 (ja) Soiウェハ製造方法
KR20090121527A (ko) 실리콘 웨이퍼 재생방법 및 그 재생장치
TWI795010B (zh) 半導體製造方法及用以處理半導體晶圓的方法
JP7300433B2 (ja) エピタキシャルウェーハの洗浄方法
JP3441653B2 (ja) 半導体装置の製造方法
JP2001327933A (ja) 基板洗浄方法
KR20050020743A (ko) Soi 기판의 가공방법
JPH07273068A (ja) ダイシング装置
KR20060075452A (ko) 더미 웨이퍼의 박막 제거 공정
WO2001022476A2 (en) Backside chemical etching and polishing
JP2006303088A (ja) シリコン基板の洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees