KR20090121527A - 실리콘 웨이퍼 재생방법 및 그 재생장치 - Google Patents

실리콘 웨이퍼 재생방법 및 그 재생장치 Download PDF

Info

Publication number
KR20090121527A
KR20090121527A KR1020080047478A KR20080047478A KR20090121527A KR 20090121527 A KR20090121527 A KR 20090121527A KR 1020080047478 A KR1020080047478 A KR 1020080047478A KR 20080047478 A KR20080047478 A KR 20080047478A KR 20090121527 A KR20090121527 A KR 20090121527A
Authority
KR
South Korea
Prior art keywords
silicon wafer
etching
film
silicon
acid
Prior art date
Application number
KR1020080047478A
Other languages
English (en)
Inventor
박한영
김상문
박우영
Original Assignee
박한영
박우영
김상문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박한영, 박우영, 김상문 filed Critical 박한영
Priority to KR1020080047478A priority Critical patent/KR20090121527A/ko
Publication of KR20090121527A publication Critical patent/KR20090121527A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 집적회로가 형성된 폐기 처리된 단결정 실리콘 웨이퍼를 화학적 처리와 기계적 연마에 의하여 반도체 회로가 형성되기 전과 같은 경면을 확보 할 수 있는 재활용 방법과 이방법으로 가공된 단결정 실리콘 웨이퍼 제조를 제조하는 것에 관한 것이며 복수의 물질로 막이 형성된 산화막과 절연막, 금속 전극으로 이루어진 반도체 회로가 형성된 실리콘 웨이퍼를 반도체 막형성 공정의 역순으로 실리콘 위에 형성된 막을 하나씩 화학적 방법으로 순차적으로 에칭하여 금속막과 산화막을 형성된 회로를 제거함으로써 단결정 웨이퍼에 형성된 금속전극, 산화막, 절연막을 제거하고 최종적으로 경면 연마하여 재활용 실리콘 웨이퍼를 제조한다.
반도체, 실리콘, 웨이퍼, 재활용, 에칭

Description

실리콘 웨이퍼 재생방법 및 그 재생장치{Recycling Method of Silicon Wafer and its recycled divice}
본 발명은 실리콘 웨이퍼 재생방법 및 그에 따른 재생장치에 관한 것으로 특히 태양전지용 또는 반도체용 제조 공정에서 불량으로 폐기되는 실리콘 웨이퍼를 재생하는 실리콘 웨이퍼 재생방법 및 그에 따른 재생장치에 관한 것이다.
전자 산업의 반도체는 산업의 핵심 부품으로 자리 매김 되고 있으며 소형화, 경량화의 추세에 맞추어 마이크로 디바이스인 드라이브 IC와 같은 집적회로, 메모리 등과 같은 마이크로 일렉트로닉스 산업은 나노기술의 발전과 함께 차세대 최첨단 산업으로 각광을 받고 있다. 여기에 핵심부품이 되는 드라이브 IC와 같은 반도체 소자는 99.999999999%의 초고순도 단결정 실리콘을 사용하여 실리콘 웨이퍼 세정, 표면 연마, 회로설계, 포토 마스크 제작, 전극형성, 산화공정, 감광액 도포 및 노광,현상공정, 에칭 공정, 이온주입공정 및 화학기상 증착 공정 등의 복잡한 반도체 제조 공정을 거쳐 제조된다.
또, 실리콘을 사용하는 에너지 소자로서 실리콘 태양전지의 경우 단결정 또는 다결정 실리콘을 사용하고, 이러한 실리콘 태양전지는 현존하는 태양전지에 90% 를 차지하며, 친환경 대체에너지라는 측면이 부각되면서 수요가 급증하여 공급이 수요를 따라가기 어려운 실정이다 보니 반도체 또는 태양전지용 실리콘 웨이퍼 생산에 필요한 원료 공급이 불안전한 실정이다.
도 1은 일반적인 반도체 실리콘 웨이퍼의 단면을 나타내는 구성도이다.
도 1에서처럼 반도체 실리콘 웨이퍼는 P 또는 n형 반도체 기판(1) 위에 epi층(3)이 형성되고, 그 위에 산화막(4)을 형성한 후 산화막(4)을 일부 에칭하여 드러난 epi층(3)에 p-welll 또는 n-well(5)을 형성하고 이온 도핑하여 소스 또는 드렌인(2)을 형성한 다음, 소스 또는 드레인(2) 옴접촉 전극(7)을 형성하고, gate oxide(6), gate poly silicon(9)층을 형성 한 후 gate 보호층(12)을 형성하고 그 위에 산화막(11)과, 외부와의 연결을 위한 금속 전극층(8)(11)을 형성하여 제조된다. 이때 금속 전극층(8)(11)은 반도체 공정을 고려하여 Ti, W, Mo,Cu, Al, Au 등으로 구성되고 있으며, 산화막(11)은 주로 SiO2로 형성하나 절연막은 보통 질화실리콘(Si3N4)이나 실리사이드 물질로 되어 있다.
예컨대, 드라이브 IC의 경우 외부로부터 전류의 흐름을 좋게 하기 위하여 금(Au)을 전극재로 사용하여 증착 공정을 통하여 막을 형성하여 금(Au) 전극을 형성하고, gate 보호막 위에 전극, 산화막 층은 인접 회로와의 유기적 접촉을 강화하기 위하여 2~6층 정도로 반복하여 형성하기도 한다.
이러한, 실리콘 웨이퍼가 고가의 고순도 실리콘 소재임에 불구하고, 반도체 제조 공정을 거쳐 새겨진 각종 반도체 구성 회로 패턴과 각 구성 요소에 사용된 물질과 형상은 반도체 제조 회사의 기밀 사항이어서 정보유출 방지를 위해 반도체 공 정 시험 평가용으로 활용 후 폐기되거나 양산되는 반도체 소자 제조 공정에 있어서도 각각의 공정을 거치면서 불량시 전량 폐기된다.
그러나, 근자에는 실리콘 소재값의 급상승과 제조원가 절감으로 시장경쟁력을 확보하기 위해 자체적으로 실리콘웨이퍼 재생장치를 도입하여 불량폐기되는 실리콘 웨이퍼를 재생하여 사용하는 실정이다.
종래에 실리콘 웨이퍼의 재활용 방법을 살펴보면,
① 특허등록번호 제10-0786722호에서 버려지는 실리콘 웨이퍼를 태양전지소자 등의 재료로 재활용하기 위하여 표면에 회로패턴이 형성되어 있는 폐 실리콘 웨이퍼 원판의 이면을 고정하고 회로가 형성된 표면에 연마재를 분사하여 회로패턴을 제거하는 방법과,
② 특허등록번호 제10-0515371호에서 액화 이산화 탄소, 또는 헬륨 가스를 회로가 형성된 실리콘 웨이퍼 표면에 분사하여 실리콘 웨이퍼 기판과 그 위에 형성된 회로막과의 열팽창 계수 차이에 의하여 박리제거하는 방법과,
③ 일본공개특허 특개2001-237201에서 연마재로서 평균 입경이 20 ㎛ 이상 ５㎛ 이하의 알루미나 혹은 실리콘 카바이드를 압축 공기와의 혼합 하여 불어내는 샌드 블라스트 장치를 사용하여 실리콘 웨이퍼 위에 형성된 집적회로 박막을 제거한 후 기계적 연마를 하는 방법과,
④ 일본공개특허 특개2005-123541호에서 샌드 블라스트 방법으로 웨이퍼 표면의 회로 막을 제거한 후 불산과 질산의 혼합액으로 에칭하여 막을 제거하는 방법이 선 공개된바 있다.
그런데, 상기한 기술들은 연마재를 분사하여 막을 제거하는 샌드 블라스트 방법으로써, 단시간에 막을 제거할 수 있다는 장점이 있지만 분사된 연마재와 실리콘 웨이퍼와의 충돌로 인하여 표면이 매우 거칠어 그대로 재활용하기 어려움은 물론 실리콘 웨이퍼 내부에 기계적 스트레스가 축적되어 재활용시 크랙발생으로 깨지기 쉽다는 단점이 있으며, 또 액화 가스를 사용하여 실리콘 웨이퍼 표면에 형성된 막을 제거할 경우 웨이퍼가 열충격에 의해 깨어지기 쉬우며 막의 표면 또한 거칠게 형성되고 균일한 박리가 어려운 폐단이 따랐다.
한편, 업계에서는 막의 균일한 박리를 위하여 샌드 블라스트로 막을 제거한 후 질산과 불산의 혼합액으로 화학적 에칭을 하고 있지만, 서로 상이한 층으로 형성된 막의 균일한 박리가 어려운 문제점이 따랐다.
이에 따라 본 발명은 상기한 문제점을 해결하기 위해 착안 된 것으로서, 보다 상세하게는 집적회로가 형성된 폐기 처리된 실리콘 웨이퍼를 재생하는 것에 관한 것이며 화학적 처리와 기계적 연마에 의하여 반도체 회로가 형성되기 전과 같은 경면을 확보하기 위한 실리콘 웨이퍼 재생방법 및 그에 따른 재생장치를 제공하는 것을 그 목적으로 한다.
이러한 목적을 달성하기 위해 본 발명의 특징은, 폐기된 실리콘 웨이퍼를 수거하여 표면세정 및 건조하여 준비하는 단계(S1); 상기 건조된 실리콘 웨이퍼의 회 로가 형성되지 않은 이면을 피복 열처리하여 보호막을 형성하는 단계(S2); 상기 보호막형성이 완료된 실리콘 웨이퍼의 회로가 형성된 표면을 반도체 막형성 공정의 역순으로 화학적 에칭하는 단계(S3); 상기 에칭처리된 실리콘 웨이퍼를 세정하고, 표면을 경면 연마하는 단계(S4); 및 상기 경면 연마처리된 실리콘 웨이퍼의 에지부를 라운딩 처리하는 단계(S5);를 포함하여 이루어지는 것을 특징으로 한다.
이때, 상기 보호막형성 단계(S2)에서 보호막은 아크릴 폴리머 수지로 피복 열처리되는 것을 특징으로 한다.
또한, 상기 화학적 에칭단계(S3)는 금속표면전극, 산화막, 금속전극, 산화막, 질화실리콘막, 폴리실리콘막, 산화막, 에피층 순으로 에칭처리되는 것을 특징으로 한다.
또한, 상기 화학적 에칭단계(S3)는 염산(HCl)과 질산(HNO3)을 3:1로 혼합한 왕수를 이용하여 금속표면전극 및 금속전극을 에칭하는 것을 특징으로 한다.
또한, 상기 화학적 에칭단계(S3)는 불산과 물을 1~5:1로 혼합한 산용액을 이용하여 산화막을 에칭하는 것을 특징으로 한다.
또한, 상기 화학적 에칭단계(S3)는 불산에 물, 질산, 초산(CH3COOH) 중에 하나 이상을 선택하여 9:1로 혼합한 산용액을 사용하여 질화실리콘막을 에칭하는 것을 특징으로 한다.
또한, 상기 화학적 에칭단계(S3)는 질산:불산:물을 2~4:1:1로 혼합한 산용액을 사용하여 폴리실리콘막 및 에피층을 에칭하는 것을 특징으로 한다.
또한, 상기 경면 연마하는 단계(S4)는 실리콘 웨이퍼 표면을 600~3000mesh의 연마재를 사용하여 1~3회에 걸쳐 래핑처리하여 경면가공하는 것을 특징으로 한다.
또한, 상기 라운딩 처리된 실리콘 웨이퍼는 암모니아수(NH4OH):과산화수소(H2O2):물(H2O)의 용적 배합비가 １：１∼２：５∼７의 세척액에，７５∼８５℃， １０∼２０분의 침지처리로 세정하는 것을 특징으로 한다.
그리고, 실리콘 웨이퍼 표면을 에칭하는 에칭장치의 특징은, 지지축(20a)에 의해 공정 및 자전되도록 등각 설치되고, 저면에 실리콘 웨이퍼(23)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(20); 상기 고정 척 홀더(20)의 저면에 대응하도록 원형배치되어 에칭액을 분사하고, 에칭부스(24)에 의해 구획이 형성되는 스프레이노즐(22);를 포함하여 이루어지는 것을 특징으로 한다.
또한, 직선이송되도록 설치되고, 양면에 실리콘 웨이퍼(230)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(230); 상기 고정 척 홀더(230)의 양면에 대응하도록 직선배치되어 에칭액을 분사하고, 에칭부스(240)에 의해 구획이 형성되는 스프레이노즐(220);를 포함하여 이루어지는 것을 특징으로 한다.
이상의 구성 및 작용에 의하면, 본 발명은 폐기처리되는 실리콘 웨이퍼 표면에 물리적 충격을 가하지 않고 화학적 방법으로 집적회로를 구성하는 각 층이 하나씩 제거됨에 따라 막의 균일한 박리로 표면이 경면으로 유지됨과 아울러 기계적 스트레스 및 열충격에 의한 크랙발생이 방지되는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 실리콘 웨이퍼 재생방법을 전체적으로 나타내는 블록도이고, 도 3은 본 발명에 따른 실리콘 웨이퍼 재생방법의 화학적 에칭단계를 세부적으로 나타내는 블록도이다.
본 발명은 실리콘 웨이퍼 재생방법 및 재생된 실리콘 웨이퍼에 관련되며, 이때 실리콘 웨이퍼 재생방법 및 재생된 실리콘 웨이퍼는 도 1과 같은 산화막과 절연막, 금속 전극을 포함하여 복수의 물질로 형성된 실리콘 웨이퍼의 표면 막을 반도체 막형성 공정의 역순으로 하나씩 제거하되, 구체적인 방법으로는 도 4처럼 화학적 방법으로 금속막과 산화막을 순차적으로 에칭하여 실리콘 웨이퍼 표면에 형성된 금속전극 및 산화막, 질화실리콘막, 폴리실리콘막, 에피층을 제거한 다음, 경면 연마공정으로 마무리하여 재생하는바, 이에 따른 상세한 설명은 후술하는 실시예를 통하여 단계별로 설명한다.
1. 폐기된 실리콘 웨이퍼 준비단계
폐기된 실리콘 웨이퍼를 수거하여 표면세정 및 건조하여 준비하는 단계(S1)이다. 수거된 실리콘 웨이퍼는 물을 포함한 세척수를 고압분사하거나 세척수가 수용된 저장조에 침지처리하여 포면에 부착된 유기물을 제거한 다음 건조한 상태로 준비된다.
2. 보호막을 형성단계
상기 건조된 실리콘 웨이퍼의 회로가 형성되지 않은 이면을 피복 열처리하여 보호막을 형성하는 단계(S2)이다. 회로가 형성되지 않은 실리콘 웨이퍼의 이면을 아크릴 폴리머 수지로 피복 열처리 건조하여 후술하는 에칭단계에서 에칭액(예컨대, 산)에 의한 웨이퍼 이면이 손상되지 않도록 보호하게 된다.
3. 화학적 에칭단계
상기 보호막형성이 완료된 실리콘 웨이퍼의 회로가 형성된 표면을 반도체 막형성 공정의 역순으로 화학적 에칭하는 단계(S3)이다. 화학적 에칭단계(S3)는 금속표면전극, 산화막, 금속전극, 산화막, 질화실리콘막, 폴리실리콘막, 산화막, 에피층 순으로 에칭처리되는바, 이에 따른 각 층별 상세한 화학적 에칭단계는 후술하는 내용을 참조한다.
일단, 화학적 에칭단계(S3)는 실리콘 웨이퍼 표면에 형성된 금속표면전극 및 금속전극부터 제거해 나간다. 이때 금속표면전극 및 금속전극은 염산(HCl)과 질산(HNO3)을 3:1로 혼합한 왕수를 스프레이 분사하여 용해처리한다.
이어서, 산화막(예컨대, 이산화규소(SiO2)산화막), 게이트 전극인 폴리실리콘막, 게이트 전극 보호막인 질화규소 막은 에칭액 즉, 불산 또는 불산과 질산 또는 초산이 함유된 산용액을 이용하여 스프레이 에칭을 하여 막을 제거해 나간다. 이때 에칭단계를 수행함에 있어 실리콘 웨이퍼 표면의 균일성 및 에칭 두께, 에칭속도는 에칭액의 농도성분에 따라 결정된다.
이에 산화막(예컨대, 이산화규소(SiO2)산화막)을 에칭할 경우, 불산과 물을 1~5:1로 혼합한 산용액을 이용하여 에칭하면, SiO2 + 4HF -> SiF4 + 2H2O 화학반응이 일어나면서 에칭이 이루어지고 SiF4는 에칭조에서 부유하게 된다. 이때 불산(HF)의 양에 따라서 에칭 속도가 변하며 불산의 양이 많을수록 에칭 속도는 커지며 물은 에칭 억제제로 작용한다.
그리고, 질화실리콘(Si3N4)막을 에칭할 경우는 3Si3N4 + 12HF + 36H2O -> 3SiF4 + 12N + 12H +HNO3 + 2H2O 화학반응이 일어나기 때문에 불산의 농도를 조절해야하므로 불산에 물, 질산, 초산(CH3COOH) 중에 하나 이상을 선택하여 9:1로 혼합한 산용액을 사용한다.
문제는 불산과 반응하는 시간이 길어서 에칭 속도가 낮아 때문에 에칭 하는데 시간이 많일 걸리 수 있고 질화실리콘(Si3N4)막이 아닌 부분은 주로 이산화규소(SiO2)로 되어 있어 불산과 쉽게 반응하여 에칭이 빨라져 전체적인 에칭 표면은 거칠어지기 쉽다. 따라서 불산과 물을 9 대 1로 에칭 억제를 위한 질산을 첨가하여 빠른 시간에 에칭하는 것이 좋다. 이는 질화실리콘(Si3N4)막을 제거하는 공정에서 주변부의 이산화규소(SiO2)산화막과 에칭이 동시에 이루어지기 때문에 이 공정에서 에칭 후 표면 균일성의 저하가 쉽게 올 수 있다. 그리고 질화실리콘(Si3N4)막 아래 폴리 실리콘(poly Si) 막이 형성되어 있기 때문에 불산에 질산을 첨가하여 질화막 에칭을 실시하는 것이 바람직하다.
이어서, 폴리실리콘막을 에칭할 경우는 질산:불산:물을 2~4:1:1로 혼합한 산 용액을 사용하여 폴리실리콘막 및 에피층을 에칭하고, 이때 화학 반응은 아래와 같다.
Si+ HNO3 + 2H2O -> SiO2 + HNO3 + 2H2
SiO2 + 4HF -> SiF4 + 2H2O
이때, 질산의 양이 많아질수록 에칭 속도는 빨라지기 때문에 우선 질산의 양을 조절하여야 하고 물은 희석제로서 에칭을 억제하는 역할을 한다. 주변의 SiO2 막이 동시에 에칭 되기 때문에 불산의 농도는 줄이고 질산의 양을 늘려서 에칭하는 것이 바람직하다. 한편 에칭 억제제로 초산(CH3COOH)을 첨가하여도 좋다.
폴리실리콘막이 에칭되면서 질산과 불산의 상호작용으로 소스와 드레인 전극 위에 형성된 금속 전극이 에칭된다.
또, 폴리실리콘 아래 형성된 이산화 규소막 산화막을 제거하게 되면 소스, 드레인 전극이 드러나게 되고, 그 아래 에피층이 존재하게 되는데 거기까지의 단결정 실리콘 표면은 게이트 전극의 폴리실리콘막을 에칭하는 것과 동일한 방법으로 실시한다.
한편, 질화막이 드러나는 시점에서 소스, 드레인 전극까지는 수미크론 이내에 존재하기 때문에 기계적 연마에 의한 방법을 사용하는 것도 바람직하다.
4. 표면 연마단계
상기 에칭처리된 실리콘 웨이퍼를 세정하고, 표면을 경면 연마하는 단계(S4);이다. 화학적 에칭을 완료한 후 경면 표면을 얻기 위하여 일차적으로 실리 콘 웨이퍼 표면의 데미지를 제거하고 웨이퍼 두께와 평탄도를 균일하게하는 래핑공정을 거쳐 연마(Polishing)처리를 하고 웨이퍼 에지를 둥글게 처리하여 세정함으로써 경면을 얻을 수 있다. 이때 래핑공정에 사용되는 연마재는 600~3000mesh를 사용하고, 1~3회에 걸쳐 단계적으로 고운 연마재를 사용하여 경면처리한다.
5. 라운딩처리단계
상기 경면 연마처리된 실리콘 웨이퍼의 에지부를 라운딩 처리하는 단계(S5)로써, 상기한 표면 연마단계를 거치면서 에지부에 형성되는 바리를 포함한 잔류물을 제거하게 된다.
6. 세정단계
상기 라운딩 처리된 실리콘 웨이퍼는 암모니아수(NH4OH):과산화수소(H2O2):물(H2O)의 용적 배합비가 １：１∼２：５∼７의 세척액에，７５∼８５℃， １０∼２０분의 침지처리하여, 유기성 오염이나 이물질을 포함한 표면에 부착된 입자를 제거한 후 순수로 세정하여 건조한다.
[ 실시예 ]
상기한 단계를 거쳐 재생되는 반도체 실리콘 웨이퍼의 실시예는 다음과 같다.
4인치 반도체 실리콘 웨이퍼에 대하여 아세톤으로 세정한 후 화학적 에칭단계에서 반도체 실리콘 웨이퍼가 손상되지 않도록 아크릴 폴리머 수지로 회로가 형 성되지 않은 반도체 웨이퍼 이면을 도포 건조한다. 이어서 화학적 에칭단계를 통하여 반도체 웨이퍼 표면에 전극으로 형성된 금(Au)막을 왕수(염산:질산비=3:1)에 침지하여 금속 전극을 제거한 후, 30% 불산 수용액에 담구어 산화막을 제거하고, 이어서 산화막을 제거후 드러난 금속전극을 다시 왕수에 침지하여 금속막을 제거하는 작업을 수회(예컨대, 3~4회) 반복 후, 검게 드러난 질화실리콘 막 표면을 불산과 질산을 10대 1로 혼합한 수용액에 침지하여 제거한다. 이어서 폴리 실리콘막과 질화실리콘막을 제거 한 후 드러난 실리콘 웨이퍼 표면을 추가적으로 에칭한다.
그리고, 세정이 완료되면 래핑처리하여 균일한 표면을 얻은 후, 로델(Rodel)사 연마패드 Ssuba 600으로 1차 연마를 한 다음 넬코(Nelco)사 Nelco2350 연마패드로 2차 경면 연마를 퓨즈드 나노 실리카 연마제를 사용하여 경면 연마처리 후 에지 라운딩 처리하여 세정 건조하면 반도체 실리콘 웨이퍼의 재생이 완료된다.
도 4 내지 도 5는 본 발명에 따른 실리콘 웨이퍼 표면을 화학적 에칭하는 장치를 나타내는 구성도이다.
여기서, 도 4a 내지 4b는 화학적 에칭단계에 사용되는 설비가 원형배열된 에칭장치로써, 지지축(20a)에 의해 공정 및 자전되도록 등각 설치되고, 저면에 실리콘 웨이퍼(23)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(20); 상기 고정 척 홀더(20)의 저면에 대응하도록 원형배치되어 에칭액(21)을 분사하고, 에칭부스(24)에 의해 구획이 형성되는 스프레이노즐(22);를 포함하여 이루어진다. 지지축(20a)은 1개의 주축과 중심축을 중심으로 회전되는 다수의 보조축으로 구성되고, 각각 모터 및 기어에 의해 연계된다. 그리고 보조축상에 설치되는 고정 척 홀더(20)는 공기흡착식 혹은 집개식으로 실리콘 웨이퍼(23)를 클램프/언클램프되도록 구비되어 주축을 중심으로 공전하면서 보조축을 중심으로 자전운동한다.
그리고, 각각의 고정 척 홀더(20) 저면에 위치되는 스프레이노즐(22)은 화학적 에칭에 사용되는 에칭액(21)을 단계적으로 분사하도록 배치된다.
이에, 고정 척 홀더(20)에 실리콘 웨이퍼(23)가 클림프된 상태로 지지축(20a)의 회전력에 의해 공전 자전운동하면서 스프레이노즐(22)을 통하여 에칭액(21)이 균일하게 분사되므로 화학적 에칭단계가 연속적으로 신속하게 수행된다.
또, 도 5a 내지 5b는 화학적 에칭단계에 사용되는 설비가 직선배열된 에칭장치로써, 직선이송되도록 설치되고, 양면에 실리콘 웨이퍼(230)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(230); 상기 고정 척 홀더(230)의 양면에 대응하도록 직선배치되어 에칭액(210)을 분사하고, 에칭부스(240)에 의해 구획이 형성되는 스프레이노즐(220);를 포함하여 이루어진다.
고정 척 홀더(230)는 상기한 원형 에칭장치와 같이 공기흡착식 혹은 집개식으로 실리콘 웨이퍼(200)를 클램프/언클램프되도록 구비되어 컨베이어식으로 궤적운동되거나 직선왕복운동된다. 그리고 고정 척 홀더(230) 양면에 위치되는 스프레이노즐(220)은 화학적 에칭에 사용되는 에칭액(210)을 단계적으로 분사하도록 직열배치된다.
이에, 고정 척 홀더(230)에 실리콘 웨이퍼(200)가 클림프된 상태로 직선운동하면, 스프레이노즐(220)을 통하여 에칭액(210)이 균일하게 분사되어 화학적 에칭 단계가 연속적으로 신속하게 수행된다.
도 1은 일반적인 반도체 실리콘 웨이퍼의 단면을 나타내는 구성도.
도 2는 본 발명에 따른 실리콘 웨이퍼 재생방법을 전체적으로 나타내는 블록도.
도 3은 본 발명에 따른 실리콘 웨이퍼 재생방법의 화학적 에칭단계를 세부적으로 나타내는 블록도.
도 4a 내지 4b는 본 발명의 일실시예에 따른 실리콘 웨이퍼 재생장치를 나타내는 구성도.
도 5a 내지 5b는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼 재생장치를 나타내는 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: P 또는 n 베이스 2: 소스 또는 드레인(n+ 또는 p+) 3: Epi층
4.SiO2 (산화막) 5: p-well or n-well 6: Gate Oxide
7: 옴 접촉 전극 8: Metal electrode 9: Poly Silicon
10: Metal electrode 11: SiO2 산화막 12: Gate 보호막
20: 실리콘 웨이퍼 고정 척 홀더 21: 에칭액 22: 에칭액 스프레이노즐
23: 실리콘 웨이퍼 200: 실리콘 웨이퍼 210: 에칭액
220: 스프레이 노즐 230: 고정 척 홀더 240: 에칭 부스

Claims (11)

  1. 폐기된 실리콘 웨이퍼를 수거하여 표면세정 및 건조하여 준비하는 단계(S1);
    상기 건조된 실리콘 웨이퍼의 회로가 형성되지 않은 이면을 피복 열처리하여 보호막을 형성하는 단계(S2);
    상기 보호막형성이 완료된 실리콘 웨이퍼의 회로가 형성된 표면을 반도체 막형성 공정의 역순으로 화학적 에칭하는 단계(S3);
    상기 에칭처리된 실리콘 웨이퍼를 세정하고, 표면을 경면 연마하는 단계(S4);
    상기 경면 연마처리된 실리콘 웨이퍼의 에지부를 라운딩 처리하는 단계(S5);를 포함하여 이루어지는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  2. 제 1항에 있어서,
    상기 보호막형성 단계(S2)에서 보호막은 아크릴 폴리머 수지로 피복 열처리되는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  3. 제 1항에 있어서,
    또한, 상기 화학적 에칭단계(S3)는 금속표면전극, 산화막, 금속전극, 산화막, 질화실리콘막, 폴리실리콘막, 산화막, 에피층 순으로 에칭처리되는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  4. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화학적 에칭단계(S3)는 염산(HCl)과 질산(HNO3)을 3:1로 혼합한 왕수를 이용하여 금속표면전극 및 금속전극을 에칭하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  5. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화학적 에칭단계(S3)는 불산과 물을 1~5:1로 혼합한 산용액을 이용하여 산화막을 에칭하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  6. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화학적 에칭단계(S3)는 불산에 물, 질산, 초산(CH3COOH) 중에 하나 이상을 선택하여 9:1로 혼합한 산용액을 사용하여 질화실리콘막을 에칭하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  7. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화학적 에칭단계(S3)는 질산:불산:물을 2~4:1:1로 혼합한 산용액을 사용하여 폴리실리콘막 및 에피층을 에칭하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  8. 제 1항에 있어서,
    상기 경면 연마하는 단계(S4)는 실리콘 웨이퍼 표면을 600~3000mesh의 연마재를 사용하여 1~3회에 걸쳐 래핑처리하여 경면가공하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  9. 제 1항에 있어서,
    상기 라운딩 처리된 실리콘 웨이퍼는 암모니아수(NH4OH):과산화수소(H2O2):물(H2O)의 용적 배합비가 １：１∼２：５∼７의 세척액에，７５∼８５℃， １０∼２０분의 침지처리로 세정하는 것을 특징으로 하는 실리콘 웨이퍼 재생방법.
  10. 지지축(20a)에 의해 공정 및 자전되도록 등각 설치되고, 저면에 실리콘 웨이퍼(23)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(20);
    상기 고정 척 홀더(20)의 저면에 대응하도록 원형배치되어 에칭액을 분사하고, 에칭부스(24)에 의해 구획이 형성되는 스프레이노즐(22);를 포함하여 이루어지는 것을 특징으로 하는 실리콘 웨이퍼 재생장치.
  11. 직선이송되도록 설치되고, 양면에 실리콘 웨이퍼(230)가 클램프/언클램프되도록 다수로 구비되는 고정 척 홀더(230);
    상기 고정 척 홀더(230)의 양면에 대응하도록 직선배치되어 에칭액을 분사하고, 에칭부스(240)에 의해 구획이 형성되는 스프레이노즐(220);를 포함하여 이루어지는 것을 특징으로 하는 실리콘 웨이퍼 재생장치.
KR1020080047478A 2008-05-22 2008-05-22 실리콘 웨이퍼 재생방법 및 그 재생장치 KR20090121527A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080047478A KR20090121527A (ko) 2008-05-22 2008-05-22 실리콘 웨이퍼 재생방법 및 그 재생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047478A KR20090121527A (ko) 2008-05-22 2008-05-22 실리콘 웨이퍼 재생방법 및 그 재생장치

Publications (1)

Publication Number Publication Date
KR20090121527A true KR20090121527A (ko) 2009-11-26

Family

ID=41604442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047478A KR20090121527A (ko) 2008-05-22 2008-05-22 실리콘 웨이퍼 재생방법 및 그 재생장치

Country Status (1)

Country Link
KR (1) KR20090121527A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112362662A (zh) * 2020-10-27 2021-02-12 航天科工防御技术研究试验中心 一种片式熔断器失效点的分析方法及装置
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same
CN117174573A (zh) * 2023-11-03 2023-12-05 山东有研艾斯半导体材料有限公司 一种去除晶圆表面铝金属膜的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same
CN112362662A (zh) * 2020-10-27 2021-02-12 航天科工防御技术研究试验中心 一种片式熔断器失效点的分析方法及装置
CN117174573A (zh) * 2023-11-03 2023-12-05 山东有研艾斯半导体材料有限公司 一种去除晶圆表面铝金属膜的方法
CN117174573B (zh) * 2023-11-03 2024-02-09 山东有研艾斯半导体材料有限公司 一种去除晶圆表面铝金属膜的方法

Similar Documents

Publication Publication Date Title
US6245677B1 (en) Backside chemical etching and polishing
CN101152651B (zh) 一种陶瓷零件表面的清洗方法
CN101214485B (zh) 一种多晶硅刻蚀腔室中阳极氧化零件表面的清洗方法
US6635500B2 (en) Treatment of substrates
US20060141787A1 (en) Cleaning methods for silicon electrode assembly surface contamination removal
CN111940394B (zh) 半导体高阶制程apc装置的石英部件再生清洗方法
US20070007245A1 (en) Silicon wafer reclamation method and reclaimed wafer
US20100173431A1 (en) Wafer reclamation method and wafer reclamation apparatus
KR100265289B1 (ko) 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는 캐소우드
CN111900070A (zh) 半导体高阶制程蚀刻装置硅部件的再生清洗和返修方法
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
US6558233B1 (en) Wafer polishing method, wafer cleaning method and wafer protective film
KR20090121527A (ko) 실리콘 웨이퍼 재생방법 및 그 재생장치
US7559825B2 (en) Method of polishing a semiconductor wafer
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
US7141495B2 (en) Methods and forming structures, structures and apparatuses for forming structures
US7674695B1 (en) Wafer cleaning system
Hattori et al. Environmentally benign single-Wafer spin cleaning using Ultra-diluted HF/Nitrogen jet spray without causing structural damage and material loss
CN111540676B (zh) 一种硅片边缘剥离方法及硅片
CN102513313B (zh) 具有碳化硅包覆层的喷淋头的污染物处理方法
KR100324134B1 (ko) 접합에스오우아이웨이퍼제조방법
Korzenski et al. Wafer reclaim
KR20040060559A (ko) 반도체 웨이퍼 후면 그라인딩 장치 및 방법
Chen et al. Wet Cleaning Equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee