DE102021121935A1 - Gate-beabstandung in integrierte-schaltung-strukturen - Google Patents

Gate-beabstandung in integrierte-schaltung-strukturen Download PDF

Info

Publication number
DE102021121935A1
DE102021121935A1 DE102021121935.3A DE102021121935A DE102021121935A1 DE 102021121935 A1 DE102021121935 A1 DE 102021121935A1 DE 102021121935 A DE102021121935 A DE 102021121935A DE 102021121935 A1 DE102021121935 A1 DE 102021121935A1
Authority
DE
Germany
Prior art keywords
gate
region
dielectric material
disordered
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021121935.3A
Other languages
English (en)
Inventor
Charles Wallace
Mohit Haran
Paul Nyhus
Gurpreet Singh
Eungnak Han
David Shykind
Sean Pursel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102021121935A1 publication Critical patent/DE102021121935A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Hier wird die Gate-Beabstandung in Integrierte-Schaltung- (IC) Strukturen sowie zugehörige Verfahren und Komponenten erörtert. In einigen Ausführungsformen kann eine IC-Struktur zum Beispiel Folgendes umfassen: ein erstes Gate-Metall mit einer Längsachse; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; einen ersten Gate-Kontakt über dem ersten Gate-Metall; einen zweiten Gate-Kontakt über dem zweiten Gate-Metall; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.

Description

  • Hintergrund
  • Elektronische Komponenten können aktive elektrische Elemente, wie beispielsweise Transistoren, umfassen. Der Entwurf dieser Elemente kann die Größe, Performance und Zuverlässigkeit der elektronischen Komponente beeinträchtigen.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt.
    • 1A-1E sind Querschnittsansichten einer Integrierte-Schaltungs- (IC-; integrated circuit) Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 3A-3D, 4A-4D, 5A-5D, 6A-6D, 7A-7D, 8A-8D, 9A-9D, 10A-10D, 11A-11D, 12A-12D, 13A-13D, 14A-14D, 15A-15D, 16A-16D, 17A-17D, 18A-18D, 19A-19D, 20A-20D, 21A-21D, 22A-22D, 23A-23D, 24A-24D, 25A-25D, 26A-26D, 27A-27D, 28A-28D, 29A-29D, 30A-30D, 31A-31D, 32A-32D und 33A-33E sind Querschnittsansichten von Stufen in einem Beispielprozess zur Herstellung der IC-Struktur von 1A-1E gemäß verschiedenen Ausführungsbeispielen.
    • 34A-34D sind Querschnittsansichten einer anderen IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 35A-35D sind Querschnittsansichten einer anderen IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 36 ist eine Draufsicht auf eine beispielhafte ungeordnete Region, die in einer IC-Struktur gemäß verschiedenen Ausführungsbeispielen vorhanden sein kann.
    • 37A-37B und 38A-38B zeigen Beispiele für IC-Strukturen in Übereinstimmung mit verschiedenen Ausführungsbeispielen.
    • 39 ist eine Draufsicht eines Wafers und von Dies, die eine IC-Struktur umfassen können, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 40 ist eine seitliche Querschnittsansicht einer IC-Komponente, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • FIG. 41 ist eine seitliche Querschnittsansicht eines IC-Packages, das eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 42 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 43 ist ein Blockdiagramm eines beispielhaften elektrischen Bauelements, das eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
  • Detaillierte Beschreibung
  • Hier wird die Gate-Beabstandung in Integrierte-Schaltung- (IC; integrated circuit) Strukturen sowie zugehörige Verfahren und Komponenten erörtert. Bei einigen Ausführungsbeispielen kann eine IC-Struktur zum Beispiel Folgendes umfassen: ein erstes Gate-Metall mit einer Längsachse; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; einen ersten Gate-Kontakt über dem ersten Gate-Metall; einen zweiten Gate-Kontakt über dem zweiten Gate-Metall; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.
  • Ein Transistor-Gate kann durch Erzeugen einer monolithischen Struktur gebildet werden, die sich senkrecht über mehrere Bauelementregionen erstreckt (z. B. Stapel von Kanaldrähten oder ein finnenförmiger Kanal). Ein solches Verfahren kann als „Gate-Last“-Ansatz (Gate zuletzt) bezeichnet werden. Wenn die gewünschte Schaltung eine Unterbrechung in dem Gate zwischen benachbarten Bauelementregionen erfordert (um die Gates über die unterschiedlichen Bauelementregionen elektrisch zu trennen), besteht eine herkömmliche Fertigungstechnik darin, ein Loch in einem anfänglichen „Dummy-Gate“ zu strukturieren, wobei das Loch mit einem Dielektrikumsmaterial aufgefüllt wird und dann das verbleibende „Dummy-Gate“ durch gewünschte Gate-Dielektrikum- und Gate-Metallmaterialien ersetzt wird.
  • Transistoren, die unter Verwendung solcher herkömmlicher Techniken hergestellt werden, können jedoch in ihrer Fähigkeit, herunterzuskalieren, um die Bauelementdichte zu erhöhen, eingeschränkt sein. So können z. B. die unvollständige Entfernung der „Dummy-Gate“-Materialien, unerwünscht verjüngte Lochprofile und Schwierigkeiten beim Füllen von Löchern mit hohem Aspektverhältnis mit den gewünschten Gate-Materialien bei immer kleiner werdenden Bauelementen verschärft werden, was zu inakzeptabel niedrigen Ausbeuten führen kann.
  • Die hierin offenbarten Strukturen und Techniken können verbesserte Gate-Schnitt-Techniken bereitstellen, die die Risiken herkömmlicher Ansätze vermeiden und gleichzeitig wünschenswerte kleine Gate-Schnitt-Größen erzielen.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, die in der Praxis ausgeführt werden können. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen beschrieben werden, auf eine Weise, die beim Verständnis des beanspruchten Gegenstands hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht derart betrachtet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Genauer gesagt werden diese Operationen möglicherweise nicht in der präsentierten Reihenfolge ausgeführt. Beschriebene Operationen können in einer unterschiedlichen Reihenfolge zu dem beschriebenen Ausführungsbeispiel ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsbeispielen weggelassen sein.
  • Zum Zweck der vorliegenden Offenbarung bezeichnet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet der Ausdruck „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Der Ausdruck „A oder B“ bedeutet (A), (B) oder (A und B). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obgleich viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechteckigen Ecken darstellen, dient dies lediglich einer vereinfachten Veranschaulichung, und tatsächliche Bauelemente, die unter Verwendung dieser Techniken hergestellt sind, weisen gerundete Ecken, Oberflächenrauigkeit und andere Merkmale auf.
  • Die Beschreibung verwendet die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und Ähnliches, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym. Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y umfasst. Der Einfachheit halber kann der Ausdruck „1“ verwendet werden, um sich auf die Sammlung von Zeichnungen von 1A-1E zu beziehen, der Ausdruck „2“ kann verwendet werden, um sich auf die Sammlung von Zeichnungen von 2A-2D zu beziehen, etc.
  • 1 stellt Querschnittsansichten einer IC-Struktur 100 gemäß verschiedenen Ausführungsbeispielen bereit. Insbesondere zeigt 1A eine Querschnittsansicht durch den Abschnitt A-A von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über die Source/Drain- (S/D-) Regionen 128/130 verschiedener Kanalregionen 202 hinweg), 1B ist eine Querschnittsansicht durch den Abschnitt B-B von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über ein mehrere Kanalregionen 202 überspannendes Gate 204), 1C ist eine Querschnittsansicht durch den Abschnitt C-C von 1A und 1B (entlang der Längsachse einer Kanalregion 202), und 1D ist eine Querschnittsansicht durch den Abschnitt D-D von 1A und 1B (zwischen benachbarten Kanalregionen 202, parallel zu der Längsachse der Kanalregionen 202), und 1E ist eine Querschnittsansicht durch den Abschnitt E-E von 1A-1D. Die Teilfiguren „A“, „B“, „C“ „D“ und „E“ Teilfiguren von 2-35 verwenden jeweils die gleichen Perspektiven wie diejenigen der Teilfiguren „A“, „B“, „C“ „D“ und „E“ von 1; beachten Sie, dass in 2-35 nur 33 eine „E“ Teilfigur umfasst. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Bauelementregionen 206 (z. B. drei), Kanalregionen 202 (z. B. drei) in einer Bauelementregion 206 und eine bestimmte Anordnung von Kanalmaterialien 106 (z. B. zwei Drähte) in einer Kanalregion 202 abbilden, ist dies lediglich der Einfachheit der Darstellung halber und eine IC-Struktur 100 kann mehr oder weniger Bauelementregionen 206 und/oder Kanalregionen 202 und/oder andere Anordnungen von Kanalmaterialien 106 umfassen.
  • Eine Bauelementregion 206 kann vertikal relativ zu einer darunter liegenden Basis 102 ausgerichtet sein, wobei mehrere Bauelementregionen 206 entlang der Basis 102 angeordnet sind. Die Basis 102 kann ein Halbleitersubstrat sein, bestehend aus Halbleitermaterialsystemen, umfassend zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination aus beiden). Die Basis 102 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung von Bulk-Silizium. Die Basis 102 kann eine Schicht aus Siliziumdioxid auf einem Bulk-Silizium- oder Galliumarsenid-Substrat umfassen. Die Basis 102 kann eine umgewandelte Schicht umfassen (z.B. eine Siliziumschicht, die während eines sauerstoffbasierten Temperprozesses in Siliziumdioxid umgewandelt wurde). Bei einigen Ausführungsbeispielen kann das Substrat 102 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die umfassen, aber nicht beschränkt sind auf Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Weitere, als Gruppe II-VI, III-V oder IV klassifizierte Materialien können auch verwendet werden, um die Basis 102 zu bilden. Obwohl einige Beispiele von Materialien, aus denen die Basis 102 gebildet sein kann, hier beschrieben sind, kann irgendein Material oder irgendeine Struktur, das/die als eine Grundlage für eine IC-Struktur 100 dienen kann, verwendet werden. Die Basis 102 kann Teil eines vereinzelten Dies (z. B. der Dies 1502 von 39) oder eines Wafers (z.B. des Wafers 1500 von 39). Bei einigen Ausführungsbeispielen kann die Basis 102 selbst eine Verbindungsschicht, eine Isolationsschicht, eine Passivierungsschicht, eine Ätzstoppschicht, zusätzliche Bauelementschichten etc. umfassen. Wie in 1 gezeigt ist, kann die Basis 102 Sockel 222 umfassen, um die herum ein Dielektrikumsmaterial 110 angeordnet sein kann; das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein Flache-Graben-Isolations- (STI-; shallow trench isolation) Material (z.B. ein Oxidmaterial, wie beispielsweise Siliziumoxid).
  • Die IC-Struktur 100 kann eine oder mehrere Bauelementregionen 206 umfassen, die Kanalmaterial 106 mit einer Längsachse (in die Seite aus der Perspektive von 1A und 1B, und links-rechts aus der Perspektive von 1C und 1D) umfassen. Das Kanalmaterial 106 einer Bauelementregion 206 kann auf irgendeine Anzahl von Arten angeordnet sein. Beispielsweise stellt 1 das Kanalmaterial 106 der Bauelementregionen 206 als umfassend mehrere Halbleiterdrähte (z. B. Nanodrähte oder Nanobänder in Gate-All-Around- (GAA), Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren) dar. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Drähten in dem Kanalmaterial 106 einer Bauelementregion 206 abbilden, dient dies nur der Einfachheit der Darstellung, und eine Bauelementregion 206 kann mehr oder weniger Drähte als das Kanalmaterial 106 umfassen. Bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 von einem oder mehreren der Bauelementregionen 206 eine Halbleiterfinne anstelle von oder zusätzlich zu einem oder mehreren Halbleiterdrähten umfassen; Beispiele von solchen Ausführungsbeispielen sind nachfolgend Bezug nehmend auf 34 erörtert. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Silizium und/oder Germanium umfassen. Allgemeiner kann irgendeine der hierin offenbarten IC-Strukturen 100 oder Teilstrukturen davon (z. B. die Gate-Schnitte 314, nachfolgend erörtert) in einem Transistor verwendet werden, der irgendeine gewünschte Architektur aufweist, wie beispielsweise Forksheet-Transistoren, Doppel-Gate-Transistoren oder Pseudo-Doppel-Gate-Transistoren. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid oder weitere Materialien, die als Gruppe II-VI, III-V oder IV klassifiziert sind, umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 ein Halbleiteroxid (z.B. Indium-Gallium-Zinkoxid) umfassen. Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des Kanalmaterials 106, das in unterschiedlichen der Drähte in einer bestimmten Bauelementregion 206 verwendet wird, unterschiedlich sein, oder kann die gleiche sein.
  • Source/Drain (S/D)-Regionen 128/130 können in elektrischem Kontakt mit den Längsenden des Kanalmaterials 106 stehen, so dass während des Betriebs Strom von einer S/D-Region 128/130 zu einer anderen S/D-Region 128/130 durch das Kanalmaterial 106 fließen kann (bei Anlegen geeigneter elektrischer Potentiale an die S/D-Regionen 128/130 über S/D-Kontakte durch das Maskenmaterial 308 und die dielektrischen Materialien 122/142, nicht dargestellt). Wie nachfolgend Bezug nehmend auf 2-34 erörtert, können die S/D-Regionen 128 einen bestimmten Dotierstofftyp aufweisen (d.h. n-Typ oder p-Typ), während die S/D-Regionen 130 den entgegengesetzten Dotierstofftyp aufweisen können (d.h. jeweils p-Typ oder n-Typ); die bestimmte Anordnung von S/D-Regionen 128/130 in den beiliegenden Zeichnungen ist lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden (z.B. durch geeignete selektive Maskierung). Die S/D-Regionen 128/130 können seitlich durch Isoliermaterial-Regionen, umfassend Dielektrikumsmaterial 112, Dielektrikumsmaterial 120, begrenzt sein; diese Isoliermaterial-Regionen können Barrieren zwischen S/D-Regionen 128/130 in benachbarten Bauelementregionen 206 bereitstellen. Wie in 1A gezeigt, kann in einigen Ausführungsformen das dielektrische Material 112 einen U-förmigen Querschnitt haben, in dem sich das dielektrische Material 120 befindet.
  • Bei einigen Ausführungsbeispielen können die S/D-Regionen 128/130 eine Siliziumlegierung wie beispielsweise Silizium-Germanium oder Siliziumcarbid umfassen. Bei einigen Ausführungsbeispielen können S/D-Regionen 128/130 Dotierstoffe wie beispielsweise Bor, Arsen oder Phosphor umfassen. Bei einigen Ausführungsbeispielen können die S/D-Regionen 128/130 eines oder mehrere alternative Halbleitermaterialien umfassen, wie beispielsweise Germanium oder ein Material oder eine Legierung der Gruppe III-V. Für p-Typ-Metalloxid-Halbleiter (PMOS; p-type metal oxide semiconductor) -Transistoren können S/D-Regionen 128/130 zum Beispiel Gruppe-IV-Halbleitermaterialien wie beispielsweise Silizium, Germanium, Siliziumgermanium, Germaniumzinn oder mit Kohlenstoff legiertes Siliziumgermanium umfassen. Beispielhafte p-Typ-Dotierstoffe in Silizium, Siliziumgermanium und Germanium umfassen Bor, Gallium, Indium und Aluminium. Für n-Typ-Metalloxid-Halbleiter (NMOS; n-type metal oxide semiconductor) -Transistoren können S/D-Regionen 128/130 zum Beispiel Gruppe-III-V-Halbleitermaterialien wie beispielsweise Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfassen, mit einigen beispielhaften Verbindungen, umfassend Indiumaluminiumarsenid, Indiumarsenidphosphid, Indiumgalliumarsenid, Indium-GalliumArsenid-Phosphid, Galliumantimonid, Galliumaluminiumantimonid, Indiumgalliumantimonid oder Indium-Gallium-Phosphid-Antimonid.
  • Das Kanalmaterial 106 kann in Kontakt mit einem Gate-Dielektrikum 136 sein. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 136 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Dielektrikum 136 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 34 erörtert, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Das Gate-Dielektrikum 136 kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumcarbid und/oder ein High-k-Dielektrikumsmaterial umfassen. Das High-k-Dielektrikumsmaterial kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Temperprozess an dem Gate-Dielektrikum 136 ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Das Gate-Dielektrikum 136 kann zwischen dem Kanalmaterial 106 und einem Gate-Metall 138 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Metall 138 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 34 erörtert, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Zusammen können das Gate-Metall 138 und das Gate-Dielektrikum 136 ein Gate 204 für das zugeordnete Kanalmaterial 106 in einer zugeordneten Kanalregion 202 bereitstellen, wobei die elektrische Impedanz des Kanalmaterials 106 durch das an das zugeordnete Gate 204 (durch Gate-Kontakte 140) angelegte elektrische Potential moduliert wird. Das Gate-Metall 138 kann zumindest ein p-Typ-Arbeitsfunktionsmetall oder n-Typ-Arbeitsfunktionsmetall (oder beides) aufweisen, abhängig davon, ob der Transistor, von dem es ein Teil ist, ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Implementierungen kann das Gate-Metall 138 einen Stapel aus zwei oder mehr Metallschichten umfassen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können für andere Zwecke umfasst sein, wie beispielsweise eine Barriereschicht (z.B. Tantal, Tantalnitrid, eine aluminiumhaltige Legierung etc.). Bei einigen Ausführungsbeispielen kann ein Gate-Metall 138 eine widerstandsreduzierende Abdeckungsschicht (z.B. Kupfer, Gold, Kobalt oder Wolfram) umfassen. Für einen PMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid), und irgendwelche der hierin Bezug nehmend auf einen NMOS-Transistor erörterten Metalle (z.B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und irgendwelche der vorangehend Bezug nehmend auf einen PMOS-Transistor erörterten Metalle (z.B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 eine Graduierung (Zunahme oder Abnahme) der Konzentration eines oder mehrerer Materialien darin umfassen. In einigen Ausführungsformen kann ein Gate-Metall 138 Wolfram oder Titannitrid enthalten. Das Dielektrikumsmaterial 124 kann zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumcarbid, mit Kohlenstoff dotiertes Siliziumnitrid, mit Kohlenstoff dotiertes Siliziumoxid, Siliziumoxynitrid oder mit Kohlenstoff dotiertes Siliziumoxynitrid umfassen. Zusammen können ein Kanalmaterial 106, ein Gate-Dielektrikum 136, ein Gate-Metall 138 und zugeordnete S/D-Regionen 128/130 einen Transistor bilden.
  • 1B und 1E stellen einen Gate-Schnitt 314 dar, der zwei Gates 204 isoliert, deren Längsachsen ausgerichtet sind. Der Gate-Schnitt 314 kann ein Dielektrikumsmaterial 312 zwischen den benachbarten Enden der zwei zugeordneten Gates 204 umfassen. Bei einigen Ausführungsbeispielen kann die Schnittgröße 232 des Gateschnitts 314 zwischen 10 Nanometer und 200 Nanometer betragen.
  • Die Abmessungen der anderen Elemente der IC-Struktur von 1 (und andere der hier offenbarten Ausführungsbeispiele) können irgendeine geeignete Form annehmen. Beispielsweise kann bei einigen Ausführungsbeispielen eine Gate-Länge 208 eines Gates 204 zwischen 3 Nanometern und 100 Nanometern sein; Unterschiedliche der Gates 204 in einer Bauelementregion 206 können die gleiche Gate-Länge 208 oder unterschiedliche Gate-Längen 208 aufweisen, wie erwünscht. Bei einigen Ausführungsbeispielen kann die Breite 210 des Kanalmaterials 106 zwischen 3 Nanometern und 30 Nanometern sein. Bei einigen Ausführungsbeispielen kann die Dicke 212 des Kanalmaterials 106 zwischen 1 Nanometer und 500 Nanometern sein (z. B. zwischen 40 Nanometern und 400 Nanometern, wenn das Kanalmaterial 106 eine Finne ist, und zwischen 5 Nanometern und 40 Nanometern, wenn das Kanalmaterial 106 ein Draht ist). Bei einigen Ausführungsbeispielen, bei denen eine Kanalregion 202 Halbleiterdrähte umfasst, kann die Beabstandung 214 zwischen Benachbarten der Drähte in einer Kanalregion 202 zwischen 5 Nanometern und 40 Nanometern sein.
  • Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Speicherbauelements sein, und Transistoren der IC-Struktur 100 können Informationen in der IC-Struktur 100 speichern oder Zugriff auf (z. B. Lese- und/oder Schreib-) Speicherungselemente des Speicherbauelements erleichtern. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Verarbeitungsbauelements sein. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Bauelements sein, das Speicher- und Logikbauelemente (z.B. in einem einzelnen Die 1502, wie nachfolgend erörtert wird) umfasst, wie beispielsweise einen Prozessor und einen Cache. Allgemeiner können die hierin offenbarten IC-Strukturen 100 Teil von Speicherbauelementen, Logikbauelementen oder beidem sein.
  • 2-34 stellen Stufen in einem Beispielprozess zur Herstellung der IC-Struktur 100 von 1 dar. Obwohl die Operationen des Prozesses Bezug nehmend auf bestimmte Ausführungsbeispiele der hierin offenbarten IC-Strukturen 100 dargestellt sein können, können der Prozess von 2-34 und Varianten davon verwendet werden, um irgendeine geeignete IC-Struktur zu bilden. Operationen sind in 2-34 eine bestimmte Anzahl von Malen und in einer bestimmten Reihenfolge dargestellt, aber die Operationen können wie erwünscht neu geordnet und/oder wiederholt werden (z. B. wobei unterschiedliche Operationen parallel ausgeführt werden, wenn mehrere IC-Strukturen 100 gleichzeitig hergestellt werden).
  • 2 stellt eine Anordnung 200 dar, umfassend eine Basis 102 und einen Stapel aus Materialschichten auf der Basis 102. Der Stapel von Materialschichten kann eine oder mehrere Schichten des Kanalmaterials 106 umfassen, die durch Zwischenschichten aus Opfermaterial 104 voneinander (und von der Basis 102) beabstandet sind. Die Größe und Anordnung der Materialschichten in dem Stapel der Anordnung von 2 entspricht der gewünschten Größe und Anordnung des Kanalmaterials 106 in der IC-Struktur 100, wie nachfolgend weiter erörtert wird, und somit können die Materialschichten in der Anordnung von 2 von dem bestimmten Ausführungsbeispiel, das in 2 dargestellt ist, variieren. Beispielsweise kann die Dicke einer Schicht des Kanalmaterials 106 der vorangehend erörterten Kanaldicke 212 entsprechen (obwohl sich die Dicke der Schicht des Kanalmaterials 106 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Kanaldicke 212 unterscheiden kann), und die Dicke einer Schicht des Opfermaterials 104 kann der vorangehend erörterten Drahtbeabstandung 214 entsprechen (obwohl sich die Dicke der Schicht des Opfermaterials 104 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Drahtbeabstandung 214 unterscheiden kann). Das Opfermaterial 104 kann irgendein Material sein, das in späteren Verarbeitungsoperationen (wie nachfolgend erörtert) auf geeignete Weise selektiv entfernt werden kann. Zum Beispiel kann das Opfermaterial 104 Siliziumgermanium sein und das Kanalmaterial 106 kann Silizium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Siliziumdioxid sein und das Kanalmaterial 106 kann Silizium oder Germanium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Galliumarsenid sein und das Kanalmaterial 106 kann Indiumgalliumarsenid, Germanium oder Siliziumgermanium sein. Die Anordnung von 2 kann unter Verwendung irgendwelcher geeigneter Abscheidungstechniken gebildet werden, wie beispielsweise chemische Gasphasenabscheidung (CVD; chemical vapor deposition), metallorganische Dampfphasenepitaxie (MOVPE; metalorganic vapor phase epitaxy), Molekularstrahlepitaxie (MBE; molecular-beam epitaxy) physikalische Gasphasenabscheidung (PVD; physical vapor deposition), Atomschichtabscheidung (ALD; atomic layer deposition) oder einem Schichtübertragungsprozess.
  • 3 stellt eine Anordnung nach dem Bilden eines strukturierten Maskenmaterials 108 auf der Anordnung von 2 dar. Die Herstellung des strukturierten Maskenmaterials 108 kann das Abscheiden des Maskenmaterials 108 (unter Verwendung irgendeines geeigneten Verfahrens) und das anschließende selektive Entfernen von Abschnitten des Maskenmaterials 108 (z. B. unter Verwendung lithografischer Verfahren) umfassen, um das strukturierte Maskenmaterial 108 herzustellen. Bei einigen Ausführungsbeispielen kann das Muster des strukturierten Maskenmaterials 108 zunächst in einem anderen Material auf dem ursprünglich abgeschiedenen Maskenmaterial 108 gebildet werden, und dann kann das Muster von dem anderen Material in das Maskenmaterial 108 übertragen werden. Die Orte des Maskenmaterials 108 können den Bauelementregionen 206 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird. Bei dem Ausführungsbeispiel von 3 kann das Maskenmaterial 108 in mehrere parallele rechteckige Abschnitte strukturiert sein (entsprechend den nachfolgend erörterten Finnen 220).
  • 4 stellt eine Anordnung nach Bilden von Finnen 220 in dem Materialstapel der Anordnung von 2 gemäß der Struktur des strukturierten Maskenmaterials 108 dar. Ätztechniken können verwendet werden, um die Finnen 220 zu bilden, umfassend Nass- und/oder Trockenätzschemata sowie isotrope und/oder anisotrope Ätzschemata. Die Finnen 220 können das Opfermaterial 104 und das Kanalmaterial 106 sowie einen Abschnitt der Basis 102 umfassen; der in den Finnen 220 umfasste Abschnitt der Basis 102 stellt einen Sockel 222 bereit. Die Breite der Finnen 220 kann gleich der Breite 210 des Kanalmaterials 106 sein, wie vorangehend erörtert wurde. Irgendeine geeignete Anzahl von Finnen 220 kann in der Anordnung von 4 umfasst sein (z.B. mehr oder weniger als 3). Obwohl die Finnen 220, die in 4 (und anderen der beiliegenden Zeichnungen) abgebildet sind, vollkommen rechteckig sind, dient dies lediglich der Einfachheit der Darstellung, und in praktischen Herstellungsumgebungen ist die Form der Finnen 220 möglicherweise nicht vollkommen rechteckig. Zum Beispiel können die Finnen 220 verjüngt sein, wobei sie sich in Richtung der Basis 102 verbreitern. Die obere Oberfläche der Finnen 220 ist möglicherweise nicht flach, sondern kann gebogen sein und sich in die seitlichen Oberflächen der Finnen 220 abrunden, und diese Nicht-Idealitäten können in nachfolgende Verarbeitungsoperationen übernommen werden. Bei einigen Ausführungsbeispielen kann der Abstand 101 der Finnen 220 zwischen 20 Nanometern und 50 Nanometern sein (z. B. zwischen 20 Nanometern und 40 Nanometern).
  • 5 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 110 auf der Basis 102 der Anordnung von 4 zwischen den Finnen 220 dar. Das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein STI-Material (z. B. ein Oxidmaterial, wie beispielsweise Siliziumoxid). Das Dielektrikumsmaterial 110 kann durch Deckschichtabscheidung des Dielektrikumsmaterials 110 und dann Aussparen des Dielektrikumsmaterials 110 zurück auf eine gewünschte Dicke gebildet werden. Bei einigen Ausführungsbeispielen kann die Dicke des Dielektrikumsmaterials 110 so gewählt sein, dass die obere Oberfläche des Dielektrikumsmaterials 110 ungefähr koplanar mit der oberen Oberfläche der Sockel 222 ist. Bei einigen Ausführungsbeispielen kann die Höhe 103 einer Finne 220 über der oberen Oberfläche des Dielektrikumsmaterials 110 zwischen 40 Nanometern und 100 Nanometern (z. B. zwischen 50 Nanometern und 70 Nanometern) sein.
  • 6 stellt eine Anordnung nach Bilden einer konformen Schicht eines Dielektrikumsmaterials 112 über der Anordnung von 5 dar. Das Dielektrikumsmaterial 112 kann unter Verwendung irgendeiner geeigneten Technik (z.B. ALD) gebildet werden. Das Dielektrikumsmaterial 112 kann irgendein geeignetes Material umfassen (z. B. Siliziumoxid).
  • 7 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 114 über der Anordnung von 6 dar. Das Dielektrikumsmaterial 114 kann sich wie gezeigt über die oberen Oberflächen der Finnen 220 erstrecken und kann als ein „Dummy-Gate“ dienen. Das Dielektrikumsmaterial 114 kann irgendein geeignetes Material umfassen (z. B. Polysilizium).
  • 8 stellt eine Anordnung nach dem Bilden eines strukturierten Maskenmaterials 116 auf der Anordnung von 7 dar. Das Maskenmaterial 116 kann irgendwelche geeigneten Materialien (z.B. Siliziumnitrid, kohlenstoffdotiertes Siliziumoxid oder kohlenstoffdotiertes Siliziumoxynitrid) umfassen. Das Maskenmaterial 116 kann in Streifen strukturiert sein, die senkrecht zu den Längsachsen der Finnen 220 ausgerichtet sind (in die und aus der Seite heraus gemäß der Perspektive von 8C und 8D), entsprechend den Orten der Gates 204 in der IC-Struktur 100, wie nachfolgend weiter erörtert.
  • 9 stellt eine Anordnung nach Ätzen des Dielektrikumsmaterials 114 (des „Dummy-Gates“) der Anordnung von 8 unter Verwendung des strukturierten Maskenmaterials 116 als eine Maske dar. Die Orte des verbleibenden Dielektrikumsmaterials 114 können den Orten der Gates 204 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird.
  • 10 stellt eine Anordnung nach Abscheiden eines Dielektrikumsmaterials 120 auf der Anordnung von 9 dar. Das Dielektrikumsmaterial 120 kann über der Anordnung von 16 Deckschicht-abgeschieden (blanket deposited) werden und dann kann das Dielektrikumsmaterial 120 poliert (z. B. durch chemisch-mechanisches Polieren (CMP; chemical mechanical polishing)) oder anderweitig zurück ausgespart werden, sodass die obere Oberfläche des Dielektrikumsmaterials 120 koplanar mit der oberen Oberfläche des Maskenmaterials 116 ist. Das Dielektrikumsmaterial 120 kann irgendein geeignetes Material umfassen (z. B. ein Oxid, wie beispielsweise Siliziumoxid).
  • 11 stellt eine Anordnung nach Abscheiden eines Maskenmaterials 126 auf der Anordnung von 10 dar. Das Maskenmaterial 126 kann irgendeine geeignete Materialzusammensetzung haben; in einigen Ausführungsformen kann das Maskenmaterial 126 beispielsweise Titannitrid umfassen.
  • 12 stellt eine Anordnung nach Strukturieren des Maskenmaterials 126 der Anordnung von 11 dar, um das Maskenmaterial 126 in Bereichen, die den S/D-Regionen 130 entsprechen, selektiv zu entfernen, während das Maskenmaterial 126 ansonsten vor Ort gelassen wird. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zur Strukturierung des Maskenmaterials 126 verwendet werden. Die bestimmte Anordnung der S/D-Regionen 130 in einer IC-Struktur 100 (und somit das bestimmte Layout des strukturierten Maskenmaterials 126), die in verschiedenen der beiliegenden Figuren abgebildet ist, ist lediglich illustrativ, und es kann irgendeine gewünschte Anordnung verwendet werden; 35 bildet beispielsweise eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 130 ab.
  • 13 stellt eine Anordnung nach Aussparen des freiliegenden Dielektrikumsmaterials 120 der Anordnung von 12 (d. h. des nicht durch das Maskenmaterial 126 geschützten Dielektrikumsmaterials 120) dar. Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. In den Bereichen, die durch das Maskenmaterial 126 nicht geschützt sind, kann das Dielektrikumsmaterial 120 verbleiben.
  • 14 stellt eine Anordnung nach Entfernen der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 13 dar, die nicht durch das Maskenmaterial 126 bedeckt sind, um offene Volumina 224 zu bilden (z. B. unter Verwendung irgendwelcher geeigneter Ätztechniken). Diese offenen Volumina 224 können den Orten der S/D-Regionen 130 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt ist.
  • 15 stellt eine Anordnung nach Aussparen des freiliegenden Opfermaterials 104 der Anordnung von 14 dar, ohne gleichzeitig das freiliegende Kanalmaterial 106 auszusparen (wie in 22C gezeigt). Irgendeine geeignete selektive Ätztechnik kann verwendet werden. Da diese teilweise seitliche Aussparung des freiliegenden Opfermaterials 104 zu dem freiliegenden Kanalmaterial 106 selbstausgerichtet ist, kann die Aussparung des freiliegenden Opfermaterials 104 über die Breite des Kanalmaterials 106 gleichmäßig sein (d. h. links-rechts aus der Perspektive von 22A).
  • 16 stellt eine Anordnung nach konformem Abscheiden eines Dielektrikumsmaterials 124 über der Anordnung von 15 und dann Aussparen des Dielektrikumsmaterials 124 dar, sodass das Dielektrikumsmaterial 124 auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 224 verbleiben kann, wie in 23C gezeigt. Das Dielektrikumsmaterial 124 kann irgendein geeignetes Material umfassen (z. B. ein Low-k-Dielektrikumsmaterial) und kann so abgeschieden werden, dass es die durch Aussparen des freiliegenden Opfermaterials 104 gebildeten Aussparungen füllt (wie vorangehend Bezug nehmend auf 12 erörtert). Bei einigen Ausführungsbeispielen kann das konforme Abscheiden des Dielektrikumsmaterials 124 mehrere Runden des Abscheidens (z. B. drei Runden) eines oder mehrerer Dielektrikumsmaterialien umfassen. Irgendeine geeignete selektive Ätztechnik kann zum Aussparen des Dielektrikumsmaterials 124 verwendet werden, wie beispielsweise eine isotrope Ätzung. Die Menge der Aussparung kann derart sein, dass die ausgesparte Oberfläche des Dielektrikumsmaterials 124 bündig mit der Seitenoberfläche des Kanalmaterials 106 bündig ist (nicht gezeigt) oder leicht darüber hinausgeht, wie in 23C gezeigt. Eine übermäßige Vertiefung des freiliegenden Dielektrikumsmaterials 124 über die Seitenoberfläche des Kanalmaterials 106 hinaus kann zu einer Verschlechterung der Bauelementperformance (z. B. aufgrund einer erhöhten parasitären Kontakt-zu-Gate-Kopplungskapazität) und/oder einem Bauelementdefekt (z. B. aufgrund eines Kontakt-zu-Gate-Kurzschlusses) führen.
  • 17 stellt eine Anordnung nach Bilden der S/D-Regionen 130 in den offenen Volumina 224 der Anordnung von 16 dar. Die S/D-Regionen 130 können durch epitaktisches Wachstum gebildet werden, das von den freiliegenden Oberflächen der Basis 102 und des Kanalmaterials 106 ausgeht, und die laterale Erstreckung der S/D-Regionen 130 (z. B. in der Links-Rechts-Richtung von 24A) kann durch das Dielektrikumsmaterial 112 begrenzt sein, das an die offenen Volumina 224 grenzt. Bei einigen Ausführungsbeispielen können die S/D-Regionen 130 ein epitaktisches n-Typ-Material umfassen (z. B. stark in-situ phosphordotiertes Material zur Verwendung in einem NMOS-Transistor). Bei einigen Ausführungsbeispielen kann das epitaktische Wachstum der S/D-Regionen 130 eine anfängliche Nukleationsoperation umfassen, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei der der Rest der S/D-Regionen 130 auf der Keimschicht gebildet wird.
  • 18 stellt eine Anordnung nach Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 142 auf der Anordnung von 17 und dann Abscheiden eines Dielektrikumsmaterials 122 dar. Das Dielektrikumsmaterial 142 kann eine Kontakt-Ätzstoppschicht (CESL; contact etch stop layer) sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 122 ein Vormetall-Dielektrikum (PMD; pre-metal dielectric) sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 19 stellt eine Anordnung nach Entfernen des Maskenmaterials 126 von der Anordnung von 18, Abscheiden und Strukturieren eines Maskenmaterials 127 und dann Aussparen des freiliegenden Dielektrikumsmaterials 120 (d. h. des nicht durch das Maskenmaterial 127 geschützten Dielektrikumsmaterials 120) dar. Das Maskenmaterial 127 kann irgendeine geeignete Materialzusammensetzung haben; in einigen Ausführungsformen kann das Maskenmaterial 127 beispielsweise Titannitrid umfassen. Das Maskenmaterial 127 kann so strukturiert sein, dass das Maskenmaterial 127 in Bereichen, die den S/D-Regionen 128 entsprechen, selektiv entfernt wird, während das Maskenmaterial 127 ansonsten an Ort und Stelle verbleibt. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zur Strukturierung des Maskenmaterials 127 verwendet werden. Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. Wie vorangehend erwähnt wurde, ist die bestimmte Anordnung der S/D-Regionen 128 in einer IC-Struktur 100 (und somit das bestimmte Layout des strukturierten Maskenmaterials 127), die in verschiedenen der beiliegenden Figuren abgebildet ist, lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden; 35 bildet beispielsweise eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 128 ab.
  • 20 stellt eine Anordnung nach Entfernen der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 19, die nicht durch das Maskenmaterial 127 bedeckt sind, um offene Volumina 225 zu bilden (z. B. unter Verwendung irgendwelcher geeigneter Ätztechniken), Aussparen des freiliegenden Opfermaterials 104 ohne gleichzeitiges Aussparen des freiliegenden Kanalmaterials 106, konformem Abscheiden eines Dielektrikumsmaterials 124 und Aussparen des Dielektrikumsmaterials 124 dar. Diese offenen Volumina 225 können den Orten der S/D-Regionen 128 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt ist. Diese Operationen können irgendeine der vorangehend Bezug nehmend auf 14-16 erörterten Formen annehmen. Das Dielektrikumsmaterial 124 kann auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 225 verbleiben, wie in 27C gezeigt ist.
  • 21 stellt eine Anordnung nach Bilden der S/D-Regionen 128 in den offenen Volumina 225 der Anordnung von 20, Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 154 und Abscheiden eines Dielektrikumsmaterials 156 dar. Die S/D-Regionen 128 können durch epitaktisches Wachstum gebildet werden, das von den freiliegenden Oberflächen der Basis 102 und des Kanalmaterials 106 ausgeht, und die laterale Erstreckung der S/D-Regionen 128 (z. B. in der Links-Rechts-Richtung von 28A) kann durch das Dielektrikumsmaterial 112 begrenzt sein, das an die offenen Volumina 225 grenzt. Bei einigen Ausführungsbeispielen können die S/D-Regionen 130 ein epitaktisches p-Typ-Material umfassen (z. B. stark in-situ bordotiertes Material zur Verwendung in einem PMOS-Transistor). Bei einigen Ausführungsbeispielen kann das epitaktische Wachstum der S/D-Regionen 128 eine anfängliche Nukleationsoperation umfassen, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei der der Rest der S/D-Regionen 128 auf der Keimschicht gebildet wird. Bei einigen Implementierungen können die S/D-Regionen 128 unter Verwendung einer Siliziumlegierung gefertigt werden, wie beispielsweise Silizium-Germanium oder Siliziumcarbid. Bei einigen Ausführungsbeispielen kann die epitaktisch abgeschiedene Siliziumlegierung in situ mit Dotierstoffen, wie beispielsweise Bor, Arsen oder Phosphor, dotiert werden. Bei einigen Ausführungsbeispielen können die S/D-Regionen 128 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien gebildet werden, wie beispielsweise Germanium oder einem/r Gruppe-III-V-Material oder - Legierung. Das Dielektrikumsmaterial 154 kann eine CESL sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 156 ein PMD sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 22 stellt eine Anordnung nach Polieren des Maskenmaterials 127, des Dielektrikumsmaterials 122, des Dielektrikumsmaterials 142, des Dielektrikumsmaterials 154 und des Dielektrikumsmaterials 156 der Anordnung von 21 dar (z. B. unter Verwendung einer CMP-Technik), um das Maskenmaterial 116 über den Kanalregionen 202 freizulegen.
  • 23 stellt eine Anordnung nach Entfernen des Maskenmaterials 116, des Dielektrikums 114 (des „Dummy-Gates“) und des freiliegenden Dielektrikumsmaterials 112 aus der Anordnung von 22 zum Bilden offener Volumina 226 dar. Irgendwelche geeigneten Ätztechniken können verwendet werden.
  • 24 stellt eine Anordnung nach „Freigabe“ des Kanalmaterials 106 der Anordnung von 23 durch Entfernen des Opfermaterials 104 dar. Irgendeine geeignete selektive Ätztechnik kann verwendet werden.
  • 25 stellt eine Anordnung nach Bilden eines konformen Gate-Dielektrikums 136 über der Anordnung von 24, Bilden eines Gate-Metalls 138 und dann Polieren des Gate-Metalls 138 und des Gate-Dielektrikums 136 der Anordnung von 24, um das Gate-Metall 138 und das Gate-Dielektrikum 136 über dem Dielektrikumsmaterial 122 und dem Dielektrikumsmaterial 156 zu entfernen, dar. Irgendeine geeignete Poliertechnik, wie beispielsweise eine CMP-Technik, kann verwendet werden. Das Gate-Dielektrikum 136 kann unter Verwendung irgendeiner geeigneten Technik (z. B. ALD) gebildet werden und kann irgendwelche der hierin Bezug nehmend auf das Gate-Dielektrikum 136 erörterten Materialien umfassen. Das Gate-Metall 138 kann irgendeine oder mehrere Materialschichten umfassen, wie beispielsweise irgendwelche der hierin Bezug nehmend auf das Gate-Metall 138 erörterten Materialien.
  • 26 zeigt eine Anordnung nach der Bildung einer ersten Bürste, umfassend ein erstes Bürstenmaterial 302 und ein zweites Bürstenmaterial 304, auf der Anordnung von 25. Das erste Bürstenmaterial 302 und das zweite Bürstenmaterial 304 können als Schablone für die gerichtete Selbstmontage (DSA; directed self-assembly) eines Blockcopolymers (BCP; block copolymer) dienen, wie unten beschrieben. Das erste Bürstenmaterial 302 und das zweite Bürstenmaterial 304 können selektiv an den darunter liegenden Materialien angebracht sein; insbesondere kann das erste Bürstenmaterial 302 selektiv an metallischen Materialien angebracht sein und somit bevorzugt an dem Gate-Metall 138 angebracht sein, und das zweite Bürstenmaterial 304 kann selektiv an dielektrischen Materialien angebracht sein und somit bevorzugt an den dielektrischen Materialien 122/142 und dem Gate-Dielektrikum 136 angebracht sein, wie dargestellt. Auf diese Weise können sich das erste Bürstenmaterial 302 und das zweite Bürstenmaterial 304 ohne lithografische Strukturierung an die Materialien in der darunter liegenden Struktur „selbst ausrichten“. Es kann eine beliebige Anzahl geeigneter polymerer Bürstenmaterialien 302/304 verwendet werden, wie z. B. selbst-angeordnete Monoschichten, die selektiv zu metallischen/dielektrischen Materialien anziehend sind. Das erste Bürstenmaterial 302 kann beispielsweise ein organisches Polymer mit funktionellen Thiol-Gruppen sein, die selektiv an Metalle binden, während das zweite Bürstenmaterial 304 ein anderes organisches Polymer sein kann, aber auch andere geeignete Materialien können verwendet werden. Bei einigen Ausführungsbeispielen können das erste Bürstenmaterial 302 und das zweite Bürstenmaterial 304 Bestandteile des BCP sein, aber irgendein geeignetes Material oder Materialien können in einer Bürste umfasst sein (z. B. Materialien, die keine Bestandteile des BCP sind, die auf der Bürste einer DSA unterzogen werden). Bei einigen Ausführungsbeispielen kann auch nur ein einziges Bürstenmaterial verwendet werden (z. B. nur das erste Bürstenmaterial 302, wobei die Zwischenräume in der Anfangsbürste den Positionen des zweiten Bürstenmaterials 302 in 26 entsprechen).
  • 27 stellt eine Anordnung nach Abscheiden eines BCP 306 auf der Anordnung von 26 dar und dann das Behandeln des Ergebnisses, um zu bewirken, dass sich das BCP 306 selbst anordnet, gemäß der Schablone, bereitgestellt durch die Bürste der Anordnung von 26. Insbesondere umfasst die resultierende Anordnung von 26 abwechselnd vertikal ausgerichtete erste BCP-Komponenten 306A, die mit dem darunter liegenden ersten Bürstenmaterial 302 ausgerichtet sind, und zweite BCP-Komponenten 306B, die mit dem darunter liegenden zweiten Bürstenmaterial 304 ausgerichtet sind. Bei einigen Ausführungsbeispielen, bei denen das BCP 306 aus PS-PMMA besteht, können die ersten BCP-Komponenten 306A beispielsweise Polystyrol (PS) und die zweiten BCP-Komponenten 306B Poly(methylmethacrylat) (PMMA) umfassen. Außerhalb des in 27 dargestellten besonderen strukturierten Bereichs (z. B. unter einem Schutzring, an der Peripherie eines Speicherarrays oder in anderweitig „inaktiven“ oder unstrukturierten Regionen eines mikroelektronischen Bauelements, wie nachstehend unter Bezugnahme auf die 37-38 erläutert), stellt die Bürste (falls vorhanden) möglicherweise keine Oberfläche bereit, auf der sich das BCP 306 leicht in abwechselnd vertikal ausgerichtete BCP-Komponenten 306A und 306B selbst ausrichtet, so dass sich das BCP 306 in solchen unstrukturierten Regionen stattdessen möglicherweise in ungeordnete Lamellen der BCP-Komponenten 306A und 306B selbst ausrichtet; die ungeordneten Lamellen können eine Struktur wie die in 36 dargestellte sein (siehe unten).
  • 28 zeigt eine Anordnung, nach dem Entfernen der zweiten BCP-Komponente 306B und des zweiten Bürstenmaterials 304 aus der Baugruppe von 27. Wie in 28 gezeigt, kann das erste Bürstenmaterial 302 (das mit dem Gate-Metall 138 ausgerichtet ist) an seinem Platz bleiben, und die dielektrischen Materialien 122/142 und das Gate-Dielektrikum 136 können, wie gezeigt, freigelegt werden. Bei einigen Ausführungsbeispielen kann die Anordnung von 27 kann mit einer Ionenimplantationstechnik behandelt werden, um die erste BCP-Komponente 306A (z. B. PS) vor dem Entfernen der zweiten BCP-Komponente 306B (z. B. PMMA) zu härten. Bei einigen Ausführungsbeispielen können eine oder mehrere geeignete selektive Ätztechniken verwendet werden, um die zweite BCP-Komponente 306B und das zweite Bürstenmaterial 304 zu entfernen.
  • 29 stellt eine Anordnung nach Abscheiden eines Maskenmaterials 308 auf der Anordnung von 28 dar. Das Maskenmaterial 308 kann irgendeines der hier in Bezug auf das Maskenmaterial 108 beschriebenen Materialien umfassen (z. B. Siliziumnitrid, Siliziumoxynitrid, Titanoxid, Hafniumoxid, Siliziumkarbid, Zirkoniumoxid, Siliziumoxykarbid usw.). Bei einigen Ausführungsbeispielen kann das Maskenmaterial 308 ein Dielektrikum oder ein Metalloxidmaterial sein.
  • 30 veranschaulicht eine Anordnung nach dem Polieren des Maskenmaterials 308 der Anordnung von 29 (z.B. unter Verwendung einer CMP-Technik), um die erste BCP-Komponente 306A freizulegen und dann die erste BCP-Komponente 306A zu entfernen. Zum Entfernen der BCP-Komponente 306A kann jede geeignete Technik verwendet werden (z. B. ein selektives Ätzverfahren). Wie in 30 dargestellt, kann das Maskenmaterial 308 die dielektrischen Materialien 122/142 und das Gate-Dielektrikum 136 selektiv abdecken, während das Gate-Metall 138 freigelegt bleibt.
  • 31 stellt eine Anordnung nach Abscheiden eines Maskenmaterials 310 auf der Anordnung von 30 und Bilden einer Öffnung 313 in dem Maskenmaterial 310 dar. Das Maskenmaterial 310 kann so abgeschieden werden, dass es sich über die obere Oberfläche des Maskenmaterials 308 erstreckt. Das Maskenmaterial 310 kann irgendein oder mehrere Materialien umfassen, die sich für die lithografische Strukturierung in Übereinstimmung mit den nachfolgenden Operationen eignen (z. B. kann das Maskenmaterial 310 ein „Litho-Stapel“ sein). Die Öffnung 313 kann der Stelle entsprechen, an der sich ein gewünschter Gate-Schnitt 314 befindet (wie weiter unten erläutert). Bei einigen Ausführungsbeispielen kann die Öffnung 313 im Wesentlichen rechteckig sein mit einer kleineren Abmessung entlang der Längsachse des Maskenmaterials 308 (wie in 31B) gezeigt, und eine größere Abmessung senkrecht zur Längsachse des Maskenmaterials 308 (wie in 31D gezeigt). Die Öffnung 313 kann durch lithografische Verfahren hergestellt werden.
  • 32 zeigt eine Anordnung nach dem Ätzen des Gate-Metalls 138 der Anordnung von 31 in Übereinstimmung mit der Struktur der Öffnung 313, um eine tiefere Öffnung zu bilden, und dann Füllen dieser Öffnung mit einem dielektrischen Material 312, um einen Gate-Schnitt 314 zu bilden. Es können irgendwelche geeigneten Ätz- und Abscheidetechniken verwendet werden. Das Dielektrikumsmaterial 312 kann irgendein geeignetes Dielektrikumsmaterial umfassen (z. B. Silizium-Oxycarbonitrid mit oder ohne zusätzliche Dotierstoffmaterialien).
  • 33 stellt eine Anordnung nach Aussparen des Gate-Metalls 136 (z. B. unter Verwendung einer oder mehrerer Ätztechniken) zur Bildung von Aussparungen in der Anordnung von 32 und dann Bilden von Gate-Kontakten 140 in den Aussparungen dar. Die Gate-Kontakte 140 können irgendein oder mehrere Materialien umfassen (z. B. einen Adhäsions-Liner, einen Barriere-Liner, ein oder mehrere Füllmetalle usw.). Die resultierende Anordnung kann die Form der IC-Struktur 100, dargestellt in 1, annehmen. Bei weiteren Ausführungsbeispielen können zusätzliche Verarbeitungsvorgänge an der Anordnung von 33 (z. B. Bildung von S/D-Kontakten, Hinzufügen zusätzlicher Metallisierungsschichten usw.) ausgeführt werden.
  • Wie vorangehend erwähnt wurde, kann bei einigen Ausführungsbeispielen das Kanalmaterial 106 irgendeine gewünschte Anordnung aufweisen. Zum Beispiel veranschaulicht 34 eine IC-Struktur 100, in der das Kanalmaterial 106 als eine Finne und anstatt als ein oder mehrere Nanodrähte angeordnet ist, dar; bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 eine Finne und Nanodrähte oder andere Anordnungen umfassen. Eine IC-Struktur 100 wie diejenige von 34 kann unter Verwendung der hierin offenbarten Herstellungsprozesse hergestellt werden, je nach Eignung (z. B. unter Auslassung der „Freigabe“-Operationen usw.).
  • Wie vorangehend erwähnt wurde, ist die bestimmte Anordnung der S/D-Regionen 128/130 in einer IC-Struktur 100, die in verschiedenen der beiliegenden Figuren abgebildet ist, lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden. 35 bildet zum Beispiel eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 128/130 ab. Genauer gesagt kann die IC-Struktur 100 von 35 durch Strukturieren der Maskenmaterialien 126/127 gefertigt werden, sodass die Begrenzung zwischen S/D-Regionen 128 und S/D-Regionen 130 zwischen und parallel zu benachbarten Kanalregionen 202 ist. Irgendeine andere gewünschte Anordnung von S/D-Regionen 128/130 kann gemäß der vorliegenden Offenbarung implementiert werden.
  • Wie bereits erwähnt, können bei der Verwendung von DSA-Techniken bei der Herstellung von IC-Strukturen Bereiche einer IC-Struktur, die nicht strukturiert sind, eine ungeordnete lamellare Struktur aufweisen, was auf die Verwendung von DSA-Materialien ohne ausreichende darunter liegende Bürstenstruktur zurückzuführen ist, um eine geordnete lamellare Struktur zu erreichen. 36 ist eine Draufsicht auf eine beispielhafte ungeordnete Region 320, die als Folge der Anwendung von DSA-Techniken gemäß verschiedenen Ausführungsformen zusammen mit einer IC-Struktur 100 vorhanden sein kann. Das Strukturieren des Maskenmaterials 308 mit DSA-Techniken, wie oben unter Bezugnahme auf 26-31 erörtert, kann zu ungeordneten Regionen 320 führen, die koplanar mit dem Maskenmaterial 308 sind (und teilweise koplanar mit einem Gate-Schnitt 314, einem Gate 204, einem Gate-Kontakt 140 und/oder einem Gate-Metall 138 sein können, wie gezeigt).
  • Insbesondere das Vorhandensein einer ungeordneten lamellaren Struktur, wie sie in 36 dargestellt ist, in einer „unstrukturierten“ Region eines mikroelektronischen Bauelements kann ein Hinweis auf die Anwendung einer DSA-Technik bei der Herstellung einer „strukturierten“ Region sein. Bei einigen Ausführungsbeispielen kann eine ungeordnete Region 320 wie die in 36 in einem Übergangsbereich eines Dies umfassend eine IC-Struktur 100, einem Schutzring eines Dies umfassend eine IC-Struktur 100 oder einem Rahmen eines Dies umfassend eine IC-Struktur 100 vorhanden sein (z. B. in irgendeinem der Dies 1502, die nachstehend unter Bezugnahme auf die 39-40 erörtert werden). Zum Beispiel ist 37A eine Draufsicht auf ein mikroelektronisches Bauelement 350 (bei dem es sich z. B. um einen Teil eines Dies handeln kann, wie nachstehend unter Bezugnahme auf die 39-40 erörtert) umfassend einen Schutzring 180 (z. B. einen Metallring, der zur elektrischen Abschirmung bereitgestellt ist) um einen Innenbereich 182. 37B ist eine Seitenansicht des mikroelektronischen Bauelements 350 von 37A, die zeigt, dass bei einigen Ausführungsbeispielen das strukturierte Maskenmaterial 308 unter dem Innenbereich 182 angeordnet sein kann (z.B. aufgrund des Vorhandenseins der hierin offenbarten IC-Strukturen 100 unter dem Innenbereich 182), während die ungeordnete Region 320 (z.B. umfassend das Material des Maskenmaterials 308 und andere Materialien, wie des dielektrischen Materials 312 des Gateschnitts 314) unter dem Schutzring 180 verbleiben kann (z.B. aufgrund des Vorhandenseins keiner IC-Strukturen 100 unter dem Schutzring 180). Bei einem anderen Beispiel zeigt 37A eine Draufsicht auf ein mikroelektronisches Bauelement 350 (bei dem es sich z. B. um einen Teil eines Dies handeln kann, wie nachstehend unter Bezugnahme auf die 39-40 erörtert) mit einem Speicherarraybereich 186, der von einem Umfangsbereich 184 um den Speicherarraybereich 186 herum umgeben ist. 37B ist eine Seitenansicht des mikroelektronischen Bauelements 350 von 37A, die zeigt, dass bei einigen Ausführungsbeispielen das strukturierte Maskenmaterial 308 unter dem Speicherarraybereich 186 angeordnet sein kann (z.B. aufgrund des Vorhandenseins der hier offengelegten IC-Strukturen 100 unter dem Speicherarraybereich 186, als Teil von statischen Direktzugriffsspeicherzellen (SRAM) oder Speicherzellen mit anderen Architekturen), während die ungeordnete Region 320 (z.B., umfassend das Material des Maskenmaterials 308 und andere Materialien, wie das dielektrische Material 312 des Gateschnitts 314) unter dem Umfangsbereich 184 verbleiben kann (z. B. aufgrund der Tatsache, dass unter dem Umfangsbereich 184 keine IC-Strukturen 100 vorhanden sind).
  • Die IC-Strukturen 100, die hierin offenbart sind, können in irgendeiner geeigneten elektronischen Komponente umfasst sein. 39-43 stellen verschiedene Beispiele von Vorrichtungen dar, die irgendeine der hier offenbarten IC-Strukturen 100 umfassen können.
  • 39 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen können. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 umfassen, die IC-Strukturen aufweisen (z. B. die hierin offenbarten IC-Strukturen 100), die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC umfasst. Nachdem die Herstellung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann eine oder mehrere IC-Strukturen 100 (z. B. wie nachstehend Bezug nehmend auf 40 erörtert wird), einen oder mehreren Transistoren (z. B. einige der Bezug nehmend auf 40 erörterten Transistoren) und/oder eine unterstützende Schaltungsanordnung zum Routen elektrischer Signale zu den Transistoren, sowie irgendwelche anderen IC-Komponenten umfassen. Bei einigen Ausführungsbeispielen kann der Wafer 1500 oder der Die 1502 ein Speicherbauelement (z.B. ein Direktzugriffsspeicher- (RAM-; Random Access Memory) Bauelement, wie beispielsweise ein statisches RAM- (SRAM-; static RAM) Bauelement, ein magnetisches RAM- (MRAM-; magnetic RAM) Bauelement, ein resistives RAM- (RRAM-; resistive RAM) Bauelement, ein Leitfähige-Brücken-RAM- (CBRAM-; conductive-bridging RAM) Bauelement usw.), ein logisches Bauelement (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder irgendein anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 1502 kombiniert sein. Zum Beispiel kann ein Speicherarray, das durch mehrere Speicherbauelemente gebildet ist, auf einem selben Die 1502 wie ein Verarbeitungsbauelement (z. B. das Verarbeitungsbauelement 1802 von 43) oder eine andere Logik, die ausgebildet ist, um Informationen in den Speicherbauelementen zu speichern oder Anweisungen auszuführen, die in dem Speicherarray gespeichert sind, gebildet sein.
  • 40 ist eine seitliche Querschnittsansicht einer IC- Komponente 1600, die eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Ein oder mehrere der IC-Komponenten 1600 können in einem oder mehreren Dies 1502 (39) umfasst sein. Die IC-Komponente 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 von 39) gebildet sein und kann in einem Die (z.B. dem Die 1502 von 39) umfasst sein. Das Substrat 1602 kann die Form von irgendeinem der hierin offenbarten Ausführungsbeispiele der Basis 102 annehmen.
  • Die IC-Komponente 1600 kann eine oder mehrere Bauelementschichten 1604 umfassen, die auf dem Substrat 1602 angeordnet sind. Die Bauelementschicht 1604 kann Merkmale von einer oder mehreren IC-Strukturen 100, anderen Transistoren, Dioden oder anderen auf dem Substrat 1602 gebildeten Bauelementen umfassen. Die Bauelementschicht 1604 kann zum Beispiel Source- und/oder Drain- (S/D-) Regionen, Gates zum Steuern des Stromflusses zwischen den S/D-Regionen, S/D-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen und Gate-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen (z. B. gemäß irgendeinem der vorangehend Bezug nehmend auf die IC-Strukturen 100 erörterten Ausführungsbeispiele) umfassen. Die Transistoren, die in einer Bauelementschicht 1604 umfasst sein können, sind nicht auf irgendeine(n) bestimmte(n) Typ oder Konfiguration beschränkt und können einen oder mehrere von z. B. planaren Transistoren, nicht-planaren Transistoren oder eine Kombination von beiden umfassen. Planare Transistoren können bipolare Übergangstransistoren (BJT; bipolar junction transistors), bipolare Heteroübergangstransistoren (HBT; heterojunction bipolar transistors) oder Hohe-Elektronenmobilitäts-Transistoren (HEMT; high-electron-mobility transistors) umfassen. Nicht-planare Transistoren können FinFET-Transistoren umfassen, wie beispielsweise Doppel-Gate-Transistoren oder Tri-Gate-Transistoren und Umhüllungs- (Wrap-Around-) oder Rundum- (All-Round-) Gate-Transistoren, wie beispielsweise Nanoband- und Nanodraht-Transistoren (z. B. wie vorangehend Bezug nehmend auf die IC-Strukturen 100 erörtert).
  • Elektrische Signale, wie beispielsweise Leistungs- und/oder Eingang/Ausgang- (I/O-) Signale, können zu und/oder von den Bauelementen (z. B. den IC-Strukturen 100) der Bauelementschicht 1604 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementschicht 1604 angeordnet sind, geroutet werden (wie in 40 als Verbindungsschichten 1606-1610 dargestellt ist). Zum Beispiel können elektrisch leitfähige Merkmale der Bauelementschicht 1604 (z.B. die Gate-Kontakte und die S/D-Kontakte) mit den Verbindungsstrukturen 1628 der Verbindungsschichten 1606-1610 elektrisch gekoppelt sein. Die eine oder die mehreren Verbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch bezeichnet als „ILD-Stapel“) 1619 der IC-Komponente 1600 bilden. Obwohl 40 einen ILD-Stapel 1619 auf nur einer Fläche der Bauelementschicht 1604 abbildet, kann bei anderen Ausführungsbeispielen eine IC-Komponente 1600 zwei ILD-Stapel 1619 umfassen, sodass die Bauelementschicht 1604 zwischen den zwei ILD-Stapeln 1619 ist.
  • Die Verbindungstrukturen 1628 können innerhalb der Verbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen (genauer gesagt ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungstrukturen 1628 beschränkt, die in 40 gezeigt ist). Obwohl eine bestimmte Anzahl von Verbindungsschichten 1606-1610 in 40 abgebildet ist, weisen Ausführungsbeispiele der vorliegenden Offenbarung IC-Komponenten mit mehr oder weniger Verbindungsschichten als abgebildet sind auf.
  • Bei einigen Ausführungsbeispielen können die Verbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die und aus der Seite aus der Perspektive von 40 routen. Die Vias 1628b können angeordnet sein, um elektrische Signale in eine Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Bei einigen Ausführungsbeispielen können die Vias 1628b die Leitungen 1628a von unterschiedlichen Verbindungsschichten 1606-1610 miteinander elektrisch koppeln.
  • Die Verbindungsschichten 1606-1610 können ein Dielektrikumsmaterial 1626 umfassen, das zwischen den Verbindungstrukturen 1628 angeordnet ist, wie in 40 gezeigt ist. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 1626, das zwischen den Verbindungsstrukturen 1628 in Unterschiedlichen der Verbindungsschichten 1606-1610 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsbeispielen kann die Zusammensetzung des Dielektrikumsmaterials 1626 zwischen unterschiedlichen Verbindungsschichten 1606-1610 die Gleiche sein.
  • Über der Bauelementschicht 1604 kann eine erste Verbindungsschicht 1606 gebildet werden. Bei einigen Ausführungsbeispielen kann die erste Verbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b umfassen, wie gezeigt ist. Die Leitungen 1628a der ersten Verbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten oder Gate-Kontakten) der Bauelementschicht 1604 gekoppelt sein.
  • Eine zweite Verbindungsschicht 1608 kann über der ersten Verbindungsschicht 1606 gebildet sein. Bei einigen Ausführungsbeispielen kann die zweite Verbindungsschicht 1608 Vias 1628b umfassen, um die Leitungen 1628a der zweiten Verbindungsschicht 1608 mit den Leitungen 1628a der ersten Verbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b strukturell mit einer Leitung innerhalb jeder Verbindungsschicht (z.B. innerhalb der zweiten Verbindungsschicht 1608) der Klarheit halber abgegrenzt sind, können die Leitungen 1628a und die Vias 1628b strukturell und/oder materiell angrenzend sein (z.B. während eines DualDamascene-Prozesses gleichzeitig gefüllt werden), bei einigen Ausführungsbeispielen.
  • Eine dritte Verbindungsschicht 1610 (und zusätzliche Verbindungsschichten, wie erwünscht) kann in Folge auf der zweiten Verbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 1608 oder der ersten Verbindungsschicht 1606 beschrieben sind. Bei einigen Ausführungsbeispielen können die Verbindungsschichten, die in dem Metallisierungsstapel 1619 in der IC-Komponente 1600 „höher oben“ (d. h. weiter entfernt von der Bauelementschicht 1604) sind, dicker sein.
  • Die IC-Komponente 1600 kann ein Lötresistmaterial 1634 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 umfassen, die auf den Verbindungsschichten 1606-1610 gebildet sind. In 40 sind die leitfähigen Kontakte 1636 als die Form von Bondanschlussflächen annehmend dargestellt. Die leitfähigen Kontakte 1636 können mit den Verbindungsstrukturen 1628 elektrisch gekoppelt sein und ausgebildet sein, um die elektrischen Signale der Bauelementschicht1604 zu anderen externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 1636 gebildet sein, um einen Chip, umfassend die IC-Komponente 1600, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer Schaltungsplatine) zu koppeln. Die IC-Komponente 1600 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 1606-1610 zu routen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Säulen) umfassen, die die elektrischen Signale zu externen Komponenten routen. Bei Ausführungsbeispielen, bei denen die IC-Komponente 1600 einen ILD-Stapel 1619 auf jeder gegenüberliegenden Fläche der Bauelementschicht 1604 umfasst, kann die IC-Komponente 1600 leitfähige Kontakte 1636 auf jedem der ILD-Stapel 1619 umfassen (was es erlaubt, dass Verbindungen zu der IC-Komponente 1600 auf zwei gegenüberliegenden Flächen der IC-Komponente 1600 hergestellt werden).
  • 41 ist eine Seiten-Querschnittsansicht eines beispielhaften IC-Packages 1650, das eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Bei einigen Ausführungsbeispielen kann das IC-Package 1650 ein System-in-Package (SiP; system-in-package) sein.
  • Das Package-Substrat 1652 kann aus einem Dielektrikumsmaterial (z. B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm, der Füllstoffpartikeln darin aufweist, Glas, einem organischen Material, einem anorganischen Material, Kombinationen aus organischen und anorganischen Materialien, eingebetteten Abschnitten, die aus unterschiedlichen Materialien gebildet sind etc.) gebildet sein, und kann leitfähige Pfade aufweisen, die sich durch das Dielektrikumsmaterial zwischen der Fläche 1672 und der Fläche 1674 oder zwischen unterschiedlichen Orten auf der Fläche 1672 und/oder zwischen unterschiedlichen Orten auf der Fläche 1674 erstrecken. Diese leitfähigen Pfade können die Form irgendwelcher der vorangehend Bezug nehmend auf 40 erörterten Verbindungsstrukturen 1628 annehmen.
  • Das Package-Substrat 1652 kann leitfähige Kontakte 1663 umfassen, die mit leitfähigen Pfaden (nicht gezeigt) durch das Package-Substrat 1652 gekoppelt sind, was es der Schaltungsanordnung innerhalb der Dies 1656 und/oder des Interposers 1657 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1664 zu koppeln.
  • Das IC-Package 1650 kann einen Interposer 1657 umfassen, der mit dem Package-Substrat 1652 über leitfähige Kontakte 1661 des Interposers 1657, Erste-Ebene-Verbindungen 1665 und die leitfähigen Kontakte 1663 des Package-Substrats 1652 gekoppelt ist. Die Erste-Ebene-Verbindungen 1665, die in 41 dargestellt sind, sind Lötkugeln, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1665 können verwendet werden. Bei einigen Ausführungsbeispielen ist möglicherweise kein Interposer 1657 in dem IC-Package 1650 umfasst; stattdessen können die Dies 1656 direkt mit den leitfähigen Kontakten 1663 an der Fläche 1672 durch Erste-Ebene-Verbindungen 1665 gekoppelt sein. Generell können ein oder mehrere Dies 1656 über irgendeine geeignete Struktur (z.B. eine Siliziumbrücke, eine organische Brücke, einen oder mehrere Wellenleiter, einen oder mehrere Interposer, Drahtbonds etc.) mit dem Package-Substrat 1652 gekoppelt sein.
  • Das IC-Package 1650 kann einen oder mehrere Dies 1656 umfassen, die mit dem Interposer 1657 über leitfähige Kontakte 1654 der Dies 1656, Erste-Ebene-Verbindungen 1658 und leitfähige Kontakte 1660 des Interposers 1657 gekoppelt sind. Die leitfähigen Kontakte 1660 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 1657 gekoppelt sein, was es der Schaltungsanordnung innerhalb der Dies 1656 erlaubt, elektrisch mit Verschiedenen der leitfähigen Kontakte 1661 (oder mit anderen Bauelementen, die in dem Interposer 1657 umfasst sind, nicht gezeigt) zu koppeln. Die Erste-Ebene-Verbindungen 1658, die in 41 dargestellt sind, sind Lötkugeln, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1658 können verwendet werden. Nach hiesigem Gebrauch kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z. B. Metall) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente vertieft, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z. B. eine leitfähige Anschlussfläche oder Buchse) annehmen.
  • Bei einigen Ausführungsbeispielen kann ein Unterfüll-Material 1666 zwischen dem Package-Substrat 1652 und dem Interposer 1657 um die Erste-Ebene-Verbindungen 1665 herum angeordnet sein, und eine Formmasse 1668 kann um die Dies 1656 und den Interposer 1657 herum und in Kontakt mit dem Package-Substrat 1652 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Unterfüll-Material 1666 das gleiche sein wie die Formmasse 1668. Beispielhafte Materialien, die für das Unterfüll-Material 1666 und die Formmasse 1668 verwendet werden können, sind Epoxid-Formmaterialien, soweit geeignet. Zweite-Ebene-Verbindungen 1670 können mit den leitfähigen Kontakten 1664 gekoppelt sein. Die Zweite-Ebene-Verbindungen 1670, die in 41 dargestellt sind, sind Lötkugeln (z.B. für eine Kugelgitterarray-Anordnung), aber es können irgendwelche geeigneten Zweite-Ebene-Verbindungen 16770 verwendet werden (z.B. Pins in einer Pin-Gitterarray-Anordnung oder Anschlussbereiche in einer Anschlussbereich-Gitterarray-Anordnung). Die Zweite-Ebene-Verbindungen 1670 können verwendet werden, um das IC-Package 1650 mit einer anderen Komponente, wie beispielsweise einer Schaltungsplatine (z.B. einer Hauptplatine), einem Interposer oder einem anderen IC-Package, zu koppeln, wie im Stand der Technik bekannt ist und wie nachfolgend Bezug nehmend auf 42 erörtert ist.
  • Die Dies 1656 können die Form irgendeines der hierin erörterten Ausführungsbeispiele des Dies 1502 annehmen (z. B. können irgendeines der Ausführungsbeispiele der IC-Komponente 1600 umfassen). Bei Ausführungsbeispielen, bei denen das IC-Package 1650 mehrere Dies 1656 umfasst, kann das IC-Package 1650 als ein Mehrfach-Chip-Package (MCP; multi-chip package) bezeichnet werden. Die Dies 1656 können eine Schaltungsanordnung umfassen, um irgendeine gewünschte Funktionalität auszuführen. Beispielsweise können ein oder mehrere der Dies 1656 Logik-Dies (z. B. siliziumbasierte Dies) sein, und einer oder mehrere der Dies 1656 können Speicher-Dies (z. B. Hohe-Bandbreite-Speicher) sein. Bei einigen Ausführungsbeispielen kann der Die 1656 eine oder mehrere IC-Strukturen 100 (z. B. wie nachfolgend Bezug nehmend auf 39 und 40 erörtert) umfassen.
  • Obwohl das IC-Package 1650, das in 41 dargestellt ist, ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Beispielsweise kann das IC-Package 1650 ein Kugelgitterarray- (BGA-; ball grid array) Package sein, wie beispielsweise ein eingebettetes Waferebene-Kugelgitterarray- (eWLB-; embedded wafer-level ball grid array) Package. Bei einem anderen Beispiel kann das IC-Package 1650 ein Waferebene-Chip-Größenordnungs-Package (WLCSP; wafer-level chip scale package) oder ein Panel-Fan-Out- (-FO-) Package sein. Obwohl zwei Dies 1656 in dem IC-Package 1650 von 41 dargestellt sind, kann ein IC-Package 1650 irgendeine erwünschte Anzahl von Dies 1656 umfassen. Ein IC-Package 1650 kann zusätzliche passive Komponenten umfassen, wie beispielsweise oberflächenbefestigte Widerstände, Kondensatoren und Induktivitäten, die auf der ersten Fläche 1672 oder der zweiten Fläche 1674 des Package-Substrats 1652 oder auf beiden Flächen des Interposers 1657 angeordnet sind. Allgemeiner kann ein IC-Package 1650 irgendwelche anderen aktiven oder passiven Komponenten, die im Stand der Technik bekannt sind, umfassen.
  • 42 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung 1700, die ein oder mehrere IC-Packages oder andere elektronische Komponenten (z. B. einen Die), umfassend eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Die IC-Komponenten-Anordnung 1700 umfasst eine Anzahl von Komponenten, die auf einer Schaltungsplatine 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Komponenten-Anordnung 1700 umfasst Komponenten, die auf einer ersten Fläche 1740 der Schaltungsplatine 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Schaltungsplatine 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Irgendwelche der nachfolgend unter Bezugnahme auf die IC-Komponentenanordnung 1700 erörterten IC-Packages können die Form irgendwelcher der Ausführungsbeispiele des vorangehend Bezug nehmend auf 41 erörterten IC-Packages 1650 annehmen (kann z.B. eine oder mehrere IC-Strukturen 100 in einem Die umfassen).
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 1702 eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine oder mehrere der Metallschichten können in einer erwünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 1702 gekoppelt sind. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 1702 ein Nicht-PCB-Substrat sein.
  • Die IC-Komponenten-Anordnung 1700, die in 42 dargestellt ist, weist eine Package-auf-Interposer-Struktur 1736 auf, die mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1716 gekoppelt ist. Die Kopplungskomponenten 1716 können die Package-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Schaltungsplatine 1702 koppeln und können Lötkugeln (wie in 42 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 1736 kann ein IC-Package 1720 umfassen, das mit einem Package-Interposer 1704 durch Kopplungskomponenten 1718 gekoppelt ist. Die Kopplungskomponenten 1718 können irgendeine geeignete Form für die Anwendung annehmen, wie z.B. die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden. Obwohl ein einzelnes IC-Package 1720 in 42 gezeigt ist, können mehrere IC-Packages mit dem Package-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Package-Interposer 1704 gekoppelt sein. Der Package-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1702 und das IC-Package 1720 zu überbrücken. Das IC-Package 1720 kann zum Beispiel ein Die (der Die 1502 von 39), eine IC-Komponente (z.B. die IC-Komponente 1600 von 40) oder irgendeine andere geeignete Komponente sein, oder eine selbe umfassen. Im Allgemeinen kann der Package-Interposer 1704 eine Verbindung zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten (reroute). Zum Beispiel kann der Package-Interposer 1704 das IC-Package 1720 (z. B. einen Die) mit einem Satz leitfähiger BGA-Kontakte der Kopplungskomponenten 1716 zum Koppeln mit der Schaltungsplatine 1702 koppeln. Bei dem in 42 dargestellten Ausführungsbeispiel sind das IC-Package 1720 und die Schaltungsplatine 1702 an gegenüberliegende Seiten des Package-Interposers 1704 angebracht; bei anderen Ausführungsbeispielen können das IC-Package 1720 und die Schaltungsplatine 1702 an einer selben Seite des Interposers 1704 angebracht sein. Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mithilfe des Package-Interposers 1704 verbunden sein.
  • Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 als PCB gebildet sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Bei einigen Beispielen kann der Package-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllern, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe 111-V und Gruppe IV Materialien. Der Package-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 umfassen, umfassend aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; throughsilicon via) 1706. Der Package-Interposer 1704 kann ferner eingebettete Bauelemente 1714 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen möglicherweise, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladungs (ESD; electrostatic discharge) -Bauelemente und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Package-Interposer 1704 gebildet sein. Die Package-auf-Interposer-Struktur 1736 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind.
  • Die IC-Komponenten-Anordnung 1700 kann ein IC-Package 1724 umfassen, das mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1722 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden, und das IC-Package 1724 kann die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 1720 erörtert wurden.
  • Die IC-Komponenten-Anordnung 1700, die in 42 dargestellt ist, weist eine Package-auf-Package-Struktur 1734 auf, die mit der zweiten Fläche 1742 der Schaltungsplatine 1702 durch Kopplungskomponenten 1728 gekoppelt ist. Die Package-auf-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 umfassen, die miteinander durch Kopplungskomponenten 1730 derart gekoppelt sind, dass das IC-Package 1726 zwischen der Schaltungsplatine 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form von irgendwelchen der Ausführungsbeispiele der Kopplungskomponenten 1716 annehmen, die vorangehend erörtert wurden, und die IC-Packages 1726 und 1732 können die Form von irgendwelchen der Ausführungsbeispiele des vorangehend erörterten IC-Packages 1720 annehmen. Die Package-auf-Package-Struktur 1734 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • 43 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Beispielsweise können irgendwelche Geeigneten der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Komponenten-Anordnungen 1700, IC-Packages 1650, IC-Komponenten 1600 oder Dies 1502 umfassen. Eine Anzahl von Komponenten ist in 43 als in der elektrischen Vorrichtung 1800 umfasst dargestellt, es können jedoch eine oder mehrere dieser Komponenten weggelassen werden oder dupliziert werden, je nachdem was für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 umfasst sind, an eine oder mehrere Hauptplatinen angebracht sein. Bei einigen Ausführungsbeispielen sind einige oder alle dieser Komponenten auf einen einzelnen System-aufeinem-Chip- (SoC-; system-on-a-chip) Die gefertigt.
  • Zusätzlich umfasst die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsbeispielen möglicherweise keine oder keine mehreren der Komponenten, die in 43 dargestellt sind, aber die elektrische Vorrichtung 1800 kann eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel umfasst die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiber-Schaltungsanordnung) umfassen, mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst die elektrische Vorrichtung 1800 möglicherweise keine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808, sondern kann eine Audio-Eingabe- oder -Ausgabevorrichtungs-Schnittstellenschaltungsanordnung (z. B. Verbinder und unterstützende Schaltungsanordnung) umfassen, mit der eine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann ein Verarbeitungsbauelement 1802 (z. B. ein oder mehrere Verarbeitungsbauelemente) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Verarbeitungsbauelement“ oder „Prozessor“ auf irgendein Bauelement oder irgendeinen Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Das Verarbeitungsbauelement 1802 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASIC; Application Specific Integrated Circuit), zentrale Verarbeitungseinheiten (CPUs; central processing units), Graphikverarbeitungseinheiten (GPUs; graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder irgendwelche anderen geeigneten Verarbeitungsbauelemente umfassen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z.B. dynamischen Direktzugriffsspeicher (DRAM; dynamic random access memory), nichtflüchtigen Speicher (z.B. Nurlesespeicher (ROM; Read-Only Memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen kann der Speicher 1804 einen Speicher umfassen, der einen Die gemeinschaftlich mit dem Verarbeitungsbauelement 1802 verwendet. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; spin transfer torque magnetic random access memory) umfassen.
  • Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 1812 ausgebildet sein, um drahtlose Kommunikation für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 zu managen. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
  • Der Kommunikationschip 1812 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE) umfassend Wi-Fi (IEEE 802.11 family), IEEE 802.16 Standards (z.B., IEEE 802.162005 Amendment), Long-Term Evolution (LTE) Project zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z.B., Advanced LTE Project, Ultra Mobile Broadband (UMB) Project (auch bekannt als „3GPP2“), etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffs- (BWA-; Broadband Wireless Access) Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE -Netzwerk arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), und Ableitungen davon, sowie irgendwelchen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 zum Ermöglichen drahtloser Kommunikation und/oder zum Empfangen anderer drahtloser Kommunikation (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
  • Bei einigen Ausführungsbeispielen kann der Kommunikationschip 1812 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z. B. das Ethernet). Wie vorangehend erwähnt wurde, kann der Kommunikationschip 1812 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei einigen Ausführungsbeispielen kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Die elektrische Vorrichtung 1800 kann eine Batterie/Leistungsschaltungsanordnung 1814 umfassen. Die Batterie/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten der elektrischen Vorrichtung 1800 umfassen, zu einer Energiequelle, getrennt von der elektrischen Vorrichtung 1800 (z.B. Wechselstrom-Leitungs-Leistung).
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 1806 kann zum Beispiel irgendwelche visuellen Indikatoren umfassen, wie beispielsweise ein Head-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display), eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Ausgabe-Vorrichtung 1808 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Ausgabevorrichtung 1808 kann irgendeine Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Eingabevorrichtung 1824 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 1824 kann irgendeine Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z. B. Instrumente mit einem MIDI- (musical instrument digital interface) Ausgang).
  • Die elektrische Vorrichtung 1800 kann ein GPS-Bauelement 1818 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Das GPS-Bauelement 1818 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort der elektrischen Vorrichtung 1800 empfangen, wie es im Stand der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabe-Vorrichtung 1810 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabevorrichtung 1810 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Bauelemente oder ein zusätzliches Speicherungsbauelement umfassen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingabevorrichtung 1820 können einen Beschleunigungssensor, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), irgendeinen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Die elektrische Vorrichtung 1800 kann irgendeinen gewünschten Formfaktor aufweisen, wie beispielsweise eine handgehaltene oder mobile elektrische Vorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musikspieler, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistent (PDA; personal digital assistant), einen ultramobilen Personal-Computer, etc.), eine elektrische Desktop-Vorrichtung, eine Server-Vorrichtung oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare elektrische Vorrichtung. Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die nachfolgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsbeispiele bereit.
  • Beispiel 1 ist eine Integrierte-Schaltungs (IC) - Struktur, umfassend: ein erstes Gate-Metall mit einer Längsachse; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; einen ersten Gate-Kontakt über dem ersten Gate-Metall; einen zweiten Gate-Kontakt über dem zweiten Gate-Metall; und eine ungeordnete Region mit einer ungeordneten lamellaren Stuktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.
  • Beispiel 2 umfasst den Gegenstand gemäß Beispiel 1 und umfasst ferner: ein dielektrisches Material zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  • Beispiel 3 umfasst den Gegenstand von Beispiel 2 und spezifiziert ferner, dass das dielektrische Material ferner Silizium umfasst.
  • Beispiel 4 umfasst den Gegenstand von Beispiel 3 und spezifiziert ferner, dass das dielektrische Material Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 5 umfasst den Gegenstand eines der Beispiele 2 bis 4 und spezifiziert ferner, dass das dielektrische Material Titan, Hafnium oder Zirkonium umfasst.
  • Beispiel 6 umfasst den Gegenstand gemäß einem der Beispiele 1-5 und umfasst ferner: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall.
  • Beispiel 7 umfasst den Gegenstand von Beispiel 6 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial zumindest teilweise koplanar mit der ungeordneten Region ist.
  • Beispiel 8 umfasst den Gegenstand von einem der Beispiele 6-7 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial Silizium umfasst.
  • Beispiel 9 umfasst den Gegenstand von irgendeinem der Beispiele 6 bis 8 und spezifiziert fest, dass das Gate-Schnitt-Dielektrikumsmaterial Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 10 umfasst den Gegenstand von irgendeinem der Beispiele 6 bis 9 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial in der ungeordneten Region umfasst ist.
  • Beispiel 11 umfasst den Gegenstand gemäß einem der Beispiele 1-10 und spezifiziert ferner, dass eine Distanz zwischen dem zweiten Gate-Metall und dem zweiten Gate-Metall zwischen 10 Nanometern und 200 Nanometern ist.
  • Beispiel 12 umfasst den Gegenstand von irgendeinem der Beispiele 1-11 und spezifiziert ferner, dass die IC-Struktur weiter umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 13 umfasst den Gegenstand gemäß Beispiel 12 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 14 umfasst den Gegenstand gemäß einem der Beispiele 1-13 und umfasst ferner: finnenförmige Kanalregionen.
  • Beispiel 15 umfasst den Gegenstand gemäß einem der Beispiele 1-11 und spezifiziert ferner, dass das erste Gate-Metall Teil eines Gates in einer Speicherzelle ist.
  • Beispiel 16 umfasst den Gegenstand von irgendeinem der Beispiele 1-15 und spezifiziert ferner, dass sich die ungeordnete Region unter einem Schutzring der IC-Struktur befindet.
  • Beispiel 17 umfasst den Gegenstand von Beispiel 16 und spezifiziert ferner, dass das erste Gate-Metall und das zweite Gate-Metall nicht unter dem Schutzring sind.
  • Beispiel 18 umfasst den Gegenstand von irgendeinem der Beispiele 1-17 und spezifiziert weiter, dass die ungeordnete Region an einem Umfang eines Speicherarrays liegt.
  • Beispiel 19 umfasst den Gegenstand von Beispiel 18 und spezifiziert weiter, dass das erste Gate-Metall und das zweite Gate-Metall nicht an der Peripherie des Speicherarrays liegen.
  • Beispiel 20 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: einen ersten Gate-Kontakt mit einer Längsachse; einen zweiten Gate-Kontakt, wobei die Längsachse des ersten Gate-Kontakts mit einer Längsachse des zweiten Gate-Kontakts ausgerichtet ist; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.
  • Beispiel 21 umfasst den Gegenstand gemäß Beispiel 20 und umfasst ferner: ein dielektrisches Material zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  • Beispiel 22 umfasst den Gegenstand von Beispiel 21 und spezifiziert ferner, dass das dielektrische Material ferner Silizium umfasst.
  • Beispiel 23 umfasst den Gegenstand von Beispiel 22 und spezifiziert ferner, dass das dielektrische Material Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 24 umfasst den Gegenstand eines der Beispiele 21 bis 23 und spezifiziert ferner, dass das dielektrische Material Titan, Hafnium oder Zirkonium umfasst.
  • Beispiel 25 umfasst den Gegenstand gemäß einem der Beispiele 20-24 und umfasst ferner: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt.
  • Beispiel 26 umfasst den Gegenstand von Beispiel 25 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial Silizium umfasst.
  • Beispiel 27 umfasst den Gegenstand von irgendeinem der Beispiele 25 bis 26 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 28 umfasst den Gegenstand von irgendeinem der Beispiele 20 bis 24 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial in der ungeordneten Region umfasst ist.
  • Beispiel 29 umfasst den Gegenstand gemäß einem der Beispiele 20-28 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt zwischen 10 Nanometern und 200 Nanometern ist.
  • Beispiel 30 umfasst den Gegenstand von irgendeinem der Beispiele 20-29 und spezifiziert ferner, dass die IC-Struktur weiter umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 31 umfasst den Gegenstand gemäß Beispiel 30 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 32 umfasst den Gegenstand gemäß einem der Beispiele 20-31 und umfasst ferner: finnenförmige Kanalregionen.
  • Beispiel 33 umfasst den Gegenstand gemäß einem der Beispiele 20-32 und spezifiziert ferner, dass der erste Gate-Kontakt ein Gate in einer Speicherzelle kontaktiert.
  • Beispiel 34 umfasst den Gegenstand von irgendeinem der Beispiele 20-33 und spezifiziert ferner, dass sich die ungeordnete Region unter einem Schutzring der IC-Struktur befindet.
  • Beispiel 35 umfasst den Gegenstand von Beispiel 34 und spezifiziert ferner, dass der erste Gate-Kontakt und der zweite Gate-Kontakt nicht unter dem Schutzring sind.
  • Beispiel 36 umfasst den Gegenstand von irgendeinem der Beispiele 20-35 und spezifiziert weiter, dass die ungeordnete Region an einem Umfang eines Speicherarrays liegt.
  • Beispiel 37 umfasst den Gegenstand von Beispiel 36 und spezifiziert weiter, dass der erste Gate-Kontakt und der zweite Gate-Kontakt nicht an dem Umfang des Speicherarrays liegen.
  • Beispiel 38 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate mit einer Längsachse; ein zweites Gate, wobei die Längsachse des ersten Gates mit einer Längsachse des zweiten Gates ausgerichtet ist; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem oder über dem ersten Gate und dem zweiten Gate ist.
  • Beispiel 39 umfasst den Gegenstand gemäß Beispiel 38 und umfasst ferner: ein dielektrisches Material zwischen dem ersten Gate und dem zweiten Gate, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  • Beispiel 40 umfasst den Gegenstand von Beispiel 39 und spezifiziert ferner, dass das dielektrische Material ferner Silizium umfasst.
  • Beispiel 41 umfasst den Gegenstand von Beispiel 40 und spezifiziert ferner, dass das dielektrische Material Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 42 umfasst den Gegenstand eines der Beispiele 39 bis 41 und spezifiziert ferner, dass das dielektrische Material Titan, Hafnium oder Zirkonium umfasst.
  • Beispiel 43 umfasst den Gegenstand gemäß einem der Beispiele 38-42 und umfasst ferner: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate und dem zweiten Gate.
  • Beispiel 44 umfasst den Gegenstand von Beispiel 43 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial zumindest teilweise koplanar mit der ungeordneten Region ist.
  • Beispiel 45 umfasst den Gegenstand von einem der Beispiele 43-44 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial Silizium umfasst.
  • Beispiel 46 umfasst den Gegenstand von irgendeinem der Beispiele 43 bis 45 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  • Beispiel 47 umfasst den Gegenstand von irgendeinem der Beispiele 43 bis 46 und spezifiziert ferner, dass das Gate-Schnitt-Dielektrikumsmaterial in der ungeordneten Region umfasst ist.
  • Beispiel 48 umfasst den Gegenstand gemäß einem der Beispiele 38-47 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate und dem zweiten Gate zwischen 10 Nanometern und 200 Nanometern ist.
  • Beispiel 49 umfasst den Gegenstand von irgendeinem der Beispiele 38-48 und spezifiziert ferner, dass die IC-Struktur weiter umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 50 umfasst den Gegenstand gemäß Beispiel 49 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 51 umfasst den Gegenstand gemäß einem der Beispiele 38-50 und spezifiziert ferner, dass das erste Gate ein Gate in einer Speicherzelle ist.
  • Beispiel 52 umfasst den Gegenstand von irgendeinem der Beispiele 38-51 und spezifiziert ferner, dass sich die ungeordnete Region unter einem Schutzring der IC-Struktur befindet.
  • Beispiel 53 umfasst den Gegenstand von Beispiel 52 und spezifiziert ferner, dass das erste Gate und das zweite Gate nicht unter dem Schutzring sind.
  • Beispiel 54 umfasst den Gegenstand von irgendeinem der Beispiele 38-53 und spezifiziert weiter, dass die ungeordnete Region an einem Umfang eines Speicherarrays liegt.
  • Beispiel 55 umfasst den Gegenstand von Beispiel 54 und spezifiziert weiter, dass das erste Gate und das zweite Gate nicht an dem Umfang des Speicherarrays liegen.
  • Beispiel 56 ist eine Elektronikanordnung, umfassend: einen Die, der irgendeine der hierin offenbarten IC-Strukturen umfasst; und einen Träger, der elektrisch mit dem Die gekoppelt ist.
  • Beispiel 57 umfasst den Gegenstand von Beispiel 56 und spezifiziert ferner, dass der Träger ein Package-Substrat umfasst.
  • Beispiel 58 umfasst den Gegenstand von einem der Beispiele 56-57 und spezifiziert ferner, dass der Träger einen Interposer umfasst.
  • Beispiel 59 umfasst den Gegenstand von einem der Beispiele 56-57 und spezifiziert ferner, dass der Träger eine gedruckte Schaltungsplatine umfasst.
  • Beispiel 60 umfasst den Gegenstand gemäß einem der Beispiele 56-59 und umfasst ferner: ein Gehäuse um den Die und den Träger.
  • Beispiel 61 umfasst den Gegenstand von Beispiel 60 und spezifiziert ferner, dass das Gehäuse ein Gehäuse einer handgehaltenen Rechenvorrichtung ist.
  • Beispiel 62 umfasst den Gegenstand von Beispiel 60 und spezifiziert ferner, dass das Gehäuse ein Server-Gehäuse ist.
  • Beispiel 63 umfasst den Gegenstand gemäß einem der Beispiele 60-62 und umfasst ferner: ein mit dem Gehäuse gekoppeltes Display.
  • Beispiel 64 umfasst den Gegenstand gemäß Beispiel 63 und spezifiziert ferner, dass die Anzeige eine Touchscreen-Anzeige ist.

Claims (20)

  1. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate-Metall, das eine Längsachse aufweist; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; einen ersten Gate-Kontakt über dem ersten Gate-Metall; einen zweiten Gate-Kontakt über dem zweiten Gate-Metall; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.
  2. Die IC-Struktur gemäß Anspruch 1, ferner umfassend: ein dielektrisches Material zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  3. Die IC-Struktur gemäß einem der Ansprüche 1-2, ferner umfassend: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall.
  4. Die IC-Struktur gemäß Anspruch 3, wobei das Gate-Schnitt-Dielektrikumsmaterial zumindest teilweise koplanar mit der ungeordneten Region ist.
  5. Die IC-Struktur gemäß einem der Ansprüche 3 bis 4, wobei das Gate-Schnitt-Dielektrikumsmaterial in der ungeordneten Region umfasst ist.
  6. Die IC-Struktur gemäß einem der Ansprüche 1-5, wobei eine Distanz zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall zwischen 10 Nanometern und 200 Nanometern ist.
  7. Die IC-Struktur gemäß einem der Ansprüche 1-6, die IC-Struktur ferner umfassend: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind, eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  8. Die IC-Struktur gemäß einem der Ansprüche 1-7, ferner umfassend: finnenförmige Kanalregionen.
  9. Die IC-Struktur gemäß einem der Ansprüche 1 bis 8, wobei sich die ungeordnete Region unter einem Schutzring der IC-Struktur befindet.
  10. Die IC-Struktur gemäß Anspruch 9, wobei das erste Gate-Metall und das zweite Gate-Metall nicht unter dem Schutzring liegen.
  11. Die IC-Struktur gemäß einem der Ansprüche 1 bis 10, wobei sich die ungeordnete Region an einer Peripherie eines Speicherarrays befindet.
  12. Die IC-Struktur gemäß Anspruch 11, wobei sich das erste Gate-Metall und das zweite Gate-Metall nicht an der Peripherie des Speicherarrays befinden.
  13. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: einen ersten Gate-Kontakt, der eine Längsachse aufweist; einen zweiten Gate-Kontakt, wobei die Längsachse des ersten Gate-Kontakts mit einer Längsachse des zweiten Gate-Kontakts ausgerichtet ist; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt ist.
  14. Die IC-Struktur gemäß Anspruch 13, ferner umfassend: ein dielektrisches Material zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  15. Die IC-Struktur gemäß Anspruch 14, wobei das dielektrische Material Stickstoff, Sauerstoff oder Kohlenstoff umfasst.
  16. Die IC-Struktur gemäß einem der Ansprüche 13-15, ferner umfassend: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt.
  17. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate, das eine Längsachse aufweist; ein zweites Gate, wobei die Längsachse des ersten Gates mit einer Längsachse des zweiten Gates ausgerichtet ist; und eine ungeordnete Region mit einer ungeordneten lamellaren Struktur, wobei die ungeordnete Region koplanar mit oder über dem ersten Gate und dem zweiten Gate ist.
  18. Die IC-Struktur gemäß Anspruch 17, ferner umfassend: ein dielektrisches Material zwischen dem ersten Gate und dem zweiten Gate, wobei das dielektrische Material in der ungeordneten Region umfasst ist.
  19. Die IC-Struktur gemäß einem der Ansprüche 17-18, ferner umfassend: ein Gate-Schnitt-Dielektrikumsmaterial zwischen dem ersten Gate und dem zweiten Gate.
  20. Die IC-Struktur gemäß Anspruch 19, wobei das Gate-Schnitt-Dielektrikumsmaterial zumindest teilweise koplanar mit der ungeordneten Region ist.
DE102021121935.3A 2020-09-25 2021-08-24 Gate-beabstandung in integrierte-schaltung-strukturen Pending DE102021121935A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/033,228 US12002678B2 (en) 2020-09-25 2020-09-25 Gate spacing in integrated circuit structures
US17/033,228 2020-09-25

Publications (1)

Publication Number Publication Date
DE102021121935A1 true DE102021121935A1 (de) 2022-03-31

Family

ID=80624204

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021121935.3A Pending DE102021121935A1 (de) 2020-09-25 2021-08-24 Gate-beabstandung in integrierte-schaltung-strukturen

Country Status (3)

Country Link
US (1) US12002678B2 (de)
DE (1) DE102021121935A1 (de)
TW (1) TW202230722A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320337A1 (en) * 2021-03-30 2022-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
JP5254381B2 (ja) 2011-02-23 2013-08-07 株式会社東芝 パターン形成方法
US9054215B2 (en) 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP5802233B2 (ja) 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
WO2015047320A1 (en) 2013-09-27 2015-04-02 Intel Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
CN105493249B (zh) 2013-09-27 2019-06-14 英特尔公司 用于后段(beol)互连的先前层自对准过孔及插塞图案化
US9625815B2 (en) 2013-09-27 2017-04-18 Intel Corporation Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
WO2015147843A1 (en) 2014-03-27 2015-10-01 Intel Corporation Precursor and process design for photo-assisted metal atomic layer deposition (ald) and chemical vapor deposition (cvd)
US9385026B2 (en) 2014-05-08 2016-07-05 GlobalFoundries, Inc. Sublithographic Kelvin structure patterned with DSA
EP3238247A4 (de) 2014-12-24 2018-08-22 Intel Corporation Neuartiges verfahren zur erzeugung einer alternativen hartmaskenkappenverbindungsstruktur mit erhöhter überlagerungstoleranz
CN108012562B (zh) 2015-06-26 2022-03-01 英特尔公司 用于自对准互连件、插塞和过孔的织物式图案化
KR102637883B1 (ko) 2015-12-11 2024-02-19 아이엠이씨 브이제트더블유 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
US20180323078A1 (en) 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
US11011463B2 (en) 2016-07-01 2021-05-18 Intel Corporation Dielectric helmet-based approaches for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
US10916499B2 (en) 2016-09-30 2021-02-09 Intel Corporation Vias and gaps in semiconductor interconnects
CN108227412A (zh) 2016-12-15 2018-06-29 Imec 非营利协会 光刻掩模层
WO2018118089A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom
US11417567B2 (en) * 2016-12-23 2022-08-16 Intel Corporation Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
WO2018169528A1 (en) 2017-03-15 2018-09-20 Intel Corporation Direct self assembly (dsa) processing of vertically stacked devices with self-aligned regions
US10964648B2 (en) 2017-04-24 2021-03-30 International Business Machines Corporation Chip security fingerprint
CN109698238A (zh) * 2017-10-23 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10276434B1 (en) 2018-01-02 2019-04-30 International Business Machines Corporation Structure and method using metal spacer for insertion of variable wide line implantation in SADP/SAQP integration
JP7072064B2 (ja) * 2018-03-26 2022-05-19 インテル・コーポレーション デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング
US11404482B2 (en) 2018-06-29 2022-08-02 Intel Corporation Self-aligned repeatedly stackable 3D vertical RRAM
US10515812B1 (en) 2018-08-13 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of reducing pattern roughness in semiconductor fabrication
US11605623B2 (en) 2019-06-28 2023-03-14 Intel Corporation Materials and layout design options for DSA on transition regions over active die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques

Also Published As

Publication number Publication date
TW202230722A (zh) 2022-08-01
US12002678B2 (en) 2024-06-04
US20220102148A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020133251A1 (de) Source/drain-regionen in integrierte-schaltung-strukturen
DE102019122644A1 (de) Integrierte gate-all-around-schaltungsstrkturen mit dezimierten kanalstrukturen unter verwendung eines von unten nach oben wirkenden ansatzes
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen