DE112017006475T5 - Multi-die-gehäuse mit hoher bandbreite und niedrigem profil - Google Patents

Multi-die-gehäuse mit hoher bandbreite und niedrigem profil Download PDF

Info

Publication number
DE112017006475T5
DE112017006475T5 DE112017006475.9T DE112017006475T DE112017006475T5 DE 112017006475 T5 DE112017006475 T5 DE 112017006475T5 DE 112017006475 T DE112017006475 T DE 112017006475T DE 112017006475 T5 DE112017006475 T5 DE 112017006475T5
Authority
DE
Germany
Prior art keywords
die
substrate
vertical axis
connections
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017006475.9T
Other languages
English (en)
Inventor
Omkar G. Karhade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017006475T5 publication Critical patent/DE112017006475T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Ausführungsbeispiel umfasst eine Vorrichtung, umfassend: ein Substrat; einen ersten Die umfassend einen Prozessorkern; einen zweiten Die, der keinen Prozessorkern umfasst; und einen dritten Die umfassend Speicherzellen; wobei: (a)(i) der erste Die einen kleineren minimalen Abstand aufweist als der zweite Die; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den zweiten und dritten Die schneidet, aber nicht den ersten Die. Andere Ausführungsbeispiele sind hierin beschrieben.

Description

  • Ausführungsbeispiele der Erfindung betreffen das elektronische Häusen.
  • Hintergrund
  • Wie in dem U.S. Patent 7,170,188 , das der Intel Corp. in Santa Clara, CA, USA, zugewiesen ist, erwähnt, sind integrierte Schaltungen (IC) typischerweise in einem Gehäuse untergebracht, das auf einer gedruckten Schaltungsplatine (PCB; printed circuit board) befestigt ist. Das Gehäuse weist leitfähige Anschlussleitungen oder Pins auf, die an die PCB gelötet und weiter mit der IC gekoppelt sind. Eine Art von Gehäuse, das allgemein als Kugelgitterarray (BGA; ball grid array) bezeichnet wird, ist ein IC-Gehäuse, das eine Mehrzahl von Lötkugeln aufweist, die das Gehäuse mit einer PCB verbinden.
  • Ein Gehäuse-auf-Gehäuse (Package-on-Package, PoP) ist ein Häusungsverfahren für integrierte Schaltungen, um vertikal diskrete Logik- und Speicher-BGA-Gehäuse zu kombinieren. Zwei oder mehr Gehäuse werden übereinander installiert (d.h. gestapelt), mit einer Standardschnittstelle, um Signale zwischen denselben zu routen. Dies ermöglicht eine höhere Komponentendichte bei Vorrichtungen, wie beispielsweise Mobiltelefonen und dergleichen.
  • Figurenliste
  • Merkmale und Vorteile von Ausführungsbeispielen der vorliegenden Erfindung werden aus den beigefügten Ansprüchen, der nachfolgenden detaillierten Beschreibung von einem oder mehreren exemplarischen Ausführungsbeispielen und den entsprechenden Figuren offensichtlich. Wo es angemessen erscheint, wurden Bezugszeichen in den Figuren wiederholt, um entsprechende oder gleiche Elemente anzuzeigen.
    • 1 umfasst ein herkömmliches Multi-Chip-Gehäuse.
    • 2 umfasst ein Multi-Chip-System bei einem Ausführungsbeispiel.
    • 3 zeigt einen Prozess bei einem Ausführungsbeispiel.
    • 4, 5 und 6 umfassen Systeme, die Ausführungsbeispiele umfassen.
  • Detaillierte Beschreibung
  • Nun wird auf die Zeichnungen verwiesen, in denen ähnliche Strukturen mit ähnlichen Suffix-Referenzbezeichnungen versehen sein können. Um die Strukturen verschiedener Ausführungsbeispiele klarer darzustellen, sind die hierin umfassten Zeichnungen schematische Darstellungen von Halbleiter-/Schaltungs-Strukturen. So kann das tatsächliche Erscheinungsbild der hergestellten, integrierten Schaltungsstrukturen, beispielsweise in einer Mikroskopaufnahme, unterschiedlich erscheinen, während die beanspruchten Strukturen der dargestellten Ausführungsbeispiele weiterhin umfasst sind. Darüber hinaus zeigen die Zeichnungen möglicherweise nur die Strukturen, die zum Verständnis der dargestellten Ausführungsbeispiele nützlich sind. Zusätzliche, in der Technik bekannte Strukturen wurden möglicherweise nicht aufgenommen, um die Übersichtlichkeit der Zeichnungen zu erhalten. So ist beispielsweise nicht jede Schicht (z.B. Barriereschicht, Keimschicht, Ätzstoppschicht) eines Halbleiterbauelements gezeigt. „Ein Ausführungsbeispiel“, „verschiedene Ausführungsbeispiele“ und dergleichen zeigen an, dass die so beschriebene(n) Ausführungsbeispiel(e) besondere Merkmale, Strukturen oder Charakteristika umfassen können, aber nicht jedes Ausführungsbeispiel umfasst notwendigerweise die besonderen Merkmale, Strukturen oder Charakteristika. Einige Ausführungsbeispiele können einige, alle oder keine der für andere Ausführungsbeispiele beschriebenen Merkmale aufweisen. „Erster“, „zweiter“, „dritter“ und dergleichen beschreiben ein gemeinsames Objekt und zeigen an, dass Bezug auf verschiedene Instanzen von gleichen Objekten genommen wird. Solche Adjektive implizieren nicht, dass derart beschriebene Objekte, die in einer bestimmten Reihenfolge sein müssen, weder zeitlich, räumlich, in der Rangfolge oder auf andere Weise. „Verbunden“ kann anzeigen, dass Elemente in direktem physischem oder elektrischem Kontakt miteinander stehen und „gekoppelt“ kann anzeigen, dass Elemente zusammenarbeiten oder miteinander in Wechselwirkung stehen, aber sie können oder können nicht in direktem physischem oder elektrischem Kontakt stehen.
  • Das oben beschriebene Packaging (Häusen) erfolgt unter dem Druck, um Gehäuse bereitzustellen, die kleiner sind, eine schnellere Kommunikation zwischen den Dies in dem Gehäuse aufweisen und eine verbesserte Kühlung der Dies aufweisen, die in den Gehäusen umfasst sind.
  • 1 umfasst ein herkömmliches Gehäusesystem. Das System umfasst einen Prozessor-Die 101 (ein erstes Gehäuse) auf einem Substrat 103. Ein Speicher-Die (ein zweites Gehäuse) 102 koppelt über das Interposer-System 107 an das Substrat 103. Ein Unterfüllmaterial 105 existiert zwischen dem Die 101 und dem Substrat 103. Das Substrat 103 kann kontrollierte Kollaps-Chipverbindungs- (C4; controlled collapse chip connection) Verbindungen 106 umfassen. Um ein Verwölben des Dies 101 zu verhindern, kann der Die 101 ferner mit einer Metallversteifung 104 gekoppelt werden. Der Die 101 kann einen Die-Stapel (z.B. mehrere Dies, die die gleiche Funktion oder unterschiedliche Funktionen aufweisen können) umfassen, der als eine Einheit geformt sein kann, die als ein einzelner Die funktioniert. Beispielsweise kann ein Die des Stapels eine erste Logikfunktion aufweisen, während ein anderer Die des Stapels eine andere Logikfunktion aufweist, die sich von der ersten Logikfunktion unterscheidet.
  • Ein Flip-Chip, auch bekannt als C4, ist ein Verfahren zur Verbindung von Halbleiterbauelementen mit einer externen Schaltungsanordnung mit Lötkugeln (solder bumps), die auf die Chip-Anschlussflächen abgeschieden wurden. Die Lötkugeln werden im letzten Schritt der Waferverarbeitung auf die Chip-Anschlussflächen auf der Oberseite des Wafers abgeschieden. Um den Chip an einer externen Schaltungsanordnung zu befestigen, wird er so umgedreht, dass seine Oberseite nach unten zeigt, und so ausgerichtet, dass seine Anschlussflächen mit den dazupassenden Anschlussflächen auf der externen Schaltung ausgerichtet sind, und dann wird das Lötmittel wieder aufgeschmolzen, um die Verbindung zu vervollständigen. Dies steht im Gegensatz zum Drahtbonden, bei dem der Chip aufrecht befestigt wird und Drähte verwendet werden, um die Chip-Anschlussflächen mit der externen Schaltungsanordnung zu verbinden.
  • Die Anmelderin hat bestimmt, dass das System von 1 mit verschiedenen Hindernissen betreffend die Bemühungen zur Minimierung von Gehäusen, zur Verbesserung der Kommunikation zwischen den Dies und zur besseren Kühlung der Dies in den Gehäusen konfrontiert ist. Da sich der Die 102 beispielsweise über dem Die 101 befindet, ist der Raum für die Versteifung 104 begrenzt. Darüber hinaus ist der Raum für einen Kühlmechanismus/eine thermische Lösung, die auf dem Die 101angeordnet sein soll, begrenzt. Zum Beispiel liegt eingeschränkter Raum zwischen den Dies 101, 102 für eine Wärmesenke oder ein WärmeRohr/eine -Röhre vor. Weiterhin muss die Kommunikation zwischen den Dies 101, 102 durch Verbindungen mit relativ niedrigem Abstand verlaufen, die in dem Interposer 107 angeordnet sind.
  • Ein Ausführungsbeispiel beschäftigt sich mit vielen dieser Mängel. Ein solches Ausführungsbeispiel erreicht eine Größenreduzierung durch Reduzieren des minimalen Abstands auf Dies, die in den Gehäusen umfasst sind.
  • Der Abstand umfasst eine Mitte-zu-Mitte-Distanz zwischen Merkmalen einer integrierten Schaltung, wie beispielsweise Verbindungsleitungen. Der Abstand hilft, einen „Knoten“ zu definieren. So ist beispielsweise ein 22-Nanometer (22 nm) -Knoten der Prozessschritt nach 32 nm bei der Herstellung eines CMOS-Halbleiterbauelements.
  • Die Anmelderin hat bestimmt, dass ein Gehäuse verschiedene Dies umfassen kann, die jeweils unterschiedliche Mindestabstände aufweisen. Ein Ausführungsbeispiel stellt beispielsweise die Verwendung der Verarbeitung kleinerer Knoten (z.B. 14 nm), um einen Die herzustellen, der einen Prozessorkern („Kern-Die“) umfasst, und der Verarbeitung größerer Knoten (z.B. 22 nm, 32 nm oder mehr) bereit, um einen Die herzustellen, der komplementär zu dem Prozessorkern ist, aber selbst nicht den Prozessorkern umfasst. Dieser „Uncore-Die“ (Nicht-Kern-Die) profitiert möglicherweise nicht so sehr von einem kleineren Abstand wie der Prozessorkern. Darüber hinaus kann der Ertrag mit kleineren Knoten manchmal abnehmen, so dass die Verwendung eines größeren Knotens für den Uncore den Ertrag verbessern und die Herstellungskosten senken kann.
  • So stellt beispielsweise ein Uncore- oder ein „Systemagent-“ Die Funktionen eines Mikroprozessors bereit, die sich nicht in dem Kern befinden, aber die eine hohe Performance bereitstellen, wenn sie eng mit dem Kern verbunden sind. Der Kern kann Komponenten des Prozessors umfassen, die an der Ausführung von Befehlen beteiligt sind, einschließlich der arithmetischen Logikeinheit (ALU; arithmetic logic unit), einer Fließkommaeinheit (FPU; floating-point unit) oder eines „mathematischen Koprozessors“ und des Cache Level 1 (L1) oder Level 2 (L2) . Eine ALU ist eine kombinatorische digitale elektronische Schaltung, die arithmetische und bitweise Operationen an ganzzahligen Binärzahlen durchführt. Dies ist im Gegensatz zu einer FPU, die mit Fließkommazahlen arbeitet. Eine ALU ist ein grundlegender Baustein vieler Arten von Rechenschaltungen, umfassend die zentrale Verarbeitungseinheit (CPU; central processing unit) von Computern, FPUs und Grafikprozessoreinheiten (GPUs; graphics processing units). Eine einzelne CPU, FPU oder GPU kann mehrere ALUs enthalten. Uncore-Funktionen (uncore = nicht im Kern) können QuickPath Interconnect (QPI)-Steuerungen, L3-Cache, eine Auf-Die-Speichersteuerung und dergleichen umfassen. Das Anordnen des Uncore- in der Nähe des Kern-Dies reduziert die Zugriffslatenzzeit. So bietet ein Ausführungsbeispiel, das diese separaten Kern- und Uncorde- Dies umfasst, erhebliche Vorteile für den Ertrag des neuesten Technologieknotens, indem nur Kerne auf diesen Technologieknoten gebaut werden (was die Die-Größe begrenzt und somit den Ertrag erhöht) und andere Teile des Prozessors (Nicht-Kern; Uncore) auf ältere Technologieknoten.
  • Wie im Folgenden näher erläutert wird, umfasst 2 ein Ausführungsbeispiel, das eine hohe Bandbreite, eine verringerte „Z“-Höhe (Gehäusedicke), eine geringe Verwölbung für das Gehäuse und eine angemessene Kühlung für den Die oder die Dies erreicht, die in dem Gehäuse umfasst sind. Insbesondere stellt 2 ein System bereit, durch das der Uncore-Die als eine Brücke hoher Bandbreite zwischen einem Kern-Die oder -Dies und einem Speicher-Die oder -Dies wirkt.
  • 2 stellt ein System 200 bereit, das ein Substrat 213 und einen Die 202 umfasst, die zumindest eines von einer ALU, einer FPU und einem Cache (z.B. L1- und/oder L2-Cache) umfasst. Das System umfasst einen Die 201 umfassend eine Speichersteuerung und einen Die 203 umfassend Speicherzellen. Bei dem System weist der Die 202 einen minimalen Abstand auf, der kleiner als der minimale Abstand des Dies 201 ist. Beispielsweise kann der Die 202 ein Kern-Die sein (z.B. mit einem Knoten von 14 nm oder weniger erzeugt) und kann ein Uncore-Die 201 sein (z.B. mit einem Knoten von 22 nm oder höher erzeugt). Eine erste vertikale Achse 221 schneidet das Substrat 213 und die Dies 201, 202, 202, aber nicht den Die 203. Eine zweite vertikale Achse 222 schneidet das Substrat 213 und die Dies 201, 203, aber nicht den Die 202. Eine dritte vertikale Achse 223 schneidet den Die 203, nicht aber die Dies 201, 202.
  • Während der Die 202 in 2 als ein einzelner Die dargestellt ist, umfasst der Die 202 (und/oder Die 201 und/oder Die 203) bei anderen Ausführungsbeispielen einen Die-Stapel mit mehreren Dies (z.B. Kern-Dies, Uncore-Dies und/oder andere Arten von Dies). Der gesamte Die-Stapel kann so geformt sein, dass sich der Die-Stapel wie ein einzelner Die verhält.
  • Das System 200 umfasst erste Verbindungen 231 und zweite Verbindungen 232. Bei einem Ausführungsbeispiel umfassen die Verbindungen 231 und/oder 232 ein BGA. Die ersten Verbindungen 231 koppeln den Die 201 mit dem Die 203 und die zweiten Verbindungen 232 koppeln den Die 203 mit dem Substrat 213. Die ersten Verbindungen 231 umfassen einen ersten minimalen Verbindungsabstand, der kleiner ist als ein zweiter minimaler Verbindungsabstand der zweiten Verbindungen 232. Durch Minimieren des Verbindungsabstands 231' ist der relativ gesehen größere Abstand 232' für Leistung und Masse aus dem Speicher-Die 203 reserviert, während mehr Signal-Verbindungen mit Verbindungen 231 bereitgestellt sind, um die Bandbreite der Kommunikation zwischen Speicher und Kern-Dies 203, 201 zu erhöhen. Die ersten und zweiten Verbindungen 231, 232 können C4-Verbindungen, Draht-Verbindungen und dergleichen umfassen.
  • Um eine erhöhte mechanische Stabilität bereitzustellen, kann sich das Unterfüllmaterial 241 zwischen den Dies 201, 202 befinden, und das zusätzliche Unterfüllmaterial 242 kann zwischen den Dies 201, 203 sein. Zusätzliches Unterfüllmaterial 243 kann zwischen dem Die 201 und dem Substrat 213 angeordnet sein. Die Materialabschnitte 241, 242, 243 können jeweils die gleiche Art von Material umfassen oder unterschiedliche Arten von Material umfassen. Beispiele für Unterfüllmaterial umfassen Epoxidfluss und Kapillar-Unterfüllmaterial. Epoxidfluss wird vor dem Löten des Dies abgegeben oder zugegeben, während Kapillar-Unterfüllung nach dem Löten des Dies abgegeben wird. Wie hierin verwendet, stellen jedoch sowohl Epoxidfluss als auch Kapillarunterfüllmaterial und ähnliche Materialien Unterfüllmaterialien dar.
  • Das System von 2 kann ein zusätzliches Substrat 213' umfassen, das zwischen dem Die 203 und den zweiten Verbindungen 232 angeordnet ist. Das zusätzliche Substrat 213' kann die gleichen oder unterschiedliche Materialien (z.B. Harz) als das Substrat 213 umfassen.
  • Das System kann eine Metallversteifung 204 auf dem Die 202 umfassen. Zusätzlich zu oder anstelle der Versteifung kann das System 200 eine thermische Lösung 254 umfassen, wie beispielsweise eine Wärmesenke und/oder ein Wärmerohr auf dem Die 202. Ein Wärmerohr ist eine Wärmeübertragungsvorrichtung, die die Prinzipien der Wärmeleitfähigkeit und des Phasenübergangs kombiniert, um die Wärmeübertragung zwischen zwei festen Schnittstellen effizient zu verwalten. Die thermische Lösung 254 kann sich auf der Versteifung 204 befinden.
  • Der Die 201 kann Silizium-Durchkontaktierungen (TSV) 233 umfassen, um die Interkonnektivität zwischen Speicher 203- und/oder Uncore-Die 201 und Substrat 213 bereitzustellen. Durch die Bereitstellung des Dies 201 zwischen dem Die 202 und dem Substrat 213 können TSVs in dem Kern-Die 202 vermieden werden, wo Grundfläche wertvoller ist als auf dem Die 201. Bei einigen Ausführungsbeispielen jedoch können die Positionen der Dies 201, 202 gegenüber denen in 2 umgekehrt sein.
  • Ein TSV ist eine vertikale elektrische Verbindung (Via), die vollständig durch einen Silizium-Wafer oder -Die verläuft. TSVs sind eine Verbindungstechnik hoher Performance, die verwendet wird, um eine elektrische Verbindung zwischen zwei Schichten herzustellen, die durch Bulk-Silizium getrennt sind. Dies kann effektiver sein als die Verwendung von DrahtBonden und Seite-an-Seite Flip-Chip-Verbindungen, da die Dichte der Vias wesentlich höher ist als bei Verbindungs-Bumps oder -Drähten und weil die Länge der Verbindungen kürzer ist. Während der Begriff TSV für einige Ausführungsbeispiele verwendet wird, ist eine weitere Möglichkeit, ein TSV zu beschreiben, eine Via-Verbindung, die sich von einer oberen Oberfläche eines Substrats zu einer unteren Oberfläche des Substrats erstreckt.
  • Bei einem Ausführungsbeispiel erstreckt sich der Die 203 weiter über das Substrat 213 als der Die 202 (siehe „z“ Höhen 281 vs. 282). Dies kann auf das kompakte Wesen eines Kern-Dies zurückzuführen sein. Weiterhin kann diese „z“-Höhe von dem Substrat bis zu irgendeinem von mehreren Dies gemessen werden. Obwohl beispielsweise 2 einen einzelnen Speicher-Die 203 anzeigt, kann es bei anderen Ausführungsbeispielen einen Stapel von Speicher-Dies geben, von denen jeder eine z-Höhe größer als die des Kern-Dies 202 aufweisen kann. Tatsächlich kann es bei anderen Ausführungsbeispielen einen Stapel von Kern-Dies, Uncore-Dies oder Kern-Dies und Uncore-Dies geben, die alle kumulativ eine z-Höhe von weniger als einer z-Höhe von einem oder mehreren Speicher-Dies aufweisen.
  • Bei einem Ausführungsbeispiel kann die erste Gehäuseform auf den Die 202 geformt und mit diesem konform sein, und die zweite Gehäuseform kann auf den dritten Die 203 geformt und mit diesem konform sein. Das Packaging (Häusung) um den ersten und dritten Die kann eine kontinuierliche und monolithische Überformung sein, aber bei anderen Ausführungsbeispielen kann das Packaging für die Dies 202, 203 getrennt voneinander sein. Bei einigen Ausführungsbeispielen lässt das Packaging auf dem Die 202 Raum auf dem Die 202 für eine Wärmesenke oder einen anderen derartigen Kühlmechanismus.
  • umfasst einen Prozess 300.
  • Block 301 umfasst das Bereitstellen eines ersten Dies (umfassend einen Prozessorkern mit einem ersten minimalen Abstand), eines zweiten Dies (die keinen Prozessorkern umfasst, aber freiliegende TSVs und einen zweiten minimalen Abstand aufweist, der größer als der erste minimale Abstand ist) und eines dritten Dies (umfassend Speicherzellen). Dies kann eine Dünnung des Dies umfassen, um die TSVs freizulegen.
  • Block 302 umfasst ein Anhaften des ersten Dies an den zweiten Die, um einen Prozessorstapel zu bilden.
  • Block 303 umfasst ein Bereitstellen von Unterfüllmaterial zwischen dem ersten und dem zweiten Die; An diesem Punkt oder an einem anderen Punkt in dem Prozess 300 können die Kern- und Uncore-Dies von einem größeren Substrat vereinzelt werden.
  • Block 304 umfasst ein Anhaften des Prozessorstapels an ein Substrat, so dass: (a) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, und (b) der zweite Die zwischen dem ersten Die und dem Substrat ist. Dies kann Masse-Wiederaufschmelzen oder Thermokompressionsverbindung mit dem Substratsystem umfassen.
  • Block 305 umfasst ein Bereitstellen von Unterfüllmaterial zwischen dem CPU-Stapel und dem Substrat.
  • Block 306 umfasst das Anhaften: (a) des dritten Dies an das Substrat, so dass: (a)(i) eine zweite vertikale Achse das Substrat und den dritten Die schneidet, aber nicht den ersten Die, und (a)(ii) der erste Die benachbart zu dem dritten Die aber nicht unter dem dritten Die ist, und (b) zumindest eines von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr auf dem ersten Die ist. Speichergehäuse (z.B. ein Gehäuse umfassend Die 203) können an das Substratgehäuse mittels Thermokompressionsverbindung und/oder Epoxidflussmittel gebondet werden, um die Verbindungsstellen (Joints) von Die 203 zu Die 201 zu sichern. Das Masse-Wiederaufschmelzen kann zu diesem Zweck bei einigen Ausführungsbeispielen verwendet werden. Die großen Verbindungsstellen zwischen Die 203 und Substrat 213 tolerieren relativ gut die Toleranzen auf der Diestapelseite (im Gegensatz zu den Toleranzen für die Verbindungen 231). Bei Bedarf können auch potentialfreie (floating) Interposer (ähnlich den Interposern 107 in 1) verwendet werden, um den Die 203 mit dem Substrat 231 zu koppeln.
  • Die Schritte des Prozesses 300 müssen nicht in einer bestimmten Reihenfolge erfolgen. So kann beispielsweise der Versteifungs-/Kühlmechanismus vor, nach oder gleichzeitig mit dem dritten Die hinzugefügt werden. So kann beispielsweise irgendeiner oder alle Schritte des Unterfüllens vor oder nach dem Hinzufügen des dritten Dies erfolgen.
  • Die hierin beschriebenen Ausführungsbeispiele bieten daher mindestens die folgenden Vorteile gegenüber herkömmlichen Lösungen.
  • Zunächst stellt ein Ausführungsbeispiel eine reduzierte Gehäuse-z-Höhe (siehe Höhe 283 von 2) von etwa 0,85 mm im Vergleich zu einer Höhe von über 1,00 mm für das System von 1 bereit.
  • Zweitens stellt ein Ausführungsbeispiel Speichergehäuse-I/O-Verbindungskugeln (z.B. von denen einige Strom oder Masse liefern können) (siehe Verbindungen 231 in 2) in einem Abstand von etwa 150 µm mit etwa 40 µm Chip-Zwischenraum zwischen den Dies 201, 202 bereit. Dies ergibt eine hohe Dichte an Verbindungen (aufgrund des relativ kleinen Abstands im Vergleich zu dem Abstand des Interposers von 1), was eine Erhöhung der Bandbreite bereitstellt. Darüber hinaus bietet die Vermeidung des Routens von Signalen durch das Substrat (d.h. die Verwendung des Dies 201 als eine Brücke zwischen den Dies 202, 203) einen relativ kürzeren elektrischen Pfad zu der CPU (was dazu beiträgt, die Signaldämpfung durch Impedanz und dergleichen zu vermeiden).
  • Drittens stellt ein Ausführungsbeispiel einem Speichergehäuse Leistungs-, Masse- und/oder I/O-Verbindungskugeln (Verbindungen 232) im Abstand von etwa 0,6 mm mit etwa 140 µm Abstand von Speicher zu Substrat (Distanz 284) bereit. Dies stellt die Größe der Verbindungen bereit, die für Leistung/Masse/I/O und dergleichen am günstigsten sind, ohne die Bandbreite zu beeinträchtigen, die von den Verbindungen 231 bereitgestellt werden kann.
  • Viertens stellt ein Ausführungsbeispiel eine Lösung für Verwölbung unter Verwendung einer Versteifung bereit (z.B. 204 aus 2). Bei herkömmlichen Systemen, die eine Versteifung verwenden, kann die Verwendung eines dünnen Dies erforderlich sein (dünner als ideal für eine bestimmte Architektur), so dass sowohl die Versteifung als auch der Die in den begrenzten Raum unterhalb des Speicher-Dies passen können (siehe Distanz 185). Bei Ausführungsbeispielen wie dem System 200 wird die Die-Dicke für Dies 201 und/oder 202 jedoch nicht durch einen Zwischenraum ähnlich dem Zwischenraum 185 begrenzt. So kann beispielsweise die Die-Dicke (für Dies 201, 202 oder die Gesamtdicke für beide Dies 201, 202) bis zu 300 µm oder mehr betragen, ohne die gesamte Stapelhöhe zu beeinflussen (die häufiger durch die Höhe der Elemente 203 und/oder 213' des Speicherstapels bestimmt wird).
  • Fünftens ist die Versteifung bei einem Ausführungsbeispiel der Luft für den Zugang zu einer externen Kühllösung ausgesetzt. Zum Beispiel könnte eine Wärmesenke oder ein Wärmerohr leicht an die Versteifung 204 gekoppelt werden, während dies im Raum 185 für die Versteifung 104 kompliziert, wenn nicht gar unmöglich wäre.
  • Sechstens stellen Ausführungsbeispiele eine Architektur bereit, die für Client/Server-Architekturen realisierbar ist. So kann beispielsweise die Die-Dicke (Die 201 und/oder Die 202) erhöht werden, um bei Bedarf der höchste Teil des Gehäuses für eine Wärmesenke zu werden. Die Versteifung kann für ein Gehäuse mit hoher Performance entfernt werden, da das Substrat wahrscheinlich dicker ist und die Verwölbung für Client/Server-Systeme wahrscheinlich nicht so problematisch ist (im Gegensatz zu mobilen Rechnenknoten wie System 900 in 4).
  • Die Verringerung der z-Höhe kann zu Lasten der Erhöhung der Gehäusegröße in der X-Y-Ebene gehen. Bei einigen Ausführungsbeispielen befinden sich beispielsweise die Kern-Dies in der Mitte des Gehäuses oder in der Mitte des Uncore-Dies. Mehrere Speichergehäuse können um die Kern-Dies herum platziert werden, so dass auf den Speicher durch die Kern-Dies leicht zugegriffen werden kann. Für die gleiche Menge an Speicher kann diese Architektur also mehr Oberflächenbereich für Kern-Dies und Speichergehäuse benötigen. Da der Kern-Die jedoch bei vielen Ausführungsbeispielen relativ klein ist (<10mm^2), ist die Auswirkung des Speichergehäuses auf die X-Y-Abmessungen gering.
  • Verschiedene Ausführungsbeispiele umfassen ein Substrat. Ein solches Substrat kann ein Bulk-Halbleitermaterial sein, das Teil eines Wafers ist. Bei einem Ausführungsbeispiel ist das Substrat ein Bulk-Halbleitermaterial als Teil eines Chips, der von einem Wafer vereinzelt wurde. Bei einem Ausführungsbeispiel ist das Substrat ein Halbleitermaterial, das über einem Isolator, wie beispielsweise einem Halbleiter-auf-Isolator- (SOI-) Substrat, gebildet ist.
  • Unter Bezugnahme auf 4 ist ein Blockdiagramm eines Beispielsystems dargestellt, mit dem Ausführungsbeispiele verwendet werden können. Wie gezeigt ist, kann das System 900 ein Smartphone oder ein anderer drahtloser Kommunikator oder ein Internet of Things (IoT-) Gerät sein. Ein Basisbandprozessor 905 (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann) ist ausgebildet, um verschiedene Signalverarbeitungen in Bezug auf Kommunikationssignale durchzuführen, die von dem System gesendet oder von demselben empfangen werden sollen. Der Basisbandprozessor 905 seinerseits ist mit einem Anwendungsprozessor 910 gekoppelt (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann), der zusätzlich zu Benutzeranwendungen wie vielen bekannten Social Media- und Multimedia-Anwendungen auch eine Haupt-CPU des Systems zum Ausführen eines Betriebssystems und anderer Systemsoftware sein kann. Der Anwendungsprozessor 910 kann ferner ausgebildet sein, um eine Vielzahl anderer Rechenoperationen für die Vorrichtung durchzuführen.
  • Der Anwendungsprozessor 910 seinerseits kann mit einer Benutzer-Schnittstelle / -Anzeige 920 (z.B. Touchscreen-Display) koppeln. Zusätzlich dazu kann der Anwendungsprozessor 910 mit einem Speichersystem umfassend einen nichtflüchtigen Speicher koppeln, nämlich einem Flash-Speicher 930 und einem Systemspeicher, nämlich einem DRAM 935. Bei einigen Ausführungsbeispielen kann der Flash-Speicher 930 (der in einem hierin beschriebenen Packaging-Ausführungsbeispiel umfasst sein kann) einen sicheren Abschnitt 932 umfassen, in dem Geheimnisse und andere sensible Informationen gespeichert werden können. Wie weiter ersichtlich ist, koppelt der Anwendungsprozessor 910 auch an eine Erfassungsvorrichtung 945, wie beispielsweise eine oder mehrere Bilderfassungsvorrichtungen, die Video- und/oder Standbilder aufzeichnen können.
  • Eine Universal Integrated Circuit Card (UICC) 940 umfasst ein Teilnehmeridentifikationsmodul, das bei einigen Ausführungsbeispielen eine sichere Speichervorrichtung (storage) 942 zum Speichern sicherer Benutzerinformationen umfasst. Das System 900 kann ferner einen Sicherheitsprozessor 950 umfassen (z.B. Trusted Platform Module (TPM)) (was das Wärmemanagement der hierin beschriebenen Ausführungsbeispiele umfassen kann), der an den Anwendungsprozessor 910 koppeln kann. Eine Mehrzahl von Sensoren 925, umfassend einen oder mehrere mehrachsige Beschleunigungsmesser, können mit dem Anwendungsprozessor 910 gekoppelt sein, um die Eingabe einer Vielzahl von erfassten Informationen wie Bewegung und anderen Umgebungsinformationen zu ermöglichen. Darüber hinaus können eine oder mehrere Authentifizierungsvorrichtungen 995 verwendet werden, um beispielsweise biometrische Benutzereingaben zur Verwendung bei Authentifizierungsoperationen zu empfangen.
  • Wie weiter veranschaulicht wird, ist eine kontaktlose Nahfeldkommunikations- (NFC-) Schnittstelle 960 bereitgestellt, die in einem NFC-Nahfeld über eine NFC-Antenne 965 kommuniziert. Während separate Antennen dargestellt sind, ist zu beachten, dass bei einigen Implementierungen eine Antenne oder ein anderer Antennensatz bereitgestellt sein kann, um verschiedene drahtlose Funktionalitäten zu ermöglichen.
  • Eine integrierte Leistungsmanagement-Schaltung (PMIC; power management integrated circuit) 915 (die das Wärmemanagement von hierin beschriebenen Ausführungsbeispielen umfassen kann) koppelt an den Anwendungsprozessor 910, um ein Leistungsmanagement auf Plattform ebene durchzuführen. Zu diesem Zweck kann die PMIC 915 Leistungsverwaltungsanforderungen an den Anwendungsprozessor 910 ausgeben, um in bestimmte Zustände mit niedriger Leistung wie gewünscht einzutreten. Darüber hinaus kann die PMIC 915 basierend auf Plattformbeschränkungen auch den Leistungspegel anderer Komponenten des Systems 900 steuern.
  • Um das Senden und Empfangen von Kommunikationen, wie beispielsweise in einem oder mehreren IoT-Netzen, zu ermöglichen, können verschiedene Schaltungsanordnungen zwischen den Basisbandprozessor 905 und eine Antenne 990 gekoppelt sein. Insbesondere können ein Radiofrequenz (RF-) -Sendeempfänger 970 und ein Sendeempfänger eines drahtlosen lokalen Netzes (Wireless Local Area Network; WLAN) 975 vorhanden sein. Im Allgemeinen kann der RF-Sendeempfänger 970 verwendet werden, um drahtlose Daten und Anrufe gemäß einem bestimmten drahtlosen Kommunikationsprotokoll wie 3G- oder 4G-Drahtlos-Kommunikationsprotokoll, wie beispielsweise gemäß einem Code Division Multiple Access (CDMA; Codemultiplexzugriff), einem globalen System für mobile Kommunikation (GSM; global system for mobile communication), einer Langzeitentwicklung (LTE; long term evolution) oder einem anderen Protokoll zu empfangen und zu übertragen. Darüber hinaus kann ein GPS-Sensor 980 vorhanden sein, wobei dem Sicherheitsprozessor 950 Positionsinformationen zur Verwendung wie hierin beschrieben bereitgestellt werden, wenn Kontextinformationen bei einem Paarungsprozess verwendet werden sollen. Andere drahtlose Kommunikationen, wie der Empfang oder die Übertragung von Radiosignalen (z.B. AM/FM) und anderen Signalen können ebenfalls bereitgestellt werden. Darüber hinaus kann über den WLAN-Sendeempfänger 975 auch eine lokale drahtlose Kommunikation, z.B. gemäß einem Bluetooth™ oder IEEE 802.11 -Standard, realisiert werden.
  • Unter Bezugnahme auf 5 ist ein Blockdiagramm eines Systems gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Das Multiprozessorsystem 1000 ist ein Punkt-zu-Punkt-Verbindungssystem, wie beispielsweise ein Serversystem, und umfasst einen ersten Prozessor 1070 (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann) und einen zweiten Prozessor 1080 (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann), die über eine Punkt-zu-Punkt-Verbindung 1050 gekoppelt sind. Jeder der Prozessoren 1070 und 1080 kann Multicore-Prozessoren wie SoCs sein, umfassend einen ersten und zweiten Prozessorkern (d.h. Prozessorkerne 1074a und 1074b und Prozessorkerne 1084a und 1084b), obwohl potenziell viel mehr Kerne in den Prozessoren vorhanden sein können. Darüber hinaus können die Prozessoren 1070 und 1080 jeweils eine sichere Engine 1075 und 1085 umfassen, um Sicherheitsoperationen wie Bescheinigungen, IoT-Netzwerk-Onboarding oder so weiter durchzuführen.
  • Der erste Prozessor 1070 umfasst weiterhin einen Memory Controller Hub (MCH) 1072 und die Punkt-zu-Punkt (P-P) Schnittstellen 1076 und 1078. Auf ähnliche Weise umfasst der zweite Prozessor 1080 einen MCH 1082 und P-P-Schnittstellen 1086 und 1088. Die MCH's 1072 und 1082 koppeln die Prozessoren mit entsprechenden Speichern, nämlich einem Speicher 1032 und einem Speicher 1034, die Abschnitte des Hauptspeichers (z.B. ein DRAM) sein können, die lokal an die jeweiligen Prozessoren angeschlossen sind (Speicher und Prozessoren können in den hierin beschriebenen Packaging-Ausführungsbeispielen umfasst sein). Der erste Prozessor 1070 und der zweite Prozessor 1080 können über die P-P-Verbindungen 1052 bzw. 1054 mit einem Chipsatz 1090 gekoppelt sein. Der Chipsatz 1090 umfasst die P-P-Schnittstellen 1094 und 1098.
  • Darüber hinaus umfasst der Chipsatz 1090 (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann) eine Schnittstelle 1092 zur Kopplung des Chipsatzes 1090 mit einer Hoch-Performance-Grafik-Engine 1038 über eine P-P-Verbindung 1039. Der Chipsatz 1090 seinerseits kann über eine Schnittstelle 1096 mit einem ersten Bus 1016 gekoppelt sein. Verschiedene Eingabe-/Ausgabevorrichtungen (I/O) 1014 können mit dem ersten Bus 1016 gekoppelt sein, zusammen mit einer Busbrücke 1018, die den ersten Bus 1016 mit einem zweiten Bus 1020 koppelt. Verschiedene Vorrichtungen können mit dem zweiten Bus 1020 gekoppelt sein, umfassend beispielsweise eine Tastatur/Maus 1022, Kommunikationsvorrichtungen 1026 und eine Datenspeicherungseinheit 1028, wie beispielsweise einem nichtflüchtigen Speicher oder eine andere Massenspeicherungsvorrichtung. Wie ersichtlich ist, kann die Datenspeicherungseinheit 1028 den Code 1030 bei einem Ausführungsbeispiel umfassen. Wie weiter ersichtlich ist, umfasst die Datenspeicherungseinheit 1028 auch eine vertrauenswürdige Speichervorrichtung 1029, um sensible zu schützende Informationen zu speichern. Weiterhin kann ein Audio-I/O 1024 mit dem zweiten Bus 1020 gekoppelt sein.
  • Ausführungsbeispiele können in Umgebungen verwendet werden, in denen IoT-Vorrichtungen tragbare Vorrichtungen oder andere Internet of Things (IoT)-Vorrichtungen mit kleinem Formfaktor umfassen können. Unter Bezugnahme nun auf 6 ist ein Blockdiagramm eines tragbaren Moduls 1300 gemäß einem anderen Ausführungsbeispiel gezeigt. Bei einer bestimmten Implementierung kann das Modul 1300 ein Intel® Curie™ Modul sein, das mehrere Komponenten umfasst, die in einem einzigen kleinen Modul angepasst sind, das als Ganzes oder Teil einer tragbaren Vorrichtung implementiert sein kann. Wie gezeigt ist, umfasst das Modul 1300 einen Kern 1310 (der das hierin beschriebene Packaging-System von Ausführungsbeispielen umfassen kann). Ein solcher Kern kann ein relativ wenig komplexer, ordnungsmäßiger Kern sein, der beispielsweise auf einem Intel Architecture® Quark™ Design basiert. Bei einigen Ausführungsbeispielen kann der Kern 1310 ein TEE wie hier beschrieben implementieren. Der Kern 1310 koppelt mit verschiedenen Komponenten, umfassend einen Sensor-Hub 1320, der ausgebildet sein kann, um mit einer Mehrzahl von Sensoren 1380 zu interagieren, wie beispielsweise einem oder mehreren biometrischen, Bewegungsumgebungs- oder anderen Sensoren. Eine Leistungslieferungsschaltung 1330 ist vorhanden, zusammen mit einer nichtflüchtigen Speichervorrichtung 1340 (die das Packaging-System der hierin beschriebenen Ausführungsbeispiele umfassen kann). Bei einem Ausführungsbeispiel kann diese Schaltung eine wiederaufladbare Batterie und eine Wiederaufladeschaltung umfassen, die bei einem Ausführungsbeispiel Ladeleistung drahtlos empfangen kann. Eine oder mehrere Eingabe-/Ausgabe-Schnittstellen (IO) 1350, wie beispielsweise eine oder mehrere Schnittstellen, die mit einem oder mehreren der USB/SPI/I2C/GPIO-Protokolle kompatibel sind, können vorhanden sein. Darüber hinaus ist ein drahtloser Sendeempfänger 1390 vorhanden, der ein Bluetooth™ -Niedrigenergie- oder ein anderer drahtloser Nahbereichs-Sendeempfänger sein kann, um eine drahtlose Kommunikation wie hierin beschrieben zu ermöglichen. Es wird darauf hingewiesen, dass ein tragbares Modul bei verschiedenen Implementierungen viele andere Formen annehmen kann. Tragbare und/oder IoT-Vorrichtungen haben im Vergleich zu einer typischen Allzweck-CPU oder einer -GPU einen kleinen Formfaktor, geringe Leistungsanforderungen, begrenzte Befehlssätze, einen relativ langsamen Rechendurchsatz oder irgendeines der oben genannten.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele.
  • Beispiel 1 umfasst eine Vorrichtung, umfassend: ein Substrat; einen ersten Die umfassend zumindest eine arithmetische Logikeinheit, eine Fließkommaeinheit und einen Cache; einen zweiten Die umfassend eine Speichersteuerung; und einen dritten Die umfassend Speicherzellen; wobei: (a)(i) der erste Die einen ersten minimalen Abstand aufweist und der zweite Die einen zweiten minimalen Abstand aufweist, der größer ist als der erste minimale Abstand; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den dritten Die schneidet, aber nicht den ersten Die.
  • Beispiel 2 umfasst die Vorrichtung gemäß Beispielen 1, wobei die zweite vertikale Achse den zweiten Die schneidet.
  • Beispiel 3 umfasst die Vorrichtung gemäß Beispiel 2, wobei eine dritte vertikale Achse den dritten Die schneidet, aber weder den ersten noch den zweiten Die.
  • Beispiel 4 umfasst die Vorrichtung gemäß Beispiel 1, umfassend erste und zweite Verbindungen, wobei: die ersten Verbindungen den zweiten Die mit dem dritten Die koppeln; die zweiten Verbindungen den dritten Die mit dem Substrat koppeln; und die ersten Verbindungen einen ersten minimalen Verbindungsabstand umfassen, und die zweiten Verbindungen einen zweiten minimalen Verbindungsabstand umfassen, der größer ist als der erste minimale Verbindungsabstand.
  • Beispiel 5 umfasst die Vorrichtung gemäß Beispiel 4, wobei die ersten Verbindungen Signal-Verbindungen umfassen und die zweiten Verbindungen Leistungs-Verbindungen umfassen. Beispiel 6 umfasst die Vorrichtung von Beispiel 4, umfassend: Unterfüllmaterial zwischen dem ersten und dem zweiten Die; und zusätzliches Unterfüllmaterial zwischen dem zweiten und dem dritten Die.
  • Beispiel 7 umfasst die Vorrichtung von Beispiel 4, wobei die ersten und zweiten Verbindungen jeweils Controlled Collapse Chip Connection (C4) Verbindungen umfassen.
  • Beispiel 8 umfasst die Vorrichtung von Beispiel 4, umfassend ein zusätzliches Substrat, das zwischen dem dritten Die und den zweiten Verbindungen angeordnet ist.
  • Beispiel 9 umfasst die Vorrichtung von Beispiel 1, umfassend eine Metallversteifung an dem ersten Die, wobei die erste vertikale Achse die Metallversteifung schneidet.
  • Beispiel 10 umfasst die Vorrichtung von Beispiel 9, umfassend zumindest eines von einer Wärmesenke und einem Wärmerohr an der Metallversteifung, wobei das zumindest eine von der Wärmesenke und dem Wärmerohr die erste vertikale Achse schneidet.
  • Beispiel 11 umfasst die Vorrichtung von Beispiel 1, umfassend zumindest eines von einer Wärmesenke und einem Wärmerohr, wobei das zumindest eine von der Wärmesenke und dem Wärmerohr auf dem ersten Dies ist und die erste vertikale Achse schneidet.
  • Beispiel 12 umfasst die Vorrichtung von Beispiel 1, wobei der zweite Die zwischen dem ersten Die und dem Substrat ist.
  • Beispiel 13 umfasst die Vorrichtung von Beispiel 12, wobei der zweite Die eine Silizium-Durchkontaktierung (TSV) umfasst.
  • Beispiel 14 umfasst die Vorrichtung von Beispiel 1, wobei sich der dritte Die weiter über dem Substrat erstreckt als der erste Die.
  • Beispiel 15 umfasst die Vorrichtung von Beispiel 1, umfassend: eine erste Gehäuseform, die auf den und konform mit dem ersten Die geformt ist; und eine zweite Gehäuseform, die auf den und konform mit dem dritten Die geformt ist.
  • Beispiel 16 umfasst die Vorrichtung von Beispiel 15, wobei die erste und zweite Gehäuseform nicht monolithisch miteinander sind.
  • Beispiel 17 umfasst die Vorrichtung von Beispiel 1, wobei der erste Die benachbart zu dem dritten Die aber nicht unter dem dritten Die ist.
  • Beispiel 18 umfasst die Vorrichtung von Beispiel 17, wobei: der zweite Die den ersten Die an den dritten Die koppelt; und der erste minimale Abstand eine minimale Mitte-zu-Mitte-Distanz zwischen direkt benachbarten Verbindungsleitungen auf dem ersten Die umfasst und der zweite minimale Abstand eine minimale Mitte-zu-Mitte-Distanz zwischen direkt benachbarten Verbindungsleitungen auf dem zweiten Die umfasst.
  • Beispiel 19 umfasst ein Verfahren, umfassend: Bereitstellen eines ersten Dies und eines zweiten Dies, wobei der erste Die einen Prozessorkern umfasst und der zweite Die freiliegende Silizium-Durchkontaktierungen (TSV) aufweist; Anhaften des ersten Dies an den zweiten Die, um einen Prozessorstapel zu bilden; Bereitstellen von Unterfüllmaterial zwischen dem ersten und dem zweiten Die; Anhaften des Prozessorstapels an ein Substrat; Bereitstellen von Unterfüllmaterial zwischen dem CPU-Stapel und dem Substrat; Anhaften eines dritten Dies, der Speicherzellen umfasst, an das Substrat; wobei: (a)(i) der zweite Die keinen Prozessorkern umfasst, (a)(ii) der erste Die einen ersten minimalen Abstand aufweist und der zweite Die einen zweiten minimalen Abstand aufweist, der größer ist als der erste minimale Abstand; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den dritten Die schneidet, aber nicht den ersten Die.
  • Beispiel 20 umfasst das Verfahren von Beispiel 19, umfassend das Anhaften zumindest eines von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an dem ersten Die, wobei: der erste Die zwischen dem zweiten Die und dem zumindest einen von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr zu dem ersten Die ist; und der zweite Die zwischen dem ersten Die und dem Substrat ist.
  • Beispiel 21 umfasst eine Vorrichtung, umfassend: ein Substrat; einen ersten Die umfassend einen Prozessorkern; einen zweiten Die, der keinen Prozessorkern umfasst; und einen dritten Die umfassend Speicherzellen; wobei: (a)(i) der erste Die einen kleineren minimalen Abstand aufweist als der zweite Die; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den zweiten und dritten Die schneidet, aber nicht den ersten Die.
  • Beispiel 22 umfasst die Vorrichtung von Beispiel 21, umfassend erste und zweite Controlled Collapse Chip Connection (C4) Verbindung, wobei: die ersten Verbindungen den zweiten Die mit dem dritten Die koppeln; die zweiten Verbindungen den dritten Die mit dem Substrat koppeln; und die ersten Verbindungen einen kleineren minimalen Verbindungsabstand aufweisen als die zweiten Verbindungen.
  • Beispiel 23 umfasst die Vorrichtung von Beispiel 22, umfassend zumindest eines von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an dem ersten Die, wobei die erste vertikale Achse das zumindest eine von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an dem ersten Die schneidet.
  • Beispiel 24 umfasst die Vorrichtung von Beispiel 23, wobei der zweite Die zwischen dem ersten Die und dem Substrat ist.
  • Beispiel 25 umfasst die Vorrichtung von Beispiel 23, wobei: sich der dritte Die weiter über dem Substrat erstreckt als der erste Die; der erste Die benachbart zu dem dritten Die aber nicht unter dem dritten Die ist; der zweite Die den ersten Die mit dem dritten Die koppelt; und der zweite Die Vias umfasst, die sich von einer ersten Oberfläche des zweiten Dies bis zu einer zweiten Oberfläche des zweiten Dies erstrecken.
  • Die vorstehende Beschreibung der Ausführungsbeispiele der Erfindung wurde zu Zwecken der Veranschaulichung und Beschreibung vorgelegt. Es ist nicht beabsichtigt, vollständig zu sein oder die Erfindung auf die genauen offenbarten Formen zu beschränken. Die Beschreibung und die folgenden Ansprüche umfassen Ausdrücke, wie beispielsweise links, rechts, oben, unten, über, unter, obere, untere, erste, zweite, etc., die nur zu beschreibenden Zwecken verwendet werden und nicht als einschränkend betrachtet werden sollen. So beziehen sich beispielsweise Begriffe, die eine relative vertikale Position bezeichnen, auf eine Situation, in der eine Vorrichtungsseite (oder aktive Oberfläche) eines Substrats oder einer integrierten Schaltung die „obere“ Oberfläche dieses Substrats ist; das Substrat kann tatsächlich in jeder beliebigen Ausrichtung sein, so dass eine „obere“ Seite eines Substrats niedriger sein kann als die „untere“ Seite in einem terrestrischen Standardbezugssystem und dennoch in die Bedeutung des Begriffs „oben“ fällt. Der hierin verwendete Begriff „auf“ (umfassend in den Ansprüchen) bedeutet nicht, dass eine erste Schicht „auf“ einer zweiten Schicht direkt auf der zweiten Schicht und in unmittelbarem Kontakt mit der zweiten Schicht steht, es sei denn, dies ist ausdrücklich angegeben; es kann eine dritte Schicht oder eine andere Struktur zwischen der ersten Schicht und der zweiten Schicht auf der ersten Schicht vorhanden sein. Die Ausführungsbeispiele einer hierin beschriebenen Vorrichtung oder eines Artikels können in einer Anzahl von Positionen und Orientierungen hergestellt, verwendet oder versandt werden. Fachleute auf dem relevanten Gebiet der Technik können erkennen, dass aufgrund der oben genannten Lehre viele Modifikationen und Variationen möglich sind. Fachleute auf dem Gebiet erkennen verschiedene gleichwertige Kombinationen und Substitutionen für verschiedene in den Figuren dargestellte Komponenten. Es ist daher beabsichtigt, den Umfang Schutzbereich der Erfindung nicht durch diese detaillierte Beschreibung, sondern durch die beigefügten Ansprüche zu begrenzen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7170188 [0002]

Claims (25)

  1. Eine Vorrichtung umfassend: ein Substrat; einen ersten Die umfassend zumindest eine arithmetische Logikeinheit, eine Fließkommaeinheit und einen Cache; einen zweiten Die umfassend eine Speichersteuerung; und einen dritten Die umfassend Speicherzellen; wobei: (a)(i) der erste Die einen ersten minimalen Abstand aufweist und der zweite Die einen zweiten minimalen Abstand aufweist, der größer ist als der erste minimale Abstand; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den dritten Die schneidet, aber nicht den ersten Die.
  2. Die Vorrichtung gemäß Anspruch 1, wobei die zweite vertikale Achse den zweiten Die schneidet.
  3. Die Vorrichtung gemäß Anspruch 2, wobei eine dritte vertikale Achse den dritten Die schneidet, aber weder den ersten noch den zweiten Die.
  4. Die Vorrichtung gemäß Anspruch 1, umfassend erste und zweite Verbindungen, wobei: die ersten Verbindungen den zweiten Die mit dem dritten Die koppeln; die zweiten Verbindungen den dritten Die mit dem Substrat koppeln; und die ersten Verbindungen einen ersten minimalen Verbindungsabstand umfassen, und die zweiten Verbindungen einen zweiten minimalen Verbindungsabstand umfassen, der größer ist als der erste minimale Verbindungsabstand.
  5. Die Vorrichtung gemäß Anspruch 4, wobei die ersten Verbindungen Signal-Verbindungen umfassen und die zweiten Verbindungen Leistungs-Verbindungen umfassen.
  6. Die Vorrichtung gemäß Anspruch 4, umfassend: Unterfüllmaterial zwischen dem ersten und dem zweiten Die; und zusätzliches Unterfüllmaterial zwischen dem zweiten und dem dritten Die.
  7. Die Vorrichtung gemäß Anspruch 4, wobei die erste und die zweite Verbindung je folgendes umfassen: Controlled Collapse Chip Connection (C4) Verbindungen.
  8. Die Vorrichtung gemäß Anspruch 4, umfassend ein zusätzliches Substrat, das zwischen dem dritten Die und den zweiten Verbindungen angeordnet ist.
  9. Die Vorrichtung gemäß Anspruch 1, umfassend eine Metallversteifung an dem ersten Die, wobei die erste vertikale Achse die Metallversteifung schneidet.
  10. Die Vorrichtung gemäß Anspruch 9, umfassend zumindest eines von einer Wärmesenke und einem Wärmerohr an der Metallversteifung, wobei das zumindest eine von der Wärmesenke und dem Wärmerohr die erste vertikale Achse schneidet.
  11. Die Vorrichtung gemäß Anspruch 1, umfassend zumindest eines von einer Wärmesenke und einem Wärmerohr, wobei das zumindest eine von der Wärmesenke und dem Wärmerohr auf dem ersten Dies ist und die erste vertikale Achse schneidet.
  12. Die Vorrichtung gemäß Anspruch 1, wobei der zweite Die zwischen dem ersten Die und dem Substrat ist.
  13. Die Vorrichtung gemäß Anspruch 12, wobei der zweite Die eine Silizium-Durchkontaktierung (TSV) umfasst.
  14. Die Vorrichtung gemäß Anspruch 1, wobei sich der dritte Die weiter über dem Substrat erstreckt als der erste Die.
  15. Die Vorrichtung gemäß Anspruch 1, umfassend: eine erste Gehäuseform, die auf den und konform mit dem ersten Die geformt ist; und eine zweite Gehäuseform, die auf den und konform mit dem dritten Die geformt ist.
  16. Die Vorrichtung gemäß Anspruch 15, wobei die erste und zweite Gehäuseform nicht monolithisch miteinander sind.
  17. Die Vorrichtung gemäß Anspruch 1, wobei der erste Die benachbart zu dem dritten Die aber nicht unter dem dritten Die ist.
  18. Die Vorrichtung gemäß Anspruch 17, wobei: der zweite Die den ersten Die mit dem dritten Die koppelt; und der erste minimale Abstand eine minimale Mitte-zu-Mitte-Distanz zwischen direkt benachbarten Verbindungsleitungen auf dem ersten Die umfasst und der zweite minimale Abstand eine minimale Mitte-zu-Mitte-Distanz zwischen direkt benachbarten Verbindungsleitungen auf dem zweiten Die umfasst.
  19. Ein Verfahren umfassend: Bereitstellen eines ersten Dies und eines zweiten Dies, wobei der erste Die einen Prozessorkern umfasst und der zweite Die freiliegende Silizium-Durchkontaktierungen (TSV) aufweist; Anhaften des ersten Dies an den zweiten Die, um einen Prozessorstapel zu bilden; Bereitstellen von Unterfüllmaterial zwischen dem ersten und dem zweiten Die; Anhaften des Prozessorstapels an ein Substrat; Bereitstellen von Unterfüllmaterial zwischen dem CPU-Stapel und dem Substrat; Anhaften eines dritten Dies, der Speicherzellen umfasst, an das Substrat; wobei: (a)(i) der zweite Die keinen Prozessorkern umfasst, (a)(ii) der erste Die einen ersten minimalen Abstand aufweist und der zweite Die einen zweiten minimalen Abstand aufweist, der größer ist als der erste minimale Abstand; (a)(ii) eine erste vertikale Achse das Substrat und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den dritten Die schneidet, aber nicht den ersten Die.
  20. Das Verfahren gemäß Anspruch 19, umfassend das Anhaften von zumindest einem aus einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an den ersten Die, wobei: der erste Die zwischen dem zweiten Die und dem zumindest einen von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr zu dem ersten Die ist; und der zweite Die zwischen dem ersten Die und dem Substrat ist.
  21. Eine Vorrichtung umfassend: ein Substrat; einen ersten Die umfassend einen Prozessorkern; einen zweiten Die, der keinen Prozessorkern umfasst; und einen dritten Die umfassend Speicherzellen; wobei: (a)(i) der erste Die einen kleineren minimalen Abstand aufweist als der zweite Die; (a)(ii) eine erste vertikale Achse das Substrat schneidet und den ersten und zweiten Die schneidet, aber nicht den dritten Die; und (a)(iii) eine zweite vertikale Achse das Substrat und den zweiten und dritten Die schneidet, aber nicht den ersten Die.
  22. Die Vorrichtung gemäß Anspruch 21, umfassend erste und zweite Controlled Collapse Chip Connection (C4) Verbindungen, wobei: die ersten Verbindungen den zweiten Die mit dem dritten Die koppeln; die zweiten Verbindungen den dritten Die mit dem Substrat koppeln; und die ersten Verbindungen einen kleineren minimalen Verbindungsabstand aufweisen als die zweiten Verbindungen.
  23. Die Vorrichtung gemäß Anspruch 22, umfassend zumindest eines von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an dem ersten Die, wobei die erste vertikale Achse das zumindest eine von einer Metallversteifung, einer Wärmesenke und einem Wärmerohr an dem ersten Die schneidet.
  24. Die Vorrichtung gemäß Anspruch 23, wobei der zweite Die zwischen dem ersten Die und dem Substrat ist.
  25. Die Vorrichtung gemäß Anspruch 23, wobei: sich der dritte Die weiter über dem Substrat erstreckt als der erste Die; der erste Die benachbart zu dem dritten Die aber nicht unter dem dritten Die ist; der zweite Die den ersten Die an den dritten Die koppelt; und der zweite Die Vias umfasst, die sich von einer ersten Oberfläche des zweiten Dies bis zu einer zweiten Oberfläche des zweiten Dies erstrecken.
DE112017006475.9T 2016-12-22 2017-11-15 Multi-die-gehäuse mit hoher bandbreite und niedrigem profil Pending DE112017006475T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/388,606 US10109616B2 (en) 2016-12-22 2016-12-22 High bandwidth, low profile multi-die package
US15/388,606 2016-12-22
PCT/US2017/061652 WO2018118278A1 (en) 2016-12-22 2017-11-15 High bandwidth, low profile multi-die package

Publications (1)

Publication Number Publication Date
DE112017006475T5 true DE112017006475T5 (de) 2019-09-05

Family

ID=62626936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017006475.9T Pending DE112017006475T5 (de) 2016-12-22 2017-11-15 Multi-die-gehäuse mit hoher bandbreite und niedrigem profil

Country Status (5)

Country Link
US (1) US10109616B2 (de)
KR (1) KR102600885B1 (de)
CN (1) CN109983575B (de)
DE (1) DE112017006475T5 (de)
WO (1) WO2018118278A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6798728B2 (ja) * 2017-06-02 2020-12-09 ウルトラメモリ株式会社 半導体モジュール
US10658335B2 (en) * 2017-06-16 2020-05-19 Futurewei Technologies, Inc. Heterogenous 3D chip stack for a mobile processor
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
JP7210051B2 (ja) 2019-01-30 2023-01-23 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170188B2 (en) 2004-06-30 2007-01-30 Intel Corporation Package stress management

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8455991B2 (en) * 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
WO2012061304A1 (en) * 2010-11-02 2012-05-10 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
TWM455257U (zh) * 2011-11-03 2013-06-11 Etron Technology Inc 可重組態的高速記憶晶片模組和電子系統裝置
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9012912B2 (en) * 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
US20150001732A1 (en) * 2013-06-27 2015-01-01 Debendra Mallik Silicon space transformer for ic packaging
US9305853B2 (en) 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9425150B2 (en) * 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9397019B2 (en) 2014-02-25 2016-07-19 Intel IP Corporation Integrated circuit package configurations to reduce stiffness
KR101815489B1 (ko) * 2014-02-26 2018-01-05 인텔 코포레이션 스루 브리지 도전성 비아 신호 접속에 의한 임베딩된 멀티디바이스 브리지
US20150282299A1 (en) 2014-04-01 2015-10-01 Xilinx, Inc. Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170188B2 (en) 2004-06-30 2007-01-30 Intel Corporation Package stress management

Also Published As

Publication number Publication date
US10109616B2 (en) 2018-10-23
KR102600885B1 (ko) 2023-11-09
CN109983575A (zh) 2019-07-05
US20180182744A1 (en) 2018-06-28
WO2018118278A1 (en) 2018-06-28
KR20190089872A (ko) 2019-07-31
CN109983575B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112015006942T5 (de) Beidseitige Metallisierung mit einer durch das Silizium verteilten Stromversorgung
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
US20200168528A1 (en) Stacked-device through-silicon vias for semiconductor packages
DE112017008031T5 (de) Aktive silizium-brücke
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE112015007236B4 (de) Vorrichtungen mit Hybridtechnologie-3D-Die-Stapeln und Herstellungsverfahren dafür
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE102022130062A1 (de) Wärmeableitung von einem Prozessor in einer gestapelten PCB-Konfiguration
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102018113003A1 (de) Halbleitergehäuse mit einem Hohlraum
DE102021119743A1 (de) Gestapeltes halbleitergehäuse mit gestufter versteifung
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
EP3414776B1 (de) Integrierte vorrichtung mit flexiblem verbinder zwischen gehäusen integrierter schaltungen (ic)
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet