DE19806818C1 - Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements - Google Patents

Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements

Info

Publication number
DE19806818C1
DE19806818C1 DE19806818A DE19806818A DE19806818C1 DE 19806818 C1 DE19806818 C1 DE 19806818C1 DE 19806818 A DE19806818 A DE 19806818A DE 19806818 A DE19806818 A DE 19806818A DE 19806818 C1 DE19806818 C1 DE 19806818C1
Authority
DE
Germany
Prior art keywords
carrier plate
chip
cover film
plate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19806818A
Other languages
English (en)
Inventor
Alois Stelzl
Hans Krueger
Peter Demmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EPCOS AG, 81541 MUENCHEN, DE SIEMENS AG, 80333 MUE
Original Assignee
Siemens AG
Siemens Matsushita Components GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19806818A priority Critical patent/DE19806818C1/de
Application filed by Siemens AG, Siemens Matsushita Components GmbH and Co KG filed Critical Siemens AG
Priority to KR1020007008945A priority patent/KR100587829B1/ko
Priority to EP99913068A priority patent/EP1055285B1/de
Priority to DE59903019T priority patent/DE59903019D1/de
Priority to CN99803133A priority patent/CN1127203C/zh
Priority to JP2000532914A priority patent/JP2002504773A/ja
Priority to US09/622,351 priority patent/US6722030B1/en
Priority to PCT/DE1999/000307 priority patent/WO1999043084A1/de
Priority to CA002321473A priority patent/CA2321473A1/en
Application granted granted Critical
Publication of DE19806818C1 publication Critical patent/DE19806818C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

Verfahren zur Herstellung eines OFW-Filters, bei dem eine in Basisplatten 2 vereinzelbare Trägerplatte 10 jeweils in den Basisplatten-Bereichen A mit Leiterbahnen versehen und diese in Flip-Chip-Technik mit den aktiven Strukturen von OFW-Chips 1 kontaktiert werden, wonach eine Metall- oder Kunststoffolie 3 bzw. 4 auf die Chip-bestückte Trägerplatte 10 aufgelegt und z. B. druck- und wärmebehandelt wird, derart, daß sie jedes Chip 1 - ausgenommen die zur Trägerplatte 10 gekehrte Chip-Fläche - umhüllt und in den Bereichen zwischen den Chips hermetisch dicht auf der Trägerplatten-Fläche aufliegt.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akusti­ schen Oberflächenwellen arbeitenden OFW-Bauelements, mit ei­ nem Chip mit piezoelektrischem Substrat und aktiven Filter­ strukturen, die mit Leiterbahnen einer Basisplatte kontak­ tiert sind, und mit einem kappenförmigen Gehäuse, das den Chip umhüllt und auf der Basisplatte dicht aufsitzt (DE 195 48 046 A1).
Zum Schutz gegen störende Umwelteinflüsse, insbesondere gegen chemisch aggressive Substanzen und Feuchtigkeit ist bei in Flip-Chip-Technik, d. h. mittels Bumps bzw. Lotkugeln mit den Leiterbahnen der Keramik- oder Kunststoff-Basisplatte kontak­ tierten aktiven Filterstrukturen zwischen Basisplatte und Chip eine gegebenenfalls mehrlagige, üblicherweise 2-lagige, strukturierte Schutzfolie, anmelderseits PROTEC genannt, an­ geordnet. Geschützt durch diese Folie kann das OFW-Filter nach dem Flip-Chip-Bonden mit Vergußmasse, z. B. Epoxidharz, unterfüllt und umgossen werden, ohne daß dabei die aktive Filterstruktur beschichtet und damit die Oberflächenwellen unzulässig gedämpft werden.
Es hat sich gezeigt, daß bei in Flip-Chip-Technik kontaktier­ ten OFW-Filtern höchstfrequenten Durchlaßbereichs, d. h. typi­ scherweise bei Chip-Abmessungen kleiner etwa 2 × 2 mm2, trotz Nichtunterfüllung der entsprechenden Räume zwischen Basis­ platte und Chip eine ausreichende Stabilität bei Temperatur­ wechselbelastung gegeben ist.
Veranlaßt durch diese Erkenntnis hat sich die Erfindung die Aufgabe gestellt, ein Verfahren anzugeben, das einen Verzicht auf die teuere PROTEC-Kapselung der OFW-Bauelemente ermög­ licht und trotzdem ausgezeichnete OFW-Bauelemente schafft.
Zur Lösung dieser Aufgabe sieht die Erfindung bei einem Ver­ fahren der eingangs genannten Art vor, daß eine in Basisplat­ ten vereinzelbare Trägerplatte jeweils in den Basisplatten- Bereichen mit Leiterbahnen versehen wird, daß ein Chip je Ba­ sisplatten-Bereich mit dessen Leiterbahnen in Flip-Chip- Technik kontaktiert wird, daß eine Deckfolie, insbesondere eine Metallfolie oder eine gegebenenfalls metallbeschichtete Kunststoff-Folie auf die Chip-bestückte Trägerplatte aufge­ bracht wird, daß die Deckfolie behandelt, z. B. wärme- und druckbehandelt wird derart, daß sie jedes Chip - ausgenommen die zur Trägerplatte gekehrte Chip-Fläche - umhüllt und in Bereichen zwischen den Chips auf der Trägerplatten-Fläche dicht aufliegt und daß die Trägerplatte in die einzelnen OFW- Bauelemente aufgetrennt wird.
Weiterbildungen der Erfindung sind den Unteransprüchen und der Zeichnung samt Beschreibung entnehmbar. Es zeigt:
Fig. 1: in teils gebrochener Darstellung eine Draufsicht auf eine erfindungsgemäß verwendete Trägerplatte;
Fig. 2: in teils geschnittener und gebrochener Darstellung eine Seitenansicht eines ersten Ausführungsbeispie­ les einer gemäß dem Verfahren nach der Erfindung Chip-bestückten Trägerplatte; und
Fig. 3: ein zweites Ausführungsbeispiel eines gemäß dem Verfahren nach der Erfindung gefertigten OFW- Filters gleichfalls in teils geschnittener Seiten­ ansicht.
Gleiche Teile sind dabei mit gleichen Bezugszeichen bezeich­ net.
Beim ersterwähnten Verfahren wird eine längs den Trennlinien B-B' und C-C' in Basisplatten 2 - s. Fig. 3 - vereinzelbare Trägerplatte 10, z. B. eine Keramik- oder Kunststoffplatte, jeweils in den Basisplatten-Bereichen A mit in der Zeichnung nicht dargestellten Leiterbahnen versehen, die üblicherweise zum rückseitigen Basisplatten-Bereich durchkontaktiert sind. Bevorzugt gleichzeitig mit dem Aufbringen der Leiterbahnen wird dabei die Trägerplatte 10 entsprechend den Basisplatten- Abmessungen mit einem lötfähigen Metallraster 5 beschichtet und nachfolgend je Basisplatten-Bereich A ein Chip 1 mittels Bumps 6 mit dessen Leiterbahnen in Flip-Chip-Technik kontak­ tiert.
Auf die Chip-bestückte Trägerplatte 10 wird schließlich eine Deckfolie - nämlich eine Metallfolie 3 geeigneter Dicke und Duktibilität - aufgebracht und z. B. in einem Autoklaven oder unter Vakuum druck- und wärmebehandelt derart, daß sie jedes Chip 1 dicht umhüllt - ausgenommen die zur Trägerplatte 10 benachbarte Chip-Fläche -, in den Bereichen zwischen den Chips 1 auf dem Metallraster 9 aufliegt und mit diesem längs des lötfähigen Metallrahmens verlötet ist.
Durch diese Art der Behandlung der Metallfolie 3 so auch durch Ultraschall-Beaufschlagung längs des Metallrasters 5 schmiegt sich die Metallfolie 3 an jedes Chip 1 quasi als kappenförmiges Gehäuse an, das mit seinen Stirnrändern 3a hermetisch dicht auf dem Metallrahmen 5 bzw. auf der Träger­ platte 10 aufsitzt.
Vorausgesetzt es wird kein hermetisch dichter Verschluß zwi­ schen Folie und Basisplatte benötigt, so kann anstelle der Metallfolie 3 eine gegebenenfalls zur elektromagnetischen Ab­ schirmung metallbeschichtete Kunststoff-Folie 4 - s. Fig. 3 - verwendet werden, die z. B. aus einem Klebermaterial im B- Zustand besteht oder auf ihrer zur Trägerplatte 10 gekehrten Oberfläche kleberbeschichtet ist. Auch diese Folie, die wie­ derum einer Druck- und Wärmebehandlung in einem Autoklaven unterzogen werden kann, umschließt den Chip hermetisch dicht. Allerdings sitzt, da sich bei Kunststoff-Folien ein Metallra­ ster 5 erübrigt, der Stirnrand 4a jedes "Kunststoff-Gehäuses" unmittelbar auf der Trägerplatte 10 bzw. auf der Basisplatte 2 auf.
Es erweist sich auch als geeignet, die Metall- oder Kunst­ stoff-Folie 3 bzw. 4 vorab in einem durch die Basisplatten 2 bestimmten Rastermaß kappenförmig tief zu ziehen und diese teils tiefgezogene Folie über die Chip-bestückte Trägerplatte 10 zu stülpen, wonach sie in vorgenannter Weise mit ihren auf der Trägerplatte 10 aufliegenden Bereichen 3a bzw. 4a mit der Trägerplatte dicht verbunden wird. Diese Möglichkeit ist ins­ besondere für schrumpffreie oder schrumpfarme Trägerplatten von großer Bedeutung.
Die so entstandenen Gehäuse in Nutzentechnik können, wie dies in Fig. 2 strichliniert (s. Bereich 7) angedeutet ist, durch Umpressen oder Vergießen, z. B. mit Epoxidharz, weiter stabi­ lisiert und zusätzlich hermetisch dicht mit einem Metallman­ tel abgedichtet werden.
Auf die Außen- und/oder Innenfläche der Metall- und Kunst­ stoff-Folie 3 bzw. 4 können ferner partiell Schichtfolgen, bestehend aus Dämpfungsmasse, aufgebracht werden, die so ab­ gestimmt werden, daß sie gegebenenfalls im Zusammenwirken mit einer Umpreß- oder Vergußmasse 7 störende akustische Volumen­ wellen dämpfen.
Als Dämpfungsmasse eignen sich insbesondere gefüllte Epoxid­ harze, z. B. mit SiO2, W, WO3 oder Ag als Füllkomponente.

Claims (17)

1. Verfahren zur Herstellung eines elektronischen Bauele­ ments, insbesondere eines mit akustischen Oberflächenwellen arbeitenden OFW-Bauelements, mit einem Chip (1) mit piezo­ elektrischem Substrat und aktiven Filterstrukturen, die mit Leiterbahnen einer Basisplatte (2) kontaktiert sind, und mit einem kappenförmigen Gehäuse, das den Chip umhüllt und auf der Basisplatte (2) dicht aufsitzt, dadurch gekennzeichnet, daß eine in Basisplatten (2) vereinzelbare Trägerplatte (10) jeweils in den Basisplatten-Bereichen (A) mit Leiterbahnen versehen wird, daß ein Chip (1) je Basisplatten-Bereich (A) mit dessen Leiterbahnen in Flip-Chip-Technik kontaktiert wird, daß eine Deckfolie auf die Chip-bestückte Trägerplatte (10) aufgebracht wird, daß die Deckfolie behandelt wird der­ art, daß sie jedes Chip (1) - ausgenommen die zur Trägerplat­ te (10) gekehrte Chip-Fläche - umhüllt und in Bereichen zwi­ schen den Chips (1) auf der Trägerplatten-Fläche aufliegt und
daß die Trägerplatte (10) in die einzelnen OFW-Bauelemente (1, 2) aufgetrennt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Deckfolie eine Kunststoff-Folie (4) verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Deckfolie eine metallbeschichtete Kunststoff-Folie (4) verwendet wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß als Deckfolie eine auf ihrer zur Trägerplatte (10) ge­ kehrten Oberfläche kleberbeschichtete Kunststoff-Folie (4) verwendet wird.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß als Deckfolie eine Kunststoff-Folie (4) aus einem Kleber­ material im B-Zustand verwendet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Deckfolie eine Metallfolie (3) verwendet wird.
7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Trägerplatte (10) entsprechend den Basisplatten- Abmessungen mit einem lötfähigen Metallraster (5) beschichtet wird und daß auf die Chip-bestückte Trägerplatte (10) als Deckfolie eine Metallfolie (3) aufgebracht und behandelt wird derart, daß sie jedes Chip (1) umhüllt - ausgenommen die zur Trägerplatte (10) benachbarte Chip-Fläche - und in den Berei­ chen zwischen den Chips (1) auf dem Metallraster (5) aufliegt und mit diesem verlötet ist.
8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Deckfolie vorab in einem durch die Basisplatten (2) bestimmten Rastermaß kappenförmig tiefgezogen, über die Chip- bestückte Trägerplatte (10) gestülpt und mit ihren auf der Trägerplatte (10) aufliegenden Bereichen mit der Trägerplatte (10) verbunden wird.
9. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Deckfolie durch Druck- und Wärmebehandlung auf die Chips (1) und die Trägerplatte (10) aufgebracht wird.
10. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Deckfolie durch Ultraschall-Beaufschlagung längs des Metallrasters (5) mit der Trägerplatte (10) verbunden wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Druck- und Wärmebehandlung unter Vakuum erfolgt.
12. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß als Trägerplatte (10) eine Keramik- oder Kunststoffplatte verwendet wird.
13. Verfahren nach Anspruch 1 bis 8 und 12, dadurch gekennzeichnet, daß als Trägerplatte (10) eine durchkontaktierte, beiderseits mit Leiterbahnen beschichtete Keramik- oder Kunststoffplatte verwendet wird.
14. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Deckfolie nach Umhüllung der Chips (1) mit Kunststoff (7) umpreßt oder umgossen wird.
15. Verfahren nach Anspruch 1 bis 8 und 14, dadurch gekennzeichnet, daß auf die Außen- und/oder Innenfläche der Metall- und Kunststoff-Folie (3; 4) partiell Schichtfolgen, bestehend aus Dämpfungsmasse aufgebracht werden, die abgestimmt werden, so daß sie gegebenenfalls im Zusammenwirken mit einer Umpreß- oder Vergußmasse (7) störende akustische Volumenwellen dämp­ fen.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß als Dämpfungsmasse gefülltes Epoxidharz verwendet wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß mit SiO2, W, WO3 oder Ag gefülltes Epoxidharz verwendet wird.
DE19806818A 1998-02-18 1998-02-18 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements Expired - Fee Related DE19806818C1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19806818A DE19806818C1 (de) 1998-02-18 1998-02-18 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
EP99913068A EP1055285B1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
DE59903019T DE59903019D1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
CN99803133A CN1127203C (zh) 1998-02-18 1999-02-05 用于制造电子元件的方法
KR1020007008945A KR100587829B1 (ko) 1998-02-18 1999-02-05 전자 컴포넌트, 특히 표면 탄성파로 작동하는 표면파 컴포넌트를 제조하기 위한 방법
JP2000532914A JP2002504773A (ja) 1998-02-18 1999-02-05 電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法
US09/622,351 US6722030B1 (en) 1998-02-18 1999-02-05 Process for manufacturing an electronic component, in particular a surface-wave component working with acoustic surface waves
PCT/DE1999/000307 WO1999043084A1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
CA002321473A CA2321473A1 (en) 1998-02-18 1999-02-05 Process for manufacturing an electronic component, in particular a surface-wave component working with acoustic surface waves

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19806818A DE19806818C1 (de) 1998-02-18 1998-02-18 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements

Publications (1)

Publication Number Publication Date
DE19806818C1 true DE19806818C1 (de) 1999-11-04

Family

ID=7858198

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19806818A Expired - Fee Related DE19806818C1 (de) 1998-02-18 1998-02-18 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
DE59903019T Expired - Lifetime DE59903019D1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59903019T Expired - Lifetime DE59903019D1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements

Country Status (8)

Country Link
US (1) US6722030B1 (de)
EP (1) EP1055285B1 (de)
JP (1) JP2002504773A (de)
KR (1) KR100587829B1 (de)
CN (1) CN1127203C (de)
CA (1) CA2321473A1 (de)
DE (2) DE19806818C1 (de)
WO (1) WO1999043084A1 (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
EP1358489A1 (de) * 2001-01-10 2003-11-05 Silverbrook Research Pty. Limited Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
DE102007020656A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE10152343B4 (de) * 2001-10-24 2011-08-11 Epcos Ag, 81669 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
DE10147877B4 (de) * 2001-09-28 2011-08-11 Epcos Ag, 81669 Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe
US8169041B2 (en) 2005-11-10 2012-05-01 Epcos Ag MEMS package and method for the production thereof
US8184845B2 (en) 2005-02-24 2012-05-22 Epcos Ag Electrical module comprising a MEMS microphone
WO2012089408A1 (de) * 2010-12-28 2012-07-05 Epcos Ag Verkapselung eines mems bauelements und dessen herstellungsverfahren
US8229139B2 (en) 2005-11-10 2012-07-24 Epcos Ag MEMS microphone, production method and method for installing
US8582788B2 (en) 2005-02-24 2013-11-12 Epcos Ag MEMS microphone
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
DE102018100958B3 (de) 2018-01-17 2019-03-14 Infineon Technologies Ag Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
DE10136743B4 (de) 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
US7094626B2 (en) 2001-09-28 2006-08-22 Epcos Ag Method for encapsulating an electrical component
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP3702961B2 (ja) 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
US7239023B2 (en) 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
CN1315186C (zh) * 2004-05-01 2007-05-09 江苏长电科技股份有限公司 微型倒装晶体管的制造方法
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
DE102004038250A1 (de) * 2004-08-05 2006-03-16 Endress + Hauser Wetzer Gmbh + Co. Kg Vorrichtung zur Aufnahme und zur Befestigung eines elektronischen Bauelements auf einer Leiterplatte
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
US20060044771A1 (en) * 2004-08-24 2006-03-02 Yeo Chee K Electronic module with conductive polymer
EP1661850B1 (de) * 2004-11-26 2007-06-13 Stmicroelectronics Sa Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform
US7897436B2 (en) * 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
US7477118B2 (en) * 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
US7651879B2 (en) * 2005-12-07 2010-01-26 Honeywell International Inc. Surface acoustic wave pressure sensors
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
CN102970831B (zh) * 2012-11-27 2015-11-25 谢忠 一种ic卡电子芯片与柔性线路板的真空吸附连接绑定工艺
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
CN104754931A (zh) * 2013-12-31 2015-07-01 弗兰克·魏 表面贴片元件用的存储卡、送料器以及自动贴片机
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
CN108022886A (zh) * 2017-11-30 2018-05-11 深圳华远微电科技有限公司 一种倒装芯片式滤波器的封装结构
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE19548046A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
DE3138743A1 (de) * 1981-09-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
US5437899A (en) * 1992-07-14 1995-08-01 Composite Development Corporation Structural element formed of a fiber reinforced thermoplastic material and method of manufacture
US5410789A (en) * 1992-11-13 1995-05-02 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric-resonator having vibrating spaces formed therein
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
KR0171921B1 (ko) 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5815900A (en) * 1995-03-06 1998-10-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a surface acoustic wave module
JPH098596A (ja) * 1995-06-19 1997-01-10 Kokusai Electric Co Ltd チップ状弾性表面波装置及びその製造方法
US6262513B1 (en) 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
DE19548062A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektrisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement - sowie ein Verfahren zu dessen Herstellung
DE19548050A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE19548051A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE69718693T2 (de) 1996-03-08 2003-11-27 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
CA2255961A1 (en) 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Electronic component, in particular a component using acoustical surface acoustic waves

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE19548046A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1358489A1 (de) * 2001-01-10 2003-11-05 Silverbrook Research Pty. Limited Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird
EP1358489A4 (de) * 2001-01-10 2005-08-10 Silverbrook Res Pty Ltd Beschleunigungsmesser, der durch auf dem wafer-massstab angebrachte kappen geschützt wird
US7284976B2 (en) 2001-01-10 2007-10-23 Silverbrook Research Pty Ltd Moulding assembly for forming at least one protective cap
US6903932B2 (en) 2001-08-01 2005-06-07 Infineon Technologies Ag Covering element for subassemblies
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10147877B4 (de) * 2001-09-28 2011-08-11 Epcos Ag, 81669 Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe
DE10152343B4 (de) * 2001-10-24 2011-08-11 Epcos Ag, 81669 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
US8184845B2 (en) 2005-02-24 2012-05-22 Epcos Ag Electrical module comprising a MEMS microphone
US8582788B2 (en) 2005-02-24 2013-11-12 Epcos Ag MEMS microphone
US8432007B2 (en) 2005-11-10 2013-04-30 Epcos Ag MEMS package and method for the production thereof
US8229139B2 (en) 2005-11-10 2012-07-24 Epcos Ag MEMS microphone, production method and method for installing
US8169041B2 (en) 2005-11-10 2012-05-01 Epcos Ag MEMS package and method for the production thereof
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7673386B2 (en) 2006-05-30 2010-03-09 Epcos Ag Flip-chip component production method
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
DE102007020656A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8563998B2 (en) 2008-03-31 2013-10-22 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method of producing an optoelectronic semiconductor component
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
WO2012089408A1 (de) * 2010-12-28 2012-07-05 Epcos Ag Verkapselung eines mems bauelements und dessen herstellungsverfahren
US9006868B2 (en) 2010-12-28 2015-04-14 Epcos Ag Encapsulation of an MEMS component and a method for producing said component
DE102018100958B3 (de) 2018-01-17 2019-03-14 Infineon Technologies Ag Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
US10930541B2 (en) 2018-01-17 2021-02-23 Infineon Technologies Ag Method of forming a chip arrangement, chip arrangement, method of forming a chip package, and chip package
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
US11538726B2 (en) 2019-10-09 2022-12-27 Microchip Technology Inc. Method for forming packaged semiconductor die with micro-cavity

Also Published As

Publication number Publication date
CN1127203C (zh) 2003-11-05
CN1291375A (zh) 2001-04-11
EP1055285B1 (de) 2002-10-09
KR20010024911A (ko) 2001-03-26
DE59903019D1 (de) 2002-11-14
WO1999043084A1 (de) 1999-08-26
JP2002504773A (ja) 2002-02-12
EP1055285A1 (de) 2000-11-29
US6722030B1 (en) 2004-04-20
KR100587829B1 (ko) 2006-06-13
CA2321473A1 (en) 1999-08-26

Similar Documents

Publication Publication Date Title
DE19806818C1 (de) Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
DE10217747B4 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterchippakets
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE2734439C2 (de)
DE69426789T2 (de) Akustische Oberflächenwellenanordnung und Herstellungsverfahren dafür
DE10236689A1 (de) Halbleitervorrichtung
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3708309A1 (de) Chip-packung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE102005054268B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
DE3138743A1 (de) In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
WO2012031932A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102018122571A1 (de) VORRICHTUNG ZUR TEMPORÄREN BEGRENZUNG EINES FLIEßFÄHIGEN MATERIALS AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE10152343B4 (de) Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
DE19548062A1 (de) Elektrisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement - sowie ein Verfahren zu dessen Herstellung
DE19548061C2 (de) Mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE10227059A1 (de) Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben
DE69022146T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding".
WO2005048452A1 (de) Elektrisches bauelement mit verkapselung und verfahren zur herstellung
WO2003060999A1 (de) Elektronisches bauteil und nutzen sowie verfahren zur herstellung derselben
DD256020A1 (de) Verfahren zur sekundaerpassivierung von halbleiterbauelementen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: EPCOS AG, 81541 MUENCHEN, DE SIEMENS AG, 80333 MUE

8327 Change in the person/name/address of the patent owner

Owner name: EPCOS AG, 81541 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee