JP2002504773A - 電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法 - Google Patents

電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法

Info

Publication number
JP2002504773A
JP2002504773A JP2000532914A JP2000532914A JP2002504773A JP 2002504773 A JP2002504773 A JP 2002504773A JP 2000532914 A JP2000532914 A JP 2000532914A JP 2000532914 A JP2000532914 A JP 2000532914A JP 2002504773 A JP2002504773 A JP 2002504773A
Authority
JP
Japan
Prior art keywords
support plate
chip
cover sheet
sheet
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000532914A
Other languages
English (en)
Inventor
シュテルツル アロイス
クリューガー ハンス
デンマー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2002504773A publication Critical patent/JP2002504773A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Abstract

(57)【要約】 音響表面波で動作する表面波（ＯＦＷ）−フィルタの作製方法において、ベースプレート（２）に細分化可能な支持体板（１０）に、ベースプレート−領域（Ａ）にて、それぞれプリント配線ないし導体路を備え、該導体路を表面波チップ（１）のアクティブなフィルタ構造にフリップチップ技術でコンタクト接触接続し、その後金属−又はプラスチックシートを、チップを備えた支持体板（１０）上へ被着し、例えば次のようにプリントないし加圧及び加熱処理する、即ち、支持体板（１０）のほうに向いたチップ面を除いて、当該のカバーシートは、各チップ（１）を包み込み、チップ（１）間の領域にてベースプレート（２）上にシールされて当接載置されるように処理する。

Description

【発明の詳細な説明】
【０００１】 本発明は、電子コンポーネントの作製方法、例えば、音響表面波で動作する表
面波（ＯＦＷ）−コンポーネントの作製方法であって、前記コンポーネントは、
圧電性サブストレート及びフィルタ構造を備えたチップを有し、該チップは、ベ
ースプレートの導体路ないしプリント配線にコンタクト接触接続されており、ま
た、キャップ状のケーシングを有し、前記キャップ状のケーシングは、チップを
包み込み、ベースプレート上にシールされて載置されているものであるようにし
た当該のコンポーネントの作製方法に関する。
【０００２】 障害的周囲環境の影響、殊に、化学的に浸食性の物質及び湿気からの保護のた
め、フリップチップ技術で、即ち、バンプないしボールを用いてセラミック又は
プラスチック−ベース板の導体路ないしプリント配線にコンタクト接触接続され
たアクティブなフィルタ構造のもとで、ベース板とチップとの間に、場合により
多層の、通常２層の構造化された保護層が、−出願人から称するとＰＲＯＴＥＣ
−が配置される。前記保護層による保護のもとで、表面波（ＯＦＷ）−フィルタ
は、フリップチップ技術−ボンディングにより鋳込みマス、例えば、エポキシ樹
脂でアンダーフィルされ、鋳込みされ、ここで、アクティブなフィルタ構造が被
覆されることはなく、それにより、表面波が許容されない位に減衰されることは
ない。
【０００３】 明らかになったところによれば、フリップチップ技術でコンタクト接触接続さ
れた表面波（ＯＦＷ）−フィルタにおいて、極めて高い周波数の通過領域のもと
で、即ち、通常、ほぼ２×２ｍｍ2より小さいチップ寸法のもとで、ベースプレ ートとチップとの間の相応の空間の非アンダーフィル状態にも拘わらず、温度変
化負荷のもとで十分な安定性が与えられる。
【０００４】 前記の認識に基づく本発明の課題とするところは、高価なＰＲＯＴＥＣ−カプ
セル化を使わずに済ますことができ、而も、優れた表面波（ＯＦＷ）−素子、コ
ンポーネントを作製することができる方法を提供することにある。
【０００５】 前記課題は、本発明によれば、次のようにして解決される、即ち、冒頭に述べ
た形式の方法において、ベースプレートに細分化可能な支持体板に、ベースプレ
ート−領域にて、導体路ないしプリント配線を備え、チップを、ベースプレート
−領域ごとに、それの導体路ないしプリント配線にフリップチップ技術でコンタ
クト接触接続し、カバーシートを、殊に金属シート又は金属被覆されたプラスチ
ックシートをチップを備えた支持体板上へ被着し、カバーシートを、次のように
処理する、例えばプリントないし加圧−及び熱処理する、即ち、支持体板のほう
に向いたチップ面を除いて、当該のカバーシートは、各チップを包み込み、チッ
プ間の領域にてベースプレート上に載置されるように、支持体板は、個々の表面
波（ＯＦＷ）−コンポーネントに分離されるようにしたのである。
【０００６】 本発明の発展形態がサブクレームに記載されており、また、図及び明細書の記
載から明らかである。
【０００７】 図１は、本発明により使用される支持体板を部分的に破断して示す平面図であ
る。
【０００８】 図２は、本発明の方法によりチップの装備された支持体板の第１の実施例を部
分的に破断して示す断面図である。
【０００９】 図３は、本発明の方法により作製された表面波（ＯＦＷ）−フィルタの第２の
実施例を同様に部分的に断面して示す断面図である。
【００１０】 ここで、同じ部分には、同じ参照番号が付されている。
【００１１】 最初に述べた方法では、分断線Ｂ−Ｂ′及びＣ−Ｃ′に沿ってベースプレート
２−図３参照−に分離可能な支持体板１０、例えばセラミック−またはプラスチ
ック板が夫々ベースプレート領域Ａにて、図中示してない導体路ないしプリント
配線を施され、導体路は、通常、後面側のベースプレート領域にコンタクト接触
接続される。有利には、導体路ないしプリント配線の被着と同時に、支持体板１
０はベースプレート寸法に相応してろう付け可能な金属ラスタ５で被着され、以
降ベースプレート領域Ａごとに、１つのチップ１が、バンプ６を用いてフリップ
チップ技術でそれの導体路にコンタクト接触接続される。
【００１２】 さらに、チップ装備された支持体板１０上には、カバーシート、即ち適当な厚
さ及び延伸性の金属シート３が被着され、例えばオートクレーブ（加圧がま）に
て、または真空下で、加圧−及び熱処理され、ここで、支持体板１０の方に向い
たチップ面を除いて、当該のカバーシートは、各チップ１を包み込み、チップ１
間の領域にて金属ラスタ５上に当接載置されており、この金属ラスタ５に、ろう
付け可能な金属フレームに沿ってろう付けされている。
【００１３】 金属ラスタ５に沿っての超音波作用印加による金属シート３のそのような処理
をすることにより、金属シート３は、各チップ１にいわばキャップ状のケーシン
グとして密着し、このキャップ状のケーシングは、それの端縁３ａを以て、金属
フレーム５ないし支持体板１０上に装着される。
【００１４】 シートとベースプレートとの間でハーメチックシールによる密封がなされない
ものとすると、金属シート３の代わりに、場合により電磁的遮蔽のため金属被覆
のなされたプラスチックシート４−図３参照−を使用でき、このプラスチックシ
ート４は、Ｂ状態における接着剤材料から成るか、又は、支持体板１０の方に向
いた表面に接着剤を被覆される。このシート−これも亦、オートクレーブ（加圧
がま）にて加圧−、加熱処理を受け得る−は、チップをハーメチックシールで包
囲する。猶、プラスチックシートの場合金属フレーム５は不要であるので、各“
プラスチック−ケーシング”の端縁４ａは、支持体板１０上、ないし、ベース板
２上に直接当接装着される。
【００１５】 金属−又はプラスチックシート３，４を、前以って、ベースプレート２により
定まる網目ラスタ寸法でキャップ状に深絞りし、その部分的に深絞りされたシー
トを、チップの装備された支持体板１０上へ折返し、その後、ソノシートは前述
のように、それの支持体板１０上に載っている領域３ａ，４ａを以て支持体板１
０に連結、結合されるようにすると好適であることが判明している。この手法は
、殊に、収縮のない、又は、収縮のわずかな支持体板にとって大きな重要性があ
る。
【００１６】 そのように形成されたケーシングは、図２中破線（領域７参照）で示すように
、鋳込み又はコーティングし、例えばエポキシ樹脂により、さらに安定化され、
付加的にハーメチックシールで金属外とうで封隙され得る。
【００１７】 さらに、金属−及びプラスチックシート３ないし４の外面及び／又は内面上に
部分的に、ダンピング減衰マスを被着でき、このダンピング減衰マスは、場合に
より鋳込み又はコーティングマス７と共働して、障害的な容積、体積波を減衰す
るように適合調整される。
【００１８】 減衰ダンピングマスとして、殊に充填されたエポキシ樹脂、例えば充填成分と
してＳｉＯ2、Ｗ、ＷＯ3又はＡｇを有するものが適する。
【図面の簡単な説明】
【図１】 本発明により使用される支持体板を部分的に破断して示す平面図。
【図２】 本発明の方法によりチップの装備された支持体板の第１の実施例を部分的に破
断して示す断面図。
【図３】 本発明の方法により作製された表面波（ＯＦＷ）−フィルタの第２の実施例を
同様に部分的に断面して示す断面図。
【符号の説明】 １ チップ ２ ベースプレート ３ 金属シート ３ａ 端縁 ４ プラスチックシート ５ 金属ラスタ ６ バンプ １０ 支持体板
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月８日（２０００．２．８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター デンマー ドイツ連邦共和国 ミュンヘン ベルテレ シュトラーセ 24 Ｆターム(参考） 5J097 AA24 HA04 JJ04 KK10 5J108 CC04 EE03 EE19 GG03 GG05 GG08 GG09 GG15 GG16 GG18 KK04 MM02 MM03

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 電子コンポーネントの作製方法、例えば、音響表面波で動作
    する表面波（ＯＦＷ）−コンポーネントの作製方法であって、前記コンポーネン
    トは、圧電性サブストレート及びアクティブなフィルタ構造を備えたチップ（１
    ）を有し、該チップは、ベースプレート（２）の導体路ないしプリント配線にコ
    ンタクト接触接続されており、また、キャップ状のケーシングを有し、前記キャ
    ップ状のケーシングは、チップを包み込み、ベースプレート（２）上にシールさ
    れて載置されているものであるようにした当該のコンポーネントの作製方法にお
    いて、 ベースプレート（２）に細分化可能な支持体板（１０）に、ベースプレート−
    領域（Ａ）にて、導体路ないしプリント配線を備え、チップ（１）を、ベースプ
    レート（２）−領域（Ａ）ごとに、それの導体路ないしプリント配線にフリップ
    チップ技術でコンタクト接触接続し、カバーシートを、チップを備えた支持体板
    （１０）上へ被着し、カバーシートを、次のように処理する、即ち、支持体板（
    １０）のほうに向いたチップ面を除いて、当該のカバーシートは、各チップ（１
    ）を包み込み、チップ（１）間の領域にて、支持体板−面上に載置されるように
    し、支持体板（１０）は、個々の表面波−コンポーネント（１，２）に分離され
    るようにしたことを特徴とする電子コンポーネントの作製方法、例えば、音響表
    面波で動作する表面波−コンポーネントの作製方法。
  2. 【請求項２】 カバーシートとしてプラスチックシート（４）を使用するこ
    とを特徴とする請求項１記載の方法。
  3. 【請求項３】 カバーシートとして金属被覆の施されたプラスチックシート
    （４）を使用することを特徴とする請求項１記載の方法。
  4. 【請求項４】 カバーシートとして、支持体板（１０）のほうに向いた面上
    に接着剤被覆の施されたプラスチックシート（４）を使用することを特徴とする
    請求項１から３項までのうち何れか１項記載の方法。
  5. 【請求項５】 カバーシートとして、Ｂ−状態における接着剤材料から成る
    プラスチックシート（４）を使用することを特徴とする請求項１から４項までの
    うち何れか１項記載の方法。
  6. 【請求項６】 カバーシートとして金属シート（４）を使用することを特徴
    とする請求項１記載の方法。
  7. 【請求項７】 支持体板（１０）は、ベースプレート寸法に相応してろう付
    け可能な金属ラスタ（５）で被覆され、チップの装備された支持体板（１０）上
    にカバーシートとして金属シート（４）が被着され、処理され、ここで、該金属
    シート（４）は、−支持体板（１０）に隣接するチップ面を除いて−各チップ（
    １）を包み込み、そして、チップ（１）間の領域にてろう付け可能な金属ラスタ
    （５）上に当接載置され、これにろう付けされるようにしたことを特徴とする請
    求項１から６項までのうち何れか１項記載の方法。
  8. 【請求項８】 カバーシートは、あらかじめ、ベースプレート（２）により
    定まる網目スクリーン尺度にて、キャップ状に深しぼりされ、チップの装備され
    た支持体板（１０）上へ折り返され、それの、支持体板（１０）上へ載置されて
    いる領域を以て支持体板（１０）に結合されるようにしたことを特徴とする請求
    項１から７項までのうち何れか１項記載の方法。
  9. 【請求項９】 カバーシートを、プリントないし加圧−及び熱処理によりチ
    ップ（１）及び支持体板（１０）上へ被着するようにしたことを特徴とする請求
    項１から８項までのうち何れか１項記載の方法。
  10. 【請求項１０】 カバーシートを、超音波−供給により金属ラスタ（５）に
    沿って支持体板（１０）に結合するようにしたことを特徴とする請求項１から８
    項までのうち何れか１項記載の方法。
  11. 【請求項１１】 プリントないし加圧−及び熱処理を真空下で行うことを特
    徴とする請求項９項記載の方法。
  12. 【請求項１２】 支持体板（１０）としてセラミック又はプラスチック板を
    使用することを特徴とする請求項１から８項までのうち何れか１項記載の方法。
  13. 【請求項１３】 支持体板（１０）として、両側にて導体路ないしプリント
    配線で被覆されたコンタクト接触接続されたセラミック又はプラスチック板を使
    用することを特徴とする請求項１から８項までのうち何れか１項及び１２項記載
    の方法。
  14. 【請求項１４】 カバーシートは、チップ（１）を包み込みの後、プラスチ
    ックで鋳込み、又は、コーティングせしめられることを特徴とする請求項１から
    ８項までのうち何れか１項記載の方法。
  15. 【請求項１５】 セラミック又はプラスチックシート（３；４）の外面及び
    ／又は内面上に、減衰ダンピングマスから成る多層配列体を被着し、該多層配列
    体は、場合により、鋳込みプラスチック−マス、又は、コーティングマスと共働
    して障害的な音響容積体積波を減衰することを特徴とする請求項１から８項まで
    のうち何れか１項及び１４項記載の方法。
  16. 【請求項１６】 減衰ダンピングマスとして充填されたエポキシ樹脂を使用
    することを特徴とする請求項１５項記載の方法。
  17. 【請求項１７】 ＳｉＯ2、Ｗ、ＷＯ3又はＡｇで充填されたエポキシ樹脂を
    使用することを特徴とする請求項１６項記載の方法。
JP2000532914A 1998-02-18 1999-02-05 電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法 Pending JP2002504773A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19806818.2 1998-02-18
DE19806818A DE19806818C1 (de) 1998-02-18 1998-02-18 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
PCT/DE1999/000307 WO1999043084A1 (de) 1998-02-18 1999-02-05 Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements

Publications (1)

Publication Number Publication Date
JP2002504773A true JP2002504773A (ja) 2002-02-12

Family

ID=7858198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000532914A Pending JP2002504773A (ja) 1998-02-18 1999-02-05 電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法

Country Status (8)

Country Link
US (1) US6722030B1 (ja)
EP (1) EP1055285B1 (ja)
JP (1) JP2002504773A (ja)
KR (1) KR100587829B1 (ja)
CN (1) CN1127203C (ja)
CA (1) CA2321473A1 (ja)
DE (2) DE19806818C1 (ja)
WO (1) WO1999043084A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032321A1 (ja) * 2002-10-04 2004-04-15 Toyo Communication Equipment Co., Ltd. 表面実装型ｓａｗデバイスの製造方法
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
US7477118B2 (en) 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus
JP4813795B2 (ja) * 2002-08-22 2011-11-09 エプコス アクチエンゲゼルシャフト 封止された電子構成素子および該電子構成素子を製造するための方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
AUPR245301A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM06)
DE10136743B4 (de) 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10137619A1 (de) 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10152343B4 (de) * 2001-10-24 2011-08-11 Epcos Ag, 81669 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
DE10147877B4 (de) * 2001-09-28 2011-08-11 Epcos Ag, 81669 Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe
WO2003032484A1 (de) 2001-09-28 2003-04-17 Epcos Ag Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
US7239023B2 (en) 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
DE102004020204A1 (de) 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
CN1315186C (zh) * 2004-05-01 2007-05-09 江苏长电科技股份有限公司 微型倒装晶体管的制造方法
DE102004038250A1 (de) * 2004-08-05 2006-03-16 Endress + Hauser Wetzer Gmbh + Co. Kg Vorrichtung zur Aufnahme und zur Befestigung eines elektronischen Bauelements auf einer Leiterplatte
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
US20060044771A1 (en) * 2004-08-24 2006-03-02 Yeo Chee K Electronic module with conductive polymer
US7897436B2 (en) * 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
DE602005001386T2 (de) * 2004-11-26 2008-02-14 Stmicroelectronics S.A. Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
US7651879B2 (en) * 2005-12-07 2010-01-26 Honeywell International Inc. Surface acoustic wave pressure sensors
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
DE102008016487A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
DE102010056431B4 (de) 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
CN102970831B (zh) * 2012-11-27 2015-11-25 谢忠 一种ic卡电子芯片与柔性线路板的真空吸附连接绑定工艺
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
CN104754931A (zh) * 2013-12-31 2015-07-01 弗兰克·魏 表面贴片元件用的存储卡、送料器以及自动贴片机
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
CN108022886A (zh) * 2017-11-30 2018-05-11 深圳华远微电科技有限公司 一种倒装芯片式滤波器的封装结构
DE102018100958B3 (de) 2018-01-17 2019-03-14 Infineon Technologies Ag Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
DE3138743A1 (de) 1981-09-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
US5437899A (en) * 1992-07-14 1995-08-01 Composite Development Corporation Structural element formed of a fiber reinforced thermoplastic material and method of manufacture
US5410789A (en) 1992-11-13 1995-05-02 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric-resonator having vibrating spaces formed therein
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
KR0171921B1 (ko) 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5815900A (en) * 1995-03-06 1998-10-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a surface acoustic wave module
JPH098596A (ja) * 1995-06-19 1997-01-10 Kokusai Electric Co Ltd チップ状弾性表面波装置及びその製造方法
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE19548051A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE19548050A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE19548062A1 (de) 1995-12-21 1997-06-26 Siemens Matsushita Components Elektrisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement - sowie ein Verfahren zu dessen Herstellung
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
JPH11510666A (ja) * 1996-05-24 1999-09-14 シーメンス マツシタ コンポーネンツ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウント コンパニコマンデイート ゲゼルシヤフト 電子デバイス、特に表面音波で作動するデバイス―ｓａｗデバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4813795B2 (ja) * 2002-08-22 2011-11-09 エプコス アクチエンゲゼルシャフト 封止された電子構成素子および該電子構成素子を製造するための方法
WO2004032321A1 (ja) * 2002-10-04 2004-04-15 Toyo Communication Equipment Co., Ltd. 表面実装型ｓａｗデバイスの製造方法
US7183124B2 (en) 2002-10-04 2007-02-27 Toyo Communication Equipment Co., Ltd. Surface mount saw device manufacturing method
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
US7477118B2 (en) 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus

Also Published As

Publication number Publication date
US6722030B1 (en) 2004-04-20
WO1999043084A1 (de) 1999-08-26
CN1291375A (zh) 2001-04-11
EP1055285B1 (de) 2002-10-09
KR20010024911A (ko) 2001-03-26
CA2321473A1 (en) 1999-08-26
EP1055285A1 (de) 2000-11-29
DE59903019D1 (de) 2002-11-14
DE19806818C1 (de) 1999-11-04
CN1127203C (zh) 2003-11-05
KR100587829B1 (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
JP2002504773A (ja) 電子コンポーネントの作製方法、例えば、音響表面波で動作する表面波−コンポーネントの作製方法
US6154940A (en) Electronic part and a method of production thereof
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
US20090201102A1 (en) Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same
GB2431512A (en) Piezoelectric device
JPH10270975A (ja) 電子部品とその製造方法
KR100625717B1 (ko) 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법
JP2023168426A (ja) モジュールの製造方法
JPH07321140A (ja) 半導体装置
US6556105B1 (en) Surface wave device connected to a base with a conductive adhesive
JP4631912B2 (ja) 弾性境界波装置の製造方法及び弾性境界波装置
JP3915649B2 (ja) 表面実装型ｓａｗデバイスの製造方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP3497032B2 (ja) 二層配置弾性表面波素子
JP7008377B1 (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
JP2003069377A (ja) 弾性表面波デバイス
US20030080832A1 (en) Single chip scale package
US20220190805A1 (en) Electronic component and method for manufacturing the same
JPH04150405A (ja) 表面弾性波フィルタ及びその製造方法
JP2023102573A (ja) 弾性波デバイスおよび弾性波デバイスの製造方法
JPH11136076A (ja) 圧電振動子
JP2023024082A (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
JPS6256012A (ja) フイルタ電極保護法
JP2002043889A (ja) ベアｓａｗチップの実装封止構造及び封止方法並びに高周波回路モジュール
JPH1188106A (ja) 弾性表面波素子の封止方法及びその封止構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081023

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090706

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090821

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110707