CN1315186C - 微型倒装晶体管的制造方法 - Google Patents

微型倒装晶体管的制造方法 Download PDF

Info

Publication number
CN1315186C
CN1315186C CNB2004100148344A CN200410014834A CN1315186C CN 1315186 C CN1315186 C CN 1315186C CN B2004100148344 A CNB2004100148344 A CN B2004100148344A CN 200410014834 A CN200410014834 A CN 200410014834A CN 1315186 C CN1315186 C CN 1315186C
Authority
CN
China
Prior art keywords
chip
electrode
transistor
emitter
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100148344A
Other languages
English (en)
Other versions
CN1571150A (zh
Inventor
王新潮
吴振江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology Management Co ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CNB2004100148344A priority Critical patent/CN1315186C/zh
Publication of CN1571150A publication Critical patent/CN1571150A/zh
Application granted granted Critical
Publication of CN1315186C publication Critical patent/CN1315186C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种微型倒装晶体管的制造方法,包括:1)硅外延片准备;2)硅外延片预氧化;3)预光刻:刻出集电极环状区域;4)预扩散:在集电极环状区域范围内,高浓度磷扩散,扩穿外延片外延层的厚度,使环状区域的N+与集电区衬底N+连通起来;5)一次光刻:刻基区;6)硼离子注入:用离子注入的方法,形成P型基区及集电结;7)二次光刻:刻发射区窗;8)发射区扩散:采用POCl3液态源作发射区磷扩散,形成发射区及发射结;9)制备的氮化硅保护层;10)刻引线孔;11)蒸铝:蒸发一层铝层;12)电极反刻:把集电极、基极、发射极三个铝电极刻蚀出来;13)微型凸起制作;14)硅片减薄;15)划片;16)倒装焊接;17)封装;18)切筋。本发明的晶体管薄、小、轻,且有良好的电流特性及散热特性。

Description

微型倒装晶体管的制造方法
技术领域:
本发明涉及一种微型倒装晶体管的制造方法。属晶体管封装技术领域。
背景技术:
随着电子产品如手表手机、数码相机等的进一步微小型化,对晶体管微小型化的要求也越来越高,在保证一定性能及可靠性的前提下,要求晶体管越薄、小、轻,越好。
图1为现有表面贴装双极型晶体管的封装结构示意图。由晶体管芯片1′、引线框架2′和塑封体3′组成。塑封体3′将晶体管芯片1′和引线框架2′包覆住。晶体管芯片1′的集电极、基极、发射极三个电极是从芯片上、下不同的表面引出。晶体管芯片1′用共晶焊接的方式焊接在引线框架2′(也称基片)上,连接芯片与引线框架的金线4′有较大的弧高5′,并有相当的跨度(宽度)6′。为了保证密封性及可靠性,塑封体3′四周必须有一定的厚度。
如此,整个表面贴装晶体管由于金线弧高及金线弧宽的影响及限制,而无法达到薄、小、轻的要求,无法达到接近芯片尺寸封装。
传统的用金丝线作内引线互连的工艺已不能满足要求。
发明内容:
本发明的第一目的在于克服上述不足,提供一种能降低封装尺寸,以达到薄、小、轻要求的微型倒装晶体管。
本发明的另一目的,在于提供一种可以做到接近芯片尺寸封装,晶体管芯片可增大,可以在很小尺寸的封装中做较大电流的微型倒装晶体管。
本发明的目的是这样实现的:一种微型倒装晶体管,包括晶体管芯片、引线框架和塑封体,塑封体将晶体管芯片和引线框架包覆住,晶体管芯片上设置有集电极、基极、发射极三个电极,引线框架上设置有相应的三个电极,其特点是晶体管芯片的集电极、基极、发射极三个电极都是从芯片同一表面引出,三个电极上均设置有微型凸起,晶体管芯片向下倒装,其表面的三个微型凸起与引线框架上相应的电极直接焊接。而不是用金线把两边电极连接起来。组装后三个微型凸起的厚度与金线弧高相比,相当薄,就没有金线弧高限制,可以减薄塑封体的厚度,同时由于没有金线弧宽限制,芯片可以做大,有可能做到接近芯片尺寸封装,在相同的塑封体内,做出电流较大的晶体管,达到薄、小、轻的要求。而且由于倒装晶体管芯片与引线框架直接焊接,可靠性更好。
由此可见,与现有金线焊接相比,本发明的塑封体表面与芯片及电极间有相当的空间,因此,可以减小塑封体厚度及长度(横向尺寸),减薄减小晶体管体积,以接近芯片尺寸封装,在一定的塑封体之内,尽量把芯片做得很大,可以做电流比原来大得多。
倒装晶体管的难点主要在芯片制造上,芯片制造主要有两个问题:一是改善晶体管的电流特性及散热特性;二是芯片上凸起的制作。
一般双极型晶体管的芯片是在一高浓度N+单晶片上,做一层N型外延层,在外延层上先用硼离子注入的方法做一个P型基区B′,同时形成集电结C″,然后在基区B′内一特定范围磷扩散,形成N+发射区E′及发射结E″,如图4所示,然后正面蒸铝,反刻铝形成发射极E,基极B,背面做多层金属形成集电极C。晶体管在工作时,发射结E″加正向电压,集电结C″加反向电压,发射区E′的电子扩散到基区B′,然后受集电结C″反向强电场吸引,进入集电区C′,垂直流过只有10个微米左右厚的外延层,便到高浓度低电阻率的衬底N+区,从集电极C流出(电流方向同图中电子流方向相反),因此有良好的电流特性及散热特性。而倒装晶体管,发射极E、基极B、集电极C三个电极都是从芯片同一表面引出的,如图5所示,倒装晶体管发射的电子,按箭头方向流动(电流方向相反),大部份越过集电结后,要通过长距离的横向流动,然后再流向表面集电极,由于集电区外延层是高阻的,比衬底电阻率高1000倍,电流通过时阻力比较大,因此电流性能比较差,同时集电结的热量也必须从表面集电极引出,且集电极接触面积比图4芯片背面集电极小得多,因此散热性能也比较差。
本发明的再一目的在于提供一种电流特性及散热特性良好的倒装晶体管芯片的制造方法。
本发明的再一目的是这样实现的:在一高浓度N+单晶片上,做一层N型外延层,在集电极C引出部位下面,先进行高浓度N+磷预扩散,把N型外延层扩穿,使集电极C与N+衬底连通起来,形成形状近似于一个无盖长方体容器全部内壁的N+等电位层,在这个等电位层到处都是集电极,电子流动可以认为是没有阻力,不需要时间的,再在外延层上先用硼离子注入的方法做一个P型基区,同时形成集电结,然后在基区内一特定范围磷扩散,形成N+发射区及发射结,然后正面蒸铝,反刻铝形成发射极E,基极B。这样,电子可以同原先一样,先就近到达基区底部衬底,然后迅速流到表面集电极流出。因此有良好的电流特性及散热特性。
附图说明:
图1为现有表面贴装晶体管的结构示意图。
图2为本发明微型倒装晶体管的结构示意图。
图3为本发明微型倒装晶体管接近芯片封装结构示意图。
图4为现有双极型晶体管的电流性能示意图。
图5为采用传统工艺制造的倒装晶体管电流性能示意图。
图6为采用本发明新工艺制造的倒装晶体管电流性能示意图。
图7为本发明倒装晶体管芯片示意图。
图8为本发明倒装晶体管管脚排列图。
具体实施方式:
如图2~3,本发明为一种微型倒装晶体管,主要由晶体管芯片1、引线框架2和塑封体3组成。塑封体3将晶体管芯片1和引线框架2包覆住。
晶体管芯片1设置有集电极、基极、发射极三个电极,引线框架2上设置有相应的三个镀银的电极,晶体管芯片1的集电极、基极、发射极三个电极都是从芯片1同一表面11引出,三个电极上均设置有铅锡微型凸起12、13、14,晶体管芯片1向下倒装,其表面11的三个微型凸起12、13、14与引线框架2上相应的电极直接焊接。
本发明的倒装晶体管芯片的制造方法为:在一高浓度N+单晶片上,做一层N型外延层,在集电极C引出部位下面,先进行高浓度N+磷预扩散,把N型外延层扩穿,使集电极C与N+衬底连通起来,形成形状近似于一个无盖长方体容器全部内壁的N+等电位层,在这个等电位层到处都是集电极,电子流动可以认为是没有阻力,不需要时间的,再在外延层上先用硼离子注入的方法做一个P型基区,同时形成集电结,然后在基区内一特定范围磷扩散,形成N+发射区及发射结,如图6所示,然后正面蒸铝,反刻铝形成发射极E,基极B。这样,电子可以同原先一样,先就近到达基区底部衬底,然后迅速流到表面集电极流出(参见图6中箭头流动方向)。
本发明的具体制造方法依次包括下列步骤:
1)硅外延片准备:采用N/N+掺砷外延片,在一高浓度N+单晶片上,做一层N型外延层;
2)硅外延片预氧化:因预扩散要把外延层扩穿,深度深,因此作为扩散掩蔽膜的氧化层应比较厚,采用水汽氧化,湿氧+干氧;
3)预光刻:刻出集电极环状区域。
4)预扩散:在集电极环状区域范围内,高浓度磷扩散,扩穿外延片外延层的厚度,使环状区域的N+与集电区衬底N+连通起来,形成一个近似于无盖长方体容器内表面的N+高浓度等电位区域。
主要工艺条件为1100~1150℃磷扩散,时间6~8小时,结深15~18μm。
5)一次光刻:刻基区,图7、8中虚线框范围内为基区。
6)硼离子注入:用离子注入的方法,形成P型基区及集电结。
主要工艺条件,注入能量为50kev~100kev,剂量为5×1015/cm2~10×1015/cm2,时间6~8小时,结深2.5~3μm。
7)二次光刻:刻发射区窗,图6、7中采用6条发射极条状结构。
8)发射区扩散:采用POCl3液态源作发射区磷扩散,形成发射区及发射结。
主要工艺条件为1050℃~1100℃磷扩散,t=(15~35)分通源+(15~35)分推进,结深1.5~2μm。
9)化学气相淀积:为了提高晶体管的可靠性及稳定性,在做金属化层之前进行钝化工艺,一般采用等离子体化学气相淀积的方法制备的氮化硅保护层。
10)刻引线孔(电极孔),用等离子刻蚀的方法,同时刻出发射极、基极、集电极引线孔;
11)蒸铝:蒸发一层厚度为1.2~1.5μm铝层,准备作金属电极用。
12)电极反刻:把集电极、基极、发射极三个铝电极刻蚀出来。
13)微型凸起制作:
(1)晶片上涂光刻胶;
(2)晶片光刻刻出铝焊区窗口;
(3)晶片第一次浸锌,铝与镀层金属锡铅形成的镀层金属是疏松的,必须先浸锌,浸锌是在强碱性的锌酸盐溶液中进行的,在去除铝焊区金属表面的氧化层的同时化学沉积一层锌,既可以防止氧化层的再生成,又可以作为粘附层,在其上化学镀其他金属。
(4)芯片二次浸锌,第一次浸锌形成的结晶较粗大而疏松,应局部去除,以使铝表面呈现均匀细致的活化状态,裸露的颗粒就成为再次浸锌的晶核,故所得二次浸锌层更加致密、均匀,从而增强了与铝的结合力,第一次浸锌层可用硝酸退除,经去离子水冲洗后在二次浸锌液中再次浸锌。
(5)化学镀镍:先化学镀镍,厚度为15~20μm作为中间过渡层,化学镀时镍沉积在电极处锌层上面。
(6)化学镀铅-锡,用60%铅-40%锡的铅锡溶液,沉积在镍电极之上,厚度为15~20μm。
(7)晶片去胶,因电极以外的区域,是光刻胶保护着的,去胶时,除电极处外所沉积的金属全部去掉,只有电极处形成铝-锌-镍-铅-锡的微型凸起。
(8)晶片凸起形成。
14)硅片减薄:因制作凸起,晶片不能过薄,因此减薄只能放在凸起制作后进行,要求硅片厚度减薄到0.15mm。
15)划片:把一个个管芯分割开来,并绑到兰膜上。
16)倒装焊接:倒装焊接机是由光学摄像对位系统,检拾热压超声焊头,精确定位承片台及显示屏等组成的精密设备,封装时,将欲倒装的引线框架放在承片台上,用检拾焊头检拾带有凸起的芯片,面朝下对着框架,一路光学摄像头对着凸起芯片面,一路光学摄像头对着框架上焊区,分别进行调准对位,并显示在屏上,待调准对位达到要求精度后,即可落下压焊头进行压焊,压焊头可加热,并带有超声,同时承片台对框架加热,在加热、加压、超声到设定的时间后就同时完成所有凸起与引线框架焊区的焊接。
17)封装:用包封压机注入塑料树脂把组装好的管子包封起来。
18)切筋:把封装好的管子一只只分离开。
19)测试:用自动测试机测试管子的电参数,合格品编带,淘汰不合格品。
为了更有效利用芯片面积,倒装晶体管,管脚排列与一般管脚排列有些不同,集电极C在芯片的一侧引出,如图8所示。

Claims (7)

1、一种微型倒装晶体管的制造方法,所述微型倒装晶体管包括晶体管芯片(1)、引线框架(2)和塑封体(3),塑封体(3)将晶体管芯片(1)和引线框架(2)包覆住,晶体管芯片(1)上设置有集电极、基极、发射极三个电极,引线框架(2)上设置有相应的三个电极,晶体管芯片(1)的集电极、基极、发射极三个电极都是从芯片(1)同一表面(11)引出,三个电极上均设置有微型凸起(12、13、14),晶体管芯片(1)向下倒装,其表面(11)的三个微型凸起(12、13、14)与引线框架(2)上相应的电极直接焊接,其制备方法:在一高浓度N+单晶片上,做一层N型外延层,在集电极C引出部位下面,先进行高浓度N+磷预扩散,把N型外延层扩穿,使集电极C与N+衬底连通起来,形成形状近似于一个无盖长方体容器全部内壁的N+等电位层,再在外延层上先用硼离子注入的方法做一个P型基区,同时形成集电结,然后在基区内一特定范围磷扩散,形成N+发射区及发射结,然后正面蒸铝,反刻铝形成发射极E,基极B,其特征在于其具体工艺步骤依次包括:
1)硅外延片准备:采用N/N+掺砷外延片,在一高浓度N+单晶片上,做一层N型外延层;
2)硅外延片预氧化;
3)预光刻:刻出集电极环状区域;
4)预扩散:在集电极环状区域范围内,高浓度磷扩散,扩穿外延片外延层的厚度,使环状区域的N+与集电区衬底N+连通起来,形成一个近似于无盖长方体容器内表面的N+高浓度等电位区域;
5)一次光刻:刻基区;
6)硼离子注入:用离子注入的方法,形成P型基区及集电结;
7)二次光刻:刻发射区窗;
8)发射区扩散:采用POCl3液态源作发射区磷扩散,形成发射区及发射结;
9)制备的氮化硅保护层;
10)刻引线孔:用等离子刻蚀的方法,同时刻出发射极、基极、集电极引线孔;
11)蒸铝:蒸发一层铝层;
12)电极反刻:把集电极、基极、发射极三个铝电极刻蚀出来;
13)微型凸起制作;
14)硅片减薄;
15)划片:把一个个管芯分割开来,并绑到兰膜上;
16)倒装焊接;
17)封装:用包封压机注入塑料树脂把组装好的管子包封起来;
18)切筋:把封装好的管子一只只分离开。
2、根据权利要求1所述的微型倒装晶体管的制造方法,其特征在于微型凸起制作依次包括下列步骤:
(1)晶片上涂光刻胶;
(2)晶片光刻刻出铝焊区窗口;
(3)晶片第一次浸锌,浸锌是在强碱性的锌酸盐溶液中进行的,在去除铝焊区金属表面的氧化层的同时化学沉积一层锌;
(4)芯片二次浸锌,第一次浸锌层用硝酸退除,经去离子水冲洗后在二次浸锌液中再次浸锌;
(5)化学镀镍:化学镀时镍沉积在电极处锌层上面;
(6)化学镀铅-锡,用铅锡溶液,铅锡沉积在镍电极之上;
(7)晶片去胶,去胶时,除电极处外所沉积的金属全部去掉,只有电极处形成铝-锌-镍-铅-锡的微型凸起。
(8)晶片凸起形成。
3、根据权利要求1所述的微型倒装晶体管的制造方法,其特征在于倒装焊接,即采用:封装时,将欲倒装的引线框架放在倒装焊接机的承片台上,用检拾焊头检拾带有凸起的芯片,面朝下对着框架,一路光学摄像头对着凸起芯片面,一路光学摄像头对着框架上焊区,分别进行调准对位,并显示在屏上,待调准对位达到要求精度后,即可落下压焊头进行压焊,压焊头加热,并带有超声,同时承片台对框架加热,在加热、加压、超声到设定的时间后就同时完成所有凸起与引线框架焊区的焊接。
4、根据权利要求1所述的微型倒装晶体管的制造方法,其特征在于在集电极C引出部位下面,进行高浓度N+磷预扩散的工艺条件为1100~1150℃磷扩散,时间6~8小时,结深15~18μm。
5、根据权利要求1所述的微型倒装晶体管的制造方法,其特征在于硼离子注入工艺条件:注入能量为50kev~100kev,剂量为5×1015/cm2~10×1015/cm2,时间6~8小时,结深2.5~3μm。
6、根据权利要求1所述的一种微型倒装晶体管的制造方法,其特征在于引线框架(2)上三个电极为镀银电极。
7、根据权利要求1所述的一种微型倒装晶体管的制造方法,其特征在于晶体管芯片(1)上三个微型凸起(12、13、14)为铅锡电极。
CNB2004100148344A 2004-05-01 2004-05-01 微型倒装晶体管的制造方法 Expired - Lifetime CN1315186C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100148344A CN1315186C (zh) 2004-05-01 2004-05-01 微型倒装晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100148344A CN1315186C (zh) 2004-05-01 2004-05-01 微型倒装晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN1571150A CN1571150A (zh) 2005-01-26
CN1315186C true CN1315186C (zh) 2007-05-09

Family

ID=34478623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100148344A Expired - Lifetime CN1315186C (zh) 2004-05-01 2004-05-01 微型倒装晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN1315186C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307699C (zh) * 2005-03-14 2007-03-28 西安交通大学 基于压接互连技术的电力电子集成模块的制备方法
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102366854A (zh) * 2011-09-22 2012-03-07 武汉昊昱微电子股份有限公司 一种晶振穿透焊接方法
CN108321141B (zh) * 2018-03-08 2023-12-26 信利光电股份有限公司 一种芯片的绑定结构和电子装置
CN111341650B (zh) * 2020-03-13 2023-03-31 天水天光半导体有限责任公司 一种减小三极管反向放大倍数的泡发射磷扩散工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86100522A (zh) * 1985-03-11 1986-09-10 三洋电机株式会社 双极晶体管
CN86100558A (zh) * 1985-04-19 1986-10-15 三洋电机株式会社 双极晶体管
US4751482A (en) * 1983-12-23 1988-06-14 Fujitsu Limited Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
CN1185660A (zh) * 1996-12-20 1998-06-24 日本电气株式会社 具有纵向型和横向型双极晶体管的半导体器件
CN1291375A (zh) * 1998-02-18 2001-04-11 埃普科斯股份有限公司 电子元件的制造方法,尤其是利用声表面波工作的表面波元件的制造方法
CN1357911A (zh) * 2000-11-16 2002-07-10 德克萨斯仪器股份有限公司 用于球栅阵列封装的薄膜组合上的倒装芯片
CN1447442A (zh) * 2002-03-27 2003-10-08 罗姆股份有限公司 一种双极型晶体管及应用它的半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751482A (en) * 1983-12-23 1988-06-14 Fujitsu Limited Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
CN86100522A (zh) * 1985-03-11 1986-09-10 三洋电机株式会社 双极晶体管
CN86100558A (zh) * 1985-04-19 1986-10-15 三洋电机株式会社 双极晶体管
CN1185660A (zh) * 1996-12-20 1998-06-24 日本电气株式会社 具有纵向型和横向型双极晶体管的半导体器件
CN1291375A (zh) * 1998-02-18 2001-04-11 埃普科斯股份有限公司 电子元件的制造方法,尤其是利用声表面波工作的表面波元件的制造方法
CN1357911A (zh) * 2000-11-16 2002-07-10 德克萨斯仪器股份有限公司 用于球栅阵列封装的薄膜组合上的倒装芯片
CN1447442A (zh) * 2002-03-27 2003-10-08 罗姆股份有限公司 一种双极型晶体管及应用它的半导体装置

Also Published As

Publication number Publication date
CN1571150A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
JP5789544B2 (ja) 伝導性組成物並びにこれを含むシリコン太陽電池及びその製造方法
CN102270722B (zh) 半导体发光装置
CN1177358C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
CN1947222A (zh) 无子底座的倒装芯片发光二极管器件
CN101075554A (zh) 半导体装置的制造方法
CN1901238A (zh) 发光二极管(led)无打线的封装结构
US20090050202A1 (en) Solar cell and method for forming the same
US20160300874A1 (en) Interconnect Structure for CIS Flip-Chip Bonding and Methods for Forming the Same
CN1877875A (zh) Led及制造方法
CN100501986C (zh) 半导体装置及其制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1315186C (zh) 微型倒装晶体管的制造方法
CN100414704C (zh) 平面倒装led集成芯片及制造方法
JP4759791B2 (ja) 光半導体素子とその製造方法
JP6060194B2 (ja) シリコン太陽電池の製造方法
US7264991B1 (en) Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6190947B1 (en) Silicon semiconductor rectifier chips and manufacturing method thereof
JP3407131B2 (ja) 半導体装置の製造方法
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1198011A (zh) 凸点电极间无短路且与电路板分离的半导体器件及制造工艺
CN1550041A (zh) 位于透明基片上的彩色图像传感器及其制造方法
CN1806327A (zh) 连接盘栅格阵列型封装
CN1396641A (zh) 覆晶接合结构与形成方法
US9231125B2 (en) Solar cell and method for producing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221115

Address after: 201201 room 111, building 1, No. 200, Jichuang Road, Pudong New Area, Shanghai

Patentee after: Changdian Technology Management Co.,Ltd.

Address before: 214431 No. 275 middle Binjiang Road, Jiangsu, Jiangyin

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070509

CX01 Expiry of patent term