DE69022146T2 - Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding". - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding".

Info

Publication number
DE69022146T2
DE69022146T2 DE69022146T DE69022146T DE69022146T2 DE 69022146 T2 DE69022146 T2 DE 69022146T2 DE 69022146 T DE69022146 T DE 69022146T DE 69022146 T DE69022146 T DE 69022146T DE 69022146 T2 DE69022146 T2 DE 69022146T2
Authority
DE
Germany
Prior art keywords
shock
frame
semiconductor chip
absorbing layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69022146T
Other languages
English (en)
Other versions
DE69022146D1 (de
Inventor
Kazuhisa Ikenoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69022146D1 publication Critical patent/DE69022146D1/de
Application granted granted Critical
Publication of DE69022146T2 publication Critical patent/DE69022146T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegenden Erfindung betrifft eine Halbleitereinrichtung, bei der ein Halbleiterchip auf dem Bett eines ersten Rahmens angebracht ist, sich das Spitzenende von jeder der inneren Zuleitungen eines zweiten Rahmens über dem Halbleiterchip befindet und die Bondierungs- Flecken des Halbleiterchips und die inneren Zuleitungen des zweiten Rahmens miteinander durch Bondierungsdrähte verbunden sind. Die vorliegende Erfindung betrifft auch ein Verfahren zur Herstellung dieser Art von Halbleitereinrichtung.
  • Von altbekannten Halbleitereinrichtungen gibt es einen Typ, bei dem ein Halbleiterchip auf dem Bett eines ersten Rahmens angebracht ist, sich das Spitzenende von jeder der inneren Zuleitungen eines zweiten Rahmens über dem Halbleiterchip befindet und die Bondierungs-Flecken des Halbleiterchips und die inneren Zuleitungen des zweiten Rahmens untereinander durch Bondierungs-Drähte verbunden sind. In dieser Art von Halbleitereinrichtung ist die Route oder der Weg, der sich von einer inneren Zuleitung des zweiten Rahmens erstreckt und zu dem entsprechenden Bondierungs-Klecken führt, lang. Für den Fall, daß dieser Weg lang ist, tritt Wasser kaum in das Innere der Halbleitereinrichtung ein, da in den meisten Fällen der Weg eine Wasserroute wird. Deshalb ist der voranstehend erwähnte Typ von Halbleitereinrichtungen vorteilhaft dahingehend, daß eine vergleichsweise klein bemessene Packung, gebildet aus einem abdichtenden Harz, für ein Gehäuse eines groß bemessenen Chips verwendet werden kann.
  • Allerdings sieht sich die Prozessorenherstellung der voranstehend erwähnten Halbleitereinrichtung den nachstehenden Problemen gegenüber gestellt.
  • Wenn die inneren Zuleitungen des zweiten Rahmens und ihre entsprechenden Bondierungs-Kissen oder Bondierungs-Flecken untereinander durch Bondierungs-Drähte verbunden werden, tendiert ein auf der Oberfläche des Halbleiterchips gebildeter Passivierungsfilm dazu, aufgrund der Bondierungs- Kraft zu brechen. Ein derartiger Sprung oder ein derartiges Brechen verschlechtert die Feuchtigkeit-Abweisung der Halbleitereinrichtung. Wenn ferner ein derartiger Sprung tief ist, kann es passieren, daß die Halbleiterelemente zerstört werden. Unter diesen Umständen sind herkömmliche Halbleitereinrichtungen des voranstehend erwähnten Typs im Betrieb nicht sehr zuverlässig und die Herstellungsausbeute von ihnen ist nicht sehr hoch.
  • Die EP-A-0 108 502 und EP-A-0 354 696 zeigen Isolationsschichten, die die Halbleiterschichten vor einer Beschädigung durch Bondierungs-Drähte oder innere Zuleitungen schützen kann.
  • Zur Lösung dieser Probleme hat der Erfinder der vorliegenden Erfindung in Erwägung gezogen, die Oberfläche des Halbleiterchips mit einem stoßdämpfenden Film zu beschichten. Um einen ausreichenden stoßdämpfenden Effekt zu erzielen, muß die Dicke des Films allerdings größer als ein gewisser Wert sein. Wenn der beschichtete Film zu dick ist, kontrahiert er sich während des Beschichtungsschritts. Da in diesem Fall der mit dem Film beschichtete Wafer einer physikalischen Spannung ausgesetzt wird, kann er sich wölben, was eine Beschädigung davon zu Folge hat.
  • Der Erfinder hat auch in Erwägung gezogen, einen stoßdämpfenden Film auf denjenigen Abschnitten des zweiten Rahmens zu bilden, der dem Halbleiterchip gegenüberliegt, um so einen Stoß ausreichend zu absorbieren oder zu dämpfen. Allerdings neigt der Übergang oder die Schnittstelle zwischen unterschiedlichen Materialien dazu, ein Wasserweg zu werden, entlang dem Wasser in das Innere einer harzvergossenen Halbleitereinrichtung eintritt. Wenn der stoß-dämpfende Film auf den zweiten Rahmen gebildet wird, wird deshalb nicht nur der Übergang zwischen dem vergossenen Harz und dem zweiten Rahmen, sondern auch der Übergang zwischen dem vergossenen Harz und dem stoß-dämpfenden Film ein Wasserweg oder eine Wasserroute.
  • Somit kann Wasser leicht in das Innere einer Halbleitereinrichtung eintreten, wenn diese Halbleitereinrichtung einen auf dem zweiten Rahmen beschichteten stoß-absorbiernden Film aufweist.
  • Demzufolge ist es eine Aufgabe der vorliegenden Erfindung, die Anwendung eines Stoßes zu vermeiden, wenn eine Bondung auf einem Halbleiterchip durchgeführt wird, um eine Halbleitereinrichtung herzustellen. Eine andere Aufgabe der vorliegenden Erfindung besteht darin, sowohl die Zuverlässigkeit als auch die Herstellungsausbeute der herzustellenden Halbleitereinrichtungen zu verbessern.
  • Um diese Aufgaben zu lösen, sieht die vorliegenden Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung vor, wobei das Verfahren die folgenden Schritte umfaßt:
  • Anbringen einer Schicht aus stoß-dämpfenden elektrisch isolierendem Material an einem vorgegebenen Abschnitt auf einer Seite eines plattenartigen zweiten Zuleitungsrahmenmaterials;
  • Stanzen des zweiten Zuleitungsrahmenmaterials, mit dem angebrachten stoß-dämpfenden Schichtmaterial, in eine vorgegebene Form, um dadurch einen zweiten Zuleitungsrahmen mit einer Vielzahl von inneren Zuleitungen und einer wenigstens auf das Spitzenende jeder inneren Zuleitung angebrachten stoß-absorbierenden Schicht zu bilden;
  • Herstellen eines ersten Zuleitungsrahmens mit einem Chip- Halterungsbett; Anbringen eines Halbleiterchips mit einer Vielzahl von Bondierungs-Flecken auf der Oberfläche gegenüberliegend seiner Anbringungsoberfläche auf dem Bett;
  • Einstellen der Position des zweiten Zuleitungsrahmens, so daß die inneren Zuleitungen des zweiten Zuleitungsrahmens über der gegenüberliegenden Oberfläche des Halbleiterchips angeordnet sind und so, daß die stoß-dämpfende Schicht der gegenüberliegenden Oberfläche des Halbleiterchips zugekehrt ist; und
  • Verbinden von jeweiligen der Bondierungs-Flecken des Halbleiterchips mit jeweiligen der spitzen Enden der inneren Zuleitungen durch Bondierungs-Drähte.
  • In einer so hergestellten Halbleitereinrichtung wird die stoß-absorbierende Schicht auf demjenigen Oberflächenabschnitt der inneren Zuleitung gebildet, der dem Halbleiterchip zugekehrt ist. Da die stoß-absorbierende Schicht zum Absorbieren eines Stoßes dient, der auf den Halbleiterchip während einer Bondierungs-Operation angewendet werden kann, wird verhindert, daß der Halbleiterchip bricht oder das Halbleiterelement beschädigt wird. Es sei auch darauf hingewiesen, daß die stoß-absorbierende oder stoßdämpfende Schicht nur an einem Abschnitt gebildet ist, an der sie notwendig ist und daß die stoß-absorbierende Schicht der Außenseite nicht ausgesetzt ist, nachdem der Halbleiterchip durch eine Gießharzschicht abgedichtet ist. Da deshalb der Übergang zwischen der stoß-dämpfenden Schicht und einem Element in Kontakt damit kein Wasserweg wird, kann verhindert werden, daß sich ein elektrisches Leck aus der Bereitstellung der stoß-absorbierenden Schicht ergibt.
  • Diese Erfindung läßt sich aus der folgenden eingehenden Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen vollständiger verstehen.
  • In den Zeichnungen zeigen:
  • Figuren 1A bis 1D Ansichten, die die Schritte eines Beispiels eines Prozesses zeigen, mit dem eine Halbleitereinrichtung der vorliegenden Erfindung hergestellt wird.
  • Wie in Figur 1A gezeigt, wird ein plattenartiges zweites Rahmenmaterial 36 erstellt. Dieses Material 36 ist eine Fe- Ni-Legierung, beispielsweise eine 42-Legierung, Cu oder dergleichen. Ein blattartiges stoßabsorbierendes Schichtmaterial 52 wird auf einen vorgegebenen Abschnitt auf einer Seite des plattenartigen zweiten Rahmenmaterials 36 aufgebracht. Irgendeine Art von Material kann für das stoßabsorbierende Schichtmaterial 52 verwendet werden, vorausgesetzt, daß es ein elektrischer Isolator ist und beständig gegenüber einer derartigen Wärmeerzeugung ist, die in der Erwärmungsatmosphäre erzeugt wird, die bei dem Herstellungsprozess der Halbleitereinrichtung verwendet wird. Für das stoßabsorbierende Schichtmaterial 52 kann Epoxidharz verwende werden, aber Polyamidharz wird bevorzugt. Die Dicke des stoß-absorbierenden Schichtmaterials 52 liegt vorzugsweise im Bereich von 30 bis 50 um. Die Anwendung des stoßabsorbierenden Schichtmaterials auf das zweite Rahmenmaterial wird beispielsweise durch die Anhaftung oder Klebung ausgeführt, die in einem Druckprozeß verwendet wird.
  • Das zweite Rahmenmaterial 36, mit dem angebrachten stoßabsorbierenden Schichtmaterial 52, wird in eine vorgegebene Form gestanzt, um dadurch einen zweiten Rahmen 30 zu bilden (der durch die schrägen Linien in den Figuren angezeigt ist) Wie in Figur 1B gezeigt, weist der zweite Rahmen 30 innere Zuleitungen 32 und stoß-absorbierende Schichten 50 auf, die an wenigstens dem spitzen Ende 34 jeder inneren Zuleitung 32 angehaftet sind. Das zweite Rahmenmaterial 36 wird von der Seite, an der das stoß-absorbierende Schichtmaterial 52 angebracht ist, gestanzt bzw. gelocht, da das Stanzen von dieser Seite keinen Grat hinterläßt.
  • Als nächstes wird ein erster Rahmen 10 mit einem Bett 12 erstellt, wie in Figur 1C gezeigt. Ein Halbleiterchip 20 mit Bondierungs-Flecken 22 wird auf dem Bett 12 angebracht. In diesem Zustand wird die Position des zweiten Rahmens 30 eingestellt, so daß sich die inneren Zuleitungen 32 des zweiten Rahmens 30 über dem Halbleiterchip 20 befinden und so, daß die stoß-absorbierenden Schichten 50 der Oberfläche des Halbleiterchips 20 zugekehrt sind. Nachdem die Position des zweiten Rahmens 30 in dieser Weise eingestellt ist, werden der erste Rahmen 10 und der zweite Rahmen 30 durch Punktschweißung zusammenbondiert. Danach werden die Bondierungs-Flecken 22 des Halbleiterchips 20 mittels Bondierungs-Drähten 40 mit den spitzen Enden 34 der entsprechenden inneren Zuleitungen 32 des zweiten Rahmens 30 verbunden, der sich über dem Halbleiterchip 20 befindet.
  • Zuletzt wird eine abdichtende Harzschicht 60 für den Bereich vorgesehen, der durch die Linien mit zwei Punkten und einem Strich in den Figuren bezeichnet ist. Durch diese abdichtende Harzschicht werden der erste Rahmen 10, der Halbleiterchip 20, der zweite Rahmen 30, die Bondierungs-Drähte 40 und die stoß-absorbierenden Schichten 50 abgedichtet und gesichert.
  • Wie in den Figuren 1C und 1D gezeigt, umfaßt eine in der voranstehend erwähnten Weise hergestellte Halbleitereinrichtung: einen ersten Rahmen 10 mit einem Bett 12; einen Halbleiterchip 20, der auf dem Bett 12 angebracht ist und einen Bondierungs-Flecken 22 aufweist; einen zweiten Rahmen 30 mit einer über dem Halbleiterchip 20 angeordneten inneren Zuleitung; einen Bondierungs-Draht 40, der den Bondierungs-Flecken 22 des Halbleiterchips 20 mit dem spitzen Ende 34 der inneren Zuleitung 32 verbindet; und eine stoßabsorbierende Schicht 50, die an wenigstens demjenigen Oberflächenabschnitt des spitzen Endes 34 der inneren Zuleitung 32 angehaftet ist, der auf den Halbleiterchip 20 zugekehrt ist.
  • Bezugszeichen sind in den Ansprüchen nur zum Zwecke einer Bezugnahme eingebaut und verändert den Umfang nicht.

Claims (5)

1. Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend die folgenden Schritte:
Anbringen einer Schicht aus stoß-absorbierendem elektrisch isolierendem Material (52) an einen vorgegebenen Abschnitt auf einer Seite eines plattenartigen zweiten Zuleitungsrahmenmaterials (36);
Stanzen des zweiten Zuleitungsrahmenmaterials (36), mit dem angebrachten stoß-absorbierenden Schichtmaterial (52), in eine vorgegebene Form, um dadurch eine zweiten Zuleitungsrahmen (30) mit einer Vielzahl von inneren Zuleitungen (32) und eine auf wenigstens das Spitzenende (34) jeder inneren Zuleitung (32) angebrachten stoß- absorbierenden Schicht (50) zu bilden;
Erstellen eines ersten Zuleitungsrahmens (10) mit einem Chiphalterungs-Bett (12);
Anbringen eines Halbleiterchips (20) mit einer Vielzahl von Bondierungs-Flecken (22) auf die Oberfläche, die der Anbringungsoberfläche davon auf dem zweiten Bett (12) gegenüberliegt;
Einstellen der Position des zweiten Zulassungsrahmens (30), so daß sich die inneren Zuleitungen (32) des zweiten Zuleitungsrahmens (30) über der gegenüberliegenden Oberfläche des Halbleiterchips (32) efinden und so, daß die stoß-absorbierende Schicht (50) der gegenüberliegenden Oberfläche des Halbleiterchips (20, zugekehrt ist; und
Verbinden von jeweiligen der Bondierungsflecken (22) des Halbleiterchips (20) mit jeweiligen der spitzen Enden (34) der inneren Zuleitungen (32) durch Bondierungs- Drähte (4).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Anbringungsschritt einen Schritt einer Anhaftung des stoß-absorbierenden Schichtmaterials (32) an das zweite Rahmenmaterial (36) unter Verwendung eines Klebemittels umfaßt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Anbringungsschritt einen Schritt einer Anhaftung des stoß-absorbierenden Schichtmaterials (32) an dem zweiten Rahmenmaterial (36) durch Drucken umfaßt.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß es ferner folgenden Schritt umfaßt Harzvergießen des ersten Rahmens (10), des Halbleiterchips (20), des zweiten Rahmens (30), des Bondierungs-Drahts (40) und der stoß-absorbierenden Schicht (50).
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Stanzschritt einen Schritt eines Stanzens des zweiten Rahmenmaterials (36) von der Seite, an der das stoß-absorbierende Schichtmaterial (52) angebracht ist, umfaßt.
DE69022146T 1989-06-28 1990-06-05 Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding". Expired - Fee Related DE69022146T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163686A JPH0650749B2 (ja) 1989-06-28 1989-06-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69022146D1 DE69022146D1 (de) 1995-10-12
DE69022146T2 true DE69022146T2 (de) 1996-03-21

Family

ID=15778670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69022146T Expired - Fee Related DE69022146T2 (de) 1989-06-28 1990-06-05 Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding".

Country Status (4)

Country Link
EP (1) EP0410116B1 (de)
JP (1) JPH0650749B2 (de)
KR (1) KR930009014B1 (de)
DE (1) DE69022146T2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
US9859680B2 (en) 2013-12-17 2018-01-02 Lasermax, Inc. Shock resistant laser module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69022146D1 (de) 1995-10-12
EP0410116A3 (en) 1992-05-06
KR910001958A (ko) 1991-01-31
JPH0650749B2 (ja) 1994-06-29
EP0410116B1 (de) 1995-09-06
JPH0330344A (ja) 1991-02-08
KR930009014B1 (ko) 1993-09-18
EP0410116A2 (de) 1991-01-30

Similar Documents

Publication Publication Date Title
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
DE4019848C2 (de) Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69518958T2 (de) Spritzgegossene BGA-Packung
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69217772T2 (de) Halbleiteranordnung vom Dünntyp
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE69008702T2 (de) Halbleiterpackung mit von Trägern trennbaren Leitern.
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE10236689A1 (de) Halbleitervorrichtung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE19518753A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69417329T2 (de) In Harz versiegelte Halbleiteranordnung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE19737261A1 (de) Leiterrahmen für gekapselte integrierte Schaltkreise
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE69022146T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding".
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee