WO2004051745A2 - Elektronisches bauelement mit mehreren chips und verfahren zur herstellung - Google Patents

Elektronisches bauelement mit mehreren chips und verfahren zur herstellung Download PDF

Info

Publication number
WO2004051745A2
WO2004051745A2 PCT/DE2003/003769 DE0303769W WO2004051745A2 WO 2004051745 A2 WO2004051745 A2 WO 2004051745A2 DE 0303769 W DE0303769 W DE 0303769W WO 2004051745 A2 WO2004051745 A2 WO 2004051745A2
Authority
WO
WIPO (PCT)
Prior art keywords
chips
cover
base plate
chip
component according
Prior art date
Application number
PCT/DE2003/003769
Other languages
English (en)
French (fr)
Other versions
WO2004051745A3 (de
Inventor
Ulrich Bauernschmitt
Veit Meister
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Publication of WO2004051745A2 publication Critical patent/WO2004051745A2/de
Publication of WO2004051745A3 publication Critical patent/WO2004051745A3/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the chips can in particular be electroacoustic (for example at least one thin-film resonator working with bulk acoustic waves or at least one with acoustic
  • the chip CH1 (applied to the base plate BP in the flip-chip technology) can in particular be a surface-sensitive chip which has non-encapsulated or non-mechanically protected active component structures on the surface facing the base plate.
  • This can be, for example, a chip working with surface acoustic waves Be (surface wave component), which has a piezoelectric substrate and arranged on this substrate, facing the base plate in Figure 1, electrically conductive structures (component structures).
  • the electrically conductive structures in a surface acoustic wave device realize in particular active electroacoustic structures, for.
  • interdigital transducers or reflectors which are electrically connected via electrical contacts (not shown here) and the bumps BU to the base plate BP.

Abstract

Die Erfindung betrifft ein elektronisches Bauelement mit mehreren Chips (CH1, CH2), die auf einer Basisplatte (BP) angeordnet sind und mit dieser mittels unterschiedlicher Verbindungstechniken, z. B. Flip-Chip-Technik, Surface Mounted Design oder Drahtbondtechnik elektrisch verbunden sind. Die Erfindung schlägt eine Verkapselung der Chips (individuell oder als Gruppe aus zumindest zwei Chips) mit einer Abdeckung (AB) sowie ein Verfahren zur Herstellung vor.

Description

Beschreibung
Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
Die Erfindung betrifft ein elektronisches Bauelement mit mehreren Chips, die auf einer Basisplatte angeordnet sind und mit dieser und miteinander elektrisch verbunden sind. Die Chips erfüllen in einem auf diese Weise aufgebauten Modul jeweils eine bestimmte Funktionalität hinsichtlich der Verarbeitung ankommender bzw. ausgehender elektrischer Signale, z. B. die Funktionalität eines Filters, einer Sende- Empfangsweiche oder eines Verstärkers.
Es ist bekannt, daß ein oder mehrere Chips mit einer
Basisplatte beispielsweise mittels Drahtbondtechnik, Surface Mounted Design (Oberflächenmontage) oder Flip-Chip-Technik elektrisch verbunden werden können. Es ist möglich, daß mehrere auf die Basisplatte in gleicher Technik (vorzugsweise auch im gleichen Verfahrensschritt) aufgebrachte Chips individuell oder gemeinsam verkapselt werden. Bekannt sind z. b. drahtgebondete Chips, die auf einer Basisplatte montiert und gemeinsam mit einem Metalldeckel überdeckt sind.
Möglich ist auch, daß die Chips in verschiedenen Verfahrensschritten und auch in verschiedenen Verbindungstechniken auf die Basisplatte aufgebracht werden. Dabei werden als Chips dicht gegen die Umwelteinflüsse verkapselte elektronische Einzelkomponenten eingesetzt. Die einzeln verkapselten Komponenten (Chips) haben beim Aufbau eines modularen Bauelements allerdings den Nachteil, daß sie wesentlich mehr Platz in Anspruch nehmen als die „nackten" Chips. Es ist bekannt, daß die „nackten" Chips (insbesondere Halbleiterchips mit integrierten Schaltungselementen) auf der Basisplatte montiert und mit einer Vergußmasse verkapselt werden. Diese Lösung kann allerdings bei Verkapselung oberflächensensitiver Chips, d. h. Chips mit auf der Oberfläche freiliegenden, mechanisch nicht geschützten Bauelementstrukturen, insbesondere SAW- und BAW- Bauelementstrukturen (SAW = Surface Acoustic Wave, BAW = Bulk Acoustic Wave) , nicht eingesetzt werden.
Aufgabe dieser Erfindung ist es, ein elektronisches Bauelement mit mehreren auf einer Basisplatte angeordneten Chips, darunter oberflächensensitiven Chips, die mit dieser in verschiedenen Verbindungstechniken elektrisch verbunden und dicht gegen die Umwelteinflüsse verkapselt sind, anzugeben, das sich durch einen geringen Platzbedarf und hohe Zuverlässigkeit auszeichnet und das in einem einfach durchzuführenden Herstellungsverfahren gefertigt werden kann.
Diese Aufgabe wird durch ein elektronisches Bauelement gemäß Anspruch 1 gelöst. Vorteilhafte Varianten und Weiterbildungen der Erfindung gehen aus weiteren Ansprüchen hervor.
Die Erfindung gibt ein elektronisches Bauelement an, das mehrere auf der Oberfläche einer Basisplatte angeordnete
Chips umfaßt, die miteinander und mit der Basisplatte elektrisch verbunden sind. Zumindest einer der Chips weist dabei freiliegende elektroakustische und/oder elektromechanische Bauelementstrukturen auf. Dabei sind zumindest zwei von den Chips in verschiedenen
Verbindungstechniken, ausgewählt aus Flip-Chip-Technik, Surface Mounted Design (SMD) oder Drahtbondtechnik, mit der Basisplatte elektrisch verbunden. Die Chips sind mittels einer kappenförmigen Abdeckung verkapselt, die zumindest für einen Chip einen Hohlraum bildet und mit der Basisplatte dicht abschließt. In einer weiteren Ausführungsform umfaßt das erfindungsgemäße Bauelement mindestens zwei Chips mit in verschiedenen Technologien (z. B. SAW, MEMS oder BAW) hergestellten oberflächensensitiven Bauelementestrukturen, die mittels eines geeigneten Verfahrens mit der Basisplatte elektrisch verbunden sind. Die in verschiedenen Technologien (z. B. SAW bzw. BAW) hergestellten Chips können auch in gleicher Verbindungstechnik montiert sein.
Das erfindungsgemäße Bauelement hat gegenüber bekannten modular aufgebauten Bauelementen den Vorteil, daß „nackte" Chips auf der Basisplatte montiert sind, die nicht einzeln für sich verkapselt sind, sondern (jeweils einzeln, in Gruppen oder insgesamt) erst mit der Basisplatte eine gemeinsame Häusung bilden. Bei der Bestückung der Basisplatte mit den „nackten" Chips wird im Vergleich zu den einzeln verkapselten Chips der Platzbedarf gering gehalten.
Zumindest einer der Chips weist zumindest eine dielektrische bzw. piezoelektrische Schicht und zumindest eine strukturierte Metallisierungsebene auf.
Die Chips können insbesondere elektroakustische (z. B. zumindest einen mit akustischen Volumenwellen arbeitenden Dünnschichtresonator oder zumindest einen mit akustischen
Oberflächenwellen arbeitenden Interdigitalwandler) und/oder elektromechanische (z. B. zumindest einen elektromechanischen
Sensor oder einen mikromechanischen Schalter)
Bauelementstrukturen, die im folgenden als oberflächensensitive Bauelementstrukturen bezeichnet werden, aufweisen. Darüber hinaus können die Chips aktive (z. B. einen Transistor) und/oder passive (z. B. eine Kapazität, eine Induktivität oder einen Widerstand) Bauelementstrukturen aufweisen. Einer der Chips oder ein Teil der Chips kann beispielsweise eine diskrete elektronische Einzelkomponente
(z. B. Diode, Transistor, Kapazität, Induktivität oder
Widerstand) sein. Auch beliebige Kombinationen der hier genannten Bauelementstrukturen im Rahmen des erfindungsgemäßen Bauelements sind möglich.
In der bevorzugten Variante der Erfindung weist zumindest einer der genannten Chips auf seiner Oberfläche angeordnete oberflächensensitive Bauelementstrukturen auf, die beispielsweise nicht mechanisch geschützt sind. Die erfindungsgemäße Verkapselung bietet insbesondere für nicht geschützte oberflächensensitive Bauelementstrukturen (z. B. Oberflächenwellenkomponenten, Dünnschichtresonatoren, Sensoren, elektromechanische Sensoren) und/oder nicht geschützte elektromechanische Bauelementstrukturen (z. B. mikromechanische Schalter) der Chips Schutz vor äußerer mechanischer Einwirkung, Kurzschluß, Kontamination und/oder Korrosion durch eindringende Feuchte oder Chemikalien.
Möglich ist es auch, die Bauelementstrukturen durch eine zusätzliche Schutzkappe zu überdecken. Darüber hinaus ist es möglich, daß ein Teil der Chips bereits verkapselte Einzelkomponenten sind oder solche Komponenten enthält.
Die Abdeckung kann aus einem (vorzugsweise hermetisch dichten) organischen Material bestehen. In einer vorteilhaften Ausführungsform der Erfindung umfaßt die Abdeckung eine Metallschicht. Die eine Metallschicht umfassende Abdeckung kann beispielsweise für einen der Chips, für Chipgruppen, für alle Chips, verkapselte SMD Komponenten oder Gruppen dieser, oder Kombinationen dieser mit Chips oder Chipgruppen als Schirmung gegenüber elektromagnetischer Strahlung dienen.
Es ist möglich, daß die Abdeckung aus einem Verbund aus mehreren Schichten, z. B. einer Metallschicht und einer isolierenden Schicht, vorzugsweise einer Kunststoffolie, gebildet ist. Die isolierende Schicht ist dabei vorzugsweise auf der zu den Chips gewandten Seite der Abdeckung angeordnet. Des weiteren ist es möglich, daß auf der Metallschicht eine Schicht aus Siliziumoxid angeordnet ist.
In einer weiteren Variante der Erfindung ist die Abdeckung als eine vorgeprägte Metallfolie ausgeführt. Die Metallfolie kann dabei insbesondere Ausbuchtungen zur Aufnahme von den Chips aufweisen. Die zu den Chips gewandte Oberfläche der Abdeckung kann eine isolierende Schicht, z. B. eine Schutzlack-Schicht, oder (ggf. auch teilweise) eine Schicht aus Lot, Lötpaste oder Kleber aufweisen.
Es kann erfindungsgemäß vorgesehen sein, auf der Oberfläche der Basisplatte einen elektrisch leitenden, lötfähigen oder schweißbaren Rahmen anzuordnen, der einen oder mehrere Chips umschließt, und mit dem die Metallfolie dicht abschließt, wobei die genannten Chips dadurch (hermetisch dicht) verkapselt werden.
Die Aufgabe der Erfindung wird darüber hinaus durch ein Verfahren zur Herstellung des erfindungsgemäßen Bauelements gelöst . Das erfindungsgemäße Verfahren umfaßt folgende Schritte. Zuerst werden nicht verkapselte Chips und die Basisplatte, die mit einem auf ihrer Oberfläche angeordneten, einen oder mehrere Chips umfassenden, elektrisch leitenden Rahmen versehen sein kann, bereitgestellt. Die Chips werden auf die Basisplatte montiert, z. B. durch Kleben oder Flip- Chip-Montage. Zwischen der Basisplatte und den Chips werden (z. B. mittels Reflow Löten, Löten, Drahtbonden oder Schweißen) elektrische Verbindungen hergestellt. Eine vorzugsweise als geprägte Metallfolie ausgeführte Abdeckung wird bereitgestellt und in Kontakt mit der Oberfläche der Basisplatte gebracht, so daß eine Abdeckung aller Chips erfolgt, wobei die Abdeckung den jeweiligen Chip oder eine Gruppe von Chips umgibt und außerhalb der vom Chip bzw. der Chipgruppe bedeckten Fläche dicht mit der Oberfläche der Basisplatte abschließt.
Im Gegensatz zu bekannten Verfahren beschreibt die Erfindung die hermetische Verkapselung oberflächensensitiver Chips und deren elektrische Kontaktierung innerhalb des Bauteils, wobei gleichzeitig entweder in verschiedener Technologie hergestellte oberflächensensitive Chips eingesetzt werden und/oder gleichzeitig verschiedene Verbindungstechnologien für die elektrische Anbindung zum Einsatz kommen.
In einer vorteilhaften erfindungsgemäßen Verfahrensvariante wird der eine lδtfähige Schicht umfassende Rahmen mit der Abdeckung in Kontakt gebracht und anschließend verlötet. Möglich ist es auch, den Rahmen mit der auf der Innenseite eine lötfähige Schicht aufweisenden Abdeckung zu kontaktieren und anschließend zu verlöten.
Des Weiteren ist es möglich, nach der Verkapselung der Chips die Abdeckung so zu strukturieren, daß mehrere miteinander nicht verbundene Teile der Abdeckung entstehen, welche jeweils einen Chip, eine Einzelkomponente oder eine Gruppe dieser überdecken und dabei verkapseln.
Das erfindungsgemäße Verfahren läßt es zu, auch nicht verkapselte Chips als Bausteine beim Aufbau eines elektronischen Moduls einzusetzen. Dabei erfolgt die Verkapselung der auf die Basisplatte aufgebrachten Chips in einem gemeinsamen Verfahrensschritt, so daß die Verfahrensschritte zur Verkapselung der Einzelkomponenten bei der Herstellung dieser Komponenten erspart werden können.
Im Folgenden wird die Erfindung anhand von
Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert. Die Figuren dienen dabei nur der Erläuterung und sind nicht maßstabsgetreu. Gleiche oder gleich wirkende Elemente sind mit gleichen Bezugszeichen bezeichnet .
Figur 1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen Bauelements im schematischen Querschnitt
Figuren 2 bis 12 zeigen vorteilhafte Ausführungsformen eines erfindungsgemäßen Bauelements Figur 1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen Bauelements im schematischen Querschnitt. Das Bauelement umfaßt eine Basisplatte BP, einen ersten und einen zweiten Chip (Bezugszeichen CH1 bzw. CH2) , die auf dieser Basisplatte angeordnet und mit ihr mittels Bumps BU bzw. Bonddrähten BD elektrisch verbunden sind. Die Chips CH1, CH2 sind durch eine Abdeckung AB abgedeckt, die außerhalb der von den Chips bedeckten Bereiche dicht mit der Oberfläche der Basisplatte abschließt und so eine hermetische Abdichtung realisiert.
Die Basisplatte weist in der hier dargestellten Ausführungsform zwei dielektrische Schichten auf, zwischen denen eine Metallisierungsebene ME angeordnet ist. Weitere Metallisierungsebenen sind auf der Oberseite und der
Unterseite der Basisplatte vorgesehen. Die Metallisierungsebenen umfassen strukturierte Leiterbahnen und sind miteinander und mit den Chips CH1, CH2 in an sich bekannter Weise mittels in den dielektrischen Schichten angeordneten Durchkontaktierungen DKl, DK2 verbunden. Die Leiterbahnen der
Metallisierungsebenen können beispielsweise auch Anschlußflächen (auf der Oberseite der Basisplatte) oder integrierte Schaltungselemente IE realisieren, z. B. eine Kapazität, eine Induktivität oder eine Leitung. Die unterste Metallisierungsebene umfaßt die Außenkontakte AK. Auf der
Oberfläche der Basisplatte (in der obersten Metallisierungsebene) sind hier nicht dargestellte elektrische Anschlüsse zum Ankontaktieren der Chips vorgesehen. In der bevorzugten Variante der Erfindung bestehen die dielektrischen Schichten aus einem keramischen Material oder einem Kunststoff.
Der (in der Flip-Chip-Technik auf die Basisplatte BP aufgebrachte) Chip CH1 kann insbesondere ein oberflächensensitiver Chip sein, der auf der zur Basisplatte gewandten Ober- fläche nicht verkapselte bzw. nicht mechanisch geschützte aktive Bauelementstrukturen aufweist. Dies kann beispielsweise ein mit akustischen Oberflächenwellen arbeitender Chip (Oberflächenwellen-Bauelement) sein, der ein piezoelektrisches Substrat und auf diesem Substrat angeordnete, in Figur 1 zur Basisplatte gewandte, elektrisch leitende Strukturen (Bauelementstrukturen) aufweist. Die elektrisch leitenden Strukturen bei einem Oberflächenwellen- Bauelement realisieren insbesondere aktive elektroakustische Strukturen, z. B. Interdigitalwandler oder Reflektoren, die über hier nicht dargestellte elektrische Kontakte und die Bumps BU mit der Basisplatte BP elektrisch verbunden sind. In einer weiteren Variante der Erfindung kann der Chip CHl ein mit akustischen Volumenwellen arbeitender Chip sein, der ein Trägersubstrat und auf dem Trägersubstrat angeordnete mit akustischen Volumenwellen arbeitende Resonatoren enthält. Möglich ist es auch, daß der Chip CHl sowohl die mit akustischen Volumenwellen arbeitenden Resonatoren als auch die oben erwähnten mit akustischen Oberflächenwellen arbeitenden Komponenten aufweist, die beispielsweise zumindest einen Teil eines Filters realisieren. Möglich ist auch, daß der Chip CHl Sensor- oder MEMS-Komponenten aufweist (MEMS = Micro Electromechanical Sensor) . Die hier genannten
BauelementStrukturen bzw. Komponenten können im Chip CHl bzw. auf der Chipoberfläche auch beliebig kombiniert werden.
Der (in der Drahtbondtechnik auf die Basisplatte BP aufgebrachte) Chip CH2 ist mit einer Vergußmasse VM
(vorzugsweise aus Harz, insbesondere Epoxidharz) Übergossen. Die Abdeckung AB liegt auf der vorzugsweise ausgehärteten Vergußmasse VM auf und schließt mit der Oberfläche der Basisplatte BP dicht ab. Die Abdeckung AB ist vorzugsweise eine hermetisch dichte und flexible Folie, die wie in der
Figur 2 angedeutet auch mehrlagig sein kann. Die hermetische Dichtigkeit kann auch durch nachträgliches aufsputtern einer hermetisch dichten Schicht auf die Folie (vorzugsweise Metall, z.B. Cu) hergestellt werden.
Figur 2 zeigt eine vorteilhafte Variante der Erfindung mit einem wie in Figur 1 schon erklärt in Flip-Chip-Technik auf die Basisplatte aufgebrachten Chip CHl und einem in SMD- Technik (SMD = Surface Mounted Design) mittels SMD-Kontakten SM aufgebrachten Chip CH2. Die Chips sind mittels der Abdeckung AB verkapselt, die hier einen Verbund mit einer Metallschicht MF1 und einer darunter angeordneten dielektrischen Schicht KF (vorzugsweise aus Kunststoff) darstellt. Da die Metallschicht einen hermetisch dichten Abschluß mit der Basisplatte gewährleistet, kann die dielektrische Schicht auch aus einem nicht hermetisch dichten Material gewählt sein. Möglich ist auch, daß der hermetisch dichte Abschluß mittels einer zusätzlichen, auf der Abdeckung aufgetragenen weiteren Schicht, insbesondere einer Siliziumoxid-Schicht zustande kommt. Die Chips CHl und CH2 sind in Figur 1 und 2 durch die Abdeckung individuell verkapselt .
Es ist möglich, daß die Abdeckung AB bei individueller Verkapselung der Chips beispielsweise durch Lasern oder Ätzen so strukturiert wird, daß Teile ABI, AB2 der Abdeckung, die jeweils einen Chip oder eine Chipgruppe verkapseln, voneinander getrennt werden (siehe z. B. Figuren 3 und 4) . Die Metallschicht oder -folie jedes der Teile ABI, AB2 der Abdeckung kann dann mit einem elektrischen Potential verbunden werden, z. B. so, daß sie auf verschiedenen Potentialen liegen. Diese Lösung hat besondere Vorteile bei Bauelementen, die im Mobilfunk eingesetzt werden und insbesondere eine gute Isolation zwischen einem Sende- bzw. einem Empfangssignal gewährleisten sollen. In diesem Fall ist es zweckmäßig, daß die Teile ABI bzw. AB2 der Abdeckung jeweils mit der Masse des Sende- bzw. des Empfangspfades verbunden werden. Dadurch gelingt es insbesondere, das Übersprechen zwischen den Signalpfaden gering zu halten.
In Figur 3 ist der (linke) Chip CHl mittels SMD-Kontakten SM und der (rechte) Chip CH2 mittels hier auf den Seitenflächen angeordneten Außenkontakten SM1 mit der Basisplatte BP elektrisch verbunden. Die Außenkontakte SM1 sind hier annähernd senkrecht zur Oberfläche der Basisplatte angeordnet. Es ist auch möglich, daß die Außenkontakte SM1 um die Kante herum greifen.
In Figur 4 ist der Chip CHl mittels Bumps BU, der Chip CH2 mittels SMD-Kontakten SM2 und ein dritter Chip CH3 mittels Bonddrähten SD mit der Basisplatte BP elektrisch verbunden. Der Teil ABI der Abdeckung überdeckt die Chips CHl und CH2 und ist mit dem Teil AB2 der Abdeckung elektrisch nicht verbunden.
Figur 5 zeigt als weiteres Ausführungsbeispiel ein erfindungsgemäßes Bauelement mit einer vorstrukturierten Abdeckung AB, die z. B. als vorgeprägte Metallfolie - oder als vorstrukturierte Abdeckung aus (mechanisch stabilem) organischem oder anorganischem Material (z. B. strukturiertem Glas) - mit vorgeformten kappenförmigen, zur Aufnahme von Chips geeigneten Ausbuchtungen ausgebildet ist . Die Abdeckung AB kann wie in Figur 6 angedeutet mehrere Schichten aufweisen, darunter auch eine vorzugsweise als oberste Schicht ausgeführte Metallschicht MF und eine Isolierschicht IS.
Auf der Basisplatte ist ein Rahmen RA angeordnet, der in Figur 5 den Chip CHl und getrennt davon auch den Chip CH2 umschließt. Der Rahmen kann auch mehrere Chips zusammen umschließen. Der Rahmen umfaßt eine Metallschicht MS und eine lötfähige Schicht LO, z. B. aus Lot. In einer weiteren Variante ist es - wie in Figur 7 gezeigt - möglich, daß auf der zum Chip gewandten Innenseite der Abdeckung AB, die eine
Metallschicht MF umfaßt, eine Schicht aus Lot LS vorgesehen ist. Bei der Verkapselung der Chips wird die als Metallkappe ausgebildete Abdeckung AB mit dem Rahmen RA in Kontakt gebracht und anschließend über den gesamten Umfang mit diesem verlötet. Ebenfalls ist es möglich, auf den Rahmen zu verzichten und z.B. einen geeigneten Kleber anstelle des Lotes oder Glaslot und eine Abdeckung aus vorzugsweise strukturiertem Glas zu verwenden.
In Figur 8a ist gezeigt, daß auch mehrere (in diesem Fall zwei) Chips CHl, CH2 durch die hier vorstrukturierte Abdeckung AB verkapselt sein können.
Die vorstrukturierte, mechanisch stabile Abdeckung ermöglicht insbesondere, daß die aktiven Bauelementstrukturen auch auf der (von der Basisplatte abgewandten) Oberseite des Chips angeordnet sein können, wobei die Chipfläche wesentlich geringer (um ca. Faktor 2) als bei bekannten Chips mit nur einer die aktiven Bauelementstrukturen tragenden Oberfläche gewählt werden kann. Die auf der Oberseite angeordneten BauelementStrukturen können mit der (zur Basisplatte gewandten) Unterseite des Chips mittels Durchkontaktierungen verbunden sein.
Auch beidseitige Kontaktierung eines Chips ist in dieser Ausführungsform der Erfindung möglich. Die beidseitige Kontaktierung bedeutet, daß der Chip auf der Unterseite und auf der Oberseite Kontaktflächen aufweist, die mit den Anschlußflächen der Basisplatte elektrisch verbunden sind. Das Ankontaktieren der auf der Unterseite angeordneten Kontaktflächen erfolgt z. B. mittels Flip-Chip Technik oder SMD-Technik. Die auf der Oberseite angeordneten Kontaktflächen können mit den Anschlußflächen der Basisplatte beispielsweise mittels Bonddrähten (siehe Figur 8b) und/oder über Lot-, Klebe- und Schweißverbindungen elektrisch verbunden sein. Möglich ist beispielsweise die Kontaktierung der auf der Oberseite angeordneten Kontaktfl chen mit den Anschlußflächen auf der Basisplatte mittels (strukturierten) flexiblen Leiterplatten, Federkontakten oder Flachband- oder Bonddrähten. Es ist möglich, daß der Chip eine oder mehrere dielektrische Schichten aufweist. Es ist beispielsweise möglich, daß zwischen der untersten und der obersten Metallisierungsebene des Chips, der eine dielektrische Schicht mit einer großen Dielektrizitätskonstante ε (z. B. ∞ 40 ) umfaßt, eine zusätzliche dielektrische Schicht (Entkoppelschicht) mit einer geringen Dielektrizitätskonstante (z. B. ε < 8) vorgesehen ist, um die Kopplung der auf der Oberseite bzw. der Unterseite angeordneten BauelementStrukturen zu verringern. Möglich ist auch, daß der Chip zumindest eine, beispielsweise auf einer der dielektrischen Schichten angeordnete, Metallage (Schirmlage, z. B. aus Kupfer oder mu- Metall) aufweist.
Es kann erfindungsgemäß vorgesehen sein, daß die Oberseite des Chips (vorzugsweise vollständig) metallisiert und dabei beispielsweise mittels Durchkontaktierungen mit den auf der Chipunterseite angeordneten BauelementStrukturen elektrisch verbunden ist, wobei diese Verbindungen insbesondere zum Pyroschutz bei der Prozessierung des Chips dienen können.
In einer vorteilhaften Ausführungsform der Erfindung können zumindest zwei Chips übereinander gestapelt sein (siehe Figur 8c), wobei ein unten (z. B. auf der Basisplatte) angeordneter Chip CH11 auf seiner Unterseite und Oberseite jeweils Kontaktflächen aufweist und ein oberer Chip CH33 z. B. mittels SMD- oder Bumpverbindungen auf dem unteren Chip CH11 montiert ist. Dadurch läßt sich die Fläche des Gesamtmoduls deutlich reduzieren.
Da die Abdeckung bzw. die Teile der Abdeckung vorzugsweise jeweils nur einen Chip umschließen, ist die Oberfläche der Abdeckung und damit auch die des Bauelements nicht eben. In dem Fall wäre sie daher zur maschinellen Bestückung des Bauelements z. B. durch Ansaugen oder zur Beschriftung des Bauelements nicht geeignet. Die in Figuren 9 und 10 vorgestellten vorteilhaften Ausführungsbeispiele der Erfindung zeigen beispielhafte Möglichkeiten zur Planarisierung der Bauelement-Oberflache .
In Figur 9 ist ein mit Hilfe einer Platte PL planarisiertes erfindungsgemäßes Bauelement schematisch dargestellt. Die
Platte PL kann aus Kunststoff, Keramik oder Metall bestehen. Die Platte PL kann durch eine Folie gebildet sein. Die Platte PL kann insbesondere als Fläche zur Beschriftung des Bauelements oder zur maschinellen Bestückung des Bauelements mittels Ansaugens (z. B. auf eine Leiterplatte eines
Endgerätes) dienen. Die Platte PL liegt teilweise auf den Teilen ABI, AB2 der Abdeckung und ist mit dieser (z. B. durch eine Klebeschicht) mechanisch verbunden.
Figur 10 zeigt ein weiteres planarisiertes erfindungsgemäßes Bauelement, wobei die z. B. zur Beschriftung geeignete planare Oberfläche durch die Oberfläche einer Vergußmasse VM1 gebildet ist. Die Vergußmasse VM1 wird nach der Verkapselung der Chips auf die Abdeckung AB aufgebracht, wobei die Vergußmasse die verkapselten Chips komplett überdeckt und nach dem Aushärten eine planare Oberfläche bereitstellt.
Die kappenförmige Abdeckung AB kann beispielsweise aus anorganischem Material (z. B. Glas, Keramik) bestehen. Eine solche Abdeckung ist vorzugsweise wie in Figur 11 gezeigt auf einem Stützrahmen RH angeordnet, der mit dem auf der Basisplatte angeordneten Rahmen RA mechanisch fest verbunden ist. Möglich ist auch eine Abdeckung, die ein Verbundelement darstellt, beispielsweise einen Stützrahmen aus Metall mit einem darauf angeordneten Keramikdeckel oder einen keramischen Stützrahmen mit einem darauf angeordneten Metalldeckel. Die Abdeckung AB kann des weiteren aus einem (strukturierten) Verbundmaterial mit mehreren Schichten (siehe z. B. Figur 12) gebildet sein. Der Stützrahmen RH aus einem dielektrischen Material kann (siehe Figur 12) lötfähige Flächen Kl aufweisen, die einerseits mit der lötfähigen Schicht LO des Rahmen RA und andererseits mit der Schicht aus Lot LS verbunden werden kann. Auch kann der Rahmen aus einer geeigneten Metallegierung, einem Metall oder einem anderen geeigneten Werkstoff oder einem Mehrlagenstapel mit geeignetem obenliegenden Material bestehen, auf den eine Abdeckung AB aufgebracht und mittels z.B. Schweißen verbunden wird (z.B. ein Blechdeckel auf einen aus Kovar bestehenden Rahmen) .
In einer vorteilhaften Variante der Erfindung ist es vorgesehen, daß der Stützrahmen RH individuell für unterschiedliche Chips gefertigt ist und auf der Basisplatte BP angeordnet bzw. integriert ist. Die (vorzugsweise gemeinsame für alle Chips, z. B. als Glas- oder Keramikplatte ausgeführte) Abdeckung AB wird dann auf dem Stützrahmen RH befestigt, z. B. durch Kleben oder ggf. Verlöten. Diese
Erfindungsvariante hat den Vorteil, daß der Stützrahmen RH mit hoher Genauigkeit gefertigt werden kann, wobei beim Aufsetzten der Abdeckung die aufwendige Justierung nicht erforderlich ist. Möglich ist es auch, daß der Stützrahmen RH in Verbund mit der Abdeckung AB bereitgestellt wird und die so gebildete Abdeckkappe auf der Basisplatte befestigt wird, z. B. durch Kleben oder ggf. Verlöten.
In den Figuren ist die Erfindung zur besseren Erläuterung nur schematisch dargestellt. Die Darstellungen sind daher nicht maßstabsgetreu und geben auch die äußere geometrische Ausgestaltung nur schematisch wieder. Die Erfindung ist auch nicht auf die in den Figuren dargestellten Details beschränkt, sondern umfaßt auch die bereits erwähnten Variationsmöglichkeiten, sowie weitere im Rahmen der
Ansprüche denkbare Ausführungsformen.

Claims

Patentansprüche
Patentansprüche
1. Elektronisches Bauelement, mit einer Basisplatte (BP) , auf deren Oberfläche mehrere Chips (CHl, CH2) angeordnet sind, wobei zumindest einer der Chips (CHl, CH2) freiliegende elektroakustische und/oder elektromechanische Bauelementstrukturen aufweist, wobei zumindest zwei von den Chips (CHl, CH2) in verschiedenen Verbindungstechniken, ausgewählt aus Flip- Chip-Technik, Surface Mounted Design oder Drahtbondtechnik, mit der Basisplatte (BP) elektrisch verbunden sind, wobei alle Chips mittels einer Abdeckung (AB) verkapselt sind und wobei die Abdeckung um einen oder mehrere Chips herum mit der Basisplatte dicht abschließt und einen Hohlraum für zumindest einen darin angeordneten Chip bildet.
2. Bauelement nach Anspruch 1, bei dem zumindest zwei von den Chips (CHl, CH2) jeweils unterschiedlichen Bauelementklassen, ausgewählt aus SAW, FBAR, MEMS, zugehörig sind.
3. Bauelement nach Anspruch 1 oder 2 , bei dem die Abdeckung (AB) eine Metallschicht umfaßt.
4. Bauelement nach Anspruch 1 oder 2, bei dem die Abdeckung (AB) eine geprägte Metallfolie ist,
5. Bauelement nach Anspruch 3 oder 4, bei dem auf der zu den Chips gewandten Seite der Metallschicht oder der Metallfolie eine Isolierschicht (IS) angeordnet ist.
6. Bauelement nach einem der Ansprüche 3 bis 5, bei dem auf der zu den Chips gewandten Seite der Abdeckung eine Schicht aus Lot (LS) angeordnet ist.
7. Bauelement nach einem der Ansprüche 4 bis 6, bei dem jeder der Chips (CHl, CH2) individuell verkapselt ist, wobei die Metallfolie mit einem auf der Basisplatte (BP) angeordneten, den jeweiligen Chip umschließenden elektrisch leitenden Rahmen (RA) elektrisch verbunden ist.
8. Bauelement nach einem der Ansprüche 4 bis 6, bei dem jeder der Chips (CHl, CH2) individuell verkapselt ist, wobei die Abdeckung eine Metallisierung aufweist, die mit einem auf der Basisplatte (BP) angeordneten, den jeweiligen Chip umschließenden elektrisch leitenden Rahmen (RA) elektrisch verbunden ist.
9. Bauelement nach einem der Ansprüche 1 bis 7, bei dem zumindest zwei der Chips (CHl, CH2) in einem gemeinsamen Hohlraum angeordnet sind.
10.Bauelement nach einem der Ansprüche 1 bis 9, bei dem zumindest einer der Chips mit der Basisplatte in Drahtbondtechnik elektrisch verbunden ist und bei dem zwischen diesem Chip und der Abdeckung eine Vergußmasse vorgesehen ist.
11.Bauelement nach einem der Ansprüche 1 bis 10, bei dem mehrere Chipgruppen vorgesehen sind, wobei jede der genannten Chipgruppen zumindest einen der Chips (CHl,
CH2) enthält, bei dem eine Chipgruppe eine Abdeckung (AB) aufweist, welche mit der Abdeckung einer weiteren, aus den genannten Chipgruppen ausgewählten Chipgruppe nicht verbunden ist.
12.Bauelement nach einem der Ansprüche 1 bis 11, bei dem auf der Abdeckung (AB) eine Platte oder Folie mit einer planaren Oberfläche angeordnet ist.
13.Bauelement nach einem der Ansprüche 1 bis 11, bei dem auf der Abdeckung (AB) eine Vergußmasse vorgesehen ist, welche eine planare Oberfläche aufweist und die Abdeckung komplett überdeckt.
14.Bauelement nach einem der Ansprüche 1 bis 13, bei dem zumindest einer der genannten Chips ein mit akustischen Oberflächen- und/oder Volumenwellen arbeitender Chip ist.
15.Bauelement nach einem der Ansprüche 1 bis 14, bei dem zumindest einer der genannten Chips eine verkapselte Einzelkomponente darstellt und über ihre außen liegenden Kontaktflächen mit der Basisplatte elektrisch verbunden ist.
16.Bauelement nach einem der Ansprüche 1 bis 15, bei dem die Basisplatte mehrere dielektrische Schichten (Sl, S2) und Metallisierungsebenen (ME) aufweist, wobei die Metallisierungsebenen auf, unterhalb und zwischen den dielektrischen Schichten angeordnet sind und wobei die Metallisierungsebenen miteinander mittels Durchkontaktierungen verbunden sind.
17.Bauelement nach Anspruch 16, bei dem die Metallisierungsebenen als strukturierte
Leiterbahnen ausgeführte integrierte Schaltungselemente, ausgewählt aus einer Kapazität, einer Induktivität oder einer Leitung aufweisen.
18.Bauelement nach einem der Ansprüche 1 bis 17, bei dem zumindest einer der Chips (CHl, CH2) in Flip- Chip- oder SMD-Technik auf der Basisplatte (BP) aufgebracht ist und bei dem die Bauelementstrukturen auf der Unterseite und der Oberseite dieses Chips angeordnet sind.
19.Bauelement nach Anspruch 18, bei dem Kontaktflächen auf der Unterseite und der Oberseite des Chips angeordnet sind und bei dem die Kontaktflächen mit den Anschlußflächen der Basisplatte elektrisch verbunden sind.
2O.Verfahren zur Herstellung eines verkapselten elektronischen Bauelements mit folgenden Verfahrensschritte :
- Bereitstellung nicht verkapselter Chips (CHl, CH2) , - Bereitstellung einer Basisplatte (BP) ,
Herstellung elektrischer Verbindungen zwischen der Basisplatte (BP) und den Chips (CHl, CH2) ,
- Bereitstellung einer Abdeckung (AB) ,
- Aufbringung der Abdeckung (AB) auf die Oberfläche der Basisplatte (BP) , wobei alle Chips durch die Abdeckung
(AB) überdeckt werden,
- Verbindung der Abdeckung (AB) mit der Basisplatte (BP) oder einem auf dieser aufgebrachten Rahmen, wobei jeweils ein Chip oder eine Chipgruppe hermetisch dicht umhüllt wird.
21. erfahren nach Anspruch 20, bei dem eine Basisplatte (BP) mit einem auf der Oberfläche der Basisplatte angeordneten elektrisch leitenden Rahmen (RA) bereitgestellt wird.
22. Verfahren nach Anspruch 20 oder 21, bei dem die Abdeckung (AB) als geprägte Metallfolie, in der Hohlräume zur Aufnahme der Chips vorgesehen sind, ausgeführt wird.
23. Verfahren nach einem der Ansprüche 20 bis 22, bei dem die Innenseite der Abdeckung (AB) eine lötfähige Schicht aufweist, mit der der Rahmen (RA) oder die Oberfläche der Basisplatte in Kontakt gebracht und anschließend verlötet wird.
24.Verfahren nach einem der Ansprüche 20 bis 23, bei dem nach der Verkapselung der Chips die Abdeckung (AB) so strukturiert wird, daß mehrere miteinander nicht verbundene Teile der Abdeckung entstehen, welche jeweils eine Chipgruppe mit jeweils einem oder mehreren Chips überdecken.
25. Verfahren nach einem der Ansprüche 20 bis 24, bei dem nach der Verkapselung der Chips eine Vergußmasse (VMl) auf die Abdeckung (AB) aufgebracht wird, welche die verkapselten Chips komplett überdeckt und nach dem Aushärten eine planare Oberfläche bereitstellt.
26.Verfahren nach einem der Ansprüche 20 bis 25, bei dem nach der Verkapselung der Chips eine Platte mit einer planaren Oberfläche auf die Abdeckung (AB) aufgebracht und mit dieser verbunden wird.
PCT/DE2003/003769 2002-12-05 2003-11-13 Elektronisches bauelement mit mehreren chips und verfahren zur herstellung WO2004051745A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10256945A DE10256945A1 (de) 2002-12-05 2002-12-05 Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
DE10256945.2 2002-12-05

Publications (2)

Publication Number Publication Date
WO2004051745A2 true WO2004051745A2 (de) 2004-06-17
WO2004051745A3 WO2004051745A3 (de) 2005-02-24

Family

ID=32318975

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003769 WO2004051745A2 (de) 2002-12-05 2003-11-13 Elektronisches bauelement mit mehreren chips und verfahren zur herstellung

Country Status (2)

Country Link
DE (1) DE10256945A1 (de)
WO (1) WO2004051745A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514691A (ja) * 2005-11-10 2009-04-09 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび製造方法
WO2009156308A1 (de) * 2008-06-17 2009-12-30 Epcos Ag Halbleiterchipanordnung mit sensorchip und herstellungsverfahren
DE102005063640B3 (de) * 2005-11-10 2019-11-21 Tdk Corporation MEMS-Package und Verfahren zur Herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE102012218561A1 (de) * 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883425A (en) * 1995-10-27 1999-03-16 Mitsubishi Denki Kabushiki Kaisha Circuit device
EP1094538A2 (de) * 1999-10-21 2001-04-25 Matsushita Electric Industrial Co., Ltd. Mehrschichtige keramische HF-Anordnung
EP1184979A2 (de) * 2000-08-30 2002-03-06 TDK Corporation Radiofrequenzmodul mit elastische Oberflächenwellenelemente enhaltenden Bauelementen und Verfahren zur Herstellung derselben
US20020049042A1 (en) * 2000-06-20 2002-04-25 Murata Manufacturing Co., Ltd. RF module
EP1233528A1 (de) * 2000-10-06 2002-08-21 Matsushita Electric Industrial Co., Ltd. Zusammengesetztes hochfrequenz-schaltmodul

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161831B2 (ja) * 1992-09-09 2001-04-25 株式会社日立製作所 回路素子モジュール
JP2001127588A (ja) * 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883425A (en) * 1995-10-27 1999-03-16 Mitsubishi Denki Kabushiki Kaisha Circuit device
EP1094538A2 (de) * 1999-10-21 2001-04-25 Matsushita Electric Industrial Co., Ltd. Mehrschichtige keramische HF-Anordnung
US20020049042A1 (en) * 2000-06-20 2002-04-25 Murata Manufacturing Co., Ltd. RF module
EP1184979A2 (de) * 2000-08-30 2002-03-06 TDK Corporation Radiofrequenzmodul mit elastische Oberflächenwellenelemente enhaltenden Bauelementen und Verfahren zur Herstellung derselben
EP1233528A1 (de) * 2000-10-06 2002-08-21 Matsushita Electric Industrial Co., Ltd. Zusammengesetztes hochfrequenz-schaltmodul

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 018, Nr. 359 (E-1574), 6. Juli 1994 (1994-07-06) -& JP 06 097315 A (HITACHI LTD), 8. April 1994 (1994-04-08) *
PATENT ABSTRACTS OF JAPAN Bd. 2000, Nr. 22, 9. März 2001 (2001-03-09) -& JP 2001 127588 A (TDK CORP), 11. Mai 2001 (2001-05-11) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514691A (ja) * 2005-11-10 2009-04-09 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび製造方法
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005063640B3 (de) * 2005-11-10 2019-11-21 Tdk Corporation MEMS-Package und Verfahren zur Herstellung
WO2009156308A1 (de) * 2008-06-17 2009-12-30 Epcos Ag Halbleiterchipanordnung mit sensorchip und herstellungsverfahren
US8580613B2 (en) 2008-06-17 2013-11-12 Epcos Ag Semiconductor chip arrangement with sensor chip and manufacturing method

Also Published As

Publication number Publication date
DE10256945A1 (de) 2004-06-17
WO2004051745A3 (de) 2005-02-24

Similar Documents

Publication Publication Date Title
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102005053767B4 (de) MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102007058951B4 (de) MEMS Package
DE102005053765B4 (de) MEMS-Package und Verfahren zur Herstellung
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE112012001150B4 (de) Elektronische Komponente
WO2011092137A2 (de) Miniaturisiertes elektrisches bauelement mit einem mems und einem asic und herstellungsverfahren
WO2004044980A2 (de) Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE10146655B4 (de) Oberflächenakustikwellenvorrichtung
DE102011102266A1 (de) Anordnung mit einem MEMS-Bauelement und Verfahren zur Herstellung
WO1997023904A1 (de) Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
DE102013102223B4 (de) Miniaturisiertes Mehrkomponentenbauelement und Verfahren zur Herstellung
DE10340438B4 (de) Sendemodul mit verbesserter Wärmeabführung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
WO2004051745A2 (de) Elektronisches bauelement mit mehreren chips und verfahren zur herstellung
DE102010007605B4 (de) Miniaturisiertes Bauelement mit zwei Chips und Verfahren zu dessen Herstellung
DE10331322A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung
DE102005063640B3 (de) MEMS-Package und Verfahren zur Herstellung
WO2012013416A1 (de) Modul und herstellungsverfahren
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
WO2010118945A1 (de) Multichip-sensormodul und verfahren zu dessen herstellung
DE102016111911A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP