JP2012169398A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012169398A
JP2012169398A JP2011028190A JP2011028190A JP2012169398A JP 2012169398 A JP2012169398 A JP 2012169398A JP 2011028190 A JP2011028190 A JP 2011028190A JP 2011028190 A JP2011028190 A JP 2011028190A JP 2012169398 A JP2012169398 A JP 2012169398A
Authority
JP
Japan
Prior art keywords
temperature
semiconductor device
thermosetting
manufacturing
molded product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011028190A
Other languages
English (en)
Inventor
Naohiro Handa
直博 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011028190A priority Critical patent/JP2012169398A/ja
Publication of JP2012169398A publication Critical patent/JP2012169398A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の反りを抑制可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、第１の温度で前記樹脂を熱硬化して第１の成型品を製造し、第１の成型品の反りの向きと量を測定し、反りの向きと量を減らすような第２の温度を選定し、半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、前記第２の温度で前記樹脂を熱硬化して第２の成型品を製造する。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
従来、ＢＧＡ（Ball Grid Array）型の半導体装置の製造方法としては、複数の製品形成部を有する配線基板を準備し、製品形成部のそれぞれに半導体チップを搭載し、配線基板上の複数の製品形成部を一体的に覆う封止体を形成し、配線基板を個々の製品形成部毎に分割するＭＡＰ（Mold Array Process）方式が用いられていた（特許文献１、特許文献２）。
特開２００１−４４２２９号公報 特開２００１−４４３２４号公報
ここで、ＢＧＡ型の半導体装置では、配線基板、半導体チップ、封止樹脂の熱膨張係数の違いにより、半導体装置に反りが発生する場合がある。
また近年、携帯機器等の小型化・薄型化により、半導体装置も薄型化、マルチチップ化が進んでおり、同じ材料の配線基板と封止樹脂を用いた場合であっても、半導体チップの寸法やチップ積層配置等が変わることで、製品毎に半導体装置の反りの向きが変わる場合がある。
このような半導体装置の反りは、製品毎に配線基板や封止樹脂の材料（の組み合わせ）を選定することにより、ある程度は抑制可能である。しかしながら、このような選定には多大な時間を要する。
さらに半導体装置の反りが大きい場合には、二次実装での接続不良を発生する恐れがある。
本発明は、このような問題に鑑みてなされたもので、その目的は、配線基板や封止樹脂の材料を変更することなく、反りを調整可能な半導体装置の製造方法を提供することにある。
前述した目的を達成するために、本発明は、（ａ）半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、第１の温度で前記樹脂を熱硬化して第１の成型品を製造し、（ｂ）前記第１の成型品の反りを測定し、（ｃ）前記（ｂ）の測定結果に基づき、前記反りが減少するような第２の温度を選定し、（ｄ）半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、前記第２の温度で前記樹脂を熱硬化して第２の成型品を製造する、半導体装置の製造方法である。
本発明によれば、配線基板や封止樹脂の材料を変更することなく、反りを抑制可能な半導体装置の製造方法を提供することができる。
第１の実施形態に係る半導体装置を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第１の実施形態の半導体装置の製造に用いる配線基板の概略構成を示す図である。 図３の４−４断面図である。 ワイヤボンディングの手順を説明するための平面図である。 図５の６−６断面図である。 第１の実施形態に係る半導体装置の封止に用いる成型装置（トランスファモールド装置）の概略構成を示す断面図である。 封止の手順を説明するための断面図である。 封止の手順を説明するための断面図である。 封止後の配線基板を示す平面図である。 図１０の１１−１１断面図である。 アフターキュアの手順を説明するための断面図である。 ボールマウントの手順を説明するための平面図である。 図１３の１４−１４断面図である。 基板ダイシングの手順を説明するための平面図である。 図１５の１６−１６断面図である。 図２のＳ２の詳細を示す図である。 「凹反り」状態の半導体装置７００（第１の成型品）を示す断面図である。 「凸反り」状態の半導体装置７００（第１の成型品）を示す断面図である。 封止体を熱硬化する際の温度と収縮量の関係を示す図であって、横軸は温度、縦軸はモールド成形時の収縮を示しており、Ｔ１は第１の温度、Ｔ２１は第１の温度より温度を下げた場合の第２の温度、Ｔｇはガラス転移点、Ｔ３は常温、硬化収縮は、封止樹脂３０７が硬化する際の収縮、熱収縮は、加熱により膨張した封止樹脂の、温度が降下することによる収縮を示している。 封止体を熱硬化する際の温度と収縮量の関係を示す図であって、横軸は温度、縦軸はモールド成形時の収縮を示しており、Ｔ１は第１の温度、Ｔ２２は第１の温度より温度を上げた場合の第２の温度、Ｔｇはガラス転移点、Ｔ３は常温、硬化収縮は、封止樹脂が硬化する際の収縮、熱収縮は、加熱により膨張した封止樹脂の、温度が降下することによる収縮を示している。 第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。 「凹反り」状態の配線基板（第１の成型品）を示す断面図である。 「凸反り」状態の配線基板（第１の成型品）を示す断面図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１を参照して、本発明の第１の実施形態に係る半導体装置の製造方法により製造される半導体装置７００の概略構成を説明する。
図１に示すように、半導体装置７００は、平面形状が多角形（ここでは四角形）の板状の配線基板１００と、配線基板１００の一方の面に接着剤あるいはＤＡＦ（Die Attached Film）等の接着部７０１を介して搭載された多角形（ここでは四角形）の半導体チップ１０９とを有している。
半導体チップ１０９は、シリコンやゲルマニウムなどの材料を有する基板の一面に、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等を備えており、表面（接着面と反対側の面）には、電極パッド１１２を有している。
なお、電極パッド１１２を除く、半導体チップ１０９の表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
配線基板１００は、半導体チップ１０９が設けられた面側に設けられた接続パッド１０３、他の面側に設けられたランド１０４、および、接続パッド１０３とランド１０４を接続する内部配線１０５を有している。
配線基板１００は、例えばガラスエポキシ基材で構成されている。
ランド１０４上には半導体装置７００を他の装置と接続するための半田ボール５００が外部端子（バンプ電極）として設けられており、接続パッド１０３と電極パッド１１２はワイヤ１１０によって電気的に接続されている。
即ち、半導体チップ１０９は、電極パッド１１２、ワイヤ１１０、接続パッド１０３、内部配線１０５、ランド１０４を介して半田ボール５００と接続されている。
なお、配線基板１００の表面には図示しない配線パターンが形成され、接続パッド１０３、ランド１０４が設けられた領域以外の領域はソルダーレジスト等の図示しない絶縁膜で覆われている。
さらに、半導体装置７００は、少なくとも半導体チップ１０９、接続パッド１０３、電極パッド１１２、ワイヤ１１０を覆うように封止体４０１が設けられている。
封止体４０１は例えばエポキシ樹脂等の絶縁性の熱硬化樹脂であり、半導体チップ１０９や、電気的接続部位である接続パッド１０３、電極パッド１１２、ワイヤ１１０を保護している。
以上が半導体装置７００の構造の概略である。
次に、半導体装置７００の製造方法について、図２〜図２１を参照して説明する。
まず、製造方法の概略について、図２を参照して説明する。
まず、第１の成型品としての半導体装置７００（試作品）を製造する（図２のＳ１）。なお、この際の封止体４０１の熱硬化時の温度を「第１の温度」と称する（詳細は後述）。
次に、試作品の反りを測定する（図２のＳ２）。
次に、Ｓ２で測定した反りを元に、反りの量の減少する（好ましくは０になる）ような温度（第２の温度）を選定する（図２のＳ３）。
次に、第２の成型品としての半導体装置７００（量産品）を製造する（図２のＳ４）。この際、封止体４０１の熱硬化時の温度は「第２の温度」で行う。
このように、先に製造した試作品の反りを元に、反りが減少するような温度にて量産品を製造することにより、量産品の反りを抑制できる。
次に、図２の製造法の詳細について、図３〜図２１を参照して説明する。
まず、Ｓ１の詳細について説明する。
最初に、図３および図４に示すような配線基板１００を準備する。
図３および図４に示すように、配線基板１００は、例えば０．２ｍｍ厚のガラスエポキシ配線基板であり、図３に示すようにマトリックス状に配置された複数の製品形成部１０１を有している。マトリックス状に配置された複数の製品形成部１０１は、図３では４×４で１６個の２つのエリア１０２ａ、１０２ｂをそれぞれ構成している。複数の製品形成部１０１は、それぞれ図１に示す半導体装置７００の１個分の配線基板１００に相当する部分であり、前述した接続パッド１０３、ランド１０４、内部配線１０５（図３および図４では図示せず）等が形成されている。
また、製品形成部１０１がマトリックス状に配置されたエリア１０２ａ、１０２ｂの周囲には枠部１０６が配置されている。枠部１０６には所定の間隔で位置決め孔１０７が設けられ、搬送・位置決めが可能に構成されている。また、製品形成部１０１間はダイシングライン１０８となる。
次に、配線基板１００上に半導体チップ１０９を配置する。
具体的には、まず、配線基板１００を、接続パッド１０３が上になるように図示しないダイボンディング装置に載置する。
配線基板１００の載置が完了すると、図示しないダイボンディング装置を用いて接着部７０１の上に半導体チップ１０９を載置したのち、加熱等により接着部７０１を硬化させてダイボンディングを完了する。
半導体チップ１０９の載置が完了すると、配線基板１００を図示しないワイヤボンディング装置に載置する。
配線基板１００の載置が完了すると、図示しないワイヤボンディング装置により、ワイヤ１１０の一端を電極パッド１１２（図１参照）に超音波熱圧着により接続し、その後、所定のループ形状を描きながら他端を接続パッド１０３上に超音波熱圧着により接続する（図５、図６参照）。
次に、半導体チップ１０９を載置した配線基板１００を成型装置３００に載置する。
成型装置３００は、図７に示すように、上型３０１と下型３０２を有する成形金型を有している。上型３０１の下型３０２との対向面にはキャビティ３０３が形成されており、下型３０２の上型３０１との対向面には配線基板１００を搭載する凹部３０４が形成されている。
ワイヤボンディングの完了した配線基板１００（図５参照）は、図８に示すように、下型３０２の凹部３０４（図７参照）にセットされる。
次に、図８に示すように、上型３０１と下型３０２で配線基板１００を型閉めする。本実施形態では、ＭＡＰ方式で構成されているため、キャビティ３０３は複数の製品形成部１０１を一括で覆う大きさで構成されている。また、本実施形態ではキャビティ３０３はエリア１０２ａ、１０２ｂに対応するように２つに分割して配置されている。次に、下型３０２のポットにタブレット３０６（レジンタブレット）が供給され、加熱溶融される。
次に、図９に示すように、溶融された封止樹脂３０７をプランジャー３０８によりゲート３０５からキャビティ３０３（図８参照）内に注入し、キャビティ３０３内に封止樹脂３０７を充填し、第１の温度、例えば１７５℃でモールド成型すると、封止樹脂３０７が硬化され、封止体４０１（図２参照）が形成される。
このようにして、図１０及び図１１に示すように、配線基板１００の製品形成部１０１の２つのエリア１０２ａ、１０２ｂ（図３参照）に、２つの封止体４０１ａ、４０１ｂが形成される。
次に、封止体４０１ａ、４０１ｂに接続されたゲート３０５とランナー３０９及びカル３１０の封止樹脂３０７を除去した後、配線基板１００をベーク炉３１１内に載置する。
その後、ベーク炉３１１内で、封止体４０１を第１の温度で所定の時間アフターキュアすることで封止体４０１が完全に硬化される。
次に、図１３及び図１４に示すように、配線基板１００のランド１０４上に、半田ボール５００を搭載し、外部端子となるバンプ電極を形成する。
具体的には、配線基板１００上のランド１０４の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール５００を吸着孔に保持し、保持された半田ボール５００を、フラックスを介して配線基板１００のランド１０４に一括搭載する。
全ての製品形成部１０１への半田ボール５００の搭載後、配線基板１００をリフローすることでバンプ電極（外部端子）が形成される。
次に、半田ボール５００の搭載された配線基板１００を図示しない基板ダイシング装置に載置する。
配線基板１００の載置が完了すると、図１５及び図１６に示すように、配線基板１００をダイシングライン１０８（図３参照）で切断し、製品形成部１０１毎に分離する（製品形成部１０１は図３参照）。具体的には、配線基板１００の封止体４０１ａ、４０１ｂ側をダイシングテープ６００に図示しない接着層を介して接着し、ダイシングテープ６００によって配線基板１００を支持する。その後、配線基板１００を図示しないダイシング装置のダイシングブレードにより縦横にダイシングライン１０８を切断して製品形成部１０１毎に切断分離する。切断分離後、切断分離された個々の製品形成部１０１をダイシングテープ６００からピックアップすることで、図１に示すような半導体装置７００が得られる。
以上が図２のＳ１の詳細である。
次に、図２のＳ２の詳細について説明する。
まず、図１７に示すように、半導体装置７００を、上下いずれかの面（図１７では下面、即ち半田ボール５００が露出した側の面）が露出するように適当な検査ステージ８０１に載置し、レーザー変位計８０２を用いて、当該露出面の複数箇所での高さを測定することで、対角線上の凹凸量を算出し、半導体装置の反りの向きと反りの量を測定する。
なお、ここで測定される反りの向きには以下の２つの向きがある。
１つは、図１８に示すように、配線基板１００の、半導体チップ１０９を搭載した面が凹形状となるような向きであり、本実施形態ではこの向きの反りを「凹反り」と称す。
もう１つは、図１９に示すように、配線基板１００の、半導体チップ１０９を搭載した面が凸形状となるような向きであり、本実施形態ではこの向きの反りを「凸反り」と称す。
以上が図２のＳ２の詳細である。
次に、図２のＳ３の詳細について説明する。
まず、Ｓ２で測定した半導体装置７００の形状が「凹反り」形状である場合は、第２の温度として、第１の温度よりも低い温度を選択する。
この理由を図２０を参照して説明する。
図２０は、モールド成形時の温度を低温化した場合を示す図であって。横軸は温度、縦軸はモールド成形時の収縮を示しており、Ｔ１は第１の温度、例えば１７５℃、Ｔ２１は第１の温度より温度を下げた場合の第２の温度、例えば１５５℃、Ｔｇはガラス転移点、Ｔ３は常温、例えば２７℃、また硬化収縮は、封止樹脂３０７が硬化する際の収縮、熱収縮は加熱により膨張した封止樹脂の、温度が降下することによる収縮を示している。
まず、封止体４０１を第１の温度Ｔ１で硬化させた場合には、封止樹脂３０７が硬化する際にα３だけ硬化収縮し、その後、加熱されていたことで熱膨張していた封止樹脂３０７が、温度が下がることで、α２、α１だけさらに熱収縮する。
次に、同じ封止樹脂３０７を用いて、モールド成形温度を第２の温度Ｔ２１で封止した場合には、第１の温度Ｔ１で封止した場合と同程度の硬化収縮（α３）が起こる。しかしながら、第２の温度Ｔ２１は、第１の温度より低く、第１の温度で封止した場合と比べて、加熱による熱膨張が小さいために、温度が下がることで発生する熱収縮（α２、α１）が小さくなる。この熱収縮が小さくなることで、第１の温度で封止した場合と比べて、半導体装置の反りは凸反り方向に変移される。そのため、半導体装置７００の形状が「凹反り」形状である場合は、第２の温度として、第１の温度よりも低い温度を選択する。
一方、Ｓ２で測定した半導体装置７００の形状が「凸反り」形状である場合は、第２の温度として、第１の温度よりも高い温度を選択する。
この理由を図２１を参照して説明する。
図２１に示すように、第１の温度Ｔ１で封止した場合には、封止樹脂３０７が硬化する際にα３だけ硬化収縮し、その後、加熱されていたことで熱膨張していた封止樹脂３０７が、温度が下がることで、α２、α１だけ熱収縮する。
次に、同じ封止樹脂３０７を用いて、モールド成形温度を第２の温度Ｔ２２で封止した場合には、第１の温度Ｔ１で封止した場合と同程度の硬化収縮（α３）が起こる。しかしながら、第２の温度Ｔ２２は、第１の温度より高く、第１の温度で封止した場合と比べて、加熱による熱膨張が大きいために、温度が下がることで発生する熱収縮（α２、α１）が大きくなる。この熱収縮が大きくなることで、第１の温度で封止した場合と比べて、半導体装置の反りは凹反り方向に変移される。そのため、半導体装置７００の形状が「凸反り」形状である場合は、第２の温度として、第１の温度よりも高い温度を選択する。
なお、具体的な第２の温度の値は、反りの量に応じて、例えば反りの量が＋９０μｍ〜−３０μｍの範囲にするように調整される。
以上が図２のＳ３の詳細である。
次に、図２のＳ４の詳細について説明する。
Ｓ４ではＳ１と同様の手順で量産品（第２の成型品）としての半導体装置７００を製造する。
具体的な製造方法はＳ１と同様であるが、封止体４０１を熱硬化させる際の加熱温度を第２の温度としている点のみ異なる。
なお、前述のように、封止体４０１を硬化させる際には、モールド成型時と、アフターキュア時の２回、封止体４０１を加熱するが、Ｓ２で測定した反り量と、要求値（許容される反り量）との差が小さい場合には、アフターキュアのみ第２の温度で封止樹脂３０７を熱硬化させ（モールド成型時は第１の温度）、反り量と、要求値との差が中程度の場合には、モールド成形のみ第２の温度で封止樹脂３０７を熱硬化させ（アフターキュア時は第１の温度）、反り量と、要求値との差が大きい場合には、モールド成形とアフターキュアの両方で第２の温度で封止樹脂３０７を熱硬化させることで、反り量を調整してもよい。
以上が図２のＳ４の詳細である。
このように、第１の実施形態によれば、配線基板１００上に半導体チップ１０９を搭載し、半導体チップ１０９を封止体４０１で覆い、第１の温度で熱硬化して試作品を製造し、試作品の反りの向きと量から第２の温度を選定し、量産品の封止体４０１を第２の温度で熱硬化して製造している。
そのため、配線基板１００や封止体４０１の材料を変えることなく、反りを調整でき、半導体装置の反り調整期間を短縮できる。また封止樹脂３０７の品種数を削減することができ、製造工程での合理化・効率化を図ることができる。
さらに、半導体装置の反りを低減することで、半導体装置の二次実装の接続性・信頼性を向上させることができる。
次に、第２の実施形態に係る半導体装置の製造方法について、図２２〜２４を参照して説明する。
第２の実施形態は、第１の実施形態と異なり、試作品の反りを元に第２の温度を設定するのではなく、量産品のモールド成型時の反りを元に第２の温度を設定し、第２の温度で当該量産品にアフターキュアを行って反りを抑制するものである（即ち、第１の成型品と第２の成型品が同一）。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
まず、半導体装置７００を途中まで製造する（図２２のＳ１１）。ここでは、樹脂封止の前（図６の状態）の状態まで製造する。
次に、半導体チップ１０９を封止体４０１で覆い、モールド成型して第１の成型品を製造する（図２２のＳ１２）。
次に、第１の成型品（ここでは図２３、２４のような状態を示す）を上下いずれかの面が露出するように適当な検査ステージに載置し、レーザー変位計を用いて、当該露出面の複数箇所での高さを測定することで、対角線上の凹凸量を算出し、第１の成型品の反りの向きと反りの量を確認する（図２２のＳ１３）。
この際、第１の成型品が凹反りであれば図２３に示すような形状となり、凸反りであれば、図２４に示すような形状となる。
次に、Ｓ１３で測定した反りを元に、反りの量の減少する（好ましくは０になる）ような温度（第２の温度）を選定する（図２２のＳ１４）。
なお、具体的な選定方法は第１の実施形態と同様である。
次に、第１の成型品を第２の温度でアフターキュアし、封止体４０１を完全に硬化させる（図２２のＳ１５）。この際、封止体４０１の熱硬化時の温度は「第２の温度」で行う。
最後に、第１の成型品の状態からさらに製造を進行させ（図１３〜図１６参照）、半導体装置７００（第２の成型品）が完成する。
このように、第２の実施形態によれば、配線基板１００上に半導体チップ１０９を搭載し、半導体チップ１０９を封止体４０１で覆い、第１の温度で熱硬化し、反りの向きと量から第２の温度を選定し、封止体４０１を第２の温度で熱硬化して製造している。
従って、第１の実施形態と同様の効果を奏する。
また、第２の実施形態によれば、同一の製品について、まず第１の温度でモールド成型を行い、モールド成型時の反りから第２の温度を選定し、第２の温度でアフターキュアを行っている。
そのため、第２の温度を選定するための試作品の製造が不要であり、また、量産工程において、反りの量を随時調整できるため、フレキシブルに反りを調整できる。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば本実施例では、配線基板上に１つの半導体チップを搭載した半導体装置に適用した場合について説明したが、配線基板上に複数の半導体チップが搭載されたＭＣＰ（Multi Chip Package）型の半導体装置に適用しても良い。
また、上記した実施形態では、配線基板として、ガラスエポキシ基材を用いた半導体装置７００の製造方法について説明したが、ポリイミド基材やセラミック基材を用いた半導体装置の製造方法に適用してもよい。
１００………配線基板
１０１………製品形成部
１０３………接続パッド
１０４………ランド
１０６………枠部
１０７………位置決め孔
１０９………半導体チップ
１１０………ワイヤ
１１２………電極パッド
３０１………上型
３０２………下型
３０３………キャビティ
３０４………凹部
５００………半田ボール
７００………半導体装置

Claims (10)

  1. （ａ）半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、第１の温度で前記樹脂を熱硬化して第１の成型品を製造し、
    （ｂ）前記第１の成型品の反りを測定し、
    （ｃ）前記（ｂ）の測定結果に基づき、前記反りが減少するような第２の温度を選定し、
    （ｄ）半導体チップが搭載され、前記半導体チップが熱硬化性の樹脂で覆われた配線基板を、前記第２の温度で前記樹脂を熱硬化して第２の成型品を製造する、半導体装置の製造方法。
  2. 前記（ｃ）は、前記反りの向きが、前記基板の前記半導体チップを搭載した面が凹形状となるような向きである場合に、前記第２の温度として、前記第１の温度よりも低い温度を選定する、請求項１記載の半導体装置の製造方法。
  3. 前記（ｃ）は、前記反りの向きが、前記基板の前記半導体チップを搭載した面が凸形状となるような向きである場合に、前記第２の温度として、前記第１の温度よりも高い温度を選定する、請求項１記載の半導体装置の製造方法。
  4. 前記第１の成型品は前記第２の温度を選定するための試作品であり、
    前記第２の成型品は、前記第２の温度で製造される量産品であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記（ａ）における前記熱硬化は、前記樹脂のモールド成型時の熱硬化と、前記モールド成型後のアフターキュア時の熱硬化と、を有することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記（ｄ）は、前記モールド成型時の熱硬化温度を第２の温度とし、前記アフターキュア時の熱硬化温度を第１の温度とする、請求項５記載の半導体装置の製造方法。
  7. 前記（ｄ）は、前記モールド成型時の熱硬化温度を第１の温度とし、前記アフターキュア時の熱硬化温度を第２の温度とする、請求項５記載の半導体装置の製造方法。
  8. 前記（ｄ）は、前記モールド成型時の熱硬化温度および前記アフターキュア時の熱硬化温度を第１の温度とする、請求項５記載の半導体装置の製造方法。
  9. 前記第１の成型品と前記第２の成型品は同一であり、
    前記（ａ）における熱硬化は、前記第１の成型品のモールド成型時の熱硬化であり、前記（ｄ）は前記第１の成型品の前記モールド成型後のアフターキュア時の熱硬化である、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  10. （ｅ）前記第２の成型品における前記基板の、前記半導体チップが設けられた面と反対側の面に外部端子を設ける、
    を有する、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
JP2011028190A 2011-02-14 2011-02-14 半導体装置の製造方法 Withdrawn JP2012169398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011028190A JP2012169398A (ja) 2011-02-14 2011-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028190A JP2012169398A (ja) 2011-02-14 2011-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012169398A true JP2012169398A (ja) 2012-09-06

Family

ID=46973288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028190A Withdrawn JP2012169398A (ja) 2011-02-14 2011-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012169398A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115644A1 (ja) * 2013-01-22 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115644A1 (ja) * 2013-01-22 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US9418907B2 (en) 2013-01-22 2016-08-16 Ps5 Luxco S.A.R.L. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20160329304A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8872325B2 (en) Semiconductor device including an insulating layer and heat sink plates formed in the insulating layer
KR20140130395A (ko) 반도체 디바이스 제조 방법
US20110074037A1 (en) Semiconductor device
CN103208465A (zh) 用于3d封装的应力补偿层
JP2007123454A (ja) 半導体装置及びその製造方法
US20120126402A1 (en) Semiconductor device and method of forming the same
CN103050462A (zh) 半导体器件封装件及方法
TW202203336A (zh) 包含底膠的半導體封裝及其製造方法
US20220013471A1 (en) Ic package
US9177941B2 (en) Semiconductor device with stacked semiconductor chips
KR20150060758A (ko) 반도체 장치 및 그 제조방법
JP5557439B2 (ja) 半導体装置及びその製造方法
KR100855887B1 (ko) 스택형 반도체 패키지 및 그 스택 방법
JP2012146853A (ja) 半導体装置の製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
JP2011018797A (ja) 半導体装置及び半導体装置の製造方法
US20190164941A1 (en) Electronic package and method for fabricating the same
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP2010251547A (ja) 半導体装置及びその製造方法
JP2012169398A (ja) 半導体装置の製造方法
JP2012015446A (ja) 半導体装置の製造方法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513