JP2009152262A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置を小型化できる技術を提供する。
【解決手段】配線基板２上に搭載された半導体チップ５の電極１５と配線基板２の接続端子２５ａ，２５ｂ，２５ｃとの間をボンディングワイヤ７ａ，７ｂで接続し、樹脂封止して半導体装置が形成されている。配線基板２の上面において、接続端子２５ａ，２５ｂ，２５ｃは半導体チップ５の辺５ｂに沿って３列に配置されている。３列のうち、半導体チップ５の辺５ｂに最も近い１列目の接続端子２５ａには、ループ高さが低いボンディングワイヤ７ａが接続され、半導体チップ５の辺５ｂから最も遠い３列目の接続端子２５ｃには、ループ高さが高いボンディングワイヤ７ｂが接続され、２列目の接続端子２５ｂには、ボンディングワイヤ７ａまたはボンディングワイヤ７ｂが接続されている。
【選択図】図２０

Description

本発明は、半導体装置およびその製造方法に関し、特に、配線基板に半導体チップを搭載してワイヤボンディングした半導体装置およびその製造方法に適用して有効な技術に関する。

配線基板上に単数または複数の半導体チップを搭載し、半導体チップの電極と配線基板の接続端子をボンディングワイヤで電気的に接続し、半導体チップおよびボンディングワイヤを樹脂封止することで、半導体パッケージ形態の半導体装置が製造される。

特開２００７−１０３４２３号公報（特許文献１）には、半導体チップの辺と配線基板の辺との間に、その半導体チップの辺に沿って複数の電極パッドを３列で配置した半導体装置に関する技術が記載されている。
特開２００７−１０３４２３号公報

本発明者の検討によれば、次のことが分かった。

半導体パッケージ形態の半導体装置は、多端子化や小型化（小面積化および薄型化）の要求がある。

半導体パッケージ形態の半導体装置を製造するには、配線基板上に半導体チップを搭載して半導体チップの電極パッドと配線基板の接続端子との間をボンディングワイヤで接続する。配線基板に半導体チップを搭載した状態では、その半導体チップの電極パッドと接続する配線基板の接続端子は、半導体チップの辺に沿って配列される。

半導体チップの電極パッドと接続する配線基板の接続端子を、その半導体チップの辺に沿って一列に配列させた場合には、半導体チップの電極パッド数の増加に伴いそれと接続する接続端子数が増加すると、接続端子を配列させるのに要する長さが増加することから、配線基板の寸法（平面寸法）が大きくなり、半導体装置の大型化（大面積化）を招いてしまう。これを防止するために、接続端子の配列ピッチ（間隔）を短くすることも考えられるが、これはボンディングワイヤ同士の干渉を生じやすくする。従って、接続端子の配列ピッチ（間隔）を広げることと、半導体装置の小型化を両立させることが望まれる。

このため、配線基板の接続端子を半導体チップの辺に沿って２列に配列させて、半導体チップの電極パッドとボンディングワイヤで接続することが考えられる。半導体チップの電極パッドと接続する配線基板の接続端子を、その半導体チップの辺に沿って２列に配列させれば、１列に配列させた場合に比べて、接続端子の配列ピッチ（間隔）を広げることができ、半導体装置の小型化（小面積化）が可能であり、また、ボンディングワイヤのループ高さを変えることで、ボンディングワイヤ同士の干渉を生じにくくすることができる。

しかしながら、近年では、前記特許文献１の図１に示すように、１つの半導体装置でシステムを構築するＳＩＰ（System In Package）構造が提案されている。ＳＩＰ構造は、複数の半導体装置が１つの配線基板上に搭載されるため、電極パッドの総数が多く、それに接続する配線基板の接続端子の数が極めて多くなっている。このため、半導体チップの電極パッドと接続する配線基板の接続端子を、その半導体チップの辺に沿って２列に配列させる方法だけでは、半導体装置の小型化を実現しながら、多端子化に対応するのが困難である。例えば、単にボンディングワイヤ同士の干渉のみを考慮すれば、配線基板の接続端子を半導体チップの辺に沿って、より多列（例えば４列以上）に配列させればよいが、配列数があまり多くなると、半導体チップの辺（端部）から配線基板の辺（端部）までの距離（間隔）を広くする必要があるので、かえって半導体装置の大型化（大面積化）を招いてしまうおそれがある。

そこで、前記特許文献１の図９に示すように、配線基板の接続端子を半導体チップの辺に沿って３列に配列させることが考えられる。ここで、配線基板の接続端子を半導体チップの辺に沿って複数列に配列させた場合、ボンディングワイヤのループ高さが全て同じであると、ボンディングワイヤ同士の接触や干渉が生じる可能性があり、半導体装置の信頼性を低下させる恐れがある。

そこで、前記特許文献１の図１１乃至図１３に示すように、配線基板の接続端子を３列に配列させたのに合わせて、ループ高さが異なる３種類のボンディングワイヤを用いることも考えられる。

このような前記特許文献１の構成であれば、接続端子の配列ピッチ（間隔）を広げてボンディングワイヤ同士の干渉を防止することと、半導体装置の小型化との両立に有効と考えられる。

しかしながら、本発明者は、半導体装置の小型化として、小面積化だけでなく、薄型化も実現できるＳＩＰ構造について検討している。

すなわち、本発明者は、半導体装置の小面積化を実現するために、複数の半導体チップを全て積層する構造について検討している。

１つの半導体装置でシステムを構築することにのみ着目すれば、前記特許文献１の図１に示すように、配線基板上に複数の半導体チップを並べて搭載してもよいが、全ての半導体チップを積層する構造に比べると、半導体装置の外形寸法を低減できない。

また、前記特許文献１の図１１乃至図１３に示すように、３列に配置された接続端子に合わせて、ボンディングワイヤのループ高さも３種類（３段）にした場合、最もループ高さが高いボンディングワイヤ（最上段のボンディングワイヤ）が封止樹脂から露出しないように、接続端子を２列に配置する構造に比べて、封止樹脂の厚みを厚くする必要が生じる。特に、配線基板上に複数の半導体チップを積み重ねて構成した半導体装置では、積み重ねた半導体チップの分だけ半導体装置の厚みが厚くなるため、ループ高さが異なる３種類のボンディングワイヤを用いたことによる封止樹脂の厚膜化の影響は大きい。そのため、複数の半導体チップを積層させるＳＩＰ構造では、半導体装置の薄型化についても検討する必要がある。

本発明の目的は、半導体装置を小型化できる技術を提供することにある。

また、本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による半導体装置およびその製造方法は、配線基板の主面に設けた複数の端子を、前記配線基板に搭載した半導体チップの第１の辺に沿って３列に配列させている。そして、前記３列のうち最も前記半導体チップに近い１列目の前記端子には、第１のループ高さを有する第１ボンディングワイヤを接続し、前記３列のうち最も前記半導体チップから遠い３列目の前記端子には、前記第１のループ高さよりも高い第２のループ高さを有する第２ボンディングワイヤを接続し、前記３列のうち真ん中の２列目の前記端子には、前記第１ボンディングワイヤまたは前記第２ボンディングワイヤを接続している。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

代表的な実施の形態によれば、半導体装置を小型化することができる。

また、半導体装置の信頼性を向上させることができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本発明の一実施の形態の半導体装置およびその製造方法（製造工程）を図面を参照して説明する。

図１および図２は、本発明の一実施の形態である半導体装置１の断面図（全体断面図、側面断面図）、図３〜図６は半導体装置１の要部断面図である。図３〜図６は、図１の半導体装置１の端部近傍の部分拡大図に対応する。但し、図３は、ボンディングワイヤ７のうち、半導体チップ５の電極１５と配線基板２の接続端子２５ａとを接続するボンディングワイヤ７ａが示された要部断面図であり、図４は、ボンディングワイヤ７のうち、半導体チップ５の電極１５と配線基板２の接続端子２５ｂとを接続するボンディングワイヤ７ｂが示された要部断面図である。また、図５は、ボンディングワイヤ７のうち、半導体チップ５の電極１５と配線基板２の接続端子２５ｂとを接続するボンディングワイヤ７ａが示された要部断面図であり、図６は、ボンディングワイヤ７のうち、半導体チップ５の電極１５と配線基板２の接続端子２５ｃとを接続するボンディングワイヤ７ｂが示された要部断面図である。

また、図７〜９は、封止樹脂８を透視したときの半導体装置１の上面図（平面図）である。但し、図７は、ボンディングワイヤ６，７の図示を省略してある。また、図８は、図７に、半導体チップ３，４の電極１３，１４と配線基板２の接続端子２３，２４との間を接続するボンディングワイヤ６を追加した図である。また、図９は、図７から半導体チップ３，４の図示を省略し、かつ半導体チップ５の電極１５と配線基板２の接続端子２５との間を接続するボンディングワイヤ７を追加した図である。また、図７のＡ−Ａ線における半導体装置１の断面が、図１にほぼ対応し、図７のＢ−Ｂ線における半導体装置１の断面が、図２にほぼ対応する。

図１〜図９に示される本実施の形態の半導体装置１は、半導体パッケージ形態の半導体装置である。

本実施の形態の半導体装置１は、配線基板２と、配線基板２の上面２ａ上に搭載された複数の半導体チップ３，４，５と、各半導体チップ３，４，５の表面の複数の電極１３，１４，１５とこれに対応する配線基板２の複数の接続端子２３,２４，２５とを電気的に接続する複数のボンディングワイヤ６，７と、半導体チップ３，４，５およびボンディングワイヤ６，７を含む配線基板２の上面２ａを覆う封止樹脂８とを有している。半導体装置１の下面に相当する配線基板２の下面２ｂには、外部端子（外部接続用端子）として複数の半田ボール９が設けられている。

各半導体チップ３，４，５は、その厚さと交差する平面形状が矩形（四角形）であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。例えば、半導体チップ３は、ＤＲＡＭのような揮発性メモリが形成されたメモリチップであり、半導体チップ４は、不揮発性メモリが形成されたメモリチップ（フラッシュメモリチップ）であり、半導体チップ５は、半導体チップ３，４（のメモリ）を制御するための制御回路が形成された制御用チップ（マイコン）である。このため、半導体装置１は、機能が異なる集積回路がそれぞれ形成された複数の半導体チップ３，４，５を配線基板２に搭載して１つのシステムを構成したＳＩＰ（System In Package）型の半導体装置とみなすことができる。

なお、半導体チップ３，４，５において、電極１３，１４，１５が形成された側の主面を半導体チップ３，４，５の表面と呼び、電極１３，１４，１５が形成された側の主面（すなわち表面）とは反対側の主面を半導体チップ３，４，５の裏面と呼ぶものとする。

半導体チップ（第２半導体チップ）３は、配線基板２上面２ａ上に接着材（接合材、接着材層）１０を介して搭載（配置）され、半導体チップ３の裏面が配線基板２の上面２ａに接着材１０によって接着され固定されている。すなわち、半導体チップ３の裏面が配線基板２の上面２aと対向するように、接着材１０を介して半導体チップ３が配線基板２の上面２a上に搭載されている。接着材１０は、ペースト型の接着材（例えば銀ペーストなど）を用いることができるが、ダイアタッチフィルム（ダイボンディングフィルム、接着用フィルム）のようなフィルム型の接着材を用いることもできる。

半導体チップ（第３半導体チップ）４は、半導体チップ３の表面上に接着材（接合材、接着材層）１１を介して搭載（配置）され、半導体チップ４の裏面が半導体チップ３の表面に接着材１１によって接着され固定されている。すなわち、半導体チップ４の裏面が半導体チップ３の主面と対向するように、接着材１１を介して半導体チップ４が半導体チップ３の主面上に搭載されている。接着材１１は、ダイアタッチフィルム（ダイボンディングフィルム、接着用フィルム）のようなフィルム型の接着材であれば、より好ましく、これにより、半導体チップ４のダイボンディング時に半導体チップ３の電極１３に接着材が付着するのを防止できる。

半導体チップ（第１半導体チップ）５は、半導体チップ４の表面上に接着材（接合材、接着材層）１２を介して搭載（配置）され、半導体チップ５の裏面（表面５ａとは反対側の主面）が半導体チップ４の表面に接着材１２によって接着され固定されている。すなわち、半導体チップ５の裏面が半導体チップ４の主面と対向するように、接着材１２を介して半導体チップ５が半導体チップ４の主面上に搭載されている。接着材１２は、ダイアタッチフィルム（ダイボンディングフィルム、接着用フィルム）のようなフィルム型の接着材であれば、より好ましく、これにより、半導体チップ５のダイボンディング時に半導体チップ４の電極１４に接着材が付着するのを防止できる。従って、半導体チップ５は、配線基板２の上面２ａ上に、下から接着材１０、半導体チップ３、接着材１１、半導体チップ４および接着材１２を介して搭載されている。

半導体チップ３は、平面形状が四角形から成り、詳細には互いに対向する２つの長辺と、この長辺と交差し、互いに対向する２つの短辺を含む長方形から成る表面を有しており、その表面において、夫々の短辺に沿って形成された複数の電極（ボンディングパッド、パッド電極、電極パッド、端子、第３電極）１３を有している。この電極１３は、ボンディングワイヤ接続用の電極であり、半導体チップ３の内部または表層部分に形成された半導体素子または半導体集積回路（メモリ回路など）に電気的に接続されている。

半導体チップ４は、平面形状が四角形から成り、詳細には互いに対向する２つの長辺と、この長辺と交差し、互いに対向する２つの短辺を含む長方形から成る表面を有しており、その表面において、夫々の短辺に沿って形成された複数の電極（ボンディングパッド、パッド電極、電極パッド、端子）１４を有している。この電極１４は、ボンディングワイヤ接続用の電極であり、半導体チップ４の内部または表層部分に形成された半導体素子または半導体集積回路（メモリ回路など）に電気的に接続されている。

半導体チップ５は、平面形状が四角形から成り、詳細には４つの辺（ここでは辺５ｂ，５ｃ，５ｄ，５ｅ）を含む正方形から成る表面を有しており、その表面（上面、第２主面）５ａにおいて、夫々の辺に沿って形成された複数の電極（ボンディングパッド、パッド電極、電極パッド、端子、第４電極）１５を有している。詳細に説明すると、図７および後述の図１８〜図２０に示すように、各辺に沿って複数の電極１５が２列に亘って配置されている。さらに、この複数の電極１５は、各辺に沿って１列目の電極（第１電極）１５ａと２列目の電極（第２電極）１５ｂが交互に配置される、所謂、千鳥配列で配置されており、複数の第２電極は、それぞれ複数の第１電極の配列の間に配置されている。この電極１５は、ボンディングワイヤ接続用の電極であり、半導体チップ５の内部または表層部分に形成された半導体素子または半導体集積回路（制御回路など）に電気的に接続されている。また、この複数の電極１５は、メモリチップである半導体チップ３，４とこのマイコンチップである半導体チップ５により構成されるシステムの外部との外部インタフェース用パッドと、このシステムの内部に設けられたメモリチップである半導体チップ３，４との内部インタフェース用パッドとを有している。そのため、マイコンチップである半導体チップ５の複数の電極１５の数は、メモリチップである半導体チップ３，４の複数の電極１３，１４の数よりも多い。なお、半導体チップ５の表面５ａは、半導体チップ５の電極１５が形成された側の主面である。

配線基板２は、一方の主面である上面（表面、第１主面）２ａと、上面２ａとは反対側の主面である下面（裏面）２ｂとを有している。配線基板２は、例えば、複数の絶縁体層（誘電体層）２１と、複数の導体層または配線層とを積層して一体化した多層基板（多層配線基板）である。図３〜図６では、５つの絶縁体層２１が積層されて配線基板２が形成されているが、積層される絶縁体層２１の数はこれに限定されるものではなく種々変更可能である。配線基板２の絶縁体層２１を形成する材料としては、例えばアルミナ（酸化アルミニウム、Ａｌ_２Ｏ_３）などのようなセラミック材料や、例えばガラスエポキシ樹脂などの樹脂材料などを用いることができる。また、配線基板２として、絶縁性の基材層（絶縁基板、例えばガラスエポキシ系樹脂基板）と、その基材層の上面および下面に形成された導体層（導体パターン、配線層）と、その導体層を覆うように基材層の上面および下面上に形成されたソルダレジスト層とからなる単層基板を用いることもできる。

配線基板２おいて、配線基板２の上面２ａ上と、下面２ｂ上と、絶縁体層２１間とには、配線形成用の導体層（配線層、配線パターン、導体パターン）が所定のパターンで形成されている。配線基板２の最上層の導体層によって、配線基板２の上面２ａに導電体からなる導体パターン２２（接続端子２３，２４，２５を含む）が形成され、配線基板２の最下層の導体層によって、配線基板２の下面２ｂに導電体からなる複数の端子（外部接続用端子、電極、導電性ランド部）２６が形成されている。

配線基板２の下面２ｂにおいて、複数の端子２６は例えばアレイ状に配置されており、各端子２６には半田ボール（ボール電極、突起電極、電極、外部端子、外部接続用端子）９が接続（形成）されている。このため、配線基板２の下面２ｂに複数の半田ボール９が例えばアレイ状に配置されている。半田ボール９は、半導体装置１の外部端子（外部接続用端子）として機能することができる。

配線基板２の上面２ａにおいて、導体パターン２２の一部により、接続端子（端子、電極、ボンディングパッド、パッド電極、ボンディングリード）２３，２４，２５がそれぞれ複数形成されている。接続端子２３，２４，２５は、ボンディングワイヤ接続用の端子である。このため、配線基板２の上面２ａの導体パターン２２のうち、半導体チップ３，４，５の電極１３，１４，１５とボンディングワイヤ６，７を介して電気的に接続される部分、すなわちボンディングワイヤ６，７が接続される部分が、接続端子２３，２４，２５に対応する。

接続端子２３，２４，２５のうち、接続端子２３は、ボンディングワイヤ６を介して半導体チップ３の電極１３に電気的に接続される接続端子であり、接続端子２４は、ボンディングワイヤ６を介して半導体チップ４の電極１４に電気的に接続される接続端子であり、接続端子２５は、ボンディングワイヤ７を介して半導体チップ５の電極１５に電気的に接続される接続端子である。配線基板２の上面２ａには、接続端子２３，２４，２５以外の導体パターン２２を覆うように、絶縁層からなるソルダレジスト層２７が形成されているが、接続端子２３，２４，２５はソルダレジスト層２７の開口部から露出されている。ソルダレジスト層２７を設けることで、接続端子２３，２４，２５以外の導体パターン２２が露出して短絡するのを防止することができる。

また、配線基板２の内部、すなわち絶縁体層２１の間にも、導体層（配線層、配線パターン、導体パターン）２８が所定のパターンで形成されている。配線基板３を構成する各導体層（配線層）は、必要に応じて絶縁体層２１に形成されたビアホール内の導体または導体膜を通じて電気的に接続されている。なお、前記ビアホールは、図３〜図６では図示していないが、例えば後述の図２１や図２８に示されたビアホール２９などがこれに対応する。

従って、配線基板２の上面２ａの複数の接続端子２３，２４，２５は、配線基板２の上面２ａの導体パターン２２、配線基板２内部の配線層（絶縁体層２１間の導体層２８）およびビアホール内の導体膜などを介して、配線基板２の下面２ｂの複数の端子２６および複数の端子２６に接続された複数の半田ボール９に電気的に接続されている。また、配線基板２の上面２ａの複数の接続端子２３，２４，２５には、必要に応じて、配線基板２の上面２ａの導体パターン２２、配線基板２内部の配線層（絶縁体層２１間の導体層２８）およびビアホール内の導体膜などを介して、互いに電気的に接続されたものである。

半導体チップ３，４の各電極１３，１４は、ボンディングワイヤ６を介して配線基板２の上面２ａの各接続端子２３，２４に電気的に接続され、半導体チップ５の各電極１５は、ボンディングワイヤ７を介して配線基板２の上面２ａの各接続端子２５に電気的に接続されている。ボンディングワイヤ６，７は、いずれも導体線からなり、例えば金線などの金属細線からなる。従って、半導体チップ３，４，５の各電極１３，１４，１５は、ボンディングワイヤ６，７および配線基板２の導体層などを介して、配線基板２の下面２ｂの端子２６および端子２６に接続された半田ボール９に電気的に接続されている。また、半導体チップ３，４，５の複数の電極１３，１４，１５には、必要に応じて、ボンディングワイヤ６，７、配線基板２の上面２ａの導体パターン２２、配線基板２内部の配線層（絶縁体層２１間の導体層２８）およびビアホール内の導体膜などを介して、互いに電気的に接続されたものである。

封止樹脂（封止樹脂部、モールド樹脂、封止部、封止体）８は、樹脂材料（例えば熱硬化性樹脂材料）からなり、フィラー（例えば酸化シリコンの粒子）を含有することもできる。例えば、フィラーを含むエポキシ樹脂またはシリコーン樹脂などを用いて封止樹脂８を形成することができる。

封止樹脂８は、配線基板２の上面２ａ上に半導体チップ３，４，５およびボンディングワイヤ６，７を覆うように形成されている。すなわち、封止樹脂８は、配線基板２の上面２ａ上に形成され、半導体チップ３，４，５およびボンディングワイヤ６，７を封止する。封止樹脂８により、半導体チップ３，４，５およびボンディングワイヤ６，７が封止され、保護される。

次に、本実施の形態の半導体装置の製造方法（製造工程）について説明する。

図１０は、本実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。図１１〜図１７は、本実施の形態の半導体装置の製造工程中の要部断面図であり、上記図１に対応する断面が示されている。

なお、本実施の形態では、複数の配線基板２（半導体装置領域３２）がアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）３１を用いて個々の半導体装置１を製造する。この配線基板３１は、上記配線基板２の母体であり、配線基板３１を後述する切断工程で切断し、各半導体装置領域（基板領域、単位基板領域、デバイス領域）３２に分離したものが半導体装置１の配線基板２に対応する。配線基板３１は、そこから１つの半導体装置１が形成される領域である半導体装置領域３２がマトリクス（行列）状に複数配列した構成を有しているが、図１１〜図１７には、そのうちの一つの半導体装置領域３２にほぼ相当する領域の断面が示されている。

まず、配線基板２１と半導体チップ３，４，５を準備する（ステップＳ１）。図１１に示されるように、ステップＳ１では、そこからそれぞれ半導体装置１が製造される単位基板領域である半導体装置領域（単位基板領域）３２を複数の有する配線基板３１であって、上面３１ａと、上面３１ａの反対側の下面３１ｂとを有し、各半導体装置領域３２の上面３１ａに複数の接続端子２３，２４，２５を、各半導体装置領域３２の下面３１ｂに複数の端子２６を有する配線基板３１が準備される。なお、図１１では、簡略化のため、端子２６の図示を省略している。また、断面位置の関係で、図１１には、配線基板２１の接続端子２４は図示されない。

配線基板３１は、例えば、印刷法、シート積層法、ビルドアップ法、セミアディティブ法、またはアディティブ法などを用いて製造することができる。また、半導体チップ３、半導体チップ４および半導体チップ５は、それぞれ、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離することなどにより、形成することができる。

次に、ダイボンディング工程を行って、図１２に示されるように、配線基板３１の上面３１ａの各半導体装置領域３２上に、半導体チップ３を接着材１０を介して搭載する（ステップＳ２）。なお、図１２では、簡略化のため、接着材１０の図示を省略している。

ステップＳ２の半導体チップ３のダイボンディング工程では、半導体チップ３は、裏面側（電極１３が形成されている側の主面とは反対側の主面）が下方（配線基板３１側）を向き、表面側（電極１３が形成されている側の主面）が上方を向くように（フェイスアップボンディング）、配線基板３１の上面３１ａの各半導体装置領域３２上に搭載される。加熱などにより接着材１０を硬化することで、半導体チップ３は、その裏面が配線基板２の上面２ａに接着材１０によって接着され固定される。

次に、ダイボンディング工程を行って、配線基板３１の上面３１ａの各半導体装置領域３２の半導体チップ３上に、半導体チップ４を接着材１１を介して搭載する（ステップＳ３）。なお、図１２では、簡略化のため、接着材１１の図示を省略している。また、断面位置の関係で、図１２には、半導体チップ４の電極１４は図示されない。

ステップＳ３の半導体チップ４のダイボンディング工程では、半導体チップ４は、裏面側（電極１４が形成されている側の主面とは反対側の主面）が下方（半導体チップ３側）を向き、表面側（電極１４が形成されている側の主面）が上方を向くように（フェイスアップボンディング）、配線基板３１の上面３１ａの各半導体装置領域３２の半導体チップ３上に搭載される。接着材１１にダイアタッチフィルムのようなフィルム型の接着材を用いる場合には、ステップＳ３のダイボンディング工程を、配線基板３１を加熱しながら（例えば配線基板３１を加熱用ステージ上に配置して加熱しながら）行い、半導体チップ４を半導体チップ３にフィルム型接着材を介して圧着する。半導体チップ４は、その裏面が半導体チップ３の表面に接着材１１によって接着され固定される。

また、ステップＳ３で半導体チップ３上に半導体チップ４を搭載する際には、半導体チップ３の表面の電極１３が覆われないように、半導体チップ３の表面のうち、電極１３が配列していない領域だけが、半導体チップ４の裏面に接着されるようにする。これにより、半導体チップ３，４を積み重ねても、半導体チップ３，４の表面の電極１３，１４が露出された状態となるので、半導体チップ３，４に対する後述するワイヤボンディング工程を的確に行えるようになる。

次に、ワイヤボンディング工程を行って、配線基板３１の各半導体装置領域３２に搭載された半導体チップ３，４の電極１３，１４と、その半導体チップ３，４が搭載された半導体装置領域３２の接続端子２３，２４とを、ボンディングワイヤ６を介して電気的に接続する（ステップＳ４）。ワイヤボンディング工程は、配線基板３１を加熱用ステージ（図示せず）上に配置して、配線基板３１を加熱しながら行うことができる。なお、図１２は、ステップＳ４のワイヤボンディング行った段階の断面図に対応するが、断面位置の関係で、図１２には、半導体チップ３の電極１３と配線基板３１の接続端子２３とを接続するボンディングワイヤ６は図示されるが、半導体チップ４の電極１４と配線基板３１の接続端子２４とを接続するボンディングワイヤ６は図示されない。

ステップＳ４のワイヤボンディング工程では、配線基板３１の各半導体装置領域３２において、半導体チップ３の複数の電極１３と、それに対応する配線基板３１の複数の接続端子２３とを複数のボンディングワイヤ（第３ボンディングワイヤ）６を介して接続し、半導体チップ４の複数の電極１４と、それに対応する配線基板３１の複数の接続端子２４とを複数のボンディングワイヤ（第３ボンディングワイヤ）６を介して接続する。このステップＳ４のワイヤボンディング工程は、具体的には次のように行うことができる。

すなわち、配線基板３１の上面３１ａのある半導体装置領域３２において半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４との間をボンディングワイヤ６で接続し、それから次の半導体装置領域３２において半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４との間をボンディングワイヤ６で接続し、これを順次繰り返す。これにより、全ての半導体装置領域３２において、半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４との間をボンディングワイヤ６で接続することもできる。

他の形態として、配線基板３１の上面３１ａのある半導体装置領域３２において半導体チップ３の電極１３と配線基板３１の接続端子２３との間をボンディングワイヤ６で接続し、それから次の半導体装置領域３２において半導体チップ３の電極１３と配線基板３１の接続端子２３との間をボンディングワイヤ６で接続し、これを順次繰り返す。これにより、配線基板３１の全ての半導体装置領域３２において、半導体チップ３の電極１３と配線基板３１の接続端子２３との間をボンディングワイヤ６で接続する。次に、配線基板３１の上面３１ａのある半導体装置領域３２において半導体チップ４の電極１４と配線基板３１の接続端子２４との間をボンディングワイヤ６で接続し、それから次の半導体装置領域３２において半導体チップ４の電極１４と配線基板３１の接続端子２４との間をボンディングワイヤ６で接続し、これを順次繰り返す。これにより、配線基板３１の全ての半導体装置領域３２において、半導体チップ４の電極１４と配線基板３１の接続端子２４との間をボンディングワイヤ６で接続する。このようにして、配線基板３１の全ての半導体装置領域３２において、半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４との間をボンディングワイヤ６で接続することもできる。

また、積層された半導体チップ３，４においては、半導体チップ３を先にワイヤボンディングすることが好ましい。これにより、下側の半導体チップに対して形成したボンディングワイヤ６が邪魔になることなく、上側の半導体チップに対してワイヤボンディングを行うことができる。

また、ステップＳ２の後でステップＳ３の前に半導体チップ３に対するワイヤボンディングを行うこともできるが、半導体チップ３に対するワイヤボンディングをステップＳ３の前ではなくステップＳ３の後に行えば、ステップＳ４のワイヤボンディング工程で半導体チップ３に対するワイヤボンディングと半導体チップ４に対するワイヤボンディングの両方を行うことができるので、製造工程数を低減することができる。

ステップＳ４のワイヤボンディング工程の後、ダイボンディング工程を行って、図１３に示されるように、配線基板３１の上面３１ａの各半導体装置領域３２の半導体チップ４上に、半導体チップ５を接着材１２を介して搭載する（ステップＳ５）。なお、図１３では、簡略化のため、接着材１２の図示を省略している。

ステップＳ５の半導体チップ５のダイボンディング工程では、半導体チップ５は、裏面側（電極１５が形成されている側の主面とは反対側の主面）が下方（半導体チップ４側）を向き、表面５ａ側（電極１５が形成されている側の主面）が上方を向くように（フェイスアップボンディング）、配線基板３１の上面３１ａの各半導体装置領域３２の半導体チップ４上に搭載される。接着材１２にダイアタッチフィルムのようなフィルム型の接着材を用いる場合には、ステップＳ５のダイボンディング工程を、配線基板３１を加熱しながら（例えば配線基板３１を加熱用ステージ上に配置して加熱しながら）行い、半導体チップ５を半導体チップ５にフィルム型接着材を介して圧着する。半導体チップ５は、その裏面が半導体チップ４の表面に接着材１２によって接着され固定される。

また、ステップＳ５で半導体チップ４上に半導体チップ５を搭載する際には、半導体チップ４の表面の電極１４が覆われないように、半導体チップ４の表面のうち、電極１４が配列していない領域だけが、半導体チップ５の裏面に接着されるようにする。これにより、半導体チップ４上に半導体チップ５を積み重ねても、半導体チップ３，４の表面の電極１３，１４およびそれに接続されたボンディングワイヤ６が半導体チップ５で覆われずに露出された状態となるので、半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４とのボンディングワイヤ６を介した接続を的確に維持することができる。

ステップＳ５の半導体チップ５のダイボンディング工程の後、ワイヤボンディング工程を行って、図１４および図１５に示されるように、配線基板３１の各半導体装置領域３２に搭載された半導体チップ５の電極１５と、その半導体チップ５が搭載された半導体装置領域３２の接続端子２５とを、ボンディングワイヤ７を介して電気的に接続する（ステップＳ６）。ワイヤボンディング工程は、配線基板３１を加熱用ステージ（図示せず）上に配置して、配線基板３１を加熱しながら行うことができる。

ステップＳ６のワイヤボンディング工程では、配線基板３１の各半導体装置領域３２において、半導体チップ５の複数の電極１５と、それに対応する配線基板３１の複数の接続端子２５とをボンディングワイヤ７を介して接続する。このステップＳ６のワイヤボンディング工程は、具体的には次のように行うことができる。

すなわち、配線基板３１の上面３１ａのある半導体装置領域３２において半導体チップ５の電極１５と配線基板３１の接続端子２５との間をボンディングワイヤ７で接続し、それから次の半導体装置領域３２において半導体チップ５の電極１５と配線基板３１の接続端子２５との間をボンディングワイヤ７で接続する。これを順次繰り返すことで、配線基板３１の全ての半導体装置領域３２において、半導体チップ５の電極１５と配線基板３１の接続端子２５との間をボンディングワイヤ７で接続する。

なお、詳細は後述するが、半導体チップ５の電極１５と配線基板３１の接続端子２５との間を接続するボンディングワイヤ７には、ループ高さが低いボンディングワイヤ７ａと、それよりもループ高さが高いボンディングワイヤ７ｂの２種類のボンディングワイヤがある。このため、ステップＳ６のワイヤボンディング工程では、まず、図１４に示されるように、ループ高さが低いボンディングワイヤ７ａで、半導体チップ５の主面に形成された複数の電極１５のうち、辺側に位置する１列目の電極１５（後述の電極１５ａを含む）とそれに対応する配線基板３１の接続端子２５（後述の接続端子２５ａ，２５ｂを含む）との間を接続する。それから、図１５に示されるように、ループ高さが高いボンディングワイヤ７ｂで、半導体チップ５の主面に形成された複数の電極１５のうち、１列目よりも辺から遠い箇所に位置する２列目の電極１５（後述の電極１５ｂを含む）とそれに対応する配線基板３１の接続端子２５（後述の接続端子２５ｂ，２５ｃを含む）との間を接続する。先にループ高さが低いボンディングワイヤ７ａを形成した後で、ループ高さが高いボンディングワイヤ７ｂを形成することで、ループ高さが低いボンディングワイヤ７ａが邪魔になることなく、ループ高さが高いボンディングワイヤ７ｂを的確に形成することができる。

尚、図１４において、半導体チップ５の右側の電極（ここでは詳細に図示しないが、１列目の電極１５ａ）１５に対し、ボンディングワイヤ７ａが２本記載されている理由は、次のとおりである。すなわち、半導体チップ５の１列目の電極１５ａと配線基板３１の１列目の接続端子２５ａと電気的に接続するボンディングワイヤ７ａと、半導体チップ５の１列目の電極１５ａと配線基板３１の２列目の接続端子２５ｂとを電気的に接続するボンディングワイヤ７ａとを１つの断面図でまとめて説明するためである。また、図１５において、半導体チップ５の左側の電極（ここでは詳細に図示しないが、２列目の電極１５ｂ）１５に対し、ボンディングワイヤ７ｂが２本記載されている理由は、次のとおりである。すなわち、半導体チップ５の２列目の電極１５ｂと配線基板３１の２列目の接続端子２５ｂと電気的に接続するボンディングワイヤ７ｂと、半導体チップ５の２列目の電極１５ｂと配線基板３１の３列目の接続端子２５ｃとを電気的に接続するボンディングワイヤ７ｂとを１つの断面図でまとめて説明するためである。

上記ステップＳ４のワイヤボンディング工程により、配線基板３１の全ての半導体装置領域３２において、半導体チップ３，４の電極１３，１４と配線基板３１の接続端子２３，２４との間がボンディングワイヤ７で接続されていた。このため、ステップＳ６のワイヤボンディング工程を行った段階で、配線基板３１の全ての半導体装置領域３２において、半導体チップ３，４，５の電極１３，１４，１５と配線基板３１の接続端子２３，２４，２５との間がボンディングワイヤ６，７で接続された状態となる。

ステップＳ６のワイヤボンディング工程の後、樹脂封止工程（モールド工程、樹脂成形工程）を行って、図１６に示されるように、封止樹脂８ａを形成する（ステップＳ７）。ステップＳ７の樹脂封止工程は、例えばトランスファモールドなどによって行うことができる。このステップＳ７の樹脂封止工程は、具体的には次のように行うことができる。

すなわち、ステップＳ２，Ｓ３のダイボンディング工程、ステップＳ４のワイヤボンディング工程、ステップＳ５のダイボンディング工程およびステップＳ６のワイヤボンディング工程が行われた配線基板３１を、樹脂成形用金型（図示せず）に配置し、金型のゲートを介して金型のキャビティ内に樹脂材料を注入する。そして、加熱などにより樹脂材料を硬化させた後、金型を離型し、硬化した樹脂材料からなる封止樹脂８が形成された配線基板３１を金型から離型する。このようにして、配線基板３１の上面３１ａ上に各半導体装置領域３２の半導体チップ３,４，５およびボンディングワイヤ６，７を覆うように封止樹脂８ａを形成することができる。封止樹脂８ａによって、半導体チップ３，４，５およびボンディングワイヤ６，７が封止される。

配線基板３１および配線基板３１上の封止樹脂８ａ（封止樹脂８ａ内に封止された半導体チップ３，４，５およびボンディングワイヤ６，７も含む）により、封止体（組立体）３３が形成される。すなわち、多数個取りの配線基板３１上に封止樹脂８ａが形成された構造体を封止体３３と呼ぶ。

次に、配線基板３１の下面３１ｂの端子２６に半田ボール９を接続（接合、形成）する（ステップＳ８）。

ステップＳ８の半田ボール９接続工程では、例えば、配線基板３１の下面３１ｂを上方に向け、配線基板３１の下面３１ｂの各半導体装置領域３２の複数の端子２６上にそれぞれ半田ボール９を配置（搭載）してフラックスなどで仮固定し、リフロー処理（半田リフロー処理、熱処理）を行って半田を溶融し、半田ボール９と配線基板３１の下面３１ｂの端子２６とを接合することができる。その後、必要に応じて洗浄工程を行い、半田ボール９の表面に付着したフラックスなどを取り除くこともできる。このようにして、半導体装置１の外部端子（外部接続用端子）としての半田ボール９が接合（形成）される。

なお、本実施の形態では、半導体装置１の外部端子として半田ボール９を接合する場合について説明したが、これに限定されるものではなく、例えば半田ボール９の代わりに印刷法などにより端子２６上に半田を供給して半導体装置１の半田からなる外部端子（バンプ電極、半田バンプ）を形成することもできる。この場合、配線基板３１の下面３１ｂの各半導体装置領域３２の複数の端子２６上にそれぞれ半田を供給してから、半田リフロー処理を行って、複数の端子２６上にそれぞれ半田からなる外部端子（バンプ電極、半田バンプ）を形成することができる。

また、メッキ処理を施すなどして、各端子２６上に外部端子（バンプ電極）を形成することもできる。

このように、ステップＳ８では、配線基板３１の下面３１ｂの各半導体装置領域３２の複数の端子２６に、それぞれ外部接続用端子（ここでは半田ボール９）を形成する。外部接続用端子（ここでは半田ボール９）は形成することが好ましいが、不要であればその形成を省略することもできる。

次に、必要に応じて、マーキングを行って、封止樹脂８ａの上面（表面）に製品番号などのマークを付す（ステップＳ９）。ステップＳ９では、例えば、レーザによりマーキングを行うレーザマークを行うことができるが、インクによりマーキングを行うインクマークを行うこともできる。また、ステップＳ８の半田ボール９の接続工程とステップＳ９のマーキング工程の順番を入れ換え、ステップＳ９のマーキング工程を行った後に、ステップＳ８の半田ボール９の接続工程を行うこともできる。また、不要であれば、ステップＳ９のマーキング工程を省略することもできる。

次に、封止体３３（配線基板３１）の切断を行う（ステップＳ１０）。

ステップＳ１０の切断工程により、図１７に示されるように、封止体３３（配線基板３１または配線基板３１および封止樹脂８ａ）が各半導体装置領域３２間の切断領域に沿って切断されて、それぞれの半導体装置領域３２が個々の（個片化された）半導体装置１に切断分離（個片化）される。すなわち、封止体３３（配線基板３１または配線基板３１および封止樹脂８ａ）が各半導体装置領域３２に切断されて分割され、各半導体装置領域３２から半導体装置１が形成される。ステップＳ１０の切断工程によって各半導体装置領域３２に切断され分離（分割）された配線基板３１が上記配線基板２に対応する。また、ステップＳ８の切断工程後の封止樹脂８ａが、上記封止樹脂８となる。

また、ステップＳ７の樹脂封止工程で、複数の半導体装置領域３２全体を覆うように封止樹脂８ａを形成する一括封止を行った場合には、各半導体装置領域３２間の切断領域上に封止樹脂８ａが形成されている。このため、一括封止の場合には、ステップＳ１０の切断工程で、配線基板３１とともに封止樹脂８ａも各半導体装置領域３２間の切断領域に沿って切断され、切断後の封止樹脂８ａ（切断後の配線基板２上の封止樹脂８ａ）が上記封止樹脂８となる。なお、図１６は、一括封止の場合が図示されている。

また、ステップＳ７の樹脂封止工程で、封止領域を半導体装置領域３２毎に分割し、半導体装置領域３２毎に個別に封止樹脂８ａを形成する分割封止（個別封止）を行うこともでき、この分割封止の場合には、各半導体装置領域３２間の切断領域上には封止樹脂８ａは形成されていない。このため、分割封止の場合には、ステップＳ１０の切断工程で、各半導体装置領域３２間の切断領域に沿って配線基板３１が切断されるが、封止樹脂８ａを切断する必要はなく、切断後の配線基板３１（配線基板２）上の封止樹脂８ａが上記封止樹脂８となる。

このようにして、半導体装置１が製造される。

次に、本実施の形態の半導体装置１における半導体チップ５の電極１５と配線基板２（配線基板３１）の接続端子２５との間のボンディングワイヤ７による接続について、より詳細に説明する。

本実施の形態の半導体装置１において、配線基板２（配線基板３１）のボンディングワイヤ接続用の接続端子には、半導体チップ３の電極１３に接続すべき接続端子２３と、半導体チップ４の電極１４に接続すべき接続端子２４と、半導体チップ５の電極１５に接続すべき接続端子２５とがある。このうち、半導体チップ５の電極１５に接続する接続端子２５の配列の仕方およびボンディングワイヤ７の接続の仕方について説明する。

図１８〜図２０は、半導体装置１の要部平面図であり、同じ平面領域（図７の点線で囲まれた領域Ｒ１にほぼ相当する領域）が示されている。図１８〜図２０は、封止樹脂８を透視したときの半導体装置１の内部構造が示されている。但し、図２０には、半導体チップ５、半導体チップ２の電極１５、配線基板２の接続端子２５、および半導体チップ２の電極１５と配線基板２の接続端子２５との間を接続するボンディングワイヤ７が図示されているが、理解を簡単にするために、半導体チップ３、半導体チップ３の電極１３、配線基板２の接続端子２３、および半導体チップ３の電極１３と接続端子２３との間を接続するボンディングワイヤ６の図示は省略してある。また、図１９は、図２０から、ループ高さが高いボンディングワイヤ７ｂの図示を省略した図であり、図１８は、図１９から、ループ高さが低いボンディングワイヤ７ａの図示を更に省略した図である。

本実施の形態では、上記図７などからも分かるように、半導体チップ５の表面５ａにおいて、表面５ａの４つの辺５ｂ，５ｃ，５ｄ，５ｅに沿って複数の電極１５が配置されており、それぞれボンディングワイヤ７を介して、配線基板２の上面２ａに形成されかつ半導体チップ５の辺５ｂ，５ｃ，５ｄ，５ｅに沿って配置された複数の接続端子２５と電気的に接続されている。そして、配線基板２の上面２ａにおいて、接続端子２５は、半導体チップ５の辺５ｂに沿って３列に配列され、半導体チップ５の辺５ｃに沿って３列に配列され、半導体チップ５の辺５ｄに沿って２列に配列され、半導体チップ５の辺５ｅに沿って２列に配列されている。なお、半導体チップ５の表面５ａにおいて、辺５ｂと辺５ｃとは互いに対向する（反対側に位置する）辺であり、辺５ｄと辺５ｅとは互いに対向する（反対側に位置する）辺であり、辺５ｂと辺５ｄとは角部を形成する（交わる）辺であり、辺５ｂと辺５ｅとは他の角部を形成する（交わる）辺である。

本実施の形態では、配線基板２の接続端子２５を半導体チップ５の辺５ｂ，５ｃに沿って３列に配列させているので、接続端子２５の配列ピッチ（間隔）を広げてボンディングワイヤ７同士の干渉を防止でき、半導体装置を多端子化することができ、また半導体装置を小型化（小面積化）することができる。また、半導体チップ５の４辺５ｂ，５ｃ，５ｄ，５ｅ全部に沿って接続端子２５を３列に配列させると、配線基板２の寸法が大きくなってしまう可能性があるが、辺５ｂ，５ｃに沿って接続端子２５を集約して３列に配列し、他の辺５ｄ，５ｅに沿って接続端子２５を３列未満（ここでは２列）に配列することで、配線基板２全体が大きくなるのを抑制することができる。

本実施の形態の主要な特徴の一つは、配線基板の主面上に形成されかつ半導体チップの辺に沿って３列に配列した複数の接続端子と、それに対応する半導体チップの電極との間のボンディングワイヤによる接続の仕方にある。このため、以下では、配線基板２の上面２ａに形成されかつ半導体チップ５の辺５ｂに沿って３列に配置された複数の接続端子２５と、半導体チップ５の表面５ａに形成されかつ辺５ｂに沿って配置された複数の電極１５と、それらの間を接続する複数のボンディングワイヤ７について説明する。なお、以下の説明は、配線基板２の上面２ａに形成されかつ半導体チップ５の辺５ｃに沿って３列に配置された複数の接続端子２５と、半導体チップ５の表面５ａに形成されかつ辺５ｃに沿って配置された複数の電極１５と、それらの間を接続する複数のボンディングワイヤ７についても同様に適用でき、その場合、以下の説明において辺５ｂを辺５ｃと読み替えればよい。

図１８にも示されるように、配線基板２の上面２ａにおいて、接続端子２５は、半導体チップ５の辺（第１の辺）５ｂに沿って３列に配列（配置）されている。すなわち、本実施の形態の半導体装置１は、配線基板２の上面２ａ上に形成され、かつ半導体チップ５の辺５ｂに沿って３列に配置（配列）された複数の端子２５（すなわち接続端子２５ａ，２５ｂ，２５ｃ）を有している。以下では、この３列の配列のうち、半導体チップ５（の辺５ｂ）に近い側の列から順に１列目（第１の列、すなわち図１８の矢印Ａ１で指された列）、２列目（第２の列、すなわち図１８の矢印Ａ２で指された列）、および３列目（第３ｂの列、すなわち図１８の矢印Ａ３で指された列）と呼ぶこととする。また、この３列の配列のうち、この１列目に属する接続端子２５を接続端子（第１端子）２５ａと称し、２列目に属する接続端子２５を接続端子（第２端子）２５ｂと称し、３列目に属する接続端子２５を接続端子（第３端子）２５ｃと称することとする。

従って、半導体チップ５の辺５ｂに沿って３列に配置された複数の端子２５は、その３列のうち半導体チップ５の辺５ｂに近い１列目（第１の列）に属する複数の接続端子２５ａと、３列のうち半導体チップ５の辺５ｂから１列目よりも離れた２列目（第２の列）に属する複数の接続端子２５ｂと、３列のうち半導体チップ５の辺５ｂから２列目よりも離れた３列目（第３の列）に属する複数の接続端子２５ｃとからなる。そして、配線基板２の上面２ａにおいて、複数の接続端子２５ａが半導体チップ５の辺５ｂに沿って１列目に１列で配列し、複数の接続端子２５ｂが半導体チップ５の辺５ｂに沿って２列目に１列で配列し、複数の接続端子２５ｃが半導体チップ５の辺５ｂに沿って３列目に１列で配列しているのである。

但し、配線基板２の上面２ａにおいて、接続端子２５ａと接続端子２５ｂと接続端子２５ｃとは、それらに接続されたボンディングワイヤ７の延在方向（半導体チップ５の辺５ｂと交差する方向）に互いに重ならないようにずれて（半導体チップ５の辺５ｂに沿った方向にずれて）配列しており、いわゆる千鳥配列となっている。

すなわち、図２０に示されるように、平面的（配線基板２の上面２ａに平行な平面）に見て、半導体チップ５の電極１５と接続端子２５ａとを接続するボンディングワイヤ７ａが延在する線上（延長方向も含む）に、接続端子２５ｂ，２５ｃは配置されていない。また、平面的（配線基板２の上面２ａに平行な平面）に見て、半導体チップ５の電極１５と接続端子２５ｂとを接続するボンディングワイヤ７が延在する線上（延長方向も含む）に、接続端子２５ａ，２５ｃは配置されていない。また、平面的（配線基板２の上面２ａに平行な平面）に見て、半導体チップ５の電極１５と接続端子２５ｃとを接続するボンディングワイヤ７が延在する線上（延長方向も含む）に、接続端子２５ａ，２５ｂは配置されていない。

このようにすることで、半導体チップ５の辺５ｂに沿って３列に配列した複数の接続端子２５と半導体チップ５の辺５ｂに沿って配列した半導体チップ５の複数の電極１５とを接続する複数のボンディングワイヤ７において、ボンディングワイヤ７同士が平面的（配線基板２の上面２ａに平行な平面）に見て重ならない（交差しない）ようにすることができる。換言すれば、半導体チップ５の辺５ｂに沿って３列に配列した複数の接続端子２５と半導体チップ５の辺５ｂに沿って配列した半導体チップ５の複数の電極１５とを接続する複数のボンディングワイヤ７同士が平面的に重ならないように、接続端子２５ａと接続端子２５ｂと接続端子２５ｃとを互いにずらして配列させるのである。これにより、ボンディングワイヤ７同士が接触するのを抑制または防止できる。また、接続端子２５の実効的なピッチが縮小されるため、同一サイズの半導体装置に対して、より多くの接続端子を形成することができ、半導体装置の多端子化が可能になる。

また、本実施の形態では、接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）と半導体チップ５の電極１５との間を接続するボンディングワイヤ７には、ループ高さ（ループの高さ、ワイヤループ高さ）が異なる２種類のボンディングワイヤがある。接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）と半導体チップ５の電極１５との間を接続するボンディングワイヤ７のうち、ループ高さ（ワイヤループ高さ）が相対的に低いボンディングワイヤ７をボンディングワイヤ７ａと称し、ループ高さ（ワイヤループ高さ）が相対的に高いボンディングワイヤ７をボンディングワイヤ７ｂと称する。すなわち、上記図３および図５に示されるように、ボンディングワイヤ７ａは第１のループ高さ（ワイヤループ高さ）ｈ１を有し、上記図４および図６に示されるように、ボンディングワイヤ７ｂは第２のループ高さ（ワイヤループ高さ）ｈ２を有し、第２のループ高さｈ２は第１のループ高さｈ１よりも高い（ｈ２＞ｈ１）。

このため、ボンディングワイヤ７ａ同士は同じループ高さｈ１を有し、ボンディングワイヤ７ｂ同士は同じループ高さｈ２を有しているが、ボンディングワイヤ７ａとボンディングワイヤ７ｂは互いに異なるループ高さを有し、ボンディングワイヤ７ａに比べて、ボンディングワイヤ７ｂは、ループ高さが高くなっている。なお、ボンディングワイヤ７のループ高さ（ワイヤループ高さ）とは、半導体チップ５の表面５ａから、そのボンディングワイヤ７の最頂部（半導体チップ２の表面５ａからの高さが最も高い部分）までの高さ（半導体チップ５の表面５ａに垂直な方向の高さ）に対応する。

配線基板２の上面２ａにおいて半導体チップ５の辺５ｂに沿って３列に接続端子２５を配列させた場合、本実施の形態とは異なり、この３列に配列した接続端子２５に接続するボンディングワイヤのループ高さが全て同じであると、ボンディングワイヤ同士の接触や干渉が生じる可能性があり、これは、半導体装置の信頼性を低下させる。

ボンディングワイヤ同士の接触や干渉を防止するために、本実施の形態とは異なり、接続端子２５を３列に配列させたのに合わせて、ループ高さが異なる３種類のボンディングワイヤを用いることも考えられる。この場合、３種類のボンディングワイヤにおけるループ高さの差を確保するために、最もループ高さが高いボンディングワイヤのループ高さをかなり高くする必要があるため、この最もループ高さが高いボンディングワイヤが封止樹脂から露出しないように、封止樹脂の厚みを厚くする必要が生じ、これは、半導体装置の厚みを厚くしてしまう。特に、本実施の形態のように、配線基板２上に複数の半導体チップ３，４，５を積み重ねて構成した半導体装置では、積み重ねた半導体チップの分だけ半導体装置の厚みが厚くなるため、ループ高さが異なる３種類のボンディングワイヤを用いたことによる封止樹脂の厚膜化の影響は大きい。積み重ねた半導体チップのうちの最上層の半導体チップに対するボンディングワイヤのループ高さが、封止樹脂の厚みに影響を与えるのである。

それに対して、本実施の形態では、半導体チップ５の表面５ａ上に半導体チップ５の辺５ｂに沿って配置された複数の電極１５と、配線基板２の上面２ａ上に半導体チップ５の辺５ｂに沿って３列に配置された複数の端子２５とを接続する複数のボンディングワイヤ７が、第１のループ高さｈ１を有するボンディングワイヤ７ａと、第１のループ高さｈ１よりも高い第２のループ高さｈ２を有するボンディングワイヤ７ｂとを有している。すなわち、配線基板２の上面２ａにおいて、接続端子２５を半導体チップ５の辺５ｂに沿って３列に配列させているが、この３列に配列した複数の接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）と、半導体チップ５の辺５ｂに沿って配置された複数の電極１５との間を、ループ高さが異なる２種類のボンディングワイヤ７ａ，７ｂで接続している。このため、ループ高さが異なる３種類のボンディングワイヤを用いた場合に比べて、ループ高さが高いボンディングワイヤのループ高さを低くすることができ、ループ高さが高いボンディングワイヤが封止樹脂から露出しないようにするのに必要な封止樹脂の厚みを薄くすることができる。このため、封止樹脂８を薄くすることができるので、半導体装置１を薄型化することができ、半導体装置１を小型化することができる。

本実施の形態では、更に、半導体チップ５の辺５ｂに沿って３列に配列した接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）のそれぞれに対して、次のような手段でワイヤボンディング工程を行うことで、ループ高さが異なる２種類のボンディングワイヤ７ａ，７ｂを用いたとしても、ボンディングワイヤ同士の接触や干渉を防止できるようにしている。

すなわち、本実施の形態では、配線基板２の上面２ａにおいて半導体チップ５の辺５ｂに沿って３列に配列（配置）された接続端子２５のうち、半導体チップ５の辺５ｂに最も近い列である１列目に属する接続端子２５ａに接続されたボンディングワイヤ７は、ループ高さが低いボンディングワイヤ７ａとする。一方、半導体チップ５の辺５ｂに沿って３列に配列（配置）された接続端子２５のうち、半導体チップ５の辺５ｂから最も遠い列である３列目に属する接続端子２５ｃに接続されたボンディングワイヤ７は、ループ高さが高いボンディングワイヤ７ｂとする。そして、半導体チップ５の辺５ｂに沿って３列に配列（配置）された接続端子２５のうち、真ん中の列である２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７は、ループ高さが低いボンディングワイヤ７ａまたはループ高さが高いボンディングワイヤ７ｂのいずれかとする。

このようにすれば、半導体チップ５の辺５ｂに近い接続端子２５ａにはループ高さが低いボンディングワイヤ７ａが接続され、半導体チップ５の辺５ｂから遠い接続端子２５ｃにはループ高さが高いボンディングワイヤ７ｂが接続され、中間の距離にある接続端子２５ｂにはループ高さが低いボンディングワイヤ７ａまたはループ高さが高いボンディングワイヤ７ｂが接続されることになる。これにより、半導体チップ５の辺５ｂからの距離が短い接続端子２５に接続するボンディングワイヤ７のループ高さよりも、半導体チップ５の辺５ｂからの距離が長い接続端子２５に接続するボンディングワイヤ７のループ高さが高くなるので、ボンディングワイヤ７同士の間隔または距離を相対的に長くすることができ、また、ボンディングワイヤ７同士の平行度を低下させることができる。従って、ボンディングワイヤ７同士の接触や干渉を抑制または防止できる。このため、半導体装置の信頼性を向上させることができる。

また、本実施の形態では、２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７を、ループ高さが低いボンディングワイヤ７ａとするか、あるいはループ高さが高いボンディングワイヤ７ｂとするかは、接続端子２５ｂ毎に次のようにして決めることが好ましい。

すなわち、２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７について、そのボンディングワイヤ７（接続端子２５ｂに接続されたボンディングワイヤ７）の両隣のボンディングワイヤ７が、ループ高さが低いボンディングワイヤ７ａである場合には、そのボンディングワイヤ７（接続端子２５ｂに接続されたボンディングワイヤ７）を、ループ高さが高いボンディングワイヤ７ｂとする。逆に、２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７について、そのボンディングワイヤ７（接続端子２５ｂに接続されたボンディングワイヤ７）の両隣のボンディングワイヤ７が、ループ高さが高いボンディングワイヤ７ｂである場合には、そのボンディングワイヤ７（接続端子２５ｂに接続されたボンディングワイヤ７）を、ループ高さが低いボンディングワイヤ７ａとする。具体的には、辺５ｂに沿って３列に配置された複数の接続端子２５と辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７において、接続端子２５ｂに接続されたボンディングワイヤ７ａの両隣には、接続端子２５ｃに接続されたボンディングワイヤ７ｂが配置され、接続端子２５ｂに接続されたボンディングワイヤ７ｂの両隣には、接続端子２５ａに接続されたボンディングワイヤ７ａが配置されるようにする。

これにより、２列目の接続端子２５ｂに接続されたループ高さが低いボンディングワイヤ７ａが、ループ高さが高いボンディングワイヤ７ｂと隣り合わないようにすることができ、また、２列目の接続端子２５ｂに接続されたループ高さが高いボンディングワイヤ７ｂが、ループ高さが低いボンディングワイヤ７ａと隣り合わないようにすることができる。従って、ボンディングワイヤ７同士の間隔または距離を相対的に長くすることができ、また、ボンディングワイヤ７同士の平行度を低下させることができるので、ボンディングワイヤ７同士が接触したり干渉したりするのを、より的確に防止することができる。このため、半導体装置の信頼性を、より向上させることができる。

また、本実施の形態では、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５と半導体チップ５の辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７において、ループ高さが低いボンディングワイヤ７ａとループ高さが高いボンディングワイヤ７ｂとが交互に配列していることが、より好ましい。このようにすることで、ループ高さが低いボンディングワイヤ７ａ同士が隣り合わないようにすることができ、かつ、ループ高さが高いボンディングワイヤ７ｂ同士が隣り合わないようにすることができ、ボンディングワイヤ７同士が接触したり干渉したりするのを更に的確に防止することができる。このため、半導体装置の信頼性を、より的確に向上させることができる。

また、ループ高さが低いボンディングワイヤ７ａ同士が隣り合わないようにし、かつループ高さが高いボンディングワイヤ７ｂ同士が隣り合わないようにするとともに、半導体チップ５の辺５ｂに沿った接続端子２５の配置密度を高める（すなわち接続端子２５に接続されるボンディングワイヤ７の配置密度を高める）ことが望まれる。

このため、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５と半導体チップ５の辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７において、２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７だけを抽出して見てみたとき、ループ高さが高いボンディングワイヤ７ｂとループ高さが低いボンディングワイヤ７ａとが交互に配列されるようにすることが好ましい。換言すれば、２列目に属す任意の接続端子２５ｂ（これを第１接続端子と称す）に接続されたボンディングワイヤ７について、その第1接続端子に隣接しかつ２列目に属す他の接続端子２５ｂ（これを第２接続端子と称す）に接続されたボンディングワイヤ７がループ高さの低いボンディングワイヤ７ａである場合には、その第１接続端子に接続されるボンディングワイヤ７を、ループ高さが高いボンディングワイヤ７ｂとする。すなわち、その第１接続端子（接続端子２５ｂ）には、ループ高さの高いボンディディングワイヤ７ｂを接続する。逆に、２列目に属す任意の接続端子２５ｂ（これを第１接続端子と称す）に接続されたボンディングワイヤ７について、その第1接続端子に隣接しかつ２列目に属す他の接続端子２５ｂ（これを第２接続端子と称す）に接続されたボンディングワイヤ７がループ高さの高いボンディングワイヤ７ｂである場合には、その第１接続端子に接続されるボンディングワイヤ７を、ループ高さが低いボンディングワイヤ７ａとする。すなわち、その第１接続端子（接続端子２５ｂ）には、ループ高さの低いボンディディングワイヤ７ａを接続する。なお、前記第１接続端子と前記第２接続端子とは、半導体チップ５の辺５ｂに沿って配列されかつ２列目に属する複数の接続端子２５ｂにおいて、辺５ｂに沿った方向に互いに隣接する接続端子２５ｂ同士の関係にある。そして、好ましくは、接続端子２５ｂに接続されたループ高さが低いボンディングワイヤ７ａの両隣に、接続端子２５ｃに接続されたループ高さが高いボンディングワイヤ７ｂが配置されるようにし、接続端子２５ｂに接続されたループ高さが高いボンディングワイヤ７ｂの両隣に、接続端子２５ａに接続されたループ高さが低いボンディングワイヤ７ａが配置されるようにする。このようにすることで、ボンディングワイヤ７同士の接触や干渉を防止できるとともに、半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５およびそれに接続されたボンディングワイヤ７を効率的に配置でき、配置密度を高めることができる。

具体的には、図１８〜図２０に示されるように、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５と半導体チップ５の辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７が、半導体チップ５の辺５ｂに沿った方向に次のように配列することが、より好ましい。

すなわち、１列目に属する接続端子２５ａとそれに対応する半導体チップ５の電極１５（後述の電極１５ａに対応）との間を接続し、かつループ高さが低いボンディングワイヤ７ａを、ボンディングワイヤ７ｃ１と称する。２列目に属する接続端子２５ｂとそれに対応する半導体チップ５の電極１５（後述の電極１５ｂに対応）との間を接続し、かつループ高さが高いボンディングワイヤ７ｂを、ボンディングワイヤ７ｃ２と称する。１列目に属する接続端子２５ａとそれに対応する半導体チップ５の電極１５（後述の電極１５ａに対応）との間を接続し、かつループ高さが低いボンディングワイヤ７ａを、ボンディングワイヤ７ｃ３と称する。３列目に属する接続端子２５ｃとそれに対応する半導体チップ５の電極１５（後述の電極１５ｂに対応）との間を接続し、かつループ高さが高いボンディングワイヤ７ｂを、ボンディングワイヤ７ｃ４と称する。２列目に属する接続端子２５ｂとそれに対応する半導体チップ５の電極１５（後述の電極１５ａに対応）との間を接続し、かつループ高さが低いボンディングワイヤ７ａを、ボンディングワイヤ７ｃ５と称する。３列目に属する接続端子２５ｃとそれに対応する半導体チップ５の電極１５（後述の電極１５ｂに対応）との間を接続し、かつループ高さが高いボンディングワイヤ７ｂを、ボンディングワイヤ７ｃ６と称する。これら６本のボンディングワイヤ７ｃ１，７ｃ２，７ｃ３，７ｃ４，７ｃ５，７ｃ６が、半導体チップ５の辺５ｂに沿った方向に順に配列し、好ましくはボンディングワイヤ７ｃ１〜７ｃ６が繰り返し配列している。

換言すれば、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）と半導体チップ５の辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７は、半導体チップ５の辺５ｂに沿った方向に、上記ボンディングワイヤ７ｃ１〜７ｃ６が順に配列し、その次にまた上記ボンディングワイヤ７ｃ１〜７ｃ６が順に配列し、これが繰り返されているのである。繰り返しの回数は、ボンディングワイヤ７の本数により決まり、ボンディングワイヤ７の総本数が多くなるほど繰り返しの回数も多くなる。

なお、上記図３に示されるボンディングワイヤ７ａは、ボンディングワイヤ７ｃ１またはボンディングワイヤ７ｃ３に対応し、上記図４に示されるボンディングワイヤ７ｂは、ボンディングワイヤ７ｃ２に対応し、上記図５に示されるボンディングワイヤ７ａは、ボンディングワイヤ７ｃ５に対応し、上記図６に示されるボンディングワイヤ７ｂは、ボンディングワイヤ７ｃ４またはボンディングワイヤ７ｃ６に対応する。

ボンディングワイヤ７をこのように配列させることで、ループ高さが低いボンディングワイヤ７ａ同士が隣り合わないようにし、かつループ高さが高いボンディングワイヤ７ｂ同士が隣り合わないようにするとともに、更に、１列目に属する接続端子２５ａの数と２列目に属する接続端子２５ｂの数と３列目に属する接続端子２５ｃの数とを、ほぼ同じにすることができ、接続端子２５を効率的に配置することができる。このため、配線基板２の上面２ａにおいて、半導体チップ５の辺５ｂに沿って配置した接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）の配置密度を高めることができる。従って、配線基板２の上面２ａにおいて半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５の数およびその接続端子２５に接続されるボンディングワイヤ７の数を多くすることができ、半導体装置１を多端子化することができる。また、端子数が同じであれば、配線基板２の平面寸法を縮小することができるので、半導体装置１を小型化することができる。

また、辺５ｂに沿って３列に配列された複数の接続端子２５と辺５ｂに沿って配置された複数の電極１５とを接続するボンディングワイヤ７の数は、６の倍数である必要は無い。また、辺５ｂに沿って３列に配列された複数の接続端子２５と辺５ｂに沿って配置された複数の電極１５とを接続する複数のボンディングワイヤ７において、配列の両端のボンディングワイヤ７は、上記ボンディングワイヤ７ｃ１〜７ｃ６のいずれであってもよい。従って、辺５ｂに沿って３列に配列された複数の接続端子２５と辺５ｂに沿って配置された複数の電極１５とを接続するボンディングワイヤ７は、上記ボンディングワイヤ７ｃ１〜７ｃ６が繰り返し配列するが、配列の最初は、ボンディングワイヤ７ｃ１〜７ｃ６のうちのいずれのボンディングワイヤで始まってもよく、また配列の最後は、ボンディングワイヤ７ｃ１〜７ｃ６のうちのいずれのボンディングワイヤで終わってもよい。

また、本実施の形態では、図１８〜図２０に示されるように、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５にボンディングワイヤ７を介して接続される半導体チップ５の複数の電極１５は、半導体チップ５の表面５ａにおいて、半導体チップ５の辺５ｂの近傍で半導体チップ５の辺５ｂに沿って２列で配置されていることが好ましい。さらに、この複数の電極１５は、この複数の電極１５に隣接する辺５ｂに沿って、1列目の電極（第１電極）１５と２列目の電極（第２電極）１５が交互に配置される、所謂、千鳥配列で配置されていることが好ましい。ここで、２列の配列のうち、半導体チップ５の辺５ｂに近い側の列（第４の列、すなわち図１８の矢印Ａ４で指された列）に属する電極１５を電極（第１電極）１５ａと称し、半導体チップ５の辺５ｂから遠い側の列（第５の列、すなわち図１８の矢印Ａ５で指された列）に属する電極１５を電極（第２電極）１５ｂと称することにする。

本実施の形態では、半導体チップ５の辺５ｂに沿って２列に千鳥配列で電極１５を配置させている。すなわち、半導体チップ５の表面５ａにおいて、複数の電極１５ｂは、それぞれ複数の電極５ａの配列の間に配置されている。換言すれば、半導体チップ５の表面５ａにおいて、複数の電極１５ａと複数の電極１５ｂとは、辺５ｂに略垂直な方向（表面５ａに平行で辺５ｂに垂直な方向）に互いに重ならないようにずれて（半導体チップ５の辺５ｂに沿った方向にずれて）配列している。これにより、電極１５の実効的なピッチが縮小されるため、半導体チップ５を多端子化することができる。

また、本実施の形態では、半導体チップ５の辺５ｂに沿って２列に千鳥配列で配置された複数の電極１５のうち、半導体チップ５の辺５ｂに近い側の列に配置された複数の電極１５ａには、ループ高さが低いボンディングワイヤ７ａが接続され、半導体チップ５の辺５ｂから遠い側の列に配置された電極１５ｂには、ループ高さが高いボンディングワイヤ７ｂが接続される。

このようにすれば、半導体チップ５の辺５ｂに近い電極１５ａにはループ高さが低いボンディングワイヤ７ａが接続され、半導体チップ５の辺５ｂから遠い電極１５ｂにはループ高さが高いボンディングワイヤ７ｂが接続される。これにより、ループ高さが低いボンディングワイヤ７ｂと電極１５ａとの接続位置に比べて、ループ高さが高いボンディングワイヤ７ｂと電極１５ｂとの接続位置が、半導体チップ５の辺５ｂから遠い位置になる。このため、隣り合うボンディングワイヤ７同士（すなわちボンディングワイヤ７ａとボンディングワイヤ７ｂ）の間隔または距離を相対的に長くすることができ、また、隣り合うボンディングワイヤ同士（すなわちボンディングワイヤ７ａとボンディングワイヤ７ｂ）の平行度を低下させることができる。これにより、ボンディングワイヤ７同士が接触したり干渉したりするのを的確に防止することができる。このため、半導体装置の信頼性を、より的確に向上させることができる。

従って、半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５のうち、半導体チップ５に最も近い列である１列目に属する接続端子２５ａは、辺５ｂに近い側の列の電極１５ａに、ループ高さが低いボンディングワイヤ７ａを介して接続される。また、半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５のうち、半導体チップ５から最も遠い列である３列目に属する接続端子２５ｃは、辺５ｂから遠い側の列の電極１５ｂに、ループ高さが高いボンディングワイヤ７ｂを介して接続される。そして、半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５のうち、真ん中の列である２列目に属する接続端子２５ｂは、辺５ｂに近い側の列の電極１５ａに、ループ高さが低いボンディングワイヤ７ａを介して接続されるか、あるいは、辺５ｂから遠い側の列の電極１５ｂに、ループ高さが高いボンディングワイヤ７ｂを介して接続される。

２列目に属する接続端子２５ｂに接続されたボンディングワイヤ７を、ループ高さが低いボンディングワイヤ７ａとするか、あるいはループ高さが高いボンディングワイヤ７ｂとするかについては、上述の通りである。

従って、２列目に属する接続端子２５ｂについて、その接続端子７ｂに接続されたボンディングワイヤ７の両隣のボンディングワイヤ７が、ループ高さが低いボンディングワイヤ７ａである場合には、その接続端子２５ｂを、ループ高さが高いボンディングワイヤ７ｂを介して、辺５ｂから遠い側の列の電極１５ｂに接続する。また、２列目に属する接続端子２５ｂについて、その接続端子２５ｂに接続されたボンディングワイヤ７の両隣のボンディングワイヤ７が、ループ高さが高いボンディングワイヤ７ｂである場合には、その接続端子２５ｂを、ループ高さが低いボンディングワイヤ７ａを介して、辺５ｂに近い側の列の電極１５ａに接続する。このため、上記ボンディングワイヤ７ｃ１〜７ｃ６のうち、ボンディングワイヤ７ｃ１，７ｃ３，７ｃ５は、ループ高さが低いボンディングワイヤ７ａであるので、辺５ｂに近い側の列の電極１５ａに接続することとなる。また、上記ボンディングワイヤ７ｃ１〜７ｃ６のうち、ボンディングワイヤ７ｃ２，７ｃ４，７ｃ６は、ループ高さが高いボンディングワイヤ７ｂであるので、辺５ｂから遠い側の列の電極１５ｂに接続することとなる。

また、上述のように、上記ボンディングワイヤ７ｃ１〜７ｃ６は、半導体チップ５の辺５ｂに沿った方向に順に繰り返し配列している。このため、半導体チップ５の辺５ｂに沿って千鳥配列で配置された複数の電極１５のうち、半導体チップ５の辺５ｂに近い側の列に配置された複数の電極１５ａでは、ループ高さが低い上記ボンディングワイヤ７ｃ１，７ｃ３，７ｃ５にそれぞれ接続された３つの電極１５ａが順に繰り返し配列している。一方、半導体チップ５の辺５ｂから遠い側の列に配置された複数の電極１５ｂでは、ループ高さが高い上記ボンディングワイヤ７ｃ２，７ｃ４，７ｃ６にそれぞれ接続された３つの電極１５ｂが順に繰り返し配列している。このため、半導体チップ５の辺５ｂに沿った方向で見ると、上記ボンディングワイヤ７ｃ１，７ｃ３がそれぞれ接続された２つの電極１５ａの間に、上記ボンディングワイヤ７ｃ２が接続された電極１５ｂが配置され、上記ボンディングワイヤ７ｃ３，７ｃ５がそれぞれ接続された２つの電極１５ａの間に、上記ボンディングワイヤ７ｃ４が接続された電極１５ｂが配置されている。そして、上記ボンディングワイヤ７ｃ５が接続された２つの電極１５ａと、次に繰り返しの上記ボンディングワイヤ７ｃ１が接続された２つの電極１５ａとの間に、上記ボンディングワイヤ７ｃ６が接続された電極１５ｂが配置されることになる。

このようにして、半導体チップ５の複数の電極１５を、半導体チップ５の辺５ｂに沿って２列に千鳥配列で配置し、半導体チップ５の辺５ｂに近い側の列の電極１５ａには、ループ高さが低いボンディングワイヤ７ａを接続し、半導体チップ５の辺５ｂから遠い側の列の電極１５ｂには、ループ高さが高いボンディングワイヤ７ｂを接続し、ボンディングワイヤ７ａとボンディングワイヤ７ｂとを交互に配列させることができる。これにより、半導体チップ５の表面５ａにおいて、辺５ｂに沿って電極１５（１５ａ，１５ｂ）を効率的に配置して電極１５の配置密度を高めることができるとともに、電極１５（１５ａ，１５ｂ）に接続したボンディングワイヤ７同士が接触したり干渉したりするのを、より的確に防止することができる。

また、本実施の形態では、上記ステップＳ６のワイヤボンディング工程で、半導体チップ５の辺５ｂに沿って３列に配列した複数の接続端子２５と、半導体チップ５の辺５ｂに沿って配列した半導体チップ５の複数の電極１５とを、複数のボンディングワイヤ７で接続する。このステップＳ６のワイヤボンディング工程では、先に、複数の接続端子２５ｂの一部（ボンディングワイヤ７ｃ５を接続すべき接続端子２５ｂ）および複数の端子２５ａ（ボンディングワイヤ７ｃ１，７ｃ３を接続すべき接続端子２５ａ）と、それらに対応する電極１５（ここでは電極１５ａ）とを、それぞれボンディングワイヤ７ａ（ボンディングワイヤ７ｃ１，７ｃ３，７ｃ５）で接続する工程を行う。ボンディングワイヤ７ａによる接続を行った後、複数の接続端子２５ｂの他の一部（ボンディングワイヤ７ｃ２を接続すべき接続端子２５ｂ）および複数の接続端子２５ｃ（ボンディングワイヤ７ｃ４，７ｃ６を接続すべき接続端子２５ｃ）と、それらに対応する電極１５（ここでは電極１５ｂ）とを、それぞれボンディングワイヤ７ｂ（ボンディングワイヤ７ｃ１，７ｃ３，７ｃ５）で接続する工程を行う。先にループ高さが低いボンディングワイヤ７ａを全て形成した後で、ループ高さが高いボンディングワイヤ７ｂを形成することで、ループ高さが低いボンディングワイヤ７ａが邪魔になることなく、ループ高さが高いボンディングワイヤ７ｂを的確に形成することができる。

また、本実施の形態では、配線基板２の上面２ａにおいて、半導体チップ５の辺５ｂに沿って３列に接続端子２５（２５ａ，２５ｂ，２５ｃ）が配列しているが、図３〜図７にも示されるように、それら３列に配列した接続端子２５と半導体チップ５の辺５ｂとの間に、接続端子２３および半導体チップ３の電極１３が配置されている。

すなわち、半導体チップ３の表面において、半導体チップ５の辺５ｂに対応する半導体チップ３の辺３ｂ（半導体チップ５の辺５ｂと半導体チップ３の辺３ｂとは略平行である）に沿って複数の電極１３が配置され、半導体チップ３の表面の電極１３が配置された領域（辺３ｂ近傍領域）は半導体チップ４，５に覆われていない。そして、配線基板２の上面２ａにおいて、半導体チップ３（の辺３ｂ）と接続端子２５との間の領域で、辺５ｂに沿って（すなわち辺３ｂにも沿って）複数の接続端子２３が配置（好ましくは２列に千鳥配列で配置）されている。そして、半導体チップ３の辺３ｂに沿って配置された複数の電極１３と、半導体チップ３の辺３ｂに沿って（すなわち半導体チップ５の辺５ｂにも沿って）配置された複数の接続端子２３とが、複数のボンディングワイヤ６を介して電気的に接続されている。それら複数のボンディングワイヤ６の上方を、複数のボンディングワイヤ７ａ，７ｂが通過（延在）している。

図２１は、本実施の形態の半導体装置１の他の要部断面図であり、上記図３〜図６にほぼ対応する断面図であるが、接続端子２５（図２１では接続端子２５ｂ）と接続端子２３とをビアホール２９および配線基板２内部の配線層（導体層２８）を介して電気的に接続した状態が示されている。

上述したように、半導体チップ５は、半導体チップ３，４を制御するため制御用チップ（マイコン）であり、半導体チップ３，４（のメモリ）を制御するための制御回路を内蔵している。このため、半導体チップ５の複数の電極１５のうち、いくつかは半導体チップ３，４の電極１３，１４と電気的に接続する必要がある。

半導体チップ５の電極１５を半導体チップ３，４の電極１３，１４と電気的に接続するためには、図２１にも示されるように、接続端子２５（図２１の場合は接続端子２５ｂ）と接続端子２３，２４（図２１の場合は接続端子２３）との間を、配線基板２の上面２ａの導体パターン２２、配線基板２に形成されたビアホール２９および配線基板２内部の配線層（導体層２８）を介して、互いに電気的に接続すればよい。そうすれば、半導体チップ５の電極１５を、ボンディングワイヤ７、接続端子２５、導体パターン２２、ビアホール２９、配線基板２内部の配線層（導体層２８）、ビアホール２９、導体パターン２２、接続端子２３，２４、およびボンディングワイヤ６を介して半導体チップ３，４の電極１３，１４に電気的に接続することができる。なお、ビアホール２９の内部には導体膜が形成されており、ビアホール２９と呼ぶときには、この導体膜も含むものとする。

ここで、接続端子１５と接続端子２３，２４との間を電気的に接続するのに、接続端子２５と接続端子２３，２４との間の距離が短いほうが、両者を接続しやすい。本実施の形態では、配線基板２の上面２ａにおいて、半導体チップ５の辺５ｂに沿って３列に接続端子２５（２５ａ，２５ｂ，２５ｃ）が配列し、それら３列に配列した接続端子２５（２５ａ，２５ｂ，２５ｃ）と半導体チップ３との間に、複数の接続端子２３を半導体チップ３の辺３ｂに沿って（すなわち半導体チップ５の辺５ｂにも沿って）配置している。このため、接続端子２５と接続端子１３との間の距離を短くすることができるので、接続端子２５と接続端子２３との間を、配線基板２の上面２ａの導体パターン２２、配線基板２に形成されたビアホール２９および配線基板２内部の配線層（導体層２８）を介して、容易かつ的確に接続することができる。

また、半導体チップ５の電極１５と半導体チップ４の電極１４とを電気的に接続するには、半導体チップ５ｄ，５ｅ側で接続端子２５と接続端子２４との間を、配線基板２の上面２ａの導体パターン２２、配線基板２に形成されたビアホール２９および配線基板２内部の配線層（導体層２８）を介して電気的に接続すればよい。

また、本実施の形態では、配線基板２の上面２ａ上に、半導体チップ５以外の半導体チップ（ここでは半導体チップ３，４）を介して半導体チップ５を搭載した場合、すなわち、配線基板２上に複数の半導体チップ３，４，５を積み重ねた場合について説明したが、これに限定されず、半導体チップ３，４を省略し、半導体チップ５を配線基板２の上面２ａ上に、間に他の半導体チップを介在せずに搭載することもできる。また、半導体チップ３，４の一方の形成を省略し、配線基板２上に一つの半導体チップ（半導体チップ３または半導体チップ４）を搭載し、その半導体チップ上に半導体チップ５を搭載することもできる。但し、本実施の形態のように、配線基板２上に複数の半導体チップ３，４，５を積み重ねて構成した半導体装置では、積み重ねた半導体チップの分だけ半導体装置の厚みが厚くなるため、封止樹脂の厚膜化の影響は大きい。本実施の形態では、半導体チップ５の電極１５と配線基板２１の接続端子２５ａ，２５ｂ，２５ｃとを接続するのにループ高さが異なる２種類のボンディングワイヤ７ａ，７ｂを用いているので、ループ高さが異なる３種類のボンディングワイヤを用いた場合に比べて、封止樹脂８を薄くすることができる。このため、配線基板２上に複数の半導体チップ３，４，５を積み重ねた場合に本実施の形態を適用すれば、その効果は極めて大きい。このことは、以下の実施の形態２，３についても同様である。

（実施の形態２）
図２２〜図２４は、本発明の他の実施の形態の半導体装置の要部平面図であり、図２５は、その要部断面図である。なお、図２２〜図２４は上記実施の形態１の図１８〜図２０にそれぞれ対応するものであり、図２５は上記実施の形態１の図６に対応するものである。

すなわち、上記図１８〜図２０と同様に、図２２〜図２４は、封止樹脂８を透視したときの半導体装置の内部構造が示されている。但し、上記図２０と同様に、図２４には、半導体チップ５、半導体チップ２の電極１５、配線基板２の接続端子２５、および半導体チップ２の電極１５と配線基板２の接続端子２５との間を接続するボンディングワイヤ７が図示されているが、理解を簡単にするために、半導体チップ３、半導体チップ３の電極１３、配線基板２の接続端子２３、および電極１３と接続端子２３との間を接続するボンディングワイヤ６の図示は省略してある。また、図２３は、図２４から、ループ高さが高いボンディングワイヤ７ｂの図示を省略した図であり、図２２は、図２３から、ループ高さが低いボンディングワイヤ７ａの図示を更に省略した図である。また、図２５は、半導体チップ５の電極１５と配線基板２の接続端子２５ｃとを接続するループ高さが高いボンディングワイヤ７ｂを実線で示し、半導体チップ５の電極１５と配線基板２の接続端子２５ｂとを接続するループ高さが低いボンディングワイヤ７ａを点線で示してある。

上記実施の形態１では、上記図１８〜図２０に示されるように、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５（２５ａ，２５ｂ，２５ｃ）にボンディングワイヤ７を介して接続される半導体チップ５の複数の電極１５は、半導体チップ５の表面５ａにおいて、半導体チップ５の辺５ｂの近傍で半導体チップ５の辺５ｂに沿って２列に千鳥配列で配置されていた。

それに対して、本実施の形態では、図２２〜図２４に示されるように、半導体チップ５の辺５ｂに沿って３列に配列された複数の接続端子２５（２５ａ，２５ｂ，２５ｃ）にボンディングワイヤ７を介して接続される半導体チップ５の複数の電極１５は、半導体チップ５の表面５ａにおいて、半導体チップ５の辺５ｂの近傍で半導体チップ５の辺５ｂに沿って１列に配置されている。そして、半導体チップ５の辺５ｂに沿って１列に配置された複数の電極１５には、ループ高さが低いボンディングワイヤ７ａとループ高さが高いボンディングワイヤ７ｂとが交互に接続されるが、電極１５とボンディングワイヤ７ａ，７ｂとの接続位置を、ボンディングワイヤ７ａとボンディングワイヤ７ｂとで変えている。

すなわち、図２４および図２５にも示されるように、ループ高さが低いボンディングワイヤ７ａを接続する際には、辺５ｂに沿った各電極１５において、辺５ｂに近い位置でボンディングワイヤ７ａを接続し、ループ高さが高いボンディングワイヤ７ｂを接続する際には、辺ｂに沿った各電極１５において、辺５ｂから遠い位置でボンディングワイヤ７ｂを接続する。

これにより、半導体チップ５の辺５ｂに沿って１列に配置された複数の電極１５において、ループ高さが低いボンディングワイヤ７ａと複数の電極１５との接続位置に比べて、ループ高さが高いボンディングワイヤ７ｂと複数の電極１５との接続位置は、半導体チップ５の辺５ｂから遠い位置となっている。すなわち、半導体チップ５の辺５ａに沿って配置された複数の電極１５において、ループ高さが低いボンディングワイヤ７ａの接続位置同士は、半導体チップ５の辺５ｂからの距離Ｄ１がほぼ同じであり、また、ループ高さが高いボンディングワイヤ７ｂの接続位置同士は、半導体チップ５の辺５ｂからの距離Ｄ２がほぼ同じであるが、距離Ｄ２は距離Ｄ１よりも大きい（Ｄ２＞Ｄ１）という関係にある。

また、本実施の形態では、辺５ｂに沿って配置された電極１５を長方形状形とし、辺５ｂに略平行な方向での電極１５の寸法よりも、辺５ｂに略直交する方向での電極１５の寸法を大きくすることが好ましい。これにより、電極１５におけるボンディングワイヤ７ａの接続位置とボンディングワイヤ７ｂの接続位置とを変えることが容易となる。

また、半導体チップ５の辺５ｂに沿って１列に配置された複数の電極１５は、上記ボンディングワイヤ７ｃ１〜７ｃ６にそれぞれ接続された６つの電極１５が順に繰り返し配列している。上述のように、ボンディングワイヤ７ｃ１〜７ｃ６のうち、ボンディングワイヤ７ｃ１，７ｃ３，７ｃ５は、ループ高さが低いボンディングワイヤ７ａからなり、ボンディングワイヤ７ｃ２，７ｃ４，７ｃ６は、ループ高さが高いボンディングワイヤ７ｂからなる。このため、ループ高さが低いボンディングワイヤ７ｃ１，７ｃ３，７ｃ５と電極１５との接続位置に比べて、ループ高さが高いボンディングワイヤ７ｃ２，７ｃ４，７ｃ６と電極１５との接続位置は、半導体チップ５の辺５ｂから遠い位置となる。

本実施の形態の半導体装置の他の構成は、上記実施の形態１の半導体装置１と同様であるので、ここではその説明は省略する。

本実施の形態では、半導体チップ５の辺５ｂに沿って配置された複数の電極１５において、ループ高さが低いボンディングワイヤ７ｂと電極１５との接続位置に比べて、ループ高さが高いボンディングワイヤ７ｂと電極１５との接続位置を、半導体チップ５の辺５ｂから遠い位置にしている（すなわちＤ２＞Ｄ１）。このため、隣り合うボンディングワイヤ７同士（すなわちボンディングワイヤ７ａとボンディングワイヤ７ｂ）の間隔または距離を相対的に長くすることができ、また、隣り合うボンディングワイヤ同士（すなわちボンディングワイヤ７ａとボンディングワイヤ７ｂ）の平行度を低下させることができる。これにより、ボンディングワイヤ７同士が接触したり干渉したりするのを的確に防止することができる。従って、半導体装置の信頼性を向上することができる。

（実施の形態３）
図２６および図２７は、本発明の更に他の実施の形態の半導体装置の要部平面図であり、図２８は、その要部断面図である。なお、図２６および図２７は上記実施の形態１の図１８および図２０にそれぞれ対応するものである。また、図２６のＣ−Ｃ線における半導体装置の断面が、図２８にほぼ対応する。

このため、上記図１８および図２０と同様に、図２６および図２７は、封止樹脂８を透視したときの半導体装置の内部構造が示されている。但し、上記図２０と同様に、図２７には、半導体チップ５、半導体チップ２の電極１５、配線基板２の接続端子２５、および半導体チップ２の電極１５と配線基板２の接続端子２５との間を接続するボンディングワイヤ７が図示されているが、理解を簡単にするために、半導体チップ３、半導体チップ３の電極１３、配線基板２の接続端子２３、および電極１３と接続端子２３との間を接続するボンディングワイヤ６の図示は省略してある。また、図２６は、図２７から、ループ高さが低いボンディングワイヤ７ａおよびループ高さが高いボンディングワイヤ７ｂの図示を更に省略した図であるが、接続端子２５に接続されためっき線４１も図示している。なお、図２７には接続端子２５とめっき線４１を図示しているが、実際には、接続端子２３，２４，２５はソルダレジスト層２７に覆われずに露出されてボンディングワイヤ６，７と接続可能となっているが、めっき線４１はソルダレジスト層２７に覆われている。また、上記実施の形態１および実施の形態２ではめっき線４１に相当するものは、図示を省略している。

本実施の形態では、配線基板２の上面２ａにおいて半導体チップ５の辺５ｂに沿って３列に配列させた接続端子２５のうち、半導体チップ５に最も近い１列目に属する接続端子２５ａを、グランド電位（ＧＮＤ電位、接地電位）または電源電位に接続する接続端子（すなわちグランド電位または電源電位供給用の接続端子）としている。このため、図２８に示されるように、１列目に属する接続端子２５ａのうち、グランド電位に接続する接続端子２５ａ同士が、配線基板２の上面２ａの導体パターン２２、配線基板２に形成されたビアホール２９および配線基板２内部の導体層２８（ここではグランド用の大面積の導体層２８ａ）を介して、互いに電気的に接続されている。また、１列目に属する接続端子２５ａのうち、電源電位に接続する接続端子２５ａ同士も、配線基板２の上面２ａの導体パターン２２、配線基板２に形成されたビアホール２９および配線基板２内部の配線層（導体層２８）を介して、互いに電気的に接続されている。

接続端子２３，２４，２５（導体パターン２２）をめっき法で形成した場合には、接続端子２３，２４，２５は、無電解めっき層（例えば無電解銅めっき層）および電解めっき層（例えば電解銅めっき層）の積層膜により形成される。この場合、電解めっき時の給電用のめっき配線（給電線）４１が、配線基板２において、接続端子２３，２４，２５（導体パターン２２）と同層に形成される。

図２６に示されるように、半導体チップ５の辺５ｂに沿って３列に配列した接続端子２５のうち、２列目と３列目の接続端子２５ｂ，２５ｃには、めっき配線４１が接続されており、このめっき配線４１を介して所定の電位（電力）を供給して、接続端子２５ｂ，２５ｃの電解めっき層を形成している。

一方、半導体チップ５の辺５ｂに沿って３列に配列した接続端子２５のうち、１列目の接続端子２５ａは、グランド電位または電源電位に接続する接続端子としており、１列目の接続端子２５ａの全部にめっき配線４１を接続する必要はない。１列目の接続端子２５ａのうちのグランド電位に接続する接続端子の少なくとも１つにめっき配線４１を接続し、１列目の接続端子２５ａのうちの電源電位に接続する接続端子の少なくとも１つにめっき配線４１を接続しておけばよい。すなわち、１列目の接続端子２５ａのうちのグランド電位に接続する接続端子の少なくとも１つにめっき配線４１を介して電解めっき用の電力を供給し、また、１列目の接続端子２５ａのうちの電源電位に接続する接続端子の少なくとも１つにめっき配線４１を介して電解めっき用の電力を供給すれば、他の接続端子２５ａにもビアホール２９および配線基板２内部の導体層２８ａ，２８を介して電解めっき用の電力を供給できる。このため、めっき配線４１が接続されていない接続端子２５ａにも電解めっき層を形成できるのである。

めっき配線４１は、半導体装置１製造用の配線基板２１の上面２１ａにおいて、上記ステップ１０の切断工程で切断する切断ライン上に配線しためっき配線から枝分かれしているため、接続端子２５から配線基板２の上面２ａの辺（端部）２ｃに至るまで延在させる必要がある。このため、１列目に属する接続端子２５ａにめっき配線４１を接続した場合は、このめっき配線４１を２列目および３列目の接続端子２５ｂ，２５ｃの間を通って配線基板２の端部にまで引き出すことになるので、２列目および３列目の接続端子２５ｂ，２５ｃの配列ピッチを小さくするには限界がある。

それに対して、本実施の形態では、半導体チップ５の辺５ｂに沿って３列に配列させた接続端子２５（接続端子２５ａ，２５ｂ，２５ｃ）のうち、半導体チップ５に最も近い１列目に属する接続端子２５ａを、グランド電位または電源電位に接続する接続端子としたことで、接続端子２５ａにめっき配線４１を接続しなくともよくなる。このため、接続端子２５ａに接続した配線４１を２列目および３列目の接続端子２５ｂ，２５ｃの間を通って配線基板２の辺２ｃまで引き出さなくともよくなるので、２列目および３列目の接続端子２５ｂ，２５ｃの配列ピッチをより小さくすることが可能になる。このため、半導体チップ５の辺５ｂに沿って配置した接続端子２５の配置密度をより高めることができる。これにより、半導体チップ５の辺５ｂに沿って３列に配列された接続端子２５の数およびその接続端子２５に接続されるボンディングワイヤ７の数をより多くすることができ、半導体装置１を更に多端子化することができる。また、端子数が同じであれば、配線基板２の平面寸法を縮小することができるので、半導体装置１を更に小型化することができる。

本実施の形態の半導体装置の他の構成は、上記実施の形態１の半導体装置１と同様であるので、ここではその説明は省略する。また、本実施の形態を上記実施の形態２と組み合わせることもできる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、配線基板に半導体チップを搭載してワイヤボンディングした半導体装置およびその製造方法に適用して有効である。

本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の平面図である。 本発明の一実施の形態である半導体装置の平面図である。 本発明の一実施の形態である半導体装置の平面図である。 本発明の一実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の要部平面図である。 本発明の一実施の形態である半導体装置の要部平面図である。 本発明の一実施の形態である半導体装置の要部平面図である。 本発明の一実施の形態の半導体装置の要部断面図である。 本発明の他の実施の形態である半導体装置の要部平面図である。 本発明の他の実施の形態である半導体装置の要部平面図である。 本発明の他の実施の形態である半導体装置の要部平面図である。 本発明の他の実施の形態である半導体装置の要部断面図である。 本発明の他の実施の形態である半導体装置の要部平面図である。 本発明の他の実施の形態である半導体装置の要部平面図である。 本発明の他の実施の形態である半導体装置の要部断面図である。

符号の説明

１ 半導体装置
２ 配線基板
２ａ 上面
２ｂ 下面
３，４，５ 半導体チップ
５ａ 表面
５ｂ，５ｃ，５ｄ，５ｅ 辺
６，７，７ａ，７ｂ，７ｃ１〜７ｃ６ ボンディングワイヤ
８ 封止樹脂
９ 半田ボール
１０，１１，１２ 接着材
１３，１４，１５，１５ａ，１５ｂ 電極
２１ 絶縁体層
２２ 導体パターン
２３，２４，２５，２５ａ，２５ｂ，２５ｃ 接続端子
２６ 端子
２７ ソルダレジスト層
２８ 導体層
３１ 配線基板
３２ 半導体装置領域
３３ 封止体
４１ めっき線
Ｄ１，Ｄ２ 距離
ｈ１，ｈ２ ループ高さ

Claims (18)

1. 第１主面を有する配線基板と、
   前記配線基板の前記第１主面上に搭載され、かつ第２主面を有する第１半導体チップと、
   前記第１半導体チップの前記第２主面上に形成され、かつ前記第２主面の第１の辺に沿って配置された複数の電極と、
   前記配線基板の前記第１の主面上に形成され、かつ前記半導体チップの前記第１の辺に沿って３列に配置された複数の端子と、
   前記第１半導体チップの前記複数の電極と前記配線基板の前記複数の端子とをそれぞれ接続する複数のボンディングワイヤと、
   前記配線基板の前記第１主面上に形成され、前記第１半導体チップおよび前記複数のボンディングワイヤを封止する封止樹脂と、
   を有し、
   前記配線基板の前記複数の端子は、前記３列のうち前記半導体チップの前記第１の辺に近い第１の列に属する複数の第１端子と、前記３列のうち前記半導体チップの前記第１の辺から前記第１の列よりも離れた第２の列に属する複数の第２端子と、前記３列のうち前記半導体チップの前記第１の辺から前記第２の列よりも離れた第３の列に属する複数の第３端子とからなり、
   前記複数のボンディングワイヤは、第１のループ高さを有する第１ボンディングワイヤと、前記第１のループ高さよりも高い第２のループ高さを有する第２ボンディングワイヤとを有し、
   前記複数の第１端子には前記第１ボンディングワイヤが接続され、
   前記複数の第３端子には前記第２ボンディングワイヤが接続され、
   前記複数の第２端子には前記第１ボンディングワイヤまたは前記第２ボンディングワイヤが接続されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記複数のボンディングワイヤにおいて、前記第２端子に接続された前記第１ボンディングワイヤの両隣には前記第２ボンディングワイヤが配置され、
   前記第２端子に接続された前記第２ボンディングワイヤの両隣には前記第１ボンディングワイヤが配置されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置において、
   前記複数のボンディングワイヤにおいて、前記第２端子に接続された前記第１ボンディングワイヤの両隣には、前記第３端子に接続された前記第２ボンディングワイヤが配置され、
   前記第２端子に接続された前記第２ボンディングワイヤの両隣には、前記第１端子に接続された前記第１ボンディングワイヤが配置されていることを特徴とする半導体装置。
4. 請求項３記載の半導体装置において、
   前記複数のボンディングワイヤは、前記第１のボンディングワイヤと第２のボンディングワイヤとが交互に配列していることを特徴とする半導体装置。
5. 請求項４記載の半導体装置において、
   前記配線基板の前記第１主面において、前記複数の第１端子と前記複数の第２端子と前記複数の第３端子とは、前記ボンディングワイヤの延在方向に互いに重ならないようにずれて配列していることを特徴とする半導体装置。
6. 請求項５記載の半導体装置において、
   前記複数のボンディングワイヤは、
   前記第１端子とそれに対応する前記電極とを接続する前記第１ボンディングワイヤと、
   前記第２端子とそれに対応する前記電極とを接続する前記第２ボンディングワイヤと、
   前記第１端子とそれに対応する前記電極とを接続する前記第１ボンディングワイヤと、
   前記第３端子とそれに対応する前記電極とを接続する前記第２ボンディングワイヤと、
   前記第２端子とそれに対応する前記電極とを接続する前記第１ボンディングワイヤと、
   前記第３端子とそれに対応する前記電極とを接続する前記第２ボンディングワイヤとが順に配列していることを特徴とする半導体装置。
7. 請求項１記載の半導体装置において、
   前記複数の電極は、前記第１半導体チップの前記第２主面上に、前記第１の辺に沿って２列に配置され、
   前記複数の電極は、前記２列のうち前記第１の辺に近い第４の列に属する複数の第１電極と、前記２列のうち前記第１の辺から前記第４の列よりも離れた第５の列に属する複数の第２電極とからなり、
   前記複数の第１電極には前記第１ボンディングワイヤが接続され、
   前記複数の第２電極には前記第２ボンディングワイヤが接続されていることを特徴とする半導体装置。
8. 請求項７記載の半導体装置において、
   前記第１半導体チップの前記第２主面において、前記複数の第２電極は、それぞれ前記複数の第１電極の配列の間に配置されていることを特徴とする半導体装置。
9. 請求項１記載の半導体装置において、
   前記複数の電極は、前記第１半導体チップの前記第２主面上に、前記第１の辺に沿って１列に配置され、
   前記第１ボンディングワイヤと前記複数の電極との接続位置に比べて、前記第２ボンディングワイヤと前記複数の電極との接続位置は、前記半導体チップの前記第１の辺から遠い位置であることを特徴とする半導体装置。
10. 請求項１記載の半導体装置において、
    前記複数の第１端子は、グランド電位または電源電位に接続する端子であることを特徴とする半導体装置。
11. 請求項１０記載の半導体装置において、
    前記配線基板は多層配線基板であり、
    前記複数の第１端子は、前記配線基板の内部の配線層を介して互いに電気的に接続されていることを特徴とする半導体装置。
12. 請求項１記載の半導体装置において、
    前記第１半導体チップが、前記配線基板の前記第１主面上に第２半導体チップを介在して搭載されていることを特徴とする半導体装置。
13. 請求項１２記載の半導体装置において、
    前記第２半導体チップはメモリチップであり、
    前記第１半導体チップは、前記第２半導体チップの制御用チップであることを特徴とする半導体装置。
14. 請求項１記載の半導体装置において、
    前記配線基板の前記第１主面上に前記第２半導体チップが搭載され、
    前記第２半導体チップ上に第３半導体チップが搭載され、
    前記第３半導体チップ上に前記第１半導体チップが搭載され、
    前記封止樹脂は、前記配線基板の前記第１主面上に前記第１、第２および第３半導体チップと前記複数のボンディングワイヤとを封止するように形成されていることを特徴とする半導体装置。
15. 請求項１４記載の半導体装置において、
    前記第２半導体チップおよび前記第３半導体チップはメモリチップであり、
    前記第１半導体チップは、前記第２半導体チップおよび前記第３半導体チップの制御用チップであることを特徴とする半導体装置。
16. （ａ）第１の主面を有する配線基板と、第２の主面を有する第１半導体チップとを準備する工程、
    （ｂ）前記第１半導体チップを前記配線基板の前記第１主面上に搭載する工程、
    （ｃ）前記第１半導体チップの前記第２主面上に前記第２主面の第１の辺に沿って配置された複数の電極と、前記配線基板の前記第1の主面上に前記半導体チップの前記第１の辺に沿って３列に配置された複数の端子とを、複数のボンディングワイヤで接続する工程、
    （ｄ）前記配線基板の前記第１主面上に前記第１半導体チップおよび前記複数のボンディングワイヤを覆うように封止樹脂を形成する工程、
    を有し、
    前記配線基板の前記複数の端子は、前記３列のうち前記半導体チップの前記第１の辺に近い第１の列に属する複数の第１端子と、前記３列のうち前記半導体チップの前記第１の辺から前記第１の列よりも離れた第２の列に属する複数の第２端子と、前記３列のうち前記半導体チップの前記第１の辺から前記第２の列よりも離れた第３の列に属する複数の第３端子とからなり、
    前記複数のボンディングワイヤは、第１のループ高さを有する第１ボンディングワイヤと、前記第１のループ高さよりも高い第２のループ高さを有する第２ボンディングワイヤとを有し、
    前記（ｃ）工程では、前記複数の第１端子には前記第１ボンディングワイヤが接続され、前記複数の第２端子には前記第１ボンディングワイヤまたは前記第２ボンディングワイヤが接続され、前記複数の第３端子には前記第２ボンディングワイヤが接続されることを特徴とする半導体装置の製造方法。
17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ１）前記複数の第２端子の一部および前記複数の第１端子と、それらに対応する前記電極とを、それぞれ前記第１ボンディングワイヤで接続する工程、
    （ｃ２）前記（ｃ１）工程の後、前記複数の第２端子の他の一部および前記複数の第３端子と、それらに対応する前記電極とを、それぞれ前記第２ボンディングワイヤで接続する工程、
    を有することを特徴とする半導体装置の製造方法。
18. 請求項１７記載の半導体装置の製造方法において、
    前記（ｂ）工程前に、
    （ｂ１）前記配線基板の前記第１主面上に第２半導体チップを搭載する工程、
    （ｂ２）前記配線基板上に搭載された前記第２半導体チップ上に第３半導体チップを搭載する工程、
    （ｂ３）前記第２半導体チップの主面上に配置された複数の第３電極と前記配線基板の前記第1の主面上に配置された複数の第４端子との間、および前記第３半導体チップの主面上に配置された複数の第４電極と前記配線基板の前記第1の主面上に配置された複数の第５端子との間を、複数の第３ボンディングワイヤで接続する工程、
    を更に有し、
    前記（ｂ）工程では、前記第３半導体チップ上に前記第１半導体チップを搭載することを特徴とする半導体装置の製造方法。