JP2005311159A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005311159A
JP2005311159A JP2004127919A JP2004127919A JP2005311159A JP 2005311159 A JP2005311159 A JP 2005311159A JP 2004127919 A JP2004127919 A JP 2004127919A JP 2004127919 A JP2004127919 A JP 2004127919A JP 2005311159 A JP2005311159 A JP 2005311159A
Authority
JP
Japan
Prior art keywords
wire
loop
semiconductor device
height
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004127919A
Other languages
English (en)
Inventor
Atsuhito Mizutani
篤人 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004127919A priority Critical patent/JP2005311159A/ja
Publication of JP2005311159A publication Critical patent/JP2005311159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】一括成型による封止において、ゲート反対側の辺における半導体チップ中央部のワイヤショートを防止することができる半導体装置とその製造方法を提供する。
【解決手段】配線基板１上に搭載された半導体チップ２の中央部においてワイヤ高さを高ループ９と低ループ１０にし、交互に構成して段差を設ける。この段差を設けることにより、一括成型時の樹脂流れ８によってワイヤ流れが発生しても隣接するワイヤがショートすることを防止できる。
【選択図】図２

Description

本発明は、複数の半導体チップを整列配置搭載した配線基板上を樹脂で一括成型するパッケージにおいて、半導体チップ端子間のワイヤショートを防止することができる半導体装置およびその製造方法に関するものである。
近年、電子機器の高機能化及び多機能化への要求がますます強まっている。高機能化及び多機能化に対応する半導体装置のパッケージは多ピン化になる傾向がある。こうした半導体装置において、樹脂封止を行う際にＡｕワイヤが樹脂流れの影響を受けて変形し、隣接ワイヤがショートする危険性がある。
そこで従来は、例えば特許文献１記載の技術のように、ワイヤ長が構造上長尺になるワイヤについて、選択的にループ高さを低くすることで、実質ワイヤ長を均一化でき、かつ張力を持たせてボンディング時のワイヤのたるみによる変形や樹脂封止時のワイヤ流れを制御する方法、あるいは半導体チップ中央から周辺に向かってワイヤのループ高さを段階的に低くすることで、ワイヤに張力をもたせ、かつ実質ワイヤ長もより均一化でき、樹脂封止時のワイヤ流れを防止するかワイヤ流れ量を均一化できるなどの方法があった。
図３（ａ）は従来の半導体装置のループ形状を示す斜視図、図３（ｂ）は従来の半導体装置樹脂封止後のワイヤ形状を示す断面図であり、１は配線基板、２は半導体チップ、３は電極パッド、４は配線基板上接続部、５はＡｕ線を示す。配線基板１上に半導体チップ２が実装されており、半導体チップ２の電極パッド３と配線基板上接続部４がＡｕ線５により接続されている。そして、この配線基板１を樹脂成型用のゲートから注入された封止樹脂により一括封止される。
特開平９−２６６２２３号公報
しかしながら、従来の技術では下記のような課題がある。
ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）などにおいて半導体装置の製造コスト低減のため、配線基板上に半導体チップを所定の位置に搭載し、半導体チップの電極と配線基板上の接続部（ランド）をＡｕ線（ワイヤ）で接続した後、配線基板上全体を一括成型により封止樹脂で被い、配線基板下に各配線に接続されるバンプ電極を設けて、一括成型部を切断して複数の半導体装置を製造する場合がある。
この際、図３（ａ）に示すような従来の構成では半導体チップ２中央のＡｕ線５からなるワイヤの高さが周辺よりも高く設定されるため、一括成型での樹脂流れ８により半導体チップ２中心部でワイヤの流れが大きくなり、図３（ｂ）に示すようにワイヤショートが発生するという課題がある。また、多ピンパッケージでは、半導体チップ中央から周辺に向かってワイヤのループ高さを段階的に変更させるには樹脂厚の制約から限界が発生するという課題がある。
本発明は、このような課題を解決し、隣接ワイヤショートを防止することができ、しかも多ピンパッケージにおいて必要以上に樹脂厚を厚くする必要性がない半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するため本発明の半導体装置及びその製造方法は下記のような特徴を有している。
本発明の請求項１記載の半導体装置は、配線基板上に搭載された半導体チップの電極パッドと前記配線基板上の接続部をＡｕ線にて接続後、樹脂で一括成型する半導体装置において、前記半導体チップおよび電極パッドにおける、樹脂を注入するゲートに対して反対側の辺の中央部を接続している前記Ａｕ線の高さが高ループと低ループと交互になるように前記Ａｕ線を配置したものである。
請求項２記載の半導体装置は、前記高ループの高さを１９０μｍから３００μｍ、前記低ループの高さを９０μｍから２１０μｍとし、かつ前記高ループと前記低ループの高さの差をＡｕ線径＋６０μｍ以上としたものである。
請求項３の半導体装置は、前記高ループのフラット部長さがワイヤ長の５５％以上、前記低ループのフラット部長さがワイヤ長の４５％以下として形成したものである。
請求項４の半導体装置は、前記高ループおよび前記低ループのフラット部のワイヤ高さをボール直上側より配線基板側において低く形成したものである。
請求項５の半導体装置の製造方法は、配線基板上に半導体チップを実装する工程と、前記配線基板上の接続部と前記半導体チップが有する電極パッドをＡｕ線により接続する工程と、前記配線基板上の前記半導体チップ及びＡｕ線を樹脂により一括成型する工程とを有する半導体装置の製造方法において、前記Ａｕ線により接続する工程において、前記半導体チップおよび電極パッドにおける樹脂を注入するゲートに対して反対側の辺の中央部を接続する際に、前記Ａｕ線の高さが高ループと低ループと交互になるように前記Ａｕ線を接続するものである。
請求項６の半導体装置の製造方法は、ワイヤボンディング装置で２つのループ高さを設定し、ワイヤボンディングプログラムを連続動作させて台形ループを形成するものである。
本発明の半導体装置及びその製造方法によれば、一括成型による封止においてもゲート反対側の辺における半導体チップ中央部のＡｕ線の高さを高ループと低ループに交互に構成するため隣接ワイヤショートを防止することができる。また、交互にループ高さを変えるため樹脂厚による制約も高ループの高さにおいてのみとなるため、多ピンパッケージに関しても必要以上に樹脂厚を厚くする必要性がなくボンディングが可能である。
以下、本発明の半導体装置及びその製造方法の実施形態について、図面を参照しながら説明する。
先ず半導体装置について説明する。図１は本発明の実施形態を示しており、図１（ａ）は本発明における半導体装置の樹脂による一括成型状態を示す模式図、図１（ｂ）は本発明における図１（ａ）のＡ部を拡大した一括成型時の樹脂流れを示す模式図、図２（ａ）は本発明における半導体装置の図１（ｂ）のＢ部を拡大したループ形状を示す斜視図、図２（ｂ）は本発明における図１（ｂ）のＢ部を拡大した半導体装置のループ形状を示す側面図、図２（ｃ）は本発明における図１（ｂ）のＢ部を拡大した半導体装置の樹脂封止後のワイヤ形状を示す模式図である。
図１，図２において、１は配線基板、２は半導体チップ、３は電極パッド、４は配線基板上接続部、５はＡｕ線、６はゲート、７は封止樹脂、８は樹脂流れ、９は高ループ、１０は低ループ、１１は高ループワイヤ高さ、１２は低ループワイヤ高さ、１３は高ループフラット部長さ、１４ａは高ループワイヤ長、１４ｂは低ループワイヤ長、１５は低ループフラット部長さ、１６は高ループフラット部ボール直上側ワイヤ高さ、１７は高ループフラット部配線基板側ワイヤ高さ、１８は低ループフラット部ボール直上側ワイヤ高さ、１９は低ループフラット部配線基板側ワイヤ高さを示す。
図１（ａ）に示すように、配線基板１上に半導体チップ２が実装されており、半導体チップ２の電極パッド３と配線基板上接続部４がＡｕ線５により接続されている。そして、この配線基板１を樹脂成型用のゲート６から注入された封止樹脂７により一括封止される。また、図２（ａ）に示すように、配線基板１上に搭載された半導体チップ２の中央部においてワイヤ高さを高ループ９と低ループ１０にし、交互に構成して段差を設ける。
一括成型時には、図１（ｂ）に示すように、樹脂流れ８が発生するが、高ループ９と低ループ１０による段差を設けることにより、一括成型時の樹脂流れ８によってワイヤ流れが発生しても隣接するワイヤがショートすることを防止できる。また、図２（ｂ）に示すように高ループワイヤ高さ１１を１９０μｍから３００μｍ、低ループワイヤ高さ１２を９０μｍから２１０μｍ、かつ高ループワイヤ高さ１１と低ループワイヤ高さ１２の差をＡｕ線５の線径＋６０μｍ以上設けることにより、隣接するワイヤのショートを防止できる。また、高ループフラット部長さ１３が高ループワイヤ長１４ａの５５％以上、低ループフラット部長さ１５が低ループワイヤ長１４ｂの４５％以下とすることで高ループ９のワイヤ流れが大きくなっても、低ワイヤ１０と接触することなく封止することができる。
さらに、高ループ９及び低ループ１０それぞれのワイヤのフラット部において、高ループフラット部ボール直上側ワイヤ高さ１６より高ループフラット部配線基板側ワイヤ高さ１７が低く、かつ低ループフラット部ボール直上側ワイヤ高さ１８より低ループフラット部配線基板側ワイヤ高さ１９が低くなるように設定することで、よりワイヤ流れの少ない安定した状態にすることができる。
次に、前述した実施形態における半導体装置の製造工程について説明する。先ず、配線基板１上に半導体チップ２を実装する。この配線基板上接続部４と半導体チップ２上の電極パッド３をＡｕ線５で接続する。次に配線基板１上の半導体チップ２とＡｕ線５を封止樹脂７により一括成型する。なお、半導体チップ２の電極パッド３と配線基板上接続部４を接続する際には、ワイヤボンディング装置で２つのループ高さを設定し、ワイヤボンディングプログラムを連続動作させて台形ループを形成する。
本発明の半導体装置は、ワイヤショートを防止する技術によりＢＧＡやＣＳＰタイプの多ピンパッケージに応用できることから、特に高機能化及び多機能化が要求されるデジタルテレビやＤＶＤレコーダなどの電子機器に搭載する半導体装置として有用である。
（ａ）は本発明の実施形態にかかる半導体装置の樹脂による一括成型状態を示す模式図、（ｂ）は（ａ）のＡ部を拡大した一括成型時の樹脂流れを示す模式図 （ａ）は本発明の実施形態にかかる図１（ｂ）のＢ部を拡大した半導体装置のループ形状を示す斜視図、（ｂ）は図１（ｂ）のＢ部を拡大したループ形状を示す側面図、（ｃ）は図１（ｂ）のＢ部を拡大した樹脂封止後のワイヤ形状を示す模式図 （ａ）は従来の半導体装置のループ形状を示す斜視図、（ｂ）は樹脂封止後のワイヤ形状を示す断面図
符号の説明
１ 配線基板
２ 半導体チップ
３ 電極パッド
４ 配線基板上接続部
５ Ａｕ線
６ ゲート
７ 封止樹脂
８ 樹脂流れ
９ 高ループ
１０ 低ループ
１１ 高ループワイヤ高さ
１２ 低ループワイヤ高さ
１３ 高ループフラット部長さ
１４ａ 高ループワイヤ長
１４ｂ 低ループワイヤ長
１５ 低ループフラット部長さ
１６ 高ループフラット部ボール直上側ワイヤ高さ
１７ 高ループフラット部配線基板側ワイヤ高さ
１８ 低ループフラット部ボール直上側ワイヤ高さ
１９ 低ループフラット部配線基板側ワイヤ高さ

Claims (6)

  1. 配線基板上に搭載された半導体チップの電極パッドと前記配線基板上の接続部をＡｕ線にて接続後、樹脂で一括成型する半導体装置において、前記半導体チップおよび電極パッドにおける、樹脂を注入するゲートに対して反対側の辺の中央部を接続している前記Ａｕ線の高さが高ループと低ループと交互になるように前記Ａｕ線を配置したことを特徴とする半導体装置。
  2. 前記高ループの高さを１９０μｍから３００μｍ、前記低ループの高さを９０μｍから２１０μｍとし、かつ前記高ループと前記低ループの高さの差をＡｕ線径＋６０μｍ以上としたことを特徴とする請求項１記載の半導体装置。
  3. 前記高ループのフラット部長さがワイヤ長の５５％以上、前記低ループのフラット部長さがワイヤ長の４５％以下として形成したことを特徴とする請求項１記載の半導体装置。
  4. 前記高ループおよび前記低ループのフラット部のワイヤ高さをボール直上側より配線基板側において低く形成したことを特徴とする請求項１記載の半導体装置。
  5. 配線基板上に半導体チップを実装する工程と、前記配線基板上の接続部と前記半導体チップが有する電極パッドをＡｕ線により接続する工程と、前記配線基板上の前記半導体チップ及びＡｕ線を樹脂により一括成型する工程とを有する半導体装置の製造方法において、
    前記Ａｕ線により接続する工程において、前記半導体チップおよび電極パッドにおける樹脂を注入するゲートに対して反対側の辺の中央部を接続する際に、前記Ａｕ線の高さが高ループと低ループと交互になるように前記Ａｕ線を接続することを特徴とする半導体装置の製造方法。
  6. ワイヤボンディング装置で２つのループ高さを設定し、ワイヤボンディングプログラムを連続動作させて台形ループを形成することを特徴とする請求項５記載の半導体装置の製造方法。
JP2004127919A 2004-04-23 2004-04-23 半導体装置およびその製造方法 Pending JP2005311159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004127919A JP2005311159A (ja) 2004-04-23 2004-04-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004127919A JP2005311159A (ja) 2004-04-23 2004-04-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005311159A true JP2005311159A (ja) 2005-11-04

Family

ID=35439554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004127919A Pending JP2005311159A (ja) 2004-04-23 2004-04-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005311159A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152262A (ja) * 2007-12-19 2009-07-09 Renesas Technology Corp 半導体装置およびその製造方法
US9123713B2 (en) 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152262A (ja) * 2007-12-19 2009-07-09 Renesas Technology Corp 半導体装置およびその製造方法
US9123713B2 (en) 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets

Similar Documents

Publication Publication Date Title
US7812429B2 (en) Semiconductor device and manufacturing method of the same
JP2005532672A (ja) 複数のボンド・パッド列を備えた半導体
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
KR20080022452A (ko) Ｐｏｐ 패키지 및 그의 제조 방법
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2008153494A (ja) フリップチップ実装用基板
US6909166B2 (en) Leads of a no-lead type package of a semiconductor device
US7323779B2 (en) Semiconductor device
KR100604840B1 (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
JP2009099905A (ja) 半導体装置
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP2007150144A (ja) 半導体装置およびその製造方法
JP4216295B2 (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP2005311159A (ja) 半導体装置およびその製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
JP2009283835A (ja) 半導体装置及びその製造方法
US9818675B2 (en) Semiconductor device including conductive clip with flexible leads and related methods
JP2008177424A (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP2004140169A (ja) パッケージ型半導体装置
KR20150090504A (ko) 패키지 기판